[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH05251378A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05251378A
JPH05251378A JP4846592A JP4846592A JPH05251378A JP H05251378 A JPH05251378 A JP H05251378A JP 4846592 A JP4846592 A JP 4846592A JP 4846592 A JP4846592 A JP 4846592A JP H05251378 A JPH05251378 A JP H05251378A
Authority
JP
Japan
Prior art keywords
ion
semiconductor
impurity
ion implantation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4846592A
Other languages
English (en)
Inventor
Yasuyoshi Mishima
康由 三島
Michiko Takei
美智子 竹井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4846592A priority Critical patent/JPH05251378A/ja
Publication of JPH05251378A publication Critical patent/JPH05251378A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 イオン注入技術を利用した半導体装置の製造
方法に関し、低温熱処理で格子欠陥を回復させ、不純物
ドーピング効果を機能させることのできるイオン注入技
術を利用した半導体装置の製造方法を提供することを目
的とする。 【構成】 イオン注入技術を用いて半導体不純物ドーピ
ングを行なう際、所望の不純物を所望濃度で当該半導体
の所望領域にイオン注入する第1の工程と、水素、弗
素、塩素よりなる群から選んだ少なくとも一種類の元素
を、前記不純物イオン注入領域を含む領域にイオンドー
ピングする第2の工程と、当該半導体を所定温度で熱処
理する第3の工程とを含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にイオン注入技術を利用した半導体装置の製
造方法に関する。
【0002】近年、ゲート電極作成後のソース/ドレイ
ン領域の作成、基板上の多層配線中への局部的不純物ド
ーピング、低融点ガラス基板に堆積した多結晶Si膜の
電極部低抵抗化等のため、局部的に不純物をドーピング
する技術が重要視されている。
【0003】この場合、必要箇所以外への不純物汚染を
避けたり、界面での合金化や下地の溶融等を避ける必要
から、プロセス温度はできるだけ低温、少なくとも不純
物導入時に500℃以下、その後の熱処理では600℃
にすることが望まれる。
【0004】
【従来の技術】半導体への不純物ドーピング法として
は、ソースガス自体に不純物を添加して高濃度ドープ半
導体を堆積させる方法、ガスソース、または固体ソース
から熱拡散させる方法およびイオン注入法が一般的であ
る。
【0005】しかるに、高濃度ドープ半導体を堆積させ
る方法は、均一性、再現性、低温化が未だ充分でなく、
自己整合も難しい。局部的に不純物ドープ領域を作製し
ようとすると、プロセスが複雑化し、コストアップの原
因となる。
【0006】また、熱拡散法は低温で用いるのは困難で
ある。このように堆積法、熱拡散法はいずれも簡便な低
温プロセスの目的には適さない。そこで、特にSi系半
導体では量産性、制御性、製造コストを勘案してイオン
注入による不純物局所ドーピング法が利用されている。
【0007】イオン注入は、適切なマスクを用いれば自
己整合技術を利用して素子形成することができ、また供
給するソースの量と加速電圧の調整によって不純物ドー
ピング量と深さの調節が容易なため、複雑な加工、寸法
の小型化に適している。
【0008】しかし、不純物イオンを高速で半導体に打
ち込むため、当該領域に格子欠陥(未結合手;ダングリ
ングボンド)が発生し、この未結合手が不純物イオンの
放出するキャリアを捕獲するため、打ち込み領域の抵抗
値が高く、不純物ドーピングが有効に機能しない。
【0009】このため、通常はイオン注入後に高温(6
00℃以上)で熱処理し、欠陥を回復し、未結合手を再
び結合させるというプロセスが必要である。
【0010】
【発明が解決しようとする課題】イオン注入法が持つ大
量処理性と微細加工性を生かしながら、この技術を多層
配線したSi集積回路や低融点基板上のSi回路素子に
適用するには、不純物汚染や界面での合金化、基板の溶
融等を避けるために600℃以下のできるだけ低温で所
望の不純物ドーピングの全プロセスを行なえることが望
まれる。
【0011】本発明の目的は、低温熱処理で格子欠陥を
回復させ、不純物ドーピング効果を機能させることので
きるイオン注入技術を利用した半導体装置の製造方法と
して提供することである。
【0012】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、イオン注入技術を用いて半導体不純物ドーピ
ングを行なう際、所望の不純物を所望濃度で当該半導体
の所望領域にイオン注入する第1の工程と、水素、弗
素、塩素よりなる群から選んだ少なくとも一種類の元素
を、前記不純物イオン注入領域を含む領域にイオンドー
ピングする第2の工程と、当該半導体を所定温度で熱処
理する第3の工程とを含む。
【0013】
【作用】同一領域に、不純物と共に水素、弗素、塩素よ
りなる群から選んだ一種類の元素を重ねてイオン注入す
ることにより、不純物のイオン注入で発生したダングリ
ングボンドが補償され、低温の熱処理によって不純物を
電気的に活性化することができる。
【0014】
【実施例】図1は、本発明の基本実施例を示す。本図
は、Si等の半導体に所望の不純物元素および水素(ま
たは弗素または塩素)をイオン注入したときのSi半導
体内の深さ方向の注入元素分布のグラフと、イオン注入
によって生じた格子欠陥の様子を模式的に示した模式図
である。
【0015】グラフにおいては、イオン注入の加速電圧
は、所望の不純物(ドーパント)の場合より水素の場合
の方が低い値に設定されている。注入された元素濃度
は、所定の加速電圧に対応した深さ位置で最も高く、そ
れより深い位置では指数関数的に減少する。
【0016】模式図において、注入された不純物である
PがSiの原子位置を置換した場合が示されている。S
i半導体の結晶格子は質量の大きな不純物元素イオンの
打ち込みによって損傷を受け、局部的に結合手が切れ
て、H原子のない状態では、いわゆるダングリングボン
ドが発生している。
【0017】このダングリングボンドは、化学的に活性
であり、Si格子位置を置換した不純物元素(図1の場
合はP)が放出するキャリア(図1の場合は自由電子)
をトラップするため、このままではイオン注入領域は高
抵抗のままに留まる。
【0018】しかし、不純物のイオン注入と共に、化学
的に活性な水素、弗素または塩素(図1の場合は水素)
を不純物イオン注入領域にイオン注入すると、図示した
ようにこれら元素はSi半導体結晶格子のダングリング
ボンドと結合してその化学的活性度を奪ってしまう。
【0019】このように、ダブルイオン注入されたSi
半導体結晶を低温で熱処理すると、格子位置を置換した
不純物原子がキャリアから放出され、このキャリアはト
ラップされることなく結晶中で自由に振る舞うことがで
きる。すなわち、低温熱処理でイオン注入領域を低抵抗
化することができる。
【0020】好ましくは、水素、弗素または塩素のイオ
ン(ターミネタイオン)のイオン注入の際の加速電圧を
ドーパントイオン加速電圧より低い値に設定し、ターミ
ネータ濃度ピークをドーパント濃度ピークより浅い位置
に設定する。
【0021】これは、質量の大きなドーパントイオンに
よる結晶格子の損傷は、ドーパントイオンが高い運動エ
ネルギを持つ浅い位置でより大きい(格子欠陥密度がよ
り高い)ためと、イオン注入損傷の発生していない領域
にはターミネータイオンを注入する必要がないためであ
る。
【0022】ターミネータ濃度分布は、必ずしも図1の
如くならなくてもよい。要は、ドーパントイオン注入領
域における格子欠陥をターミネータイオンで実効的に補
償できればよい。
【0023】また、ドーパントをイオン注入する第1の
工程および/またはターミネータをイオン注入する第2
の工程が、被ドープ半導体を室温以上500℃以下の所
定温度に加熱して行なわれるならば、結晶格子に熱エネ
ルギが付与されるので、高速イオン注入によって発生す
る格子欠陥がイオン注入温度で相当程度回復する。ま
た、注入されたドーパント原子が格子位置を置換しやす
くなるので、不純物効果(キャリア放出効果)が得られ
やすいという利点もある。
【0024】以上は、ダブルイオン注入を第1の工程と
第2の工程で順次行なう場合につき説明したが、ドーパ
ント元素をA、ターミネータ元素をBとしたとき、イオ
ン注入装置内にA、Bそれぞれの元素を含むガスを同時
に導入してイオン化し、発生した多種のAB間化合物イ
オンAx y + を質量分離作業によって分離し、特定の
x、y値の組み合わせの化合物イオンを選択して、これ
を被ドープ半導体にイオン注入することにより、上記第
1の工程と第2の工程とを同時に行なうこともできる。
この場合も、Ax y イオン注入後、低温熱処理工程を
行なう。
【0025】図1のイオン注入箇所の結晶格子の模式図
から明らかな如く、1価のイオンとなり易い化学結合力
の強いターミネータ元素は、Si半導体の一旦切れた結
合手(ダングリングボンド)と化合して、その化学的活
性度を奪う。特に、イオン半径の小さな水素原子は、半
導体結晶内での移動度が大きく、より低い熱処理温度で
効果を発揮する。
【0026】半導体中にドープされ、格子位置を置換し
た不純物原子は、比較的小さなイオン化エネルギを持つ
ので、前記した低い熱処理温度でも充分活性化し、キャ
リアを放出する。このキャリアは、ダングリングボンド
の減少により結晶格子のダングリングボンドにトラップ
される確率が低いので、半導体の低抵抗化に寄与するこ
とができる。
【0027】なお、イオン注入工程を室温以上500℃
以下の温度に昇温して行なうならば、注入工程でもダン
グリングボンドとターミネータの結合およびドーパント
の格子位置置換が促進されるので、その後の熱処理工程
での低抵抗化がより高い効果をあげる。
【0028】また、ドーパントとターミネータを注入前
のガス状態で化合させてイオン化し、特定の化合比を示
す種を選択してイオン注入すれば、工程数が省けてコス
トダウンにつながる。特定の化合比の選択によって、深
さ方向のドーパント、ターミネータの濃度分布を制御す
ることができる。
【0029】以下、本発明をより具体的実施例に基づい
て説明する。図2は、本発明の実施例によるSi半導体
への燐(P)不純物と水素(H)ターミネータのダブル
ドーピングの結果を示す。
【0030】被ドープ半導体は、単結晶Siおよび絶縁
性基板上に堆積した多結晶Si膜である。純フォスフィ
ン(PH3 )ガスを装置内に導入してイオン化後、燐イ
オンを加速電圧15KeVで5×1015cm-2だけSi
にイオン注入した。
【0031】しかる後、燐イオン注入領域に加速電圧2
KeVで水素イオンを1×1016cm-2だけ打ち込ん
だ。図2は、この状態で測定したSi中の燐および水素
の深さ方向の濃度分布を示す。
【0032】水素イオン加速電圧を燐イオン加速電圧よ
り低くしたため、水素濃度のピークが燐濃度ピークより
結晶表面側にある。表面に近い領域はそれだけ格子欠陥
密度が低減して燐の不純物効果が高まるのである。
【0033】燐のイオン注入、水素のイオン注入に引続
き、Si結晶を400℃で熱処理した。本発明の効果を
比較するため、別に同種のSi結晶を用意し、前記した
と同じ条件でPイオンのみのイオン注入を行い、続いて
熱処理を行なった。
【0034】このようにして得られた各Si結晶のイオ
ン注入領域の面抵抗を測定すると、Pイオン注入のみの
試料では、単結晶Siおよび多結晶Si膜共に106 Ω
/□以上であった。しかし、PイオンとHイオンのダブ
ルイオン注入の試料では、単結晶Siの場合5×102
Ω/□、多結晶Si膜の場合5×103 Ω/□であり、
2桁以上の抵抗値改善効果があることが確認された。
【0035】前記条件でSi結晶に燐イオン注入後、水
素に変えて弗素または塩素を注入する場合は、弗素イオ
ンの加速電圧は5KeV、ドーズ量は1×1016
-2、また塩素イオンの加速電圧は10KeV、ドーズ
量は1×1016cm-2とすればよい。ダブルイオン打ち
込み後、Si試料を400℃で熱処理すれば同様の抵抗
値改善効果が得られる。
【0036】以上のSi試料では、イオン注入時、Si
結晶温度を室温としたが、比較のため上記と同種のSi
結晶を用意し、これらを150℃に保持してPおよびH
のダブルイオン注入を行なった。イオン注入条件は前記
と同じにした。
【0037】得られたSi試料の面抵抗値を測定すると
単結晶Siおよび多結晶Si膜のいずれにおいても面抵
抗が約10%程度小さくなっており、格子欠陥回復効果
が示された。この回復効果はイオン注入時の試料温度を
高めるにしたがって、一段と大きくなることが見出され
た。
【0038】また、以上の実施例では最初に燐をイオン
注入し、次いで水素をイオン注入と2つの工程にわけて
イオン注入を行なった。しかし、2種のイオンを同時に
イオン注入することもできる。さらに、イオン注入装置
に導入するPH3 をイオン化した後、多種の燐水素化合
物イオンPx y + のうち、x=2、y=4、すなわち
質量数66であるP2 4 を選んで質量分離を行い、こ
のイオン種を加速電圧30KeV、ドーズ量5×1015
cm-2でイオン注入すると、図2と同様のドーピング分
布が得られる。
【0039】このような同時イオン注入をより簡便に行
なうことも可能である。図3は、バケット型イオン注入
装置を示す。真空容器10は、イオン化室11とイオン
注入室12に分かれており、イオン化室11にはガス導
入管13が接続され、イオン注入室12には真空排気管
14が設けられている。
【0040】イオン化室11内においては、イオン化フ
ィラメント17が配置され、ガス導入管13から導入さ
れた不純物ソースガスのイオン化を行なう。このフィラ
メント17に印加する電圧を接地電位に対してたとえば
80−90Vとすることにより、80−90Vのアーク
電圧を得る。
【0041】また、イオン化フィラメント下方には、イ
オン引出電極18が配置されている。図には4段のイオ
ン引出電極18a、18b、18c、18dが配置さ
れ、直流電源19からそれぞれ所定のバイアス電圧が与
えられ、負に帯電した不純物イオンを引き出す。
【0042】イオン注入室12には、ヒータ22を備え
たサセプタ21が配置されており、その上にイオン注入
すべき基板23を配置する。このようなバケットタイプ
のイオン注入装置において、アーク電圧、真空度を制御
すると、発生する主イオン種を選択することができる。
たとえば、ホスフィンPH3 をH2 ガス中に10%混合
した不純物ガスを導入し、アーク電圧、真空度を制御す
ることにより、発生する種々のPx y イオン種の比率
を制御することができる。
【0043】アーク電圧、真空度の制御により、上述の
実施例同様、P2 4 が主イオン種として発生するよう
に選択すれば、質量分離装置を設けることなく主に所望
イオン種をイオン注入することができる。
【0044】図4は、アーク電圧90V、真空度4.5
×10-5Torrに選択した場合、加速電圧30Ke
V、ドーズ量約5×1015cm-2でSi基板中に注入し
たPイオンおよびHイオンの深さ方向の分布を示すグラ
フである。Hイオンの表面側のピークは、図2に示すH
イオン分布のピークと同様であり、P2 4 が主イオン
種として注入されていることを示す。
【0045】Hイオンのより深い位置でのピークは、希
釈ガスとして使用したH2 からの寄与によるものであろ
う。本実施例の場合、不所望のHイオンの注入を完全に
防止することはできないが、付随的に発生する深い位置
でのHイオンのピークを所定濃度以下に抑えることによ
り、大きな問題を伴うことなく、表面近傍のHイオンの
ピークにより、低温熱処理による低抵抗化の効果が得ら
れる。
【0046】図5は、本発明のさらに別の実施例を示
す。図5(A)は、水素イオン注入の際用いられたRF
プラズマCVD装置の構成概略を示す図であり、図5
(B)は、P、Hダブルドーピング後の深さ方向のドー
ピング分布を示すグラフである。
【0047】アンドープ単結晶Siを通常のイオン注入
装置内に設定し、加速電圧30KeVで燐を5×1015
cm-2イオン注入した。このイオン注入の間、試料は室
温に保持した。
【0048】次に、図5(A)に示す平行平板型電極3
4、35を有するRFプラズマCVD装置内にSi試料
33を設置し、水素イオン注入を行なった。真空槽は各
々排気可能な主反応室31と予備室32を含み、その間
はゲートバルブによって開閉可能に接続されている。S
i試料33は、まず予備室32内に設置され、真空状態
にした後、主反応室31に移動して電極板35に密着保
持される。
【0049】電極板35は、プラズマ放電用の一方の電
極板でヒータ36が内蔵されている。また、放電用の他
方の電極板34にはコンデンサを介してRF電源37が
接続されている。
【0050】ヒータ36を昇温してSi試料33を30
0℃に加熱、保持した後、ガスライン38から主反応室
31内に水素ガスを100sccmの割合で導入する。
反応室内ガス圧を0.3Torrとし、RF電源37か
ら600WのRF電力を投入して平行平板電極34、3
5間に水素のプラズマ放電を起こさせる。
【0051】この結果、Si試料33表面は、水素プラ
ズマに曝され、プラズマ中の水素イオンにより、燐注入
領域を含むSi試料33には加速電圧1〜2KeVに相
当する水素イオンの打ち込みが生ずる。
【0052】得られたSi試料33の表面から深さ方向
に測定した燐および水素のドーピング分布曲線を図5
(B)に示す。図1、図2の場合と異なり、水素濃度は
ピークを示すことなく、表面深さ方向に単調に減少す
る。この試料の燐注入領域で測定した面抵抗値は5×1
2 Ω/□以下であり、前実施例の場合よりも優れた抵
抗値低減効果が得られた。これは熱処理と同時に比較的
低い加速電圧でHのイオン注入を行なうと、結晶格子中
に残る欠陥密度がさらに低くなることを示唆していると
考えられる。
【0053】以上の実施例では、被ドープ半導体として
Si、ドーパントとして燐を用いた場合のみを述べた
が、ダングリングボンド補償の原理から自明な如く、被
ドープ半導体として他の半導体、たとえばGeやSi
1-x Gex 、III−V族化合物半導体等を用いること
もできることは当然である。
【0054】また、ドーパントとして他のドナー不純
物、たとえば砒素やアンチモンおよび他のアクセプタ不
純物、たとえば砒素やガリウム等を選択し得ることも自
明であろう。
【0055】以上説明したように、上記実施例によれ
ば、半導体の微小領域へ再現性よく不純物をドーピング
することができるイオン注入法の特質を生かしながら、
従来のイオン注入法では困難であった600℃以下の低
温での熱処理が可能な新しいイオン注入技術が開発でき
た。なお、ガラス基板への歪の影響等を抑えるためには
500℃以下の処理が好ましい。
【0056】この結果、金属配線を含むSi集積回路の
多結晶Si配線や低融点基板上に堆積した半導体膜にも
不純物汚染や合金化溶融の危険等を侵すことなくイオン
注入法による不純物ドーピングが可能となった。
【0057】この技術は、ドナー、アクセプタのいずれ
の不純物にも適用することができる。また、1000A
以下の半導体薄膜にも適用可能である。5×103 Ω/
□以下の低抵抗層が局所的に形成できるようになり、半
導体デバイスの性能向上に大きく寄与することができ
る。
【0058】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【0059】
【発明の効果】以上説明したように、本発明によれば、
イオン注入した不純物原子の活性化が低温で行なうこと
ができるため、より広範な範囲で不純物ドーピングを行
なうことが可能となる。
【図面の簡単な説明】
【図1】本発明の基本実施例を示すグラフと模式図であ
る。ドーパントとターミネータのダブルイオン注入効果
を示している。
【図2】本発明の実施例による結果を示す。Si結晶へ
の燐と水素のダブルイオン注入の深さ方向ドーピング分
布を示すグラフである。
【図3】本発明の他の実施例に用いるバケット型イオン
注入装置を示す概略断面図である。
【図4】図3の装置を用い、主イオン種としてP2 4
を選択したときの結果を示すグラフである。
【図5】本発明の別の実施例を示す。図5(A)は水素
イオン注入に用いるRFプラズマ装置の構成概略図、図
5(B)は得られた燐と水素との深さ方向ドーピング分
布を示す。
【符号の説明】
10 真空容器 11 イオン化室 12 イオン注入室 13 ガス導入管 14 真空排気管 17 イオン化フィラメント 18 イオン引出電極 19 直流電源 21 サセプタ 22 ヒータ 23 基板 31 RFプラズマ装置の主反応室 32 RFプラズマ装置の予備室 33 Si試料(燐イオン注入済) 34 一方の平行平板電極 35 他方の平行平板電極 36 ヒータ 37 RF電源 38 ガスライン

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 イオン注入技術を用いて半導体不純物ド
    ーピングを行なう際、所望の不純物を所望濃度で当該半
    導体の所望領域にイオン注入する第1の工程と、 水素、弗素、塩素よりなる群から選んだ少なくとも一種
    類の元素を、前記不純物イオン注入領域を含む領域にイ
    オンドーピングする第2の工程と、 当該半導体を所定温度で熱処理する第3の工程とを含む
    半導体装置の製造方法。
  2. 【請求項2】 前記第2の工程が、第1の工程同様、イ
    オン注入技術によって行なわれ、前記所望の不純物が注
    入されたと同一の領域で前記所望の不純物のイオン加速
    電圧より低い加速電圧を用いて行なわれる請求項1記載
    の半導体装置の製造方法。
  3. 【請求項3】 前記第2の工程が、イオンドーピングす
    る元素を含むガスソースのプラズマ中で行なわれる請求
    項1記載の半導体装置の製造方法。
  4. 【請求項4】 前記第1の工程と第2の工程の少なくと
    も一方が、被ドープ半導体を室温以上500℃以下の所
    定温度に保持して行なわれる請求項1〜3のいずれかに
    記載の半導体装置の製造方法。
  5. 【請求項5】 前記第1の工程で半導体に注入される不
    純物元素をA、第2工程で半導体に注入される元素をB
    とした時、ガスソースのイオン化によって発生した多種
    のAB間化合物イオンAx y + のうち、質量分離作業
    によって特定のx、y値の組み合わせの化合物イオンを
    選択して、これを上記半導体にイオン注入することによ
    り、上記第1の工程と第2の工程とを同時に行なう請求
    項1記載の半導体装置の製造方法。
JP4846592A 1992-03-05 1992-03-05 半導体装置の製造方法 Withdrawn JPH05251378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4846592A JPH05251378A (ja) 1992-03-05 1992-03-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4846592A JPH05251378A (ja) 1992-03-05 1992-03-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05251378A true JPH05251378A (ja) 1993-09-28

Family

ID=12804125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4846592A Withdrawn JPH05251378A (ja) 1992-03-05 1992-03-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05251378A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274439B1 (en) 1997-02-06 2001-08-14 Nec Corporation Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings
JP2005531156A (ja) * 2002-06-26 2005-10-13 セムエキップ インコーポレイテッド N及びp型クラスターイオン及び陰イオンの注入によるcmos素子の製造方法
JP2012039085A (ja) * 2010-07-16 2012-02-23 Sumitomo Heavy Ind Ltd プラズマドーピング装置及びプラズマドーピング方法
JP2019145773A (ja) * 2018-02-23 2019-08-29 国立大学法人東京農工大学 半導体素子を製造する方法及びイオン注入装置
CN110189990A (zh) * 2018-02-23 2019-08-30 国立大学法人东京农工大学 制造半导体元件的方法和离子注入装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274439B1 (en) 1997-02-06 2001-08-14 Nec Corporation Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings
JP2005531156A (ja) * 2002-06-26 2005-10-13 セムエキップ インコーポレイテッド N及びp型クラスターイオン及び陰イオンの注入によるcmos素子の製造方法
JP2012039085A (ja) * 2010-07-16 2012-02-23 Sumitomo Heavy Ind Ltd プラズマドーピング装置及びプラズマドーピング方法
JP2019145773A (ja) * 2018-02-23 2019-08-29 国立大学法人東京農工大学 半導体素子を製造する方法及びイオン注入装置
CN110189990A (zh) * 2018-02-23 2019-08-30 国立大学法人东京农工大学 制造半导体元件的方法和离子注入装置

Similar Documents

Publication Publication Date Title
KR910005401B1 (ko) 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법
JPH05144761A (ja) Soi基板の製造方法
JPS62177909A (ja) 半導体装置の製造方法
US7075002B1 (en) Thin-film photoelectric conversion device and a method of manufacturing the same
US20020187614A1 (en) Methods for forming ultrashallow junctions with low sheet resistance
JP3313432B2 (ja) 半導体装置及びその製造方法
JP2002016013A (ja) 炭化珪素半導体装置の製造方法
KR20200044930A (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
JPH05251378A (ja) 半導体装置の製造方法
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
JP2002502123A (ja) イオン注入したシリコンの急速熱処理方法
US5851906A (en) Impurity doping method
JP7264012B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JPH05251463A (ja) 半導体装置の製造方法
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
US20020098664A1 (en) Method of producing SOI materials
JP3180122B2 (ja) 不純物ドーピングの方法
JP3023189B2 (ja) 半導体装置の製造方法
KR100333358B1 (ko) 반도체장치의 콘택 형성방법
JP2943369B2 (ja) 半導体基板の製造方法
JP7259706B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
KR100190311B1 (ko) 반도체소자의 제조장치 및 제조방법
JP2928929B2 (ja) 不純物ドーピング方法
JP3359925B2 (ja) 半導体装置の製造方法
JP3185396B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518