JPH05235640A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05235640A JPH05235640A JP7275992A JP7275992A JPH05235640A JP H05235640 A JPH05235640 A JP H05235640A JP 7275992 A JP7275992 A JP 7275992A JP 7275992 A JP7275992 A JP 7275992A JP H05235640 A JPH05235640 A JP H05235640A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation circuit
- chip
- transmission gate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 チップ上にセラミック振動子または水晶共振
子が接続されて発振回路を構成する発振用回路を有する
半導体装置において、発振回路を構成する際にチップ外
に付ける外付けの部品点数を減らす。 【構成】 発振用インバータ１を切り離すトランスミッ
ションゲート９の持つ抵抗を適当な値になるように作り
込み、トランスミッションゲート９にダンピング抵抗の
役割も果たさせるようにした。
子が接続されて発振回路を構成する発振用回路を有する
半導体装置において、発振回路を構成する際にチップ外
に付ける外付けの部品点数を減らす。 【構成】 発振用インバータ１を切り離すトランスミッ
ションゲート９の持つ抵抗を適当な値になるように作り
込み、トランスミッションゲート９にダンピング抵抗の
役割も果たさせるようにした。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特にチップ上にセラミック振動子または水晶共振子が接
続されて発振回路を構成する発振用回路を有する半導体
装置に関するものである。
特にチップ上にセラミック振動子または水晶共振子が接
続されて発振回路を構成する発振用回路を有する半導体
装置に関するものである。
【０００２】
【従来の技術】図３は従来の半導体装置の発振回路の構
成図である。図において、１はチップ２０内にある発振
用のインバータ、２は発振回路の入力端子、１５は発振
回路の出力端子、４はセラミック振動子または水晶共振
子、５は帰還抵抗、６はダンピング抵抗、７と８はコン
デンサである。また、１３はチップ２０内にある通常ポ
ート回路、１４は通常ポート回路の出力端子である。
成図である。図において、１はチップ２０内にある発振
用のインバータ、２は発振回路の入力端子、１５は発振
回路の出力端子、４はセラミック振動子または水晶共振
子、５は帰還抵抗、６はダンピング抵抗、７と８はコン
デンサである。また、１３はチップ２０内にある通常ポ
ート回路、１４は通常ポート回路の出力端子である。
【０００３】チップ２０内のインバータ１に、チップ２
９の外部においてセラミック振動子または水晶共振子
４、帰還抵抗５、ダンピング抵抗６、コンデンサ７と８
を図３に示すように接続することにより、この発振回路
はセラミック振動子または水晶共振子４の共振周波数で
発振する。
９の外部においてセラミック振動子または水晶共振子
４、帰還抵抗５、ダンピング抵抗６、コンデンサ７と８
を図３に示すように接続することにより、この発振回路
はセラミック振動子または水晶共振子４の共振周波数で
発振する。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、発振回路を構成する際にチ
ップ２０の外部にダンピング抵抗を用意しなければなら
ず、外付け部品点数が１点増えるという問題があった。
上のように構成されており、発振回路を構成する際にチ
ップ２０の外部にダンピング抵抗を用意しなければなら
ず、外付け部品点数が１点増えるという問題があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ダンピング抵抗を外部に付けな
くてもよいだけでなく、チップの内部にもダンピング抵
抗専用の回路を持たない発振回路を得ることを目的とす
る。
ためになされたもので、ダンピング抵抗を外部に付けな
くてもよいだけでなく、チップの内部にもダンピング抵
抗専用の回路を持たない発振回路を得ることを目的とす
る。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、セラミック振動子または水晶共振子が接続されて
発振回路を構成する発振用回路と上記セラミック振動子
または水晶共振子が接続されるチップ端子との間に設け
られ、該発振用回路とチップ端子間の接続，非接続を切
替え、かつ発振回路動作時にダンピング抵抗として機能
するトランスミッションゲートを備えたものである。
置は、セラミック振動子または水晶共振子が接続されて
発振回路を構成する発振用回路と上記セラミック振動子
または水晶共振子が接続されるチップ端子との間に設け
られ、該発振用回路とチップ端子間の接続，非接続を切
替え、かつ発振回路動作時にダンピング抵抗として機能
するトランスミッションゲートを備えたものである。
【０００７】
【作用】この発明においては、発振回路を切り離すため
のトランスミッションゲートがダンピング抵抗としても
働くため、チップ外部にダンピング抵抗を必要とせず、
また、チップ内部にもダンピング抵抗専用の回路を必要
としない。
のトランスミッションゲートがダンピング抵抗としても
働くため、チップ外部にダンピング抵抗を必要とせず、
また、チップ内部にもダンピング抵抗専用の回路を必要
としない。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による発振回路の構成
を示しており、図において、１はチップ内にある発振用
のインバータ、２は発振回路の入力端子、３は発振回路
の出力端子兼通常ポート、４はセラミック振動子または
水晶共振子、５は帰還抵抗、７と８はコンデンサ、９は
発振用インバータ１を切り離すためのトランスミッショ
ンゲート、１０は通常ポート回路１３を切り離すための
トランスミッションゲートである。
する。図１はこの発明の一実施例による発振回路の構成
を示しており、図において、１はチップ内にある発振用
のインバータ、２は発振回路の入力端子、３は発振回路
の出力端子兼通常ポート、４はセラミック振動子または
水晶共振子、５は帰還抵抗、７と８はコンデンサ、９は
発振用インバータ１を切り離すためのトランスミッショ
ンゲート、１０は通常ポート回路１３を切り離すための
トランスミッションゲートである。
【０００９】また、図２はトランスミッションゲート９
の等価回路を示しており、１１は抵抗、１２はスイッチ
である。
の等価回路を示しており、１１は抵抗、１２はスイッチ
である。
【００１０】次に動作について説明する。トランスミッ
ションゲート９，１０は、切換信号によって“ＯＮ”と
“ＯＦＦ”が切り換えられ、トランスミッションゲート
９が“ＯＮ”状態の時はトランスミッションゲート１０
は“ＯＦＦ”状態となり、トランスミッションゲート９
が“ＯＦＦ”状態の時はトランスミッションゲート１０
は“ＯＮ”状態となる。
ションゲート９，１０は、切換信号によって“ＯＮ”と
“ＯＦＦ”が切り換えられ、トランスミッションゲート
９が“ＯＮ”状態の時はトランスミッションゲート１０
は“ＯＦＦ”状態となり、トランスミッションゲート９
が“ＯＦＦ”状態の時はトランスミッションゲート１０
は“ＯＮ”状態となる。
【００１１】従って、トランスミッションゲート９が
“ＯＮ”状態の時は、発振用のインバータ１の出力が端
子３につながり、端子３は発振回路の出力端子となる。
逆に、トランスミッションゲート１０が“ＯＮ”状態の
時は通常ポート回路が端子３につながり、端子３は通常
ポートとなる。
“ＯＮ”状態の時は、発振用のインバータ１の出力が端
子３につながり、端子３は発振回路の出力端子となる。
逆に、トランスミッションゲート１０が“ＯＮ”状態の
時は通常ポート回路が端子３につながり、端子３は通常
ポートとなる。
【００１２】このトランスミッションゲート９の等価回
路は図２のようになっており、スイッチ１２の他に抵抗
１１を持っている。この抵抗値はトランスミッションゲ
ート９のトランジスタサイズによって決まり、トランジ
スタサイズを調整することにより、抵抗値の所望の値に
することができる。
路は図２のようになっており、スイッチ１２の他に抵抗
１１を持っている。この抵抗値はトランスミッションゲ
ート９のトランジスタサイズによって決まり、トランジ
スタサイズを調整することにより、抵抗値の所望の値に
することができる。
【００１３】そこで、本実施例ではこの抵抗値がダンピ
ング抵抗として適当な値になるようにトランスミッショ
ンゲート９のトランジスタサイズを作り込み、トランス
ミッションゲート９の持つ抵抗１１をダンピング抵抗に
利用する。
ング抵抗として適当な値になるようにトランスミッショ
ンゲート９のトランジスタサイズを作り込み、トランス
ミッションゲート９の持つ抵抗１１をダンピング抵抗に
利用する。
【００１４】このように本実施例では、従来別々に設け
られていた発振回路の出力端子と通常ポート回路の出力
端子とを共通化し、これらをトランスミッションゲート
９，１０によって切り換える構成とし、発振用インバー
タを切り換えるためのスイッチとして機能するトランス
ミッションゲート９にダンピング抵抗としての働きを持
たせたため、チップ２０の外部にダンピング抵抗を設け
る必要がなく、また、チップ２０の内部にもダンピング
抵抗専用の回路を設ける必要もなく、従来に比して外付
け部品点数及び出力端子数を１つ減らすことができる。
られていた発振回路の出力端子と通常ポート回路の出力
端子とを共通化し、これらをトランスミッションゲート
９，１０によって切り換える構成とし、発振用インバー
タを切り換えるためのスイッチとして機能するトランス
ミッションゲート９にダンピング抵抗としての働きを持
たせたため、チップ２０の外部にダンピング抵抗を設け
る必要がなく、また、チップ２０の内部にもダンピング
抵抗専用の回路を設ける必要もなく、従来に比して外付
け部品点数及び出力端子数を１つ減らすことができる。
【００１５】なお、上記実施例では、図１に示すよう
に、トランスミッションゲート９をチャネルトランジス
タとＮチャネルトランジスタの両方で構成していたが、
これはＰチャネルトランジスタのみ、またはＮチャネル
トランジスタのみで構成してもよい。
に、トランスミッションゲート９をチャネルトランジス
タとＮチャネルトランジスタの両方で構成していたが、
これはＰチャネルトランジスタのみ、またはＮチャネル
トランジスタのみで構成してもよい。
【００１６】また、上記実施例では発振用回路がチップ
端子から切り離されたときに、該チップ端子に通常ポー
ト回路の出力を接続するものについて説明したが、本発
明はトランスミッションゲート９をダンピング抵抗とし
ても使用していれば、それ以外の回路はどのようなもの
であってもよい。
端子から切り離されたときに、該チップ端子に通常ポー
ト回路の出力を接続するものについて説明したが、本発
明はトランスミッションゲート９をダンピング抵抗とし
ても使用していれば、それ以外の回路はどのようなもの
であってもよい。
【００１７】
【発明の効果】以上のように、この発明によれば、セラ
ミック振動子または水晶共振子が接続されて発振回路を
構成する発振用回路と上記セラミック振動子または水晶
共振子が接続されるチップ端子との間に設けられ、該発
振用回路とチップ端子間の接続，非接続を切替え、かつ
発振回路動作時にダンピング抵抗として機能するトラン
スミッションゲートを備えた構成としたから、チップ内
にダンピング抵抗専用の回路を設けることなく、外付け
部品点数を１点減らすことができるという効果がある。
ミック振動子または水晶共振子が接続されて発振回路を
構成する発振用回路と上記セラミック振動子または水晶
共振子が接続されるチップ端子との間に設けられ、該発
振用回路とチップ端子間の接続，非接続を切替え、かつ
発振回路動作時にダンピング抵抗として機能するトラン
スミッションゲートを備えた構成としたから、チップ内
にダンピング抵抗専用の回路を設けることなく、外付け
部品点数を１点減らすことができるという効果がある。
【図１】この発明の一実施例による半導体装置を示す構
成図である。
成図である。
【図２】この発明の一実施例による半導体装置のトラン
スミッションゲートの等価回路図である。
スミッションゲートの等価回路図である。
【図３】従来の半導体装置の構成図である。
１ 発振用のインバータ ２ 発振回路の入力端子 ３ 発振回路の出力端子兼通常ポート回路の出力端子 ４ セラミック振動子または水晶共振子 ５ 帰還抵抗 ６ ダンピング抵抗 ７ コンデンサ ８ コンデンサ ９ トランスミッションゲート １０ トランスミッションゲート １１ 抵抗 １２ スイッチ １３ 通常ポート回路 １４ 通常ポート回路の出力端子 ２０ チップ
Claims (2)
- 【請求項１】 チップ上にセラミック振動子または水晶
共振子が接続されて発振回路を構成する発振用回路を有
する半導体装置において、 上記発振用回路と上記セラミック振動子または水晶共振
子が接続されるチップ端子との間に設けられ、該発振用
回路とチップ端子間の接続，非接続を切替え、かつ発振
回路動作時にダンピング抵抗として機能するトランスミ
ッションゲートを備えたことを特徴とする発振回路。 - 【請求項２】 上記発振用回路が上記チップ端子と非接
続の状態にあるときに、上記チップ端子に接続される他
の回路を備えたことを特徴とする請求項１記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7275992A JPH05235640A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7275992A JPH05235640A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235640A true JPH05235640A (ja) | 1993-09-10 |
Family
ID=13498615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7275992A Pending JPH05235640A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013150033A (ja) * | 2012-01-17 | 2013-08-01 | Seiko Npc Corp | 電圧制御型発振器 |
-
1992
- 1992-02-20 JP JP7275992A patent/JPH05235640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013150033A (ja) * | 2012-01-17 | 2013-08-01 | Seiko Npc Corp | 電圧制御型発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7852164B2 (en) | Piezoelectric oscillator | |
| US5532654A (en) | FSK modulator using saw resonator with switchable capacitors | |
| JPH05235640A (ja) | 半導体装置 | |
| JPH04284021A (ja) | 出力回路 | |
| US4910703A (en) | Data processing unit having multiple-purpose port used as a resonator connection port in first mode and as a data i/o port in second mode | |
| US5949265A (en) | Soft latch circuit having sharp-cornered hysteresis characteristics | |
| US20030025568A1 (en) | Crystal oscillator | |
| EP1264400B1 (en) | Integrated high-frequency mos oscillator | |
| EP1421673A1 (en) | High speed voltage controlled oscillator | |
| KR100364970B1 (ko) | 입력 절체형 증폭기 및 그것을 이용한 주파수 절체형오실레이터 | |
| KR100213259B1 (ko) | 크리스탈과 rc 겸용 발진기 회로 | |
| JP3635519B2 (ja) | 発振回路 | |
| JPH07135422A (ja) | 半導体集積回路 | |
| JP3857145B2 (ja) | 高周波スイッチ回路 | |
| JP2577295Y2 (ja) | 電圧制御発振回路 | |
| JPS63219208A (ja) | 発振回路 | |
| JPH0669727A (ja) | 発振回路 | |
| JPH0567921A (ja) | 発振回路 | |
| JPH054846B2 (ja) | ||
| JPH0691430B2 (ja) | 電圧制御発振器 | |
| JPH04189009A (ja) | 抵抗ラダー式グラフィックイコライザ | |
| JPH11261396A (ja) | 高周波スイッチ装置 | |
| JPS5829628Y2 (ja) | フイルタ制御回路 | |
| JPH0677731A (ja) | 発振制御回路および発振回路 | |
| JPH05343918A (ja) | 電圧制御発振器 |