[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0521704A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0521704A
JPH0521704A JP3170873A JP17087391A JPH0521704A JP H0521704 A JPH0521704 A JP H0521704A JP 3170873 A JP3170873 A JP 3170873A JP 17087391 A JP17087391 A JP 17087391A JP H0521704 A JPH0521704 A JP H0521704A
Authority
JP
Japan
Prior art keywords
electrode member
insulating plate
electrode
main electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3170873A
Other languages
English (en)
Inventor
Moichi Yoshida
茂一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3170873A priority Critical patent/JPH0521704A/ja
Priority to DE19924222785 priority patent/DE4222785C2/de
Priority to FR9208634A priority patent/FR2679070B1/fr
Publication of JPH0521704A publication Critical patent/JPH0521704A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 電圧駆動型半導体装置の誤動作を防止する。 【構成】 接地電位（定電位）に設定されるソース電極
１３Ｓ上に絶縁板２０を介してゲート電極１３Ｇを取り
付ける。こうして、ゲート電極１３Ｇとドレイン電極１
３Ｄとの間に、絶縁板２０、ソース電極１３Ｓおよび絶
縁板１２を介在させて、その間における浮遊キャパシタ
ンスの形成を防止し、ドレイン電極１３Ｄの電位変動に
起因するゲート電極１３Ｇの電位変動を防止する。ゲー
ト電極１３Ｇとソース電極１３Ｓとの間に絶縁板２０の
介在により浮遊キャパシタンスが形成されても、ソース
電極１３Ｓは定電位に設定されるので、ゲート電極１３
Ｇの電位は変動しない。したがって、半導体チップ１４
が異常発振せず、その誤動作を防止できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、電圧駆動型の半導体
装置およびその製造方法に関し、特にＭＯＳＦＥＴモジ
ュール等のパワーデバイス等の内部構造と、その構造を
得るための製造プロセスに関する。
【０００２】
【従来の技術】図６は従来の電圧駆動型の半導体装置の
一例としてのＭＯＳＦＥＴモジュール２００をそのワイ
アボンド後の状態で示す断面図である。また、図７はこ
のモジュール４の平面図、図８はその等価回路図であ
る。これらの図に示すように、このモジュール２００
は、ＭＯＳ ＦＥＴ半導体チップ４と還流用のダイオー
ドチップ５とを搭載している。以下、ＭＯＳ ＦＥＴ半
導体チップ４を「ＭＯＳＴチップ４」と呼ぶ。
【０００３】ヒートシンク１上には、絶縁板２が取り付
けられるとともに、絶縁板２上には、ドレイン電極３
Ｄ、ソース電極３Ｓおよびゲート電極３Ｇが取り付けら
れる。
【０００４】ＭＯＳＴチップ４はドレイン電極３Ｄ上に
配置されており、ＭＯＳＴチップ４内のドレイン領域が
ドレイン電極３Ｄに電気的に接触している。また、ＭＯ
ＳＴチップ４内のソース領域とゲート領域とはそれぞ
れ、ソースワイア７Ｓおよびゲートワイア７Ｇを介して
ソース電極３Ｓおよびゲート電極３Ｇに接続されてい
る。
【０００５】ドレイン電極３Ｄ、ゲート電極３Ｇおよび
ソース電極３Ｓ上には、それぞれドレイン電極端子（ド
レイン取出電極）６Ｄ、ゲート電極端子（ゲート取出電
極）６Ｇおよびソース電極端子（ソース取出電極）６Ｓ
が取り付けられており、これらの取出電極６Ｄ，６Ｓ，
６Ｇを介して外部機器との電気的接続が行なわれる。
【０００６】ダイオードチップ５もまたドレイン電極３
Ｄ上に取り付けられている。このダイオードチップ５は
そのアノード領域がワイア８を介してソース電極３Ｓに
接続されており、カソード領域はドレイン電極３Ｄに接
触することにより、このドレイン電極３Ｄに電気的に接
続されている。
【０００７】このように構成されたモジュール２００で
は、ソース電極３Ｓとドレイン電極３Ｄとの間には絶縁
板２を介した電界経路が存在するため、これらの電極３
Ｓ，３Ｇの間に浮遊キャパシタンスＣ１が生じる（図８
参照）。また、絶縁板２はゲート電極３Ｇとドレイン電
極３Ｄとの間の電界経路としても機能するため、これら
の電極３Ｇ，３Ｄの間にも浮遊キャパシタンスＣ２が生
じる。
【０００８】このモジュール２００をソース接地型で使
用するときには、ドレイン電極端子６Ｄを負荷回路に接
続するとともにソース電極端子６Ｓを接地する。そし
て、制御回路からゲート電極端子６Ｇに制御電圧信号を
印加することによって、ソース電極３Ｓとドレイン電極
３Ｄとの間に流れる主電流を制御する。
【０００９】
【発明が解決しようとする課題】ところで、図６のモジ
ュール２００では、被制御回路を流れる主電流の変化に
伴なってドレイン電極３Ｄの電位が変動する。そして、
上記したようにゲート電極３Ｇとドレイン電極３Ｄとの
間には浮遊キャパシタンスＣ２が存在しているため、こ
の浮遊キャパシタンスＣ２によってドレイン電極３Ｄと
容量結合しているゲート電極３Ｇの電位も変動する。そ
の結果、ＭＯＳＴチップ４が発振し、誤動作するという
問題があった。
【００１０】この発明の第１の目的は、上記従来技術の
問題を解消し、浮遊キャパシタンスの影響による誤動作
を防止可能で、信頼性が高い電圧駆動型半導体装置を提
供することである。
【００１１】この発明の第２の目的は、浮遊キャパシタ
ンスの影響による誤動作を防止可能な電圧駆動型半導体
装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】この発明は、負荷回路に
接続されて使用されるとともに、制御回路から与えられ
る制御電圧信号に応答して動作する電圧駆動型の半導体
装置を対象としている。
【００１３】そして、この発明によれば、この半導体装
置は、(a) 第１の絶縁板と、(b) 前記第１の絶縁板の上
に配置され、外部の定電位点に接続されることによって
定電位に維持されるべき導電性の第１の主電極部材と、
(c) 前記第１の絶縁板の上に前記第１の主電極部材と間
隔を隔てて配置され、前記負荷回路に接続されるべき導
電性の第２の主電極部材と、(d) 前記第１の主電極部材
の上に配置された第２の絶縁板と、(e) 前記第２の絶縁
板の上に配置され、前記制御電圧信号が供給されるべき
導電性の制御電極部材と、(f) 前記第２の主電極部材の
上に配置された電圧駆動型の半導体チップと、(g) 前記
半導体チップと前記第１の主電極部材とを電気的に接続
する第１のワイアと、(h) 前記半導体チップと前記制御
電極部材とを電気的に接続する第２のワイアとを備え
る。
【００１４】前記制御電極部材は、前記第１の主電極部
材と比較して可能な限り小さな平面サイズを有する板状
部材によって構成することが好ましい。
【００１５】この発明はまた、上記の半導体装置を製造
する方法を提供する。
【００１６】この発明の第１の製造方法は、(a) 外部の
定電位点に接続されることによって定電位に維持される
べき導電性の第１の主電極部材と、前記負荷回路に接続
されるべき導電性の第２の主電極部材とを、相互に間隔
を隔てて第１の絶縁板の上に取付ける工程と、(b) 前記
第１の主電極部材の上に第２の絶縁板を取付ける工程
と、(c) 前記制御電圧信号が供給されるべき導電性の制
御電極部材を、前記第２の絶縁板の上に取付ける工程
と、(d)電圧駆動型の半導体チップを前記第２の主電極
部材の上に取付ける工程と、(e) 第１のワイアによっ
て、前記半導体チップと前記第１の主電極部材とを電気
的に接続する工程と、(f) 第２のワイアによって、前記
半導体チップと前記制御電極部材とを電気的に接続する
工程とを備える。
【００１７】好ましくは前記工程(a) から(d) を実質的
に同時に行なう。
【００１８】また、この発明の第２の製造方法では、
(a) 第１の絶縁板を準備する工程と、(b) 外部の定電位
点に接続されることによって定電位に維持されるべき導
電性の第１の主電極部材と、前記制御電圧信号が供給さ
れるべき導電性の制御電極部材とが、第２の絶縁板の第
１と第２の主面にそれぞれ取付けられた複合板を準備す
る工程と、(c) 前記第１の主電極部材が前記第１の絶縁
板に対向するような姿勢とされた前記複合板と、前記負
荷回路に接続されるべき導電性の第２の主電極部材と
を、互いに間隔を隔てて前記第１の絶縁板の上に取り付
ける工程と、(d) 電圧駆動型の半導体チップを前記第２
の主電極部材の上に取付ける工程と、(e) 第１のワイア
によって、前記半導体チップと前記第１の主電極部材と
を電気的に接続する工程と、(f)第２のワイアによっ
て、前記半導体チップと前記制御電極部材とを電気的に
接続する工程とを備える。
【００１９】好ましくは、前記工程(c) と(d) とを実質
的に同時に行なう。
【００２０】
【作用】この発明の半導体装置では、制御電極は第２の
絶縁板を介して第１の主電極部材の上に設けられてい
る。制御電極と第２の主電極部材との間において、絶縁
材を介した電界経路としては、第２の絶縁板、第１の主
電極部材および第１の絶縁板を介する経路があるのみで
あって、この経路は距離が長い上に第１の主電極部材が
制御電極と第２の主電極部材との間のシールド機能を有
している。
【００２１】このため、制御電極と第２の主電極部材と
の間には実質的に浮遊キャパシタは発生せず、第２の主
電極部材の電位が変動してもそれが制御電極に伝搬する
ことはない。その結果、異常発振による誤動作が有効に
防止される。
【００２２】第１の主電極部材と制御電極との間には浮
遊キャパシタンスが生じるが、第１の主電極部材は定電
位に保持されるため、この浮遊キャパシタンスを介して
第１の主電極部材から制御電極に電位変動を与えること
はない。
【００２３】この発明の第１の製造方法は、上記の半導
体装置を製造するプロセスを与える。
【００２４】また第２の製造方法では、複合板を使用す
ることによって、上記の半導体装置を容易に製造でき
る。
【００２５】
【実施例】＜実施例装置の構造＞図１はこの発明の実施
例にかかる電圧駆動型半導体装置１００を示す断面図、
図２はその平面図である。また、図３はその半導体装置
１００の等価回路図である。この半導体装置１００はＭ
ＯＳＴチップ１４と還流用のダイオードチップ１５とを
搭載したＭＯＳ ＦＥＴモジュールとして構成されてお
り、図１および図２はそのワイアボンド後の状態を示し
ている。図６のモジュール２００とこの実施例のモジュ
ール１００とを比較するとわかるように、この実施例の
モジュール１００では、制御電極としてのゲート電極１
３Ｇが、接地されるべき主電極としてのソース電極１３
Ｓ上に絶縁板２０を介して配置されていることに主たる
特徴がある。以下、各部分について詳述する。
【００２６】このモジュール１００はヒートシンク１１
を備えており、ヒートシンク１１上には絶縁板１２がハ
ンダ付けされている。ヒートシンク１１は、例えば銅
（Ｃｕ），鉄（Ｆｅ）またはアルミ（Ａｌ）等の金属素
材により構成されるとともに、絶縁板２は、アルミナ
（Ａｌ2 Ｏ3 ）またはチッ化アルミ（ＡｌＮ）等の素材
により構成される。絶縁板１２上には、それぞれが銅板
からなるソース電極１３Ｓおよびドレイン電極１３Ｄが
相互に間隔をあけてハンダ付けされている。
【００２７】一方、ソース電極１３Ｓ上には、このソー
ス電極１３Ｓよりも小さな平面サイズを有する絶縁板２
０がハンダ付けされている。この絶縁板２０は、アルミ
ナ（Ａｌ2 Ｏ3 ）またはチッ化アルミ（ＡｌＮ）等の素
材により構成され、厚さ寸法が約１mmの板状である。ま
た、絶縁板２０上には、銅板からなり、やはりソース電
極１３Ｓよりも小さな平面サイズを有するゲート電極１
３Ｇがハンダ付けされている。絶縁板２０とゲート電極
１３Ｇとのそれぞれの平面サイズ（面積）は、たとえば
ソース電極１３Ｓの平面サイズの１／２以下とされ、図
示例では１／５以下となっている。
【００２８】ドレイン電極１３Ｄ上に配置されたＭＯＳ
Ｔチップ１４は、その内部にドレイン領域、ソース領域
およびゲート領域（いずれも図示せず）が形成されてい
る。ドレイン領域はＭＯＳＴチップ１４の下主面側にお
いてドレイン電極１３Ｄに電気的に接触している。ま
た、ソース領域およびゲート領域はそれぞれ、ＭＯＳＴ
チップ１４の上主面側においてソースワイア１７Ｓとゲ
ートワイア１７Ｇとのそれぞれの一端に電気的に接続さ
れている。
【００２９】ソースワイア１７Ｓの他端はソース電極１
３Ｓの上面に接続されている。また、ゲートワイア１７
Ｇの他端はゲート電極１３Ｇの上面に接続されている。
ソース電極１３Ｓの上において絶縁板２０とゲート電極
１３Ｇとをドレイン電極１３Ｄ側に比較的近いエリア上
に配置し、ゲートワイア１７Ｇの長さを可能な限り短く
することが好ましい。
【００３０】ドレイン電極１３Ｄ上には、還流用ダイオ
ードチップ１５がハンダにより取り付けられている。こ
のダイオードチップ１５はその上主面側にアノード領域
を有しており、このアノード領域とソース電極１３Ｓと
を接続するワイア１８が設けられている。また、ダイオ
ードチップ１５はその下主面側にカソード領域を有して
おり、このカソード領域とドレイン電極１３Ｄとが電気
的に接触している。
【００３１】さらに、ゲート電極１３Ｇ、ドレイン電極
１３Ｄおよびソース電極１３Ｓ上には、それぞれゲート
電極端子（ゲート取出電極）１６Ｇ、ドレイン電極端子
（ドレイン取出電極）１６Ｄ、およびソース電極端子
（ソース取出電極）１６Ｓがハンダにより取り付けられ
ている。ソース電極端子１６Ｓは、ソース電極１３Ｓ上
において、絶縁板２０とゲート電極１３Ｇとを設けたエ
リアと離れた別のエリア上に取付ける。このモジュール
１００はケース５０に収容されるとともに、樹脂封止さ
れて使用される。
【００３２】＜実施例装置の特性と動作＞このモジュー
ル１００においては、絶縁板１２がソース電極１３Ｓと
ドレイン電極１３Ｄとに間の電界経路として機能するた
め、その間に浮遊キャパシタンスＣ１１が生じる（図３
参照）。ただし、ゲート電極１３Ｇの平面サイズは小さ
く、しかも絶縁板２０の厚さ寸法は比較的大きいため、
この浮遊キャパシタンスＣ１１は図８の浮遊キャパシタ
ンスＣ１より小さい。また、絶縁板２０はゲート電極１
３Ｇとソース電極１３Ｓとの間の電界経路としても機能
するため、これらの電極１３Ｇ，１３Ｓの間にも浮遊キ
ャパシタンスＣ１３が生じる。
【００３３】ところが、ゲート電極１３Ｇとドレイン電
極１３Ｄとの間には、破線Ｌで示すような絶縁板２０，
ソース電極１３Ｓおよび絶縁板１２を通る経路以外に容
量結合を生じさせる経路はない。そして、この経路Ｌは
その距離も大きく、またソース電極１３Ｓがこれらの間
のシールド材としても機能するため、ゲート電極１３Ｇ
とドレイン電極１３Ｄの間には実質的に浮遊キャパシタ
ンスは生じない。
【００３４】このモジュール１００をソース接地型で使
用するときには、図６のモジュール２００と同様に、ド
レイン電極端子１６Ｄを負荷回路４０（図３）に接続す
るとともにソース電極端子１６Ｓを接地する。そして、
制御回路４１からゲート電極端子１６Ｇに制御電圧信号
ＣＯＮＴを印加することによって、ソース電極１３Ｓと
ドレイン電極１３Ｄとの間に流れる主電流を制御する。
【００３５】このとき、ドレイン電極１３Ｄの電位が変
動しても、ドレイン電極１３Ｄとゲート電極１３Ｇとは
浮遊キャパシタンスが存在していないため、その変動が
ゲート電極１３Ｇに伝搬することはない。ゲート電極１
３Ｇとソース電極１３Ｓとの間には浮遊キャパシタンス
Ｃ１３が存在するが、ソース電極１３Ｓは接地されてい
るためその電位変動は実質的にゼロであって、浮遊キャ
パシタンスＣ１３を介してゲート電極１３Ｇに電位変動
が伝搬することもない。
【００３６】このため、このモジュール１００ないしは
それを組込んだ半導体装置においては、異常発振による
誤動作が有効に防止される。
【００３７】この効果は、高周波スイッチングにおいて
特に著しい。すなわち、図６のモジュール２００を高周
波でＯＮ／ＯＦＦさせると浮遊キャパシタンスＣ２によ
ってドレイン−ゲート間のインピーダンスが小さくな
り、それによって異常発振が生じ易いが、この実施例の
このモジュ−ル１００では高周波でもドレイン−ゲート
間のインピーダンスが小さくならず、異常発振が防止さ
れる。
【００３８】＜製造方法＞このモジュール１００を有す
る半導体装置は以下のようにして製造される。
【００３９】まず、ヒートシンク１１、絶縁板１２およ
び２０、電極１３Ｓ，１３Ｄおよび１３Ｇ、半導体チッ
プ１４および１５がそれぞれ準備される。そしてこれら
の部材が図４に示すように配置され、それらの間のハン
ダ付処理が同時に行われる。ただし、図４においてはハ
ンダ付の部分は「×」印で示されている。また、図示の
便宜上、ダイオードチップ１５は図４には示されていな
いが、そのハンダ付け位置は図２に示す通りである。
【００４０】つづいて、ワイアボンディングにより、Ｍ
ＯＳＴチップ１４のゲート領域とゲート電極１３Ｇとを
ゲートワイア１７Ｇ（図１）により接続するとともに、
ＭＯＳＴチップ１４のソース領域と外部ソース電極１３
Ｓとをソースワイア１７Ｓにより接続する。また、ダイ
オードチップ１５の上面のアノード領域とソース電極１
３Ｓとをワイア１８により接続する。
【００４１】そして、各電極１３Ｇ，１３Ｄ，１３Ｓへ
電極端子１６Ｇ，１６Ｄ，１６Ｓを図１および図２のよ
うにそれぞれ取り付ける。電極端子１６Ｇ，１６Ｄ，１
６Ｓが、モジュール１００を収容すべきケース５０（図
１）の天井面にあらかじめ固定されているときには、モ
ジュール１００をケース５０に収容する際に、各電極１
３Ｇ，１３Ｄ，１３Ｓへ電極端子１６Ｇ，１６Ｄ，１６
Ｓをハンダ付けする。
【００４２】このように形成され、ケース５０内に収容
されたモジュール１００は、ケース５０内に樹脂が導入
されて各部材が樹脂封止される。
【００４３】図５はこのＭＯＳＴモジュール１００の他
の製造方法を示す図である。
【００４４】この方法では、ソース電極１３Ｓ、絶縁板
２０およびゲート電極１３を備えた複合板３０を使用し
ている。複合板３０は、２枚の金属層の間に絶縁層が介
挿されて一体化された３層複合絶縁板を準備し、各層を
パターンニングすることによってあらかじめ得られてい
る。
【００４５】この複合板３０を用いてモジュール１００
を製造する際には、図５に示すように、複合板３０を絶
縁板１２の上にハンダ付けする。そしてこれと同時に残
りの各部材を相互にハンダ付けする。他の製造ステップ
は図４の方法と同様である。
【００４６】この方法では、複合板３０を絶縁板１２上
に取り付けるだけで、絶縁板１２上に、ゲート電極１３
Ｇ、絶縁板２０およびソース電極１３Ｓが形成されるの
で、モジュール１００を簡単に製造することができる。
【００４７】＜他の適用例＞この発明は、電圧駆動型半
導体装置一般に適用することができる。そのような例と
しては、ＩＧＢＴ，Ｂｉ−ＭＯＳ，ＭＣＴ（Ｍｏｓ−Ｃ
ｏｎｔｒｏｌｌｅｄ−サイリスタ）等がある。
【００４８】一般に、定電位に保持される側の主電極の
上に絶縁板を挟んで制御電極を配置することによってこ
の発明の作用を生じさせることができる。
【００４９】
【発明の効果】以上のように、請求項１および２の半導
体装置では、制御電極は第２の絶縁板を介して第１の主
電極部材の上に設けられており、制御電極と第２の主電
極部材との間において、絶縁材を介した電界経路として
は、第２の絶縁板、第１の主電極部材および第１の絶縁
板を介する経路があるのみであって、この経路は距離が
長い上に第１の主電極部材が制御電極と第２の主電極部
材との間のシールド機能を有している。
【００５０】このため、制御電極と第２の主電極部材と
の間には実質的に浮遊キャパシタは発生せず、第２の主
電極部材の電位が変動してもそれが制御電極に伝搬する
ことはなく、異常発振による誤動作が有効に防止され、
半導体装置の信頼性が向上する。
【００５１】請求項２の装置では、制御電極部材の平面
サイズを小さくしているため、浮遊キャパシタ発生防止
効果が特に高い。
【００５２】また、請求項３〜６の製造方法によって、
上記の特性を有する半導体装置を得ることができる。
【００５３】特に、請求項５および６の製造方法２の製
造方法では、複合板を使用することによって、上記の半
導体装置を容易に製造できる。
【図面の簡単な説明】
【図１】この発明の実施例の半導体装置を示す断面図で
ある。
【図２】実施例の半導体装置の平面図である。
【図３】実施例の半導体装置の等価回路図である。
【図４】実施例の半導体装置の製造方法を示す要部分解
断面図である。
【図５】実施例の半導体装置の他の製造方法を示す要部
分解断面図である。
【図６】従来の半導体装置を示す断面図である。
【図７】従来の半導体装置の平面図である。
【図８】従来の半導体装置の等価回路図である。
【符号の説明】
１２，２０ 絶縁板 １３Ｄ ドレイン電極 １３Ｇ ゲート電極 １３Ｓ ソース電極 １４ ＭＯＳ ＦＥＴチップ ２４ ダイオードチップ １７Ｇ ゲートワイア １７Ｓ ソースワイア ３０ 複合板 １００ ＭＯＳ ＦＥＴモジュール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１１月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】このモジュール１００はヒートシンク１１
を備えており、ヒートシンク１１上には絶縁板１２がハ
ンダ付けされている。ヒートシンク１１は、例えば銅
（Ｃｕ），鉄（Ｆｅ）またはアルミ（Ａｌ）等の金属素
材により構成されるとともに、絶縁板１２は、アルミナ
（Ａｌ2 Ｏ3 ）またはチッ化アルミ（ＡｌＮ）等の素材
により構成される。絶縁板１２上には、それぞれが銅板
からなるソース電極１３Ｓおよびドレイン電極１３Ｄが
相互に間隔をあけてハンダ付けされている。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9168−4Ｍ Ｈ０１Ｌ 29/78 ３２１ Ｋ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 負荷回路に接続されて使用されるととも
    に、制御回路から与えられる制御電圧信号に応答して動
    作する電圧駆動型の半導体装置であって、 (a) 第１の絶縁板と、 (b) 前記第１の絶縁板の上に配置され、外部の定電位点
    に接続されることによって定電位に維持されるべき導電
    性の第１の主電極部材と、 (c) 前記第１の絶縁板の上に前記第１の主電極部材と間
    隔を隔てて配置され、前記負荷回路に接続されるべき導
    電性の第２の主電極部材と、 (d) 前記第１の主電極部材の上に配置された第２の絶縁
    板と、 (e) 前記第２の絶縁板の上に配置され、前記制御電圧信
    号が供給されるべき導電性の制御電極部材と、 (f) 前記第２の主電極部材の上に配置された電圧駆動型
    の半導体チップと、 (g) 前記半導体チップと前記第１の主電極部材とを電気
    的に接続する第１のワイアと、 (h) 前記半導体チップと前記制御電極部材とを電気的に
    接続する第２のワイアと、 を備える半導体装置。
  2. 【請求項２】 前記制御電極部材は、前記第１の主電極
    部材よりも小さな平面サイズを有する板状部材である、
    請求項１の半導体装置。
  3. 【請求項３】 負荷回路に接続されて使用されるととも
    に、制御回路から与えられる制御電圧信号に応答して動
    作する電圧駆動型の半導体装置の製造方法であって、 (a) 外部の定電位点に接続されることによって定電位に
    維持されるべき導電性の第１の主電極部材と、前記負荷
    回路に接続されるべき導電性の第２の主電極部材とを、
    相互に間隔を隔てて第１の絶縁板の上に取付ける工程
    と、 (b) 前記第１の主電極部材の上に第２の絶縁板を取付け
    る工程と、 (c) 前記制御電圧信号が供給されるべき導電性の制御電
    極部材を、前記第２の絶縁板の上に取付ける工程と、 (d) 電圧駆動型の半導体チップを前記第２の主電極部材
    の上に取付ける工程と、 (e) 第１のワイアによって、前記半導体チップと前記第
    １の主電極部材とを電気的に接続する工程と、 (f) 第２のワイアによって、前記半導体チップと前記制
    御電極部材とを電気的に接続する工程と、 を備える半導体装置の製造方法。
  4. 【請求項４】前記工程(a) から(d) を実質的に同時に行
    なう、請求項３の半導体装置の製造方法。
  5. 【請求項５】 負荷回路に接続されて使用されるととも
    に、制御回路から与えられる制御電圧信号に応答して動
    作する電圧駆動型の半導体装置の製造方法であって、 (a) 第１の絶縁板を準備する工程と、 (b) 外部の定電位点に接続されることによって定電位に
    維持されるべき導電性の第１の主電極部材と、前記制御
    電圧信号が供給されるべき導電性の制御電極部材とが、
    第２の絶縁板の第１と第２の主面にそれぞれ取付けられ
    た複合板を準備する工程と、 (c) 前記第１の主電極部材が前記第１の絶縁板に対向す
    るような姿勢とされた前記複合板と、前記負荷回路に接
    続されるべき導電性の第２の主電極部材とを、互いに間
    隔を隔てて前記第１の絶縁板の上に取り付ける工程と、 (d) 電圧駆動型の半導体チップを前記第２の主電極部材
    の上に取付ける工程と、 (e) 第１のワイアによって、前記半導体チップと前記第
    １の主電極部材とを電気的に接続する工程と、 (f) 第２のワイアによって、前記半導体チップと前記制
    御電極部材とを電気的に接続する工程と、 を備える半導体装置の製造方法。
  6. 【請求項６】前記工程(c) と(d) とを実質的に同時に行
    なう、請求項５の半導体装置の製造方法。
JP3170873A 1991-07-11 1991-07-11 半導体装置およびその製造方法 Pending JPH0521704A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3170873A JPH0521704A (ja) 1991-07-11 1991-07-11 半導体装置およびその製造方法
DE19924222785 DE4222785C2 (de) 1991-07-11 1992-07-10 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
FR9208634A FR2679070B1 (fr) 1991-07-11 1992-07-10 Dispositif semiconducteur du type attaque par la tension en particulier mofset, ainsi que son procede de fabrication.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3170873A JPH0521704A (ja) 1991-07-11 1991-07-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0521704A true JPH0521704A (ja) 1993-01-29

Family

ID=15912900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3170873A Pending JPH0521704A (ja) 1991-07-11 1991-07-11 半導体装置およびその製造方法

Country Status (3)

Country Link
JP (1) JPH0521704A (ja)
DE (1) DE4222785C2 (ja)
FR (1) FR2679070B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046058A (ja) * 2001-07-30 2003-02-14 Mitsubishi Electric Corp 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2719157B1 (fr) * 1994-04-20 1996-08-09 Rv Electronique Dispositif de puissance à semiconducteur à double isolation.
DE19725836C2 (de) 1997-06-18 2001-10-04 Infineon Technologies Ag Leistungshalbleiter-Anordnung auf DCB-Substrat
DE10200372A1 (de) * 2002-01-08 2003-07-24 Siemens Ag Leistungshalbleitermodul

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241508A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul
JPS60154552A (ja) * 1984-01-23 1985-08-14 Mitsubishi Electric Corp 電力用半導体装置
CH668667A5 (de) * 1985-11-15 1989-01-13 Bbc Brown Boveri & Cie Leistungshalbleitermodul.
JPS6393126A (ja) * 1986-10-08 1988-04-23 Fuji Electric Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046058A (ja) * 2001-07-30 2003-02-14 Mitsubishi Electric Corp 半導体装置
JP4601874B2 (ja) * 2001-07-30 2010-12-22 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE4222785C2 (de) 1997-01-30
DE4222785A1 (de) 1993-01-21
FR2679070B1 (fr) 1994-06-10
FR2679070A1 (fr) 1993-01-15

Similar Documents

Publication Publication Date Title
JP3847676B2 (ja) パワー半導体装置
JP2005198227A (ja) 圧電振動子
EP2073264B1 (en) Semiconductor device
JPH0521704A (ja) 半導体装置およびその製造方法
US5115300A (en) High-power semiconductor device
JP3124513B2 (ja) 電力半導体スイッチ装置
US6664629B2 (en) Semiconductor device
WO2022124011A1 (ja) 積層型コンデンサおよび半導体装置
WO2021187409A1 (ja) 半導体装置
US6339231B1 (en) Gate commutated turn-off thyristor module
JP2967563B2 (ja) 圧電トランス
WO2023157604A1 (ja) 半導体装置および半導体装置の実装構造体
JPH0397313A (ja) チップ型圧電フィルタ
JPH0685502U (ja) モールド型半導体装置を用いた高周波装置
JPH02276269A (ja) 半導体装置
JP2000151306A (ja) 半導体装置
JP2865099B1 (ja) 半導体装置
JP2023042910A (ja) 電子装置
JPH01108751A (ja) 集積回路装置
JPH04298106A (ja) マイクロ波混成集積回路
JP2556044Y2 (ja) 電子素子搭載基板
CN118805253A (zh) 半导体装置以及半导体模块
JPH07131088A (ja) 圧電トランス
JP2000340738A (ja) Ｍｏｓゲート入力型電力用半導体素子
JPH0453144A (ja) 高出力ＧａＡｓＦＥＴ