JPH05153766A - 電力変換器の低損失スナバ方式 - Google Patents

Abstract

(57)【要約】 【目的】 電力変換器において、抵抗損失を低減すると
共に多数個直列接続した半導体デバイスに電流アンバラ
ンスを生じさせない低損失スナバ方式を提供する。 【構成】 電力用半導体デバイスを多数個直列接続した
ア−ムにより構成した電力変換器において、半導体デバ
イスの個々に第一のスナバ回路を並列接続した単位直列
体に対して、アノ−ドリアクトル回路を直列にならびに
第二のスナバ回路を並列に接続し、アノ−ドリアクトル
回路の蓄積エネルギ−及び第二のスナバ回路の充電エネ
ルギ−を一旦回生回路用コンデンサに蓄電し、この蓄電
エネルギ−を回生用ＤＣ−ＤＣコンバ−タを介して電源
側に回収するユニットア−ムを構成し、このユニットア
−ムに対応して電源側のフイルタコンデンサを分割し、
それぞれのユニットア−ムの蓄電エネルギ−を、それぞ
れの回生用ＤＣ−ＤＣコンバ−タを用いて、それぞれ分
割したフイルタコンデンサに回収する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力用半導体デバイス
を多数個直列接続して構成した電力変換器の低損失スナ
バ方式に関する。

【０００２】

【従来の技術】電力用半導体デバイスを用いて電力変換
器を構成し、直流から直流あるいは直流から交流等に電
力変換する装置は、多くの分野で用いられている。この
電力変換器に用いられている半導体デバイスを保護する
ために、一般的に、スナバ回路（デバイスと並列に接続
され、デバイスに印加される電圧の上昇率及び過電圧を
抑制する）とアノ−ドリアクトル回路（デバイスに直列
に接続され、デバイスにながれる電流の上昇率及び過電
流を抑制する）とが設けられる。半導体デバイスとし
て、ゲ−トタ−ンオフサイリスタＧＴＯを用いた場合の
スナバ回路とアノ−ドリアクトル回路の従来例を図１５
に示す。スナバ回路Ｓ_Uは、ダイオ−ドＤ_SU、コンデン
サＣ_SU、抵抗Ｒ_SUで構成される。このスナバ回路Ｓ_Uに
おいては、ゲ−トタ−ンオフサイリスタＧＴＯをタ−ン
オフすると、ダイオ−ドＤ_SUとコンデンサＣ_SUを介して
充電電流が流れ、ゲ−トタ−ンオフサイリスタＧＴＯに
は電圧上昇率と過電圧が抑制された状態で電源電圧が印
加される。一方、ゲ−トタ−ンオフサイリスタＧＴＯが
タ−ンオンすると、コンデンサＣ_SUの充電エネルギ−は
抵抗Ｒ_SUを介して放電し、抵抗損失を生ずる。この抵抗
損失は、コンデンサＣ_SUの充電電圧及び容量並びにスイ
ッチング回数が多いほど増大する。特にゲ−トタ−ンオ
フサイリスタＧＴＯの場合、コンデンサＣ_SUの容量は、
前記電圧上昇率抑制の点からあまり小さくできないの
で、抵抗損失が大きくなる傾向にある。また、アノ−ド
リアクトル回路ＡＬは、アノ−ドリアクトルＬ_A、ダイ
オ−ドＤ_LA、抵抗Ｒ_LAから構成される。このアノ−ドリ
アクトル回路ＡＬにおいては、ゲ−トタ−ンオフサイリ
スタＧＴＯをタ−ンオンするとアノ−ドリアクトルＬ_A
を介して電流が流れ、ゲ−トタ−ンオフサイリスタＧＴ
Ｏには電流上昇率と過電流が抑制された状態で負荷電流
が流れる。そして、ゲ−トタ−ンオフサイリスタＧＴＯ
がタ−ンオフすると、アノ−ドリアクトルＬ_Aの蓄積エ
ネルギ−は抵抗Ｒ_{L A}を介して放出し、抵抗損失を生ず
る。この抵抗損失は、アノ−ドリアクトルＬ_Aの負荷電
流及び容量並びにスイッチング回数が多いほど増大す
る。特にゲ−トタ−ンオフサイリスタＧＴＯの場合、ア
ノ−ドリアクトルＬ_Aの容量は前記電流上昇率抑制の点
からあまり小さくできないので、抵抗損失が大きくなる
傾向にある。

【０００３】以上に述べたスナバ回路及びアノ−ドリア
クトル回路の抵抗損失のため、ゲ−トタ−ンオフサイリ
スタＧＴＯを用いた大容量電力変換器は、どうしても変
換効率が悪くなる。このため、これらスナバ回路及びア
ノ−ドリアクトル回路の抵抗損失をなくしたいわゆる低
損失スナバ方式がいろいろ提案されており、例えば、
(1)特開昭６３−１５４０７０号公報「電力変換装
置」、(2)特開平１−２０８９１１号公報「スナバ回
路」に述べられている。特に(2)の「スナバ回路」に
は、図１６に示すように、電力変換器を大容量化するた
め、ゲ−トタ−ンオフサイリスタＧＴＯを多数個直列接
続したア−ムで構成した装置における低損失スナバ方式
が述べられている。即ち、図１６において、上ア−ムの
ゲ−トタ−ンオフサイリスタＧＴＯ₁〜ＧＴＯ₃に並列接
続された各スナバコンデンサＣ_SU1〜Ｃ_SU3の充電エネル
ギ−をＧＴＯ₁〜ＧＴＯ₃のタ−ンオン時に、また、アノ
−ドリアクトルＬ_A1の蓄積エネルギ−をＧＴＯ₁〜ＧＴ
Ｏ₃のタ−ンオフ時にそれぞれ回生回路Ｒｅｇ₁に回収す
るもので、上記した抵抗損失がない特徴がある。下ア−
ムのゲ−トタ−ンオフサイリスタＧＴＯ₄〜ＧＴＯ₆、ス
ナバコンデンサＣ_SU4〜Ｃ_SU6、アノ−ドリアクトル
Ｌ_A1、回生回路Ｒｅｇ₁についても同様である。

【０００４】

【発明が解決しようとする課題】しかし、図１６の回路
方式では、タ−ンオン時に各ＧＴＯ₁〜ＧＴＯ₃に流れる
電流にアンバランスが生じ、例えば、ＧＴＯ₁に各スナ
バコンデンサＣ_SU1〜Ｃ_SU3の放電電流が加算されて流れ
るのに対し、ＧＴＯ₃にはスナバコンデンサＣ_SU3の放電
電流しか流れない。このため、さらに直列接続数が増え
た場合には、上記電流アンバランスが益々大きくなって
各ＧＴＯの損失に極端なアンバランスが生じ、素子破損
等につながる怖れがある。下ア−ムについても同様であ
る。本発明の目的は、上述の事情に鑑み、半導体デバイ
スを多数個直列接続してなる電力変換器において、抵抗
損失を低減するとともに半導体デバイスに電流アンバラ
ンスを生じさせない低損失スナバ方式を提供することに
ある。

【０００５】

【課題を解決するための手段】本発明では、電力用半導
体デバイスを多数個直列接続したア−ムにより構成した
電力変換器において、半導体デバイスの個々に第一のス
ナバ回路を並列接続した単位直列体に対して、アノ−ド
リアクトル回路を直列にならびに第二のスナバ回路を並
列に接続し、アノ−ドリアクトル回路の蓄積エネルギ−
及び第二のスナバ回路の充電エネルギ−を一旦回生回路
用コンデンサに蓄電し、回生回路用コンデンサの蓄電エ
ネルギ−を回生用ＤＣ−ＤＣコンバ−タを介して電源側
に回収するユニットア−ムを構成する。または、前記半
導体デバイスの個々にコンデンサとダイオ−ドの直列接
続からなるスナバ回路を並列接続した単位直列体に対し
て、アノ−ドリアクトル回路を直列接続し、前記コンデ
ンサ及びダイオ−ドの接続点を回生用ダイオ−ドを介し
て回生回路用コンデンサに接続し、この回生回路用コン
デンサにスナバ回路の充電エネルギ−及びアノ−ドリア
クトル回路の蓄積エネルギ−を一旦蓄電し、この回生回
路用コンデンサの蓄電エネルギ−を回生用ＤＣ−ＤＣコ
ンバ−タを介して電源側に回収するユニットア−ムを構
成する。上記いずれの場合も、ユニットア−ムに対応し
て電源側のフイルタコンデンサを分割し、それぞれのユ
ニットア−ムの蓄電エネルギ−を、それぞれの回生用Ｄ
Ｃ−ＤＣコンバ−タを用いて、それぞれ分割したフイル
タコンデンサに回収する。

【０００６】

【作用】このように構成したユニットア−ムは、単位直
列体がタ−ンオンしたとき、第二のスナバ回路の充電エ
ネルギ−を、また、単位直列体がタ−ンオフしたとき、
アノ−ドリアクトル回路の蓄積エネルギ−を回生回路用
コンデンサに蓄電し、蓄電エネルギ−を回生回路を介し
て電源に回収するので、第一のスナバ回路及びアノ−ド
リアクトル回路の抵抗損失を大幅に低減でき、かつ、複
数個直列接続した半導体デバイスに電流アンバランスを
生じさせことがなく、素子破壊を防止することができ
る。また、ユニットア−ムに対応して電源側のフイルタ
コンデンサを分割し、この分割したフイルタコンデンサ
に対してそれぞれの回生用ＤＣ−ＤＣコンバ−タを用い
るので、電源電圧が高いとき、回生用ＤＣ−ＤＣコンバ
−タを小型化でき、特に有効である。

【０００７】

【実施例】図１は、本発明の一実施例を示す主回路構成
図であり、３相（Ｕ相、Ｖ相、Ｗ相）インバ−タに応用
する場合の上下２ア−ム分（但し、ＧＴＯに並列接続さ
れる帰還ダイオ−ドは省略する。）を示す。以下、Ｕ相
分について説明する。図１において、Ｐ，Ｎは直流電源
の正側，負側端子、Ｌ_Fはフイルタリアクトル、Ｃ_FP，
Ｃ_FNは分割されたフイルタコンデンサ、Ｌ_A1，Ｌ_A2はそ
れぞれ上，下ア−ムに設けられたアノ−ドリアクトル、
ＧＴＯ₁〜ＧＴＯ₈は直列接続されたゲ−トタ−ンオフサ
イリスタであり、ＧＴＯ₁〜ＧＴＯ₄が上ア−ムを構成す
る単位直列体、ＧＴＯ₅〜ＧＴＯ₈が下ア−ムを構成する
単位直列体、Ｓ_U1〜Ｓ_U8はそれぞれＧＴＯ₁〜ＧＴＯ₈に
並列接続される第一のスナバ回路であり、図１（イ）ま
たは（ロ）に示す回路構成となる。ここで、Ｃ_SUはスナ
バコンデンサ、Ｒ_SUはスナバ抵抗、Ｄ_SUはスナバダイオ
−ドを示す。また、Ｃ_S1，Ｄ_S1及びＣ_S2，Ｄ_S2はそれぞ
れＧＴＯ₁〜ＧＴＯ₄の単位直列体及びＧＴＯ₅〜ＧＴＯ₈
の単位直列体に並列接続される第二のスナバ回路を構成
するコンデンサとダイオ−ドである。また、Ｄ_P1，Ｃ_P1
及びＤ_P2，Ｃ_P2はアノ−ドリアクトルＬ_A1，Ｌ_A2の蓄積
エネルギ−と第二のスナバコンデンサＣ_S1，Ｃ_S2の充電
エネルギ−を一旦蓄電しておく回生回路用のダイオ−ド
とコンデンサである。更に、ＣＯＮ₁，ＣＯＮ₂はＣ_P1，
Ｃ_P2の蓄電エネルギ−を電源に回収するための回生用コ
ンバ−タである。この回生用コンバ−タは、例えば、図
１（ハ）または（ニ）に示す回路構成となる。（ハ）は
フライバック式、（ニ）はプッシュプル式と云われる周
知のＤＣ−ＤＣコンバ−タであり、その動作の詳細につ
いては省略する。

【０００８】ここで、図１の本発明実施例による低損失
スナバ方式の動作について、上ア−ムを用いて説明す
る。先ず、上ア−ムＧＴＯ₁〜ＧＴＯ₄の単位直列体がオ
フの状態では、ＧＴＯ₁〜ＧＴＯ₄に並列接続された第一
のスナバコンデンサＣ_SU1〜Ｃ_SU4にそれぞれ電源電圧の
ほぼ１／４の電圧が、また、ＧＴＯ₁〜ＧＴＯ₄の単位直
列体に並列接続される第二のスナバコンデンサＣ_S1に電
源電圧が充電されている。ＧＴＯ₁〜ＧＴＯ₄の単位直列
体がタ−ンオンすると、第一のスナバコンデンサＣ_SU1
〜Ｃ_SU4に充電されている電圧はそれぞれのスナバ抵抗
Ｒ_SU1〜Ｒ_SU4を介して放電する。一方、第二のスナバコ
ンデンサＣ_S1に充電されている電圧は、Ｃ_S1−Ｄ_P1−Ｃ
_P1−Ｌ_A1−ＧＴＯ₁〜ＧＴＯ₄−Ｃ_S1の閉回路で放電され
る。その結果、ＧＴＯ₁〜ＧＴＯ₄に流れる電流にはアン
バランスがなく、また、Ｃ_S1の充電エネルギ−は、一旦
アノ−ドリアクトルＬ_A1に蓄積され、その後にＬ_A1−Ｄ
_S1−Ｄ_P1−Ｃ_P1−Ｌ_A1の閉回路で放電することにより、
Ｃ_S1の充電エネルギ−のほとんどを回生回路用コンデン
サＣ_P1に蓄電する。ここで、抵抗損失として消費される
第一のスナバコンデンサＣ_SU1〜Ｃ_SU4の充電エネルギ−
は、回生回路用コンデンサＣ_P1に蓄電される第二のスナ
バコンデンサＣ_S1の充電エネルギ−よりも、小さければ
小さいほど良い。即ち、第一のスナバコンデンサＣ_SU1
〜Ｃ_SU4の容量が第二のスナバコンデンサＣ_S1の容量よ
りも十分に小さいことが必要である。タ−ンオフ動作に
おけるＧＴＯ₁〜ＧＴＯ₄の電圧分担を所要値に抑制する
には、一般的に、図２（イ）（ロ）に示す定常分担電圧
及び図２（ハ）（ニ）に示すスパイク電圧共に、第二の
スナバコンデンサＣ_S1の容量が大きければ大きい程良
い。因に、図２（イ）（ロ）の横軸は時間、縦軸はＧＴ
Ｏの電圧を表し、各ＧＴＯ₁〜ＧＴＯ₄の定常分担電圧
は、第二のスナバコンデンサＣ_S1の容量が小さいとき、
図２（イ）のようになる。一方、第二のスナバコンデン
サＣ_S1の容量が大きいとき、図２（ロ）のようになる。
なお、Ｖ₁は各ＧＴＯ₁〜ＧＴＯ₄電圧を合計した電圧を
示す。図２（イ）（ロ）から明らかなように、第二のス
ナバコンデンサＣ_S1が大きい方がタ−ンオフ動作におけ
るＧＴＯ₁〜ＧＴＯ₄の電圧分担を抑制する。また、図２
（ハ）（ニ）には、タ−ンオフ動作におけるＧＴＯの電
流を併せて表し、ＧＴＯ電流の減少時に発生するスパイ
ク電圧に対して各ＧＴＯ₁〜ＧＴＯ₄が分担するＧＴＯ電
圧を縦軸に示す。同様に、図２（ハ）（ニ）から明らか
なように、第二のスナバコンデンサＣ_S1が大きい方がタ
−ンオフ動作におけるＧＴＯ₁〜ＧＴＯ₄の電圧分担を抑
制する。実用的な値として、４．５ｋＶ，３ｋＡＧＴＯ
を用いた場合には、第一のスナバコンデンサＣ_SU1〜Ｃ
_SU4＝０．１〜０．２μＦ、第二のスナバコンデンサＣ
_S1＝１０〜１５μＦであり、Ｃ_SU1〜Ｃ_SU4によるスナバ
抵抗損失は、従来スナバ（図１（イ）においてＣ_SU＝６
μＦ，Ｒ_SU＝２．５Ω）の抵抗損失の約１／３０であ
り、十分に小さい。

【０００９】次に、上ア−ムＧＴＯ₁〜ＧＴＯ₄の単位直
列体がオンの状態では、電源からアノ−ドリアクトルＬ
_A1，ＧＴＯ₁〜ＧＴＯ₄を介して図示しない負荷回路ＬＯ
ＡＤに負荷電流が流れている。ＧＴＯ₁〜ＧＴＯ₄の単位
直列体がタ−ンオフすると、前記負荷電流によるアノ−
ドリアクトルＬ_A1の蓄積エネルギ−は、Ｌ_A1−Ｄ_S1−Ｄ
_P1−Ｃ_P1−Ｌ_A1の閉回路で放電し、回生回路用コンデン
サＣ_P1に蓄電される。以上に述べた上ア−ムＧＴＯ₁〜
ＧＴＯ₄の単位直列体のタ−ンオン，タ−ンオフ動作で
蓄電された回生回路用コンデンサＣ_P1のエネルギ−は、
回生用コンバ−タＣＯＮ₁の作用により電源側の分割し
たフイルタコンデンサＣ_FPに回生され、回生回路用コン
デンサＣ_P1の電圧をほぼ一定の値に維持する。以後、Ｇ
ＴＯ₁〜ＧＴＯ₄のタ−ンオン，タ−ンオフ動作に応じて
これらの動作が繰り返され、第二のスナバ回路の充電エ
ネルギ−及びアノ−ドリアクトル回路の蓄積エネルギ−
が電源に回収される。

【００１０】以上、図１の本発明実施例によれば、複数
個直列接続したＧＴＯ個々に第一のスナバ回路Ｓ_Uを並
列接続して単位直列体とし、この単位直列体に直列にア
ノ−ドリアクトル回路Ｌ_A1、また、この単位直列体に並
列に第二のスナバ回路Ｃ_S1を接続すると共に、アノ−ド
リアクトル回路Ｌ_A1の蓄積エネルギ−と第二のスナバ回
路Ｃ_S1の充電エネルギ−を回生回路Ｄ_P1，Ｃ_P1，ＣＯＮ
₁を介して電源に回収することにより、第一のスナバ回
路Ｓ_U及びアノ−ドリアクトル回路Ｌ_A1の抵抗損失を大
幅に低減でき、かつ、複数個直列接続したＧＴＯ素子に
電流アンバランスを生じさせことがなく、素子破壊を防
止することができる。なお、図１の本実施例では、単位
直列体の素子直列数を４個としたが、これに限定される
ことなく、２個，３個，５個等と任意に選んでも良いこ
とは勿論である。

【００１１】図３は、本発明のア−ム構成図である。図
１の本発明実施例をより効果的にするためには、前記し
たように第一のスナバコンデンサＣ_SU1〜Ｃ_SU4の容量を
できるだけ小さくする必要がある。実際の装置における
実装状態を考えると、図３に示すように、第一と第二の
スナバ回路にそれぞれ配線インダクタンスＬ_SU1〜_LSU2
とＬ_S1が存在し、このため前記したスパイク電圧抑制の
点から第一のスナバコンデンサＣ_SU1〜Ｃ_SU4の容量をあ
まり小さくできない事態が生じる。この事態を解消即ち
前記スパイク電圧を抑制するためには、図４に示すスパ
イク電圧特性図から知られるように、第二のスナバ回路
の配線インダクタンスＬ_S1をできるだけ小さくすれば良
い。

【００１２】図５は、本発明の他の実施例を示すア−ム
構成図である。図５の実施例は第二のスナバ回路の配線
インダクタンスＬ_S1を小さくするために、図５（イ）に
おいては第二のスナバコンデンサＣ_S1を二分割して並列
接続、また、図５（ロ）においては第二のスナバコンデ
ンサＣ_S1と第二のスナバダイオ−ドＤ_S1を共に二分割し
て並列接続する。この本発明実施例は更に三分割、四分
割とその分割数を多くするほど効果が顕著になる。な
お、このほかに、前記スパイク電圧を抑制する方法とし
て、最も速くタ−ンオフする素子に並列接続されるスナ
バコンデンサ容量のみを大きくすることや、最も速くタ
−ンオフする素子はフォ−ルタイムの大きい素子にする
等がある。この実施例に依れば、第一のスナバ回路に生
じる抵抗損失を更に小さくできる。また、特に図示はし
ないが、前記スパイク電圧を抑制する方法として、最も
スパイク電圧耐量のある素子が最も速くタ−ンオフする
ように、例えば、タ−ンオフ信号を調整しても良い。

【００１３】図６は、本発明の他の実施例を示す主回路
構成図である。図６の実施例では、回生回路用コンデン
サＣ_P1の蓄電エネルギ−を電源側に回生するコンバ−タ
ＣＯＮ₁，ＣＯＮ₂の出力電圧を低くするために、前記フ
イルタコンデンサＣ_FP，Ｃ_FNを更に分割してＣ_FP1，Ｃ
_FP2及びＣ_FN1，Ｃ_FN2とし、回生コンバ−タＣＯＮ₁，Ｃ
ＯＮ₂をそれぞれＣ_FP2，Ｃ_FN2に並列接続する。この実
施例に依れば、回生コンバ−タＣＯＮ₁，ＣＯＮ₂の出力
電圧を低くすることができ、汎用のＤＣ−ＤＣコンバ−
タを利用できる。なお、分割したフイルタコンデンサＣ
_FP1，Ｃ_FN1をひとまとめにしてもよいことは勿論であ
る。

【００１４】図７は、更に本発明の他の実施例を示す主
回路構成図である。図７の実施例では、アノ−ドリアク
トルＬ_A1，Ｌ_A2を、電源のＰ，Ｎ側端子ではなく、負荷
側端子ＬＯＡＤの方に接続し、このＬ_A1，Ｌ_A2の蓄積エ
ネルギ−を一組の回生回路（ダイオ−ドＤ_P，コンデン
サＣ_Pで構成）におけるコンデンサＣ_Pに蓄電して、これ
も一組の回生コンバ−タＣＯＮの作用により分割したフ
イルタコンデンサＣ_FOに回生するようにしたものであ
る。この実施例に依れば、エネルギ−回収に必要な要素
（回生回路用コンデンサＣ_P，ダイオ−ドＤ_P及び回生コ
ンバ−タＣＯＮ）がそれぞれ一組でよく、装置を安価に
できる。

【００１５】図８は、更に本発明の他の実施例を示すア
−ム構成図である。図８の実施例は、ア−ムの直列接続
素子数が８個の場合に対応するものであり、図１の実施
例におけるエネルギ−回収回路を含めた４個直列接続の
単位直列体を二組設けてある。この実施例に依れば、素
子を多数個直列接続するア−ム構成を標準化することが
でき、また、更に多数個直列接続数が増えた場合の対応
が容易になる。なお、本実施例の電源側フイルタコンデ
ンサの分割は、図１に対応した場合を示したが、図６に
対応して分割してもよいことは勿論である。本実施例で
は、８個直列接続ア−ムに対応して４個直列接続の単位
直列体を二組設けたが、これに限定されること無く、６
個直列接続ア−ムに対しては３個直列接続の単位直列体
を二組設ける等しても良いことは勿論である。

【００１６】図９，図１０は、図８の本発明実施例にお
ける電圧分担動作説明図を示す。ＧＴＯの直列接続数が
多くなってくると、ＧＴＯのタ−ンオフタイムのバラツ
キを揃えてその分担電圧を均一にすることが難しくな
る。例えば、４．５ｋＶ，３ｋＡクラスのＧＴＯでは、
そのタ−ンオフタイムのバラツキが２０〜３０μｓ程度
の範囲にあり、電圧分担から要求される約１〜２μｓの
バラツキに揃えられるのは、その直列接続数が２〜４個
の場合である。したがって、本発明実施例の図９，図１
０の如く、８個直列接続の場合には、例えば、タ−ンオ
フタイムが２５±１μｓの単位直列体と２８±１μｓの
単位直列体との組合せにする必要が生ずることがある。
このため、図９（イ），図１０（イ）に示すごとく各単
位直列体に印加される電圧が不均一になる。この各単位
直列体に印加される電圧を均一にするために、本発明実
施例の図９では、図９（ロ）に示すごとく、早くタ−ン
オフする単位直列体の第二のスナバコンデンサＣ
_S11を、遅くタ−ンオフする単位直列体の第二のスナバ
コンデンサＣ_S12よりも大きくしてある。また、本発明
実施例の図１０では、図１０（ロ）に示すごとく、ア−
ムを構成する各ＧＴＯ₁₁〜ＧＴＯ₁₄及びＧＴＯ₂₁〜ＧＴ
Ｏ₂₄にタ−ンオン，タ−ンオフゲ−ト信号を供給する各
ゲ−トドライバ−ＧＤ₁₁〜ＧＤ₁₄及びＧＤ₂₁〜ＧＤ₂₄の
駆動信号を、各単位直列体毎に纏めて供給するように
し、早くタ−ンオフする単位直列体のタ−ンオフ電流
を、遅くタ−ンオフする単位直列体のタ−ンオフ電流よ
りも遅れて供給するようにしてある。これらの実施例に
依れば、多数個直列接続のア−ムを構成する各単位直列
体に印加される電圧分担を均一にできる。

【００１７】図１１〜図１２は、本発明の他の実施例を
示すア−ム構成図である。多数個直列接続のア−ムを構
成する各ＧＴＯにタ−ンオン，タ−ンオフゲ−ト信号を
供給する各ゲ−トドライバ−ＧＤの電源は、一般的に、
低圧電源から絶縁型ＤＣ−ＤＣコンバ−タを用いて供給
している。このため、ア−ムの直列接続数が多くなって
直流電源の電圧が高くなると、ゲ−トドライバ−電源用
ＤＣ−ＤＣコンバ−タの絶縁処理が難しくなり、大型で
高価なものになっていた。この問題を解決するため、本
発明実施例の図１１では、ゲ−トドライバ−電源を回生
用コンバ−タＣＯＮ₁から得るようにしている。即ち、
図１（ハ），（ニ）に示すごときＤＣ−ＤＣコンバ−タ
において、絶縁された出力巻線を単位直列体における直
列接続数に相当する数だけ設けて、それぞれのゲ−トド
ライバ−ＧＤ₁〜ＧＤ₄の電源とするものである。また、
本発明実施例の図１２では、回生用コンバ−タＣＯＮ₁₁
と並列にゲ−トドライバ−電源専用のＤＣ−ＤＣコンバ
−タＣＯＮ₁₂を設けてある。これらの実施例に依れば、
ゲ−トドライバ−電源用ＤＣ−ＤＣコンバ−タの絶縁が
前記単位直列体に印加される電圧耐量でよいので、小型
で安価にでき、しかも、ゲ−トドライバ−電源用のエネ
ルギ−として回生回路用コンデンサＣ_Pの蓄電エネルギ
−を利用できる。この回生回路用コンデンサＣ_Pの蓄電
エネルギ−は、ＧＴＯがオンオフしてから生ずるものな
ので、インバ−タの始動前には、あらがじめ補充電して
おけばよい。なお、以上の実施例における回生用ＤＣ−
ＤＣコンバ−タは、図１（ハ），（ニ）に示す変圧器を
用いたタイプのものであり、この変圧器の鉄心などによ
る損失により、ＤＣ−ＤＣコンバ−タの変換効率、つま
り、回生効率があまりよくないことが考えられる。

【００１８】図１３は、この点を考慮した本発明の他の
実施例を示し、回生用ＤＣ−ＤＣコンバ−タは変圧器を
用いないチョッパタイプのものとしている。即ち、図１
３には、ＣＯＮ₁，ＣＯＮ₂として示されるように、チョ
ッパ用スイッチＧＴＯ_CH1，ＧＴＯ_CH2、チョッパ用ダイ
オ−ドＤ_CH1，Ｄ_CH2、チョッパ用リアクトルＬ_CH1，Ｌ
_CH2から構成されるチョッパにより、回生回路用コンデ
ンサＣ_P1，Ｃ_P2の充電エネルギ−を電源側の分割された
フイルタコンデンサＣ_PP1，Ｃ_PN1に直接回生するもので
ある。本実施例に依れば、例えば、同様な回路構成をも
つ図６の実施例よりも変圧器損失がないので、その分、
回生変換効率を高めることができる。また、前記分割さ
れたフイルタコンデンサの低電圧に回生するので、チョ
ッパ用スイッチＧＴＯ_CH1，ＧＴＯ_CH2及びチョッパ用ダ
イオ−ドＤ_CH1，Ｄ_CH2の素子耐圧を低くできる。なお、
前記フイルタコンデンサの分割は、図１、図６に対応し
た分割としてもよいことは勿論である。

【００１９】さて、以上に述べた図１〜図１３の実施例
は、全て直列接続されたＧＴＯのスナバが個別スバナに
一括スナバを併用した方式としたが、個別スバナのみの
方式にも適用できる。この場合、例えば、図８の実施例
に対応して図１４の実施例とすることができる。即ち、
個別スバナ（コンデンサＣ_S容量及びダイオ−ドＤ_S容量
は図１〜図１３の実施例のそれよりも大）の抵抗Ｒ_Sの
代わりに回生用ダイオ−ドＤ_Pを用いて、コンデンサＣ_S
の充電電荷を回生用コンデンサＣ_Pに畜電する接続方式
である。この方式では、一番上のＧＴＯの電流容量及び
一番下の回生用ダイオ−ドの電圧容量を多く必要とする
欠点があるが、個別スバナのコンデンサを大きくできる
ので、直列接続の電圧分担が良好に行える特徴がある。
特に、直列接続数が多くなる場合には、図１４の実施例
のように、例えば、４個直列接続を単位直列体としてユ
ニットア−ムを構成し、このユニットア−ムを複数組直
列接続することにより対応できるので、一番上のＧＴＯ
の電流容量及び一番下の回生用ダイオ−ドの電圧容量が
大きくなるのを抑制することができる。

【００２０】なお、以上の本発明実施例では、半導体デ
バイスとしてゲ−トタ−ンオフサイリスタＧＴＯを用い
て説明したが、これに限定されることなくパワ−トラン
ジスタ等にも適用できることは勿論である。

【００２１】

【発明の効果】以上述べたように、本発明に依れば、第
一のスナバ回路及びアノ−ドリアクトル回路の抵抗損失
を大幅に低減でき、かつ、複数個直列接続した半導体デ
バイスに電流アンバランスを生じさせことがなく、素子
破壊を防止することができる。また、ユニットア−ムに
対応して電源側のフイルタコンデンサを分割し、この分
割したフイルタコンデンサに対してそれぞれの回生用Ｄ
Ｃ−ＤＣコンバ−タを用いるので、電源電圧が高いと
き、回生用ＤＣ−ＤＣコンバ−タを小型化でき、特に有
効である。また、複数組のユニットア−ムをインバ−タ
１相分の上，下ア−ムに設けたので、素子を多数個直列
接続するア−ム構成を標準化することができ、また、更
に多数個直列接続数が増えた場合の対応が容易になる。
また、複数個に分割した電源側のフイルタコンデンサの
一つに、回生用ＤＣ−ＤＣコンバ−タを用いて、蓄電エ
ネルギ−を回収するので、回生用ＤＣ−ＤＣコンバ−タ
の出力電圧を低くすることができ、汎用のＤＣ−ＤＣコ
ンバ−タを利用できる。また、ユニットア−ムの２組に
対して回生回路用コンデンサと回生用ＤＣ−ＤＣコンバ
−タを１組とし、これに対応して電源側のフイルタコン
デンサを分割するので、エネルギ−回収に必要な構成要
素がそれぞれ一組でよく、装置を安価にできる。また、
第二のスナバコンデンサを複数個並列接続し、第二のス
ナバ回路の配線インダクタンスを小さくするので、スパ
イク電圧の発生を抑制することができる。また、複数組
のユニットア−ムを構成する半導体デバイスにゲ−ト信
号の発生時刻を調整するので、各単位直列体に印加され
る電圧分担を均一にできる。また、半導体デバイスのゲ
−ト信号を発生する回路の電源を回生用ＤＣ−ＤＣコン
バ−タから供給するので、ゲ−トドライバ−電源用ＤＣ
−ＤＣコンバ−タの絶縁が単位直列体に印加される電圧
耐量でよく、このため小型で安価にでき、しかも、ゲ−
トドライバ−電源用のエネルギ−として第二のスナバコ
ンデンサの蓄電エネルギ−を利用できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す主回路構成図

【図２】直列接続素子の電圧分担説明図

【図３】本発明のア−ム構成図

【図４】第二のスナバ回路インダクタンスに対するスパ
イク電圧の特性図

【図５】本発明の他の実施例を示すア−ム構成図

【図６】本発明の他の実施例を示す主回路構成図

【図７】本発明の他の実施例を示す主回路構成図

【図８】本発明の他の実施例を示すア−ム構成図

【図９】本発明実施例における電圧分担動作説明図

【図１０】本発明実施例における電圧分担動作説明図

【図１１】本発明実施例におけるゲ−トドライバ電源用
回路図

【図１２】本発明実施例におけるゲ−トドライバ電源用
回路図

【図１３】本発明の他の実施例を示す主回路構成図

【図１４】本発明の他の実施例を示すア−ム構成図

【図１５】ＧＴＯのスナバ回路とアノ−ドリアクトル回
路の従来例

【図１６】低損失スナバ方式の従来回路

【符号の説明】

Ｐ 直流電源の正側端子 Ｎ 直流電源の負側端子 Ｃ_FP，Ｃ_FP1，Ｃ_FP2，Ｃ_FP0，Ｃ_FN，Ｃ_FN1，Ｃ_FN2 フ
イルタコンデンサ Ｌ_A1，Ｌ_A2，Ｌ_A11，Ｌ_A12 アノ−ドリアクトル ＡＬ アノ−ドリアクトル回路 ＧＴＯ，ＧＴＯ₁〜ＧＴＯ₈，ＧＴＯ₁₁〜ＧＴＯ₁₄，ＧＴ
Ｏ₂₁〜ＧＴＯ₂₄ ゲ−トタ−ンオフサイリスタ Ｓ_U，Ｓ_U1〜Ｓ_U8，Ｓ_U11〜Ｓ_U14，Ｓ_U21〜Ｓ_U24 第一
のスナバ回路 Ｃ_SU，Ｃ_SU1〜Ｃ_SU6 第一のスナバコンデンサ Ｄ_SU，Ｄ_SU1〜Ｄ_SU6 第一のスナバダイオ−ド Ｒ_SU，Ｒ_SU1〜Ｒ_SU4 第一のスナバ抵抗 Ｃ_S1，Ｃ_S2，Ｃ_S11，Ｃ_S12 第二のスナバコンデンサ Ｄ_S1，Ｄ_S2，Ｄ_S11，Ｄ_S12 第二のスナバダイオ−ド Ｃ_P，Ｃ_P1，Ｃ_P2，Ｃ_P11，Ｃ_P12 回生回路用コンデン
サ Ｄ_P，Ｄ_P1，Ｄ_P2，Ｄ_P11，Ｄ_P12 回生回路用ダイオ−
ド ＣＯＮ，ＣＯＮ₁，ＣＯＮ₂，ＣＯＮ₁₁，ＣＯＮ₁₂及びＲ
eg₁，Ｒeg₂ 回生用ＤＣ−ＤＣコンバ−タ Ｄ_LA アノ−ドリアクトル回路ダイオ−ド Ｒ_LA アノ−ドリアクトル回路抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本田 一男 茨城県日立市久慈町4025番地 株式会社日 立製作所日立研究所内 (72)発明者 伊予谷 隆二 茨城県日立市久慈町4025番地 株式会社日 立製作所日立研究所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 電力用半導体デバイスを多数個直列接続
   したア−ムにより構成した電力変換器において、前記半
   導体デバイスの個々に第一のスナバ回路を並列接続した
   単位直列体と、該単位直列体に直列接続したアノ−ドリ
   アクトル回路及び並列接続した第二のスナバ回路と、前
   記アノ−ドリアクトル回路の蓄積エネルギ−及び前記第
   二のスナバ回路の充電エネルギ−を蓄電する回生回路用
   コンデンサと、該回生回路用コンデンサの蓄電エネルギ
   −を電源側に回収する回生用ＤＣ−ＤＣコンバ−タを備
   えたユニットア−ムを有し、該ユニットア−ムに対応し
   て電源側のフイルタコンデンサを分割し、それぞれのユ
   ニットア−ムの蓄電エネルギ−を、それぞれの回生用Ｄ
   Ｃ−ＤＣコンバ−タを用いて、それぞれ分割した前記フ
   イルタコンデンサに回収することを特徴とする電力変換
   器の低損失スナバ方式。
2. 【請求項２】 電力用半導体デバイスを多数個直列接続
   したア−ムにより構成した電力変換器において、前記半
   導体デバイスの個々にコンデンサとダイオ−ドの直列接
   続からなるスナバ回路を並列接続した単位直列体と、該
   単位直列体に直列接続したアノ−ドリアクトル回路と、
   前記コンデンサ及びダイオ−ドの接続点を回生用ダイオ
   −ドを介して接続すると共に前記スナバ回路の充電エネ
   ルギ−及び前記アノ−ドリアクトル回路の蓄積エネルギ
   −を蓄電する回生回路用コンデンサと、該回生回路用コ
   ンデンサの蓄電エネルギ−を電源側に回収する回生用Ｄ
   Ｃ−ＤＣコンバ−タを備えたユニットア−ムを有し、該
   ユニットア−ムに対応して電源側のフイルタコンデンサ
   を分割し、それぞれのユニットア−ムの蓄電エネルギ−
   を、それぞれの回生用ＤＣ−ＤＣコンバ−タを用いて、
   それぞれ分割した前記フイルタコンデンサに回収するこ
   とを特徴とする電力変換器の低損失スナバ方式。
3. 【請求項３】 請求項１または請求項２において、ユニ
   ットア−ムをインバ−タ１相分の上，下ア−ムに設ける
   ことを特徴とする電力変換器の低損失スナバ方式。
4. 【請求項４】 請求項１または請求項２において、複数
   組のユニットア−ムをインバ−タ１相分の上，下ア−ム
   に設けることを特徴とする電力変換器の低損失スナバ方
   式。
5. 【請求項５】 請求項１ないし請求項４のいずれかにお
   いて、ユニットア−ムに対応して分割したフイルタコン
   デンサを更に複数個に分割し、該複数個に分割した電源
   側のフイルタコンデンサの一つに、回生用ＤＣ−ＤＣコ
   ンバ−タを用いて、蓄電エネルギ−を回収することを特
   徴とする電力変換器の低損失スナバ方式。
6. 【請求項６】 請求項３または請求項４において、ユニ
   ットア−ムの２組に対して回生回路用コンデンサと回生
   用ＤＣ−ＤＣコンバ−タを１組とし、これに対応して電
   源側のフイルタコンデンサを分割することを特徴とする
   電力変換器の低損失スナバ方式。
7. 【請求項７】 請求項１または請求項３ないし請求項６
   のいずれかにおいて、第二のスナバコンデンサを複数個
   並列接続し、第二のスナバ回路の配線インダクタンスを
   小さくすることを特徴とする電力変換器の低損失スナバ
   方式。
8. 【請求項８】 請求項４において、複数組のユニットア
   −ムを構成する半導体デバイスにゲ−ト信号の発生時刻
   を調整する回路を設け、該回路は、前記半導体デバイス
   のスイッチング時間バラツキに対して、各ユニットア−
   ム内ではそのスイッチング時間を揃え、ユニットア−ム
   ごとのスイッチング時間のバラツキに対しては補償する
   ことを特徴とする電力変換器の低損失スナバ方式。
9. 【請求項９】 請求項８において、スイッチング時間の
   バラツキにより生ずる分担電圧バラツキを補償する手段
   を有し、該手段は、半導体デバイスの単位直列体に並列
   に接続された第二のスナバコンデンサ容量を変えること
   を特徴とする電力変換器の低損失スナバ方式。
10. 【請求項１０】 請求項８において、半導体デバイスの
    ゲ−ト信号を発生する回路を有し、該回路の電源を回生
    用ＤＣ−ＤＣコンバ−タから供給することを特徴とする
    電力変換器の低損失スナバ方式。