JPH0514337A - デイジタル信号送受信回路 - Google Patents
デイジタル信号送受信回路Info
- Publication number
- JPH0514337A JPH0514337A JP3157255A JP15725591A JPH0514337A JP H0514337 A JPH0514337 A JP H0514337A JP 3157255 A JP3157255 A JP 3157255A JP 15725591 A JP15725591 A JP 15725591A JP H0514337 A JPH0514337 A JP H0514337A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- data
- output
- extracting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】ディジタルデータとクロックを１本の線で送受
信する回路に関し、小型、安価なディジタル信号送受信
回路を実現することを目的とする。 【構成】送信回路１００は、クロックＣＫに同期して入
力するデータを所定の時間幅のデータに変換するデータ
変換手段１１０と、クロックＣＫとデータ変換手段１１
０の出力とを重畳する重畳手段１２０を備え、受信回路
２００は、受信信号からクロックＣＫを抽出するクロッ
ク抽出手段２１０と、クロック抽出手段２１０で抽出し
たクロックＣＫを基準として、受信信号からデータを抽
出するデータ抽出手段２２０を備えて構成する。
信する回路に関し、小型、安価なディジタル信号送受信
回路を実現することを目的とする。 【構成】送信回路１００は、クロックＣＫに同期して入
力するデータを所定の時間幅のデータに変換するデータ
変換手段１１０と、クロックＣＫとデータ変換手段１１
０の出力とを重畳する重畳手段１２０を備え、受信回路
２００は、受信信号からクロックＣＫを抽出するクロッ
ク抽出手段２１０と、クロック抽出手段２１０で抽出し
たクロックＣＫを基準として、受信信号からデータを抽
出するデータ抽出手段２２０を備えて構成する。
Description
【０００１】
【産業上の利用分野】本発明はディジタルデータとクロ
ックを１本の線で送受信する回路に関する。ディジタル
通信においてデータとクロックを別線で送信すると、デ
ータの種類が多くなると、送信回路、受信回路の間を接
続する配線が多くなってしまう。
ックを１本の線で送受信する回路に関する。ディジタル
通信においてデータとクロックを別線で送信すると、デ
ータの種類が多くなると、送信回路、受信回路の間を接
続する配線が多くなってしまう。
【０００２】そこで、１本の線でディジタルデータとク
ロックを１本の線で送信する簡単な回路が要求されてい
る。
ロックを１本の線で送信する簡単な回路が要求されてい
る。
【０００３】
【従来の技術】図８は従来例を説明する図を示す。図中
１００Ａは送信回路、２００Ａは受信回路である。
１００Ａは送信回路、２００Ａは受信回路である。
【０００４】上述の従来例において、速度の異なるｎ種
のデータを送信する場合には、送信回路１００Ａと受信
回路２００Ａを２ｎ本の線で接続し、ｎ種のデータＤ１
〜Ｄｎとｎ種のクロックＣＫ１〜ＣＫｎの送受信を行っ
ている。
のデータを送信する場合には、送信回路１００Ａと受信
回路２００Ａを２ｎ本の線で接続し、ｎ種のデータＤ１
〜Ｄｎとｎ種のクロックＣＫ１〜ＣＫｎの送受信を行っ
ている。
【０００５】
【発明が解決しようとする課題】上述の従来例におい
て、送信回路１００Ａ、受信回路２００Ａをプリント板
ユニットとしし、同一シェルフに搭載した場合、プリン
ト板ユニットはコネクタを介してバックボードに接続さ
れ信号の送受信を行う。このような構成において、デー
タとクロックを別線で送ると、コネクタのピン数、バッ
クボードの配線数が多くなり、装置の小型化ができなく
なる。
て、送信回路１００Ａ、受信回路２００Ａをプリント板
ユニットとしし、同一シェルフに搭載した場合、プリン
ト板ユニットはコネクタを介してバックボードに接続さ
れ信号の送受信を行う。このような構成において、デー
タとクロックを別線で送ると、コネクタのピン数、バッ
クボードの配線数が多くなり、装置の小型化ができなく
なる。
【０００６】本発明は１本の線でデータとクロックを送
受信することのできる小型、安価なディジタル信号送受
信回路を実現しようとする。
受信することのできる小型、安価なディジタル信号送受
信回路を実現しようとする。
【０００７】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図中の１００は送信回路であ
り、送信回路１００中の１１０はクロックＣＫに同期し
て入力するデータを所定の時間幅のデータに変換するデ
ータ変換手段であり、１２０はクロックＣＫとデータ変
換手段１１０の出力とを重畳する重畳手段である。
明するブロック図である。図中の１００は送信回路であ
り、送信回路１００中の１１０はクロックＣＫに同期し
て入力するデータを所定の時間幅のデータに変換するデ
ータ変換手段であり、１２０はクロックＣＫとデータ変
換手段１１０の出力とを重畳する重畳手段である。
【０００８】また、２００は受信回路であり、受信回路
２００中の２１０は受信信号からクロックＣＫを抽出す
るクロック抽出手段であり、２２０はクロック抽出手段
２１０で抽出したクロックＣＫを基準として、受信信号
からデータを抽出するデータ抽出手段とを備え、１本の
線でデータとクロックを送受信する。
２００中の２１０は受信信号からクロックＣＫを抽出す
るクロック抽出手段であり、２２０はクロック抽出手段
２１０で抽出したクロックＣＫを基準として、受信信号
からデータを抽出するデータ抽出手段とを備え、１本の
線でデータとクロックを送受信する。
【０００９】
【作用】送信回路１００では、データ変換手段１１０に
よりデータを所定の時間幅のデータに変換した後、クロ
ックＣＫに重畳して送出する。このときのクロックＣＫ
の「ハイ」レベルの時間をＴ１、データの保持時間をＴ
２とする。
よりデータを所定の時間幅のデータに変換した後、クロ
ックＣＫに重畳して送出する。このときのクロックＣＫ
の「ハイ」レベルの時間をＴ１、データの保持時間をＴ
２とする。
【００１０】受信回路２００では受信データの立ち上が
りから所定の時間Ｔ３「ハイ」レベルを保持するクロッ
クＣＫを抽出する。ここで抽出したクロックＣＫの立ち
下がりを基準として入力信号からデータを抽出すること
により、１本の線でデータとクロックＣＫを送受信する
ことが可能となる。
りから所定の時間Ｔ３「ハイ」レベルを保持するクロッ
クＣＫを抽出する。ここで抽出したクロックＣＫの立ち
下がりを基準として入力信号からデータを抽出すること
により、１本の線でデータとクロックＣＫを送受信する
ことが可能となる。
【００１１】このとき、Ｔ１＜Ｔ３＜Ｔ１＋Ｔ２とす
る。また、データ抽出手段２２０を第１および第２のフ
リップフロップ回路２２１、２２２より構成し、第１の
フリップフロップ回路２２１はクロック抽出手段２１０
で抽出したクロックＣＫを基準として動作させ、第２の
フリップフロップ回路２２２はクロック抽出手段２１０
で抽出したクロックＣＫの反転クロックを基準として動
作させその出力の論理和を論理和回路２２３でとること
により、位相がずれた場合でも、正しいデータを出力す
ることができる。
る。また、データ抽出手段２２０を第１および第２のフ
リップフロップ回路２２１、２２２より構成し、第１の
フリップフロップ回路２２１はクロック抽出手段２１０
で抽出したクロックＣＫを基準として動作させ、第２の
フリップフロップ回路２２２はクロック抽出手段２１０
で抽出したクロックＣＫの反転クロックを基準として動
作させその出力の論理和を論理和回路２２３でとること
により、位相がずれた場合でも、正しいデータを出力す
ることができる。
【００１２】
【実施例】図２は本発明の実施例の送信回路を説明する
図である。図中の１１は３２ｋＨｚｋのクロックＣＫを
発生するクロック発生器、１２、１３は２分周回路、１
４はフリップフロップ回路（以下ＦＦ回路と称する）、
２０は８ｋｂｐｓデータ送出回路、１１１、１２１、１
２２は論理積回路（以下ＡＮＤ回路と称する）、１２３
は論理和回路（以下ＯＲ回路と称する）である。
図である。図中の１１は３２ｋＨｚｋのクロックＣＫを
発生するクロック発生器、１２、１３は２分周回路、１
４はフリップフロップ回路（以下ＦＦ回路と称する）、
２０は８ｋｂｐｓデータ送出回路、１１１、１２１、１
２２は論理積回路（以下ＡＮＤ回路と称する）、１２３
は論理和回路（以下ＯＲ回路と称する）である。
【００１３】図３は本発明の実施例の送信タイムチャー
トである。図３の数字は図２の各点における波形を示
す。図３により図２の送信回路の動作を説明する。
クロック発生器１１の発生する３２ｋＨｚのクロックで
ある。
トである。図３の数字は図２の各点における波形を示
す。図３により図２の送信回路の動作を説明する。
クロック発生器１１の発生する３２ｋＨｚのクロックで
ある。
【００１４】 ２分周回路１２により３２ｋＨｚのク
ロックを１／２に分周した１６ｋＨｚのクロックであ
る。 ２分周回路１３により１６ｋＨｚのクロックを
１／２に分周した８ｋＨｚのクロックである。
ロックを１／２に分周した１６ｋＨｚのクロックであ
る。 ２分周回路１３により１６ｋＨｚのクロックを
１／２に分周した８ｋＨｚのクロックである。
【００１５】 ８ｋｂｐｓデータ送出回路２０より送
出する８ｋｂｐｓデータである。 ２分周回路１３の
出力する８ｋＨｚのクロックと８ｋｂｐｓデータ送出回
路２０より送出する８ｋｂｐｓデータを入力とするＡＮ
Ｄ回路１１１の出力である。
出する８ｋｂｐｓデータである。 ２分周回路１３の
出力する８ｋＨｚのクロックと８ｋｂｐｓデータ送出回
路２０より送出する８ｋｂｐｓデータを入力とするＡＮ
Ｄ回路１１１の出力である。
【００１６】 ２分周回路１２の出力する１６ｋＨｚ
のクロックを、クロック発生器１１の発生する３２ｋＨ
ｚのクロックの立ち下がりで打ったＦＦ回路１４の出力
である。
のクロックを、クロック発生器１１の発生する３２ｋＨ
ｚのクロックの立ち下がりで打ったＦＦ回路１４の出力
である。
【００１７】 のデータとのＡＮＤを取ったＡＮ
Ｄ回路１２１の出力である。 ＦＦ回路１４の反転出
力×Ｑと２分周回路１２の出力のＡＮＤをとったＡＮ
Ｄ回路１２２の出力である。
Ｄ回路１２１の出力である。 ＦＦ回路１４の反転出
力×Ｑと２分周回路１２の出力のＡＮＤをとったＡＮ
Ｄ回路１２２の出力である。
【００１８】 ＡＮＤ回路１２１の出力とＡＮＤ回
路１２２の出力との論理和をとったＯＲ回路１２３の
出力である。図４は本発明の実施例の受信回路を説明す
る図である。図中の２１１は受信信号の立ち上がりで動
作するモノステーブルマルチバイブレータ（図中ＭＭＶ
と示す）、２１２、２２１、２２２はＦＦ回路、２２３
はＯＲ回路、Ｒは抵抗、Ｃはコンデンサである。
路１２２の出力との論理和をとったＯＲ回路１２３の
出力である。図４は本発明の実施例の受信回路を説明す
る図である。図中の２１１は受信信号の立ち上がりで動
作するモノステーブルマルチバイブレータ（図中ＭＭＶ
と示す）、２１２、２２１、２２２はＦＦ回路、２２３
はＯＲ回路、Ｒは抵抗、Ｃはコンデンサである。
【００１９】図５は本発明の実施例の受信タイムチャー
トである。図５の数字は図４の各点における波形を示
す。図５により図４の受信回路の動作を説明する。
受信データを示し、図３のと同じ信号である。
トである。図５の数字は図４の各点における波形を示
す。図５により図４の受信回路の動作を説明する。
受信データを示し、図３のと同じ信号である。
【００２０】 モノステーブルマルチバイブレータ２
１１の出力であり、の受信データの立ち上がりで「ハ
イ」レベルを出力する。この「ハイ」レベルとなってい
る時間Ｔは抵抗Ｒ、コンデンサＣにより決まる値であ
る。
１１の出力であり、の受信データの立ち上がりで「ハ
イ」レベルを出力する。この「ハイ」レベルとなってい
る時間Ｔは抵抗Ｒ、コンデンサＣにより決まる値であ
る。
【００２１】 の立ち下がりで動作するＦＦ回路２
１２の出力である。 入力データをＦＦ回路２１２
の反転出力×Ｑの立ち下がりでうったＦＦ回路２２１
の出力である。この出力は常時「０」である。
１２の出力である。 入力データをＦＦ回路２１２
の反転出力×Ｑの立ち下がりでうったＦＦ回路２２１
の出力である。この出力は常時「０」である。
【００２２】 入力データをＦＦ回路２１２の反転
出力×Ｑの立ち上がりでうったＦＦ回路２２１の出力で
あり、データが出力される。ＯＲ回路２２３でとの
論理和をとることにより、データが出力される。
出力×Ｑの立ち上がりでうったＦＦ回路２２１の出力で
あり、データが出力される。ＯＲ回路２２３でとの
論理和をとることにより、データが出力される。
【００２３】本実施例ではクロックの立ち上がりにデ
ータが同期しているが、クロックの立ち下がりにデータ
が同期している場合には、ＦＦ回路２２２の出力が常時
「０」となり、ＦＦ回路２２１からデータが出力され
る。
ータが同期しているが、クロックの立ち下がりにデータ
が同期している場合には、ＦＦ回路２２２の出力が常時
「０」となり、ＦＦ回路２２１からデータが出力され
る。
【００２４】また、本実施例では、受信データから１６
ｋｂｐｓのＣＫを抽出し、このＣＫをＦＦ回路で分周す
ることにより、８ｋｂｐｓのＣＫを発生させている。図
６は本発明のその他の実施例の送信回路を説明する図で
あり、ここでは８ｋｂｐｓのデータと８ｋＨｚのＣＫを
送信する例である。
ｋｂｐｓのＣＫを抽出し、このＣＫをＦＦ回路で分周す
ることにより、８ｋｂｐｓのＣＫを発生させている。図
６は本発明のその他の実施例の送信回路を説明する図で
あり、ここでは８ｋｂｐｓのデータと８ｋＨｚのＣＫを
送信する例である。
【００２５】図６の構成はクロック発生器として１６ｋ
ＨｚのクロックＣＫを発生するクロック発生器１１Ａと
その出力を反転するインバータ（以下ＩＮＶと称する）
１１Ｂを使用しており、２分周回路１２、ＡＮＤ回路１
１１、１２１、１２２およびＯＲ回路１２３は図２の実
施例で使用したのと同一構成物である。
ＨｚのクロックＣＫを発生するクロック発生器１１Ａと
その出力を反転するインバータ（以下ＩＮＶと称する）
１１Ｂを使用しており、２分周回路１２、ＡＮＤ回路１
１１、１２１、１２２およびＯＲ回路１２３は図２の実
施例で使用したのと同一構成物である。
【００２６】図７は本発明のその他の実施例の送信タイ
ムチャートであり、８ｋｂｐｓデータ送出回路２０の出
力するデータをＡＮＤ回路１２２の出力でデータ幅
を変換し、その出力とＡＮＤ回路１２１の出力する８
ｋＨｚクロックとを重畳して送信している。
ムチャートであり、８ｋｂｐｓデータ送出回路２０の出
力するデータをＡＮＤ回路１２２の出力でデータ幅
を変換し、その出力とＡＮＤ回路１２１の出力する８
ｋＨｚクロックとを重畳して送信している。
【００２７】このようにして、１本の線でクロックとデ
ータを送出し、受信側では受信データから、クロックと
データを再生することができる。
ータを送出し、受信側では受信データから、クロックと
データを再生することができる。
【００２８】
【発明の効果】本発明によれば、１本の線でデータとク
ロックを送受信することのできる簡単な回路を実現する
ことができる。
ロックを送受信することのできる簡単な回路を実現する
ことができる。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の実施例の送信回路を説明する図
【図３】 本発明の実施例の送信タイムチャート
【図４】 本発明の実施例の受信回路を説明する図
【図５】 本発明の実施例の受信タイムチャート
【図６】 本発明のその他の実施例の送信回路を説明す
る図
る図
【図７】 本発明のその他の実施例の送信タイムチャー
ト
ト
【図８】 従来例を説明する図
１００、１００Ａ 送信回路
１１０ データ変換手段
１１１、１２１、１２２ ＡＮＤ回路
１２０ 重畳手段
１２３、２２３ ＯＲ回路
２００、２００Ａ 受信回路
２１０ クロック抽出手段
２１１ モノステーブルマルチバイブレータ
２１２、２２１、２２２、１４ ＦＦ回路
２２０ データ抽出手段
１１、１１Ａ クロック発生器
１１Ｂ ＩＮＶ
１２、１３ ２分周回路
２０ ８ｋｂｐｓデータ送出回路
Ｒ 抵抗
Ｃ コンデンサ
Claims (2)
- 【請求項１】 ディジタルデータとクロックを１本の線
で送受信する回路であって、 送信回路（１００）は、 クロック（ＣＫ）に同期して入力するデータを所定の時
間幅のデータに変換するデータ変換手段（１１０）と、 クロック（ＣＫ）と前記データ変換手段（１１０）の出
力とを重畳する重畳手段（１２０）を備え、 受信回路（２００）は、 受信信号からクロック（ＣＫ）を抽出するクロック抽出
手段（２１０）と、 前記クロック抽出手段（２１０）で抽出したクロック
（ＣＫ）を基準として、受信信号からデータを抽出する
データ抽出手段（２２０）を備えたことを特徴とするデ
ィジタル信号送受信回路。 - 【請求項２】 前記データ抽出手段（２２０）を第１お
よび第２のフリップフロップ回路（２２１、２２２）よ
り構成し、第１のフリップフロップ回路（２２１）は前
記クロック抽出手段（２１０）で抽出したクロック（Ｃ
Ｋ）を基準として動作させ、第２のフリップフロップ回
路（２２２）は前記クロック抽出手段（２１０）で抽出
したクロック（ＣＫ）の反転クロックを基準として動作
させ、２つの出力の論理和をとる論理和回路（２２３）
を備えたことを特徴とする請求項１記載のディジタル信
号送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157255A JPH0514337A (ja) | 1991-06-28 | 1991-06-28 | デイジタル信号送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157255A JPH0514337A (ja) | 1991-06-28 | 1991-06-28 | デイジタル信号送受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514337A true JPH0514337A (ja) | 1993-01-22 |
Family
ID=15645657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157255A Withdrawn JPH0514337A (ja) | 1991-06-28 | 1991-06-28 | デイジタル信号送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514337A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9289855B2 (en) | 2012-05-25 | 2016-03-22 | Shiloh Industries, Inc. | Sheet metal piece having weld notch and method of forming the same |
| US9375809B2 (en) | 2006-04-19 | 2016-06-28 | Arcelormittal France | Method of butt-welding a coated steel plate |
| US9468995B2 (en) | 2011-09-30 | 2016-10-18 | Wisco Tailored Blanks Gmbh | Method and device for joint-welding coated metal sheets |
| US9604311B2 (en) | 2012-06-29 | 2017-03-28 | Shiloh Industries, Inc. | Welded blank assembly and method |
-
1991
- 1991-06-28 JP JP3157255A patent/JPH0514337A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9375809B2 (en) | 2006-04-19 | 2016-06-28 | Arcelormittal France | Method of butt-welding a coated steel plate |
| US9597750B2 (en) | 2006-04-19 | 2017-03-21 | Arcelormittal France | Method for manufacturing a welded component with very high mechanical characteristics from a coated lamination sheet |
| US9669491B2 (en) | 2006-04-19 | 2017-06-06 | Arcelormittal France | Method of forming a steel part and steel part |
| US9669490B2 (en) | 2006-04-19 | 2017-06-06 | Arcelormittal France | Precoated steel plate, welded blank, part and methods |
| US9676061B2 (en) | 2006-04-19 | 2017-06-13 | Arcelormittal France | Methods of fabricating a precoated steel plate |
| US9468995B2 (en) | 2011-09-30 | 2016-10-18 | Wisco Tailored Blanks Gmbh | Method and device for joint-welding coated metal sheets |
| US9289855B2 (en) | 2012-05-25 | 2016-03-22 | Shiloh Industries, Inc. | Sheet metal piece having weld notch and method of forming the same |
| US9604311B2 (en) | 2012-06-29 | 2017-03-28 | Shiloh Industries, Inc. | Welded blank assembly and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07264250A (ja) | シリアルデータ伝送装置 | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| JPH0514337A (ja) | デイジタル信号送受信回路 | |
| JP2572984B2 (ja) | フェ−ズコヒレント復調器 | |
| JP4335101B2 (ja) | シリアル信号送信装置、シリアル信号受信装置、シリアル伝送装置、シリアル伝送方法 | |
| JPS596542B2 (ja) | パルス受信回路 | |
| JPH0621999A (ja) | シリアル通信装置 | |
| JPS648505B2 (ja) | ||
| KR200225202Y1 (ko) | 소용량 광전송장치의 신호변환회로 | |
| JP2602350B2 (ja) | 通信装置 | |
| KR19990024395A (ko) | 맨체스터 신호 검출 및 동기용 클럭 복원 장치 | |
| SU363198A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ЧАСТОТНО-МОДУЛИРОВАННОГО СИГНАЛА | |
| KR950002510A (ko) | 전자식 교환기의 가입자 보드 제어용 직렬 인터페이스 회로 | |
| JP2019110449A (ja) | データ通信装置およびデータ通信方法 | |
| JPH02131023A (ja) | 信号送受信装置 | |
| SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 | |
| JPH0810854B2 (ja) | デ−タ回線終端装置 | |
| JPS6250009B2 (ja) | ||
| JPS6380636A (ja) | デ−タ伝送方式及びデ−タ伝送回路 | |
| JPS6379443A (ja) | デ−タ伝送装置 | |
| JPH0715426A (ja) | データ伝送システムならびにこのシステムで用いられるデータ送信回路およびデータ受信回路 | |
| JPS594365A (ja) | 単線同期式送信装置 | |
| JPH05292069A (ja) | 装置間信号伝送方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |