JPH05145056A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH05145056A JPH05145056A JP3303065A JP30306591A JPH05145056A JP H05145056 A JPH05145056 A JP H05145056A JP 3303065 A JP3303065 A JP 3303065A JP 30306591 A JP30306591 A JP 30306591A JP H05145056 A JPH05145056 A JP H05145056A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- type layer
- conductivity type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims 10
- 238000003384 imaging method Methods 0.000 claims 7
- 230000000694 effects Effects 0.000 abstract description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【構成】従来、スミア抑圧のため設けられたＮ型層を残
したまま、より浅くて不純物濃度の高いＮ型層を追加す
る。 【効果】信号電荷読み出しチャンネルとなるＮ型領域が
形成されるので、信号電荷の読み出しを行うことができ
る。
したまま、より浅くて不純物濃度の高いＮ型層を追加す
る。 【効果】信号電荷読み出しチャンネルとなるＮ型領域が
形成されるので、信号電荷の読み出しを行うことができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、電荷結合装置に係り、
特に、小型化に好適な電荷結合装置に関する。
特に、小型化に好適な電荷結合装置に関する。
【０００２】
【従来の技術】図２は、従来例のＣＣＤ型固体撮像素子
の画素部の断面図を示したものである。なお、この素子
については、小野他、特開平3−16263号公報において述
べられている。従来のＣＣＤ型撮像素子の動作について
簡単に説明する。Ｎ型層３，９とＰ型ウェル層２及びＰ
型層５からなるホトダイオードにおいて光信号が信号電
荷に変換され蓄積される。ホトダイオードに蓄積された
信号電荷は図中矢印で示されるように読み出しチャンネ
ル部４０を経て垂直ＣＣＤのチャンネルとなるＮ型層１
３へ転送される。なお、Ｐ型層１２は垂直ＣＣＤのチャ
ンネルとなるＮ型層１３からの空乏層の伸びを抑えるこ
とによりスミア雑音を抑圧するために設けられている。
また、深くて不純物濃度の薄いＮ型層３はホトダイオー
ドからの空乏層を伸ばし基板内で発生した電荷が垂直Ｃ
ＣＤのＮ型層１３へ漏れ込むことによるスミア雑音を抑
圧するために設けられている。また、垂直ＣＣＤ部並び
に読み出し部には絶縁膜６を介してゲート電極１４が設
けられている。従来、素子では、Ｎ型層９からの信号電
荷読み出し時のチャンネルとなるＮ型層９の１部がＮ型
基板１表面４１に達しているため、多量の生成再結合中
心をもつＳｉ／ＳiＯ2界面で発生する暗電流がホトダイ
オードに流れ込んでしまうという問題については考慮さ
れていなかった。
の画素部の断面図を示したものである。なお、この素子
については、小野他、特開平3−16263号公報において述
べられている。従来のＣＣＤ型撮像素子の動作について
簡単に説明する。Ｎ型層３，９とＰ型ウェル層２及びＰ
型層５からなるホトダイオードにおいて光信号が信号電
荷に変換され蓄積される。ホトダイオードに蓄積された
信号電荷は図中矢印で示されるように読み出しチャンネ
ル部４０を経て垂直ＣＣＤのチャンネルとなるＮ型層１
３へ転送される。なお、Ｐ型層１２は垂直ＣＣＤのチャ
ンネルとなるＮ型層１３からの空乏層の伸びを抑えるこ
とによりスミア雑音を抑圧するために設けられている。
また、深くて不純物濃度の薄いＮ型層３はホトダイオー
ドからの空乏層を伸ばし基板内で発生した電荷が垂直Ｃ
ＣＤのＮ型層１３へ漏れ込むことによるスミア雑音を抑
圧するために設けられている。また、垂直ＣＣＤ部並び
に読み出し部には絶縁膜６を介してゲート電極１４が設
けられている。従来、素子では、Ｎ型層９からの信号電
荷読み出し時のチャンネルとなるＮ型層９の１部がＮ型
基板１表面４１に達しているため、多量の生成再結合中
心をもつＳｉ／ＳiＯ2界面で発生する暗電流がホトダイ
オードに流れ込んでしまうという問題については考慮さ
れていなかった。
【０００３】
【発明が解決しようとする課題】しかし、信号電荷読み
出しチャンネルとなるＮ型層９がＮ型基板１表面４１に
達しないようにＮ型層９をＰ型層５で完全に覆ってしま
うと、アイソレーション部４２と同じ構造となり、信号
電荷の読み出しが極めて困難である。
出しチャンネルとなるＮ型層９がＮ型基板１表面４１に
達しないようにＮ型層９をＰ型層５で完全に覆ってしま
うと、アイソレーション部４２と同じ構造となり、信号
電荷の読み出しが極めて困難である。
【０００４】本発明の目的は、上記問題点を対策するこ
とにある。
とにある。
【０００５】
【課題を解決するための手段】上記目的は、スミア雑音
抑圧のために設けられたＮ型層３よりも浅くて不純物濃
度の高いＮ型層を新たに設けることにより達成される。
抑圧のために設けられたＮ型層３よりも浅くて不純物濃
度の高いＮ型層を新たに設けることにより達成される。
【０００６】
【作用】新たに設けられたＮ型層３よりも浅くて不純物
濃度の高いＮ型層により、信号電荷読み出しチャンネル
となるＮ型領域が基板内部に形成されるので、信号電荷
の読み出しを行うことができる。
濃度の高いＮ型層により、信号電荷読み出しチャンネル
となるＮ型領域が基板内部に形成されるので、信号電荷
の読み出しを行うことができる。
【０００７】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。本実施例の説明の前にＣＣＤ型撮像素子全体の中で
画素の占める位置について述べる。図３はインターライ
ンＣＣＤ型撮像素子の平面構成図をあらわしたものであ
る。画素１５は図中破線で囲まれた部分で、ホトダイオ
ード１６，読み出しゲート電極１７，垂直シフトレジス
タ１８からなっている。図中矢印で示したものが信号電
荷の転送方向である。ホトダイオード１６において光電
変換され、蓄積された信号電荷は、読み出しゲート電極
１７を経て垂直シフトレジスタ１８に転送され、さらに
水平シフトレジスタ１９，出力アンプ２０を経て外部回
路に出力される。なお、例えば垂直シフトレジスタ１
８，水平シフトレジスタ１９はそれぞれ４相（φＶ1〜
φＶ4），２相（φＨ1，φＨ2）パルスで駆動される。
る。本実施例の説明の前にＣＣＤ型撮像素子全体の中で
画素の占める位置について述べる。図３はインターライ
ンＣＣＤ型撮像素子の平面構成図をあらわしたものであ
る。画素１５は図中破線で囲まれた部分で、ホトダイオ
ード１６，読み出しゲート電極１７，垂直シフトレジス
タ１８からなっている。図中矢印で示したものが信号電
荷の転送方向である。ホトダイオード１６において光電
変換され、蓄積された信号電荷は、読み出しゲート電極
１７を経て垂直シフトレジスタ１８に転送され、さらに
水平シフトレジスタ１９，出力アンプ２０を経て外部回
路に出力される。なお、例えば垂直シフトレジスタ１
８，水平シフトレジスタ１９はそれぞれ４相（φＶ1〜
φＶ4），２相（φＨ1，φＨ2）パルスで駆動される。
【０００８】図４は本発明の一実施例の画素部断面図を
示したものである。本実施例が図２に示す従来例と異な
る二点の、一つは基板表面のＰ型層５によりホトダイオ
ードとなるＮ型層９を覆ったことである。これにより、
Ｎ型層９が基板表面に達していることにより発生する暗
電流をなくすることができる。他の一つはＮ型層３より
も浅くて不純物濃度の高いＮ型層３０を新たに設けたこ
とである。これにより、不純物濃度の薄くて深いＮ型層
３によりもたらされるスミアの抑圧効果を維持したまま
で図中矢印４３で示すような信号電荷読み出しチャンネ
ルが形成されるので、信号電荷の読み出しが可能とな
る。なお、Ｎ型層３の領域は空乏化する領域であり極め
て濃度の薄いＰ型層でもよい。
示したものである。本実施例が図２に示す従来例と異な
る二点の、一つは基板表面のＰ型層５によりホトダイオ
ードとなるＮ型層９を覆ったことである。これにより、
Ｎ型層９が基板表面に達していることにより発生する暗
電流をなくすることができる。他の一つはＮ型層３より
も浅くて不純物濃度の高いＮ型層３０を新たに設けたこ
とである。これにより、不純物濃度の薄くて深いＮ型層
３によりもたらされるスミアの抑圧効果を維持したまま
で図中矢印４３で示すような信号電荷読み出しチャンネ
ルが形成されるので、信号電荷の読み出しが可能とな
る。なお、Ｎ型層３の領域は空乏化する領域であり極め
て濃度の薄いＰ型層でもよい。
【０００９】図５は本発明を実施した画素部の断面図を
示したものである。本実施例が図４に示す実施例と異な
る点は、ホトダイオード９と垂直ＣＣＤのＮ型層１３の
間に厚い絶縁膜４５と不純物濃度の高いＰ型層４４を設
けることにより、アイソレーション効果を向上している
ことである。
示したものである。本実施例が図４に示す実施例と異な
る点は、ホトダイオード９と垂直ＣＣＤのＮ型層１３の
間に厚い絶縁膜４５と不純物濃度の高いＰ型層４４を設
けることにより、アイソレーション効果を向上している
ことである。
【００１０】本発明の別の一実施例の画素部の断面図を
示したものを図１に示す。本実施例が図４に示す実施例
と異なるところは、一つにはアイソレーション部分にお
いてＮ型層３０のない、Ｎ型層２１としたところであ
る。これにより、Ｎ型層３０の追加により困難となって
いたアイソレーションを確実に行うことができる。第二
は、ホトダイオードのＰ型層５とＮ型層９間の位置ずれ
を同程度（Ｌｉｓｏ＝Ｌｒ）としたことである。これに
より、ホトダイオードとなるＮ型層９を有効に使うこと
ができるので蓄積電荷量を増やすことができる。第三
は、Ｐ型層７をＮ型層９よりも浅く形成したことであ
る。これにより、信号電荷の読み出しチャンネル２２を
Ｐ型層７より深くすることが可能となり垂直ＣＣＤ下部
の中央の部分を通して信号電荷を読み出すことができ、
各拡散層の合わせや加工ずれに対する影響を受けにくく
することができる。なお、Ｎ型層２１は不純物濃度や深
さの異なる複数の拡散層からなっていても全く同様の効
果がある。これにより、設計の裕度を増すことができ
る。
示したものを図１に示す。本実施例が図４に示す実施例
と異なるところは、一つにはアイソレーション部分にお
いてＮ型層３０のない、Ｎ型層２１としたところであ
る。これにより、Ｎ型層３０の追加により困難となって
いたアイソレーションを確実に行うことができる。第二
は、ホトダイオードのＰ型層５とＮ型層９間の位置ずれ
を同程度（Ｌｉｓｏ＝Ｌｒ）としたことである。これに
より、ホトダイオードとなるＮ型層９を有効に使うこと
ができるので蓄積電荷量を増やすことができる。第三
は、Ｐ型層７をＮ型層９よりも浅く形成したことであ
る。これにより、信号電荷の読み出しチャンネル２２を
Ｐ型層７より深くすることが可能となり垂直ＣＣＤ下部
の中央の部分を通して信号電荷を読み出すことができ、
各拡散層の合わせや加工ずれに対する影響を受けにくく
することができる。なお、Ｎ型層２１は不純物濃度や深
さの異なる複数の拡散層からなっていても全く同様の効
果がある。これにより、設計の裕度を増すことができ
る。
【００１１】図６は本発明を実施した画素部の断面図を
示したものである。本実施例が図１に示す実施例と異な
るところは、アイソレーション部分でＮ型層２１を除く
代わりに新たにＰ型層１０を設けたところである。これ
によっても同様にアイソレーションを確実に行うことが
できる。
示したものである。本実施例が図１に示す実施例と異な
るところは、アイソレーション部分でＮ型層２１を除く
代わりに新たにＰ型層１０を設けたところである。これ
によっても同様にアイソレーションを確実に行うことが
できる。
【００１２】図７，図８は、図１に示す本発明の一実施
例のＣＣＤ型固体撮像素子の画素部の製造方法を示した
ものである。例えば、Ｎ型シリコン基板１からなる半導
体基板表面に、Ｐ型ウェル層２並びにＮ型層３を、イオ
ン打込み・熱拡散法により、順次、形成する。次にアイ
ソレーション部分だけをフォトレジスト２４で覆い、例
えば、イオン打込みによりＮ型不純物層２３を形成する
（図７（ａ））。次に、フォトレジスト２４を除去し、
熱拡散を行い、Ｎ型不純物層２１とする。次に、絶縁膜
６を介して、例えば、Ｓｉ3Ｎ4膜２５をデポした後、マ
スクを用いてエッチングを行い、ホトダイオードとなる
部分と垂直ＣＣＤとなる部分のＳｉ3Ｎ4膜を除去する。
まず、垂直ＣＣＤとなる部分をフォトレジスト２６で覆
い、イオン打込みによりホトダイオードとなるＮ型層５
１を形成する（図７（ｂ））。同様にして今度はホトダ
イオードとなる部分をフォトレジスト５０で覆い、イオ
ン打込みにより垂直ＣＣＤを構成するＰ型層２６を形成
する（図８（ａ））。その後、フォトレジスト除去，熱
拡散を行った後、同様にしてマスクを用いてイオン打込
みを行い、垂直ＣＣＤのチャンネルとなるＮ型層８を形
成する。さらにＮ型シリコン基板１上に絶縁膜６を介し
て垂直ＣＣＤの転送ゲート１１を形成した後、この転送
ゲート電極１１をマスクにしてイオン打込みによりホト
ダイオードを構成するＰ型層５を形成する（図８
（ｂ））。なお、拡散深さの深い拡散層２，３，２１に
ついては高エネルギイオン打込み法により形成してもよ
い。熱拡散工程が減り、プロセスを簡略化することがで
きる。
例のＣＣＤ型固体撮像素子の画素部の製造方法を示した
ものである。例えば、Ｎ型シリコン基板１からなる半導
体基板表面に、Ｐ型ウェル層２並びにＮ型層３を、イオ
ン打込み・熱拡散法により、順次、形成する。次にアイ
ソレーション部分だけをフォトレジスト２４で覆い、例
えば、イオン打込みによりＮ型不純物層２３を形成する
（図７（ａ））。次に、フォトレジスト２４を除去し、
熱拡散を行い、Ｎ型不純物層２１とする。次に、絶縁膜
６を介して、例えば、Ｓｉ3Ｎ4膜２５をデポした後、マ
スクを用いてエッチングを行い、ホトダイオードとなる
部分と垂直ＣＣＤとなる部分のＳｉ3Ｎ4膜を除去する。
まず、垂直ＣＣＤとなる部分をフォトレジスト２６で覆
い、イオン打込みによりホトダイオードとなるＮ型層５
１を形成する（図７（ｂ））。同様にして今度はホトダ
イオードとなる部分をフォトレジスト５０で覆い、イオ
ン打込みにより垂直ＣＣＤを構成するＰ型層２６を形成
する（図８（ａ））。その後、フォトレジスト除去，熱
拡散を行った後、同様にしてマスクを用いてイオン打込
みを行い、垂直ＣＣＤのチャンネルとなるＮ型層８を形
成する。さらにＮ型シリコン基板１上に絶縁膜６を介し
て垂直ＣＣＤの転送ゲート１１を形成した後、この転送
ゲート電極１１をマスクにしてイオン打込みによりホト
ダイオードを構成するＰ型層５を形成する（図８
（ｂ））。なお、拡散深さの深い拡散層２，３，２１に
ついては高エネルギイオン打込み法により形成してもよ
い。熱拡散工程が減り、プロセスを簡略化することがで
きる。
【００１３】図２に示した従来の画素部にも、図１，図
６に示す本発明の実施例を全く同様に適用することがで
きる。
６に示す本発明の実施例を全く同様に適用することがで
きる。
【００１４】なお、上述の実施例では、ＣＣＤ型撮像素
子を用いて説明を行ったが、本発明は、ＭＯＳ型撮像素
子や、また一次元や二次元の固体撮像素子にも適用可能
である。また、実施例では、接合型ホトダイオードを用
いて説明を行ったが、本発明は、ＭＯＳダイオードにも
適用できる。
子を用いて説明を行ったが、本発明は、ＭＯＳ型撮像素
子や、また一次元や二次元の固体撮像素子にも適用可能
である。また、実施例では、接合型ホトダイオードを用
いて説明を行ったが、本発明は、ＭＯＳダイオードにも
適用できる。
【００１５】
【発明の効果】本発明によれば、従来スミア抑圧のため
設けられたＮ型層を残したまま、より浅くて不純物濃度
の高いＮ型層を追加することにより、ホトダイオードと
なるＮ型層がＮ型基板表面に達しないようにＰ型層で完
全に覆っても信号電荷の読み出しを行うことができるの
で、スミアや読み出し特性を維持したままでホトダイオ
ード部の暗電流を低減することができる。
設けられたＮ型層を残したまま、より浅くて不純物濃度
の高いＮ型層を追加することにより、ホトダイオードと
なるＮ型層がＮ型基板表面に達しないようにＰ型層で完
全に覆っても信号電荷の読み出しを行うことができるの
で、スミアや読み出し特性を維持したままでホトダイオ
ード部の暗電流を低減することができる。
【図１】本発明の第一の実施例の画素部の断面図。
【図２】従来例の画素部の断面図。
【図３】ＣＣＤ型撮像素子の回路の説明図。
【図４】本発明の第二の実施例の画素部の断面図。
【図５】本発明の第三の実施例の画素部の断面図。
【図６】本発明の第四の実施例の画素部の断面図。
【図７】本発明の第一の実施例の画素部の製造方法の説
明図。
明図。
【図８】本発明の第一の実施例の画素部の製造方法の説
明図。
明図。
９，５１…ホトダイオードとなるＮ型層、１３，８…垂
直ＣＣＤとなるＮ型層、３，４，２１，３０…Ｎ型層。
直ＣＣＤとなるＮ型層、３，４，２１，３０…Ｎ型層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾崎 俊文 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 田中 治彦 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (6)
- 【請求項１】半導体基体上に設けられた半導体基体とは
逆導電形のウェル層内に形成した光電変換素子及びスイ
ッチ素子からなる画素のアレーと、前記画素のアレーを
走査する水平及び垂直走査素子と、前記垂直走査素子を
覆うように形成された前記ウェル層と同導電型の第一拡
散層をもった固体撮像素子において、前記画素のアレー
及び垂直走査素子領域の前記ウェル層上に前記ウェル層
と逆導電型の複数の不純物層群を設けたことを特徴とす
る固体撮像素子。 - 【請求項２】請求項１において、前記光電変換素子は半
導体基体と同導電型の第二拡散層をもち、前記垂直走査
素子は半導体基体と同導電型の第三拡散層をもち、前記
第二拡散層と前記第三拡散層間の二領域の距離が少なく
とも一部で等しい固体撮像素子。 - 【請求項３】請求項１において、前記光電変換素子は前
記半導体基体と同導電型の第二拡散層をもち、前記垂直
走査素子は半導体基体と同導電型の第三拡散層をもち、
前記第二拡散層と第三拡散層間の二つの領域において、
前記ウェル層と同導電型層の不純物濃度が少なくとも一
部で異なる固体撮像素子。 - 【請求項４】請求項１において、前記光電変換素子は半
導体基体と同導電型の第二拡散層をもち、前記垂直走査
素子は半導体基体と同導電型の第三拡散層をもち、前記
複数の不純物層群の少なくとも一つの不純物層は、前記
第二拡散層と第三拡散層間の二領域の少なくとも１部に
導入されていない固体撮像素子。 - 【請求項５】請求項１において、前記光電変換素子は半
導体基体と同導電型の第二拡散層をもち、この第二拡散
層の深さは前記第一拡散層の深さより深い固体撮像素
子。 - 【請求項６】請求項１において、前記光電変換素子は半
導体基体と同導電型の第二拡散層をもち、前記垂直走査
素子は半導体基体と同導電型の第三拡散層をもち、前記
第二拡散層と前記第三拡散層並びに前記第一拡散層を同
一マスク層により自己整合的に形成する固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303065A JPH05145056A (ja) | 1991-11-19 | 1991-11-19 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303065A JPH05145056A (ja) | 1991-11-19 | 1991-11-19 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145056A true JPH05145056A (ja) | 1993-06-11 |
Family
ID=17916484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3303065A Pending JPH05145056A (ja) | 1991-11-19 | 1991-11-19 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145056A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299453A (ja) * | 1999-02-09 | 2000-10-24 | Sony Corp | 固体撮像装置及びその製造方法 |
| EP1143522A2 (en) * | 2000-04-06 | 2001-10-10 | Nec Corporation | Charge coupled device and method for fabricating same |
| JP2010028143A (ja) * | 1999-02-09 | 2010-02-04 | Sony Corp | 固体撮像装置及びその製造方法 |
-
1991
- 1991-11-19 JP JP3303065A patent/JPH05145056A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299453A (ja) * | 1999-02-09 | 2000-10-24 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2010028143A (ja) * | 1999-02-09 | 2010-02-04 | Sony Corp | 固体撮像装置及びその製造方法 |
| EP1143522A2 (en) * | 2000-04-06 | 2001-10-10 | Nec Corporation | Charge coupled device and method for fabricating same |
| EP1143522A3 (en) * | 2000-04-06 | 2008-03-26 | Nec Corporation | Charge coupled device and method for fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0168902B1 (ko) | 고체 촬상장치 | |
| US6774453B2 (en) | Semiconductor device, image pickup device using the same, and photoelectric conversion device | |
| US9620545B2 (en) | Solid-state image pickup device and method for producing the same | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| JP3766734B2 (ja) | 固体撮像素子 | |
| JP5442100B2 (ja) | 光電変換装置の製造方法 | |
| JP5487798B2 (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 | |
| JP2006261411A (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| US20080224190A1 (en) | Image sensor and method of fabricating the same | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| JPH11274461A (ja) | 固体撮像装置とその製造方法 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP3544175B2 (ja) | 半導体装置を用いた固体撮像装置及びカメラ | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JPS63312669A (ja) | 固体撮像素子 | |
| JPH06275809A (ja) | 固体撮像素子 | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| JP3085387B2 (ja) | 電荷移送型固体撮像素子 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH0575089A (ja) | 固体撮像装置 | |
| JP2010171439A (ja) | 固体撮像装置 |