JPH0575089A

JPH0575089A - 固体撮像装置

Info

Publication number: JPH0575089A
Application number: JP3236075A
Authority: JP
Inventors: Masaaki Nakai; 正章中井; Hideyuki Ono; 秀行小野; Akira Sato; 朗佐藤; Haruhiko Tanaka; 治彦田中; Toshibumi Ozaki; 俊文尾崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-09-17
Filing date: 1991-09-17
Publication date: 1993-03-26

Abstract

(57)【要約】【構成】暗電流を抑圧するために、ホトダイオードとな
るＮ型拡散層（４３）を完全に基板内に埋め込んだ。ま
た、スメア雑音を抑圧するために、垂直ＣＣＤレジスタ
下のＮ型拡散層（４６）、高濃度Ｐ型拡散層（４５）の
深さを浅くすると共に、高濃度Ｐ型拡散層（４５）の下
にホトダイオードとなるＮ型拡散層（４３）を延在さ
せ、電荷をホトダイオードに蓄積する。【効果】固体撮像装置の暗電流雑音、スメア雑音を抑圧
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号電荷読み出しゲー
ト下の基板表面層内から発生する、暗電流を抑圧し、垂
直ＣＣＤチャネル内に混入するスメア電荷を抑圧した固
体撮像装置に係り、特に、画素密度の高い、高精細固体
撮像装置に適用するのに好適な固体撮像装置に関する。

【０００２】

【従来の技術】図２は、特開平０２−２７８８７４号公
報に記載された従来のインターライン型ＣＣＤ固体撮像
装置の一例を示す回路構成図である。１は埋込型接合ダ
イオードからなる光電変換素子、３は垂直ＣＣＤレジス
タ、２は光電変換素子１から垂直ＣＣＤレジスタ３への
信号を読み出す選択ゲート、４はこれらからなる一画素
を示す。６は出力アンプ、５は垂直ＣＣＤレジスタ３か
らの信号を出力アンプ６へ転送する水平ＣＣＤレジスタ
である。通常、垂直ＣＣＤレジスタ３は４相クロックに
より駆動される。図中、７〜１０は垂直ＣＣＤレジスタ
３のクロック配線であり、１１、１２は水平ＣＣＤレジ
スタ５の２相クロック配線である。

【０００３】図３は、従来の固体撮像装置の単位画素部
の断面図である。例えば、２１はＮ型基板、２２はＰ型
ウエル不純物拡散層（以下、拡散層と記す）、２３はホ
トダイオードとなるＮ型拡散層、２４はホトダイオード
を埋め込むための高濃度Ｐ型拡散層である。２５はスメ
ア雑音抑圧用の高濃度Ｐ型拡散層、２６は垂直ＣＣＤレ
ジスタのチャネルとなるＮ型拡散層である。２７はホト
ダイオードの信号電荷を垂直ＣＣＤレジスタに読み出す
ための読み出しゲートと垂直ＣＣＤレジスタの駆動ゲー
トとを兼用したゲート電極である。２８は遮光膜であ
る。２９、３０、３１は各々光電変換領域、電荷読み出
しゲート領域、垂直ＣＣＤレジスタ領域である。光電変
換された電荷（ｅ）はＮ型拡散層２３に蓄積され、３２
の経路で垂直ＣＣＤレジスタのＮ型拡散層２６に読み出
される。このホトダイオードとなるＮ型拡散層２３は上
部の高濃度Ｐ型拡散層２４により埋め込まれており、基
板表面領域３３で発生する大きな暗電流は、ほぼ完全に
抑圧されている。しかし、電荷を読み出すため、読み出
し領域３４においてはＮ型拡散層が一部、基板表面に現
れており、この領域で発生した暗電流電荷（ｅ）ｄは抑
圧されず、暗電流雑音となっていた。

【０００４】また、図４において、斜め方向から入射す
る光３５によりＰ型ウエル不純物２２内で発生した電荷
（ｅ）ｓ１は、高濃度Ｐ型拡散層２５のバリア効果によ
り基板２１に掃き出される。しかし、高濃度Ｐ型拡散層
２５内で発生した電荷（ｅ）ｓ２は垂直ＣＣＤレジスタ
のＮ型拡散層２６に流入し、スメア雑音となっていた。

【０００５】

【発明が解決しようとする課題】図３において、電荷を
読み出すための読み出し領域３４においては、Ｎ型拡散
層２３が一部、基板表面に現れており、この領域で発生
した暗電流電荷（ｅ）ｄは抑圧されず、暗電流雑音とな
っていた。この暗電流雑音は、ＣＣＤ撮像素子では、２
次元状の白点傷として観測されるものである。

【０００６】また、図４において、高濃度Ｐ型拡散層２
５内で発生した電荷（ｅ）ｓ２は、垂直ＣＣＤレジスタ
のＮ型拡散層２６に流入し、スメア雑音となっていた。

【０００７】以上のように、従来素子ではこの２次元状
の白点傷となる暗電流、およびスメア雑音については考
慮されておらず、解決すべき課題であった。

【０００８】本発明の目的は、これらの暗電流、スメア
雑音を抑圧することにある。

【０００９】

【課題を解決するための手段】暗電流を抑圧するために
は、ホトダイオードとなる半導体基体と同一導電型であ
る第１導電型の拡散層を完全に基板内に埋め込んだ構造
とすればよい。この構造での電荷読み出しは、垂直ＣＣ
Ｄレジスタ下の高濃度第２導電型拡散層を介し、垂直Ｃ
ＣＤレジスタのチャネルとなる第１導電型拡散層に直接
読み出す、パンチスルー読み出し法（パンチスルー現象
を用いて信号を読み出す方式）により実現できる。

【００１０】スメア雑音を抑圧するためには、垂直ＣＣ
Ｄレジスタ下の第１導電型拡散層、高濃度第２導電型拡
散層の深さを浅くすると共に、この高濃度第２導電型拡
散層下にホトダイオードとなる第１導電型拡散層を延在
させ、電荷をホトダイオードに蓄積するようにすればよ
い。

【００１１】

【作用】ホトダイオードとなる第１導電型拡散層が完全
に基板内に埋め込まれた構造となっており、基板表面で
発生する暗電流は構造的に、完全に抑圧できる。

【００１２】また、スメア電荷は垂直ＣＣＤレジスタ下
の高濃度第２導電型拡散層下のホトダイオードに蓄積で
き、スメア雑音を抑圧できる。

【００１３】

【実施例】図１は、本発明の第１の実施例の画素断面図
である。４３は本発明のホトダイオードとなるＮ型拡散
層である。このＮ型拡散層４３は上部の高濃度Ｐ型拡散
層４４により、完全に基板内に埋め込まれており、か
つ、垂直ＣＣＤレジスタ下のＮ型拡散層４６、高濃度Ｐ
型拡散層４５の下まで延在している。ここで、Ｎ型拡散
層４６、高濃度Ｐ型拡散層４５は従来素子に比べ浅くし
た方がよい。これはホトダイオードとなるＮ型拡散層４
３の領域が広がり、スメア電荷を効率良く抑圧できるた
めである。従来素子の読み出しゲート領域は高濃度Ｐ型
拡散層４５が形成され、この領域での暗電流は抑圧でき
ている。さらに、斜め入射光３５による電荷（ｅ）は４
５、４６が浅いため、スメア電荷とならず、信号電荷と
なるため、スメア雑音が抑圧できている。また、信号電
荷は垂直ＣＣＤレジスタゲート電極２７に電圧を印加す
ることにより、Ｎ型拡散層４３から高濃度Ｐ型拡散層４
５を介し、直接Ｎ型拡散層４６に読み出される。この読
み出しは、例えば、パンチスルー読み出し法により可能
である。このとき、Ｎ型拡散層４６は高濃度Ｐ型拡散層
４４よりも浅くした方がよい。これは電荷がパンチスル
ー読み出しにより読み出される経路を垂直ＣＣＤレジス
タ下に設定できるようになり、読み出し電圧の制御性を
向上できる。さらに、積極的に制御したものが図５の実
施例である。

【００１４】以上の浅い拡散層は図１９、図２０に示す
製造プロセスフローで実現できる。これらの浅い拡散層
はイオン打ち込みにより形成後、ゲート電極となる低抵
抗の多結晶Ｓｉを、低温で形成できるドープトＳｉ形成
技術を用い、トータル熱処理工程を低減することにより
実現している。図１９において、Ｎ型基板２１の上にＰ
型ウエル層２２を形成した後、酸化膜７０上に選択的に
形成した、通常のホトレジスト７１をマスクとして、リ
ンを高エネルギー（例えば、２ＭｅＶ）イオン打ち込み
法により打ち込み、Ｎ型拡散層７２を形成する。このと
き、Ｎ型拡散層７２のピーク濃度領域は基板表面から約
２ミクロンの所にでき、表面層での濃度は小さくなって
いる（図１９（ａ）まで）。続いて、酸化膜７０上に選
択的に形成した、通常のホトレジスト７３をマスクとし
て、垂直ＣＣＤレジスタのＮ型拡散層７４、高濃度Ｐ型
拡散層７５を各々Ａｓ、Ｂイオン打ち込み法により形成
する（図１９（ｂ）まで）。ゲート酸化膜７６を低温
（約８５０度Ｃ）で形成した後、高温（約１０００度
Ｃ）のリン処理が不用である、ドープトＳｉ形成法によ
り形成したゲート電極７７を選択的に形成する（図１９
（ｃ）まで）。ゲート電極７７をマスクとして、ホトダ
イオード上の高濃度Ｐ型拡散層７８を形成する（図２０
（ａ）まで）。高濃度Ｐ型拡散層７８を深くしないため
に、ゲート電極７７上に低温（約８００度Ｃ）でリフロ
ーが可能な、ボロンとリンとを含む酸化膜である、ＢＰ
ＳＧ膜７９を形成する（図２０（ｂ）まで）。その後、
ＢＰＳＧ膜７９上に遮光用Ａｌ電極８０を選択的に形成
する（図２０（ｃ）まで）。この製造方法により浅い拡
散層を実現できる。

【００１５】図５は、本発明の第２の実施例の画素断面
図である。この実施例での効果は第１の実施例と基本的
に同じであるが、４７、４８はともにホトダイオードと
なるＮ型拡散層であり、４８の不純物濃度が４７の不純
物濃度よりも大きいものである。これらの拡散層の効果
をＡ−Ａ′、Ｂ−Ｂ′での電位分布で説明する。Ａ−
Ａ′での電位分布を示したものが図６である。４７の領
域４９で光電変換された電荷（ｅ）は４８の領域５０に
移動し、蓄積される。Ｂ−Ｂ′での電位分布を示したも
のが図７、図８、図９である。図７は、信号電荷蓄積時
の電位分布を示し、４８の領域５０に電荷（ｅ）が蓄積
されている。ブルーミング雑音となる過剰電荷（ｅ）Ｂ
はＰ型ウエル層２２で形成されるバリア５１を介し、基
板２１にパンチスルー掃き出し法（パンチスルー現象を
用いて信号を掃き出す方式）により掃き出される。５２
はＰ型拡散層４５で形成されるバリアであり、５３、５
４は基板２１の領域、Ｎ型拡散層の領域である。図８
は、信号電荷読み出し時の電位分布を示し、ゲート電極
に読み出し電圧が印加され、Ｐ型拡散層４５のバリア５
２はなくなり、信号電荷（ｅ）は垂直ＣＣＤレジスタの
Ｎ型拡散層領域５４に読み出される。この読み出しは、
例えば、パンチスルー読み出し法により可能である。図
９は、信号電荷を掃き出すときの電位分布を示し、基板
２１に掃き出し電圧が印加され、Ｐ型拡散層２２のバリ
ア５１はなくなり、信号電荷（ｅ）は基板に掃き出され
る。この動作により電子シャッター機能が発揮される。

【００１６】図１０は、本発明の第３の実施例の画素断
面図である。光電変換素子領域の基板表面が垂直ＣＣＤ
レジスタ領域の基板表面よりも低い位置に形成されてい
る。その他は図１と対応している。垂直ＣＣＤレジスタ
領域のＮ型拡散層４６、高濃度Ｐ型拡散層４５が高い位
置にあるため、斜め入射光によるスメア電荷発生がさら
に抑圧できる。また、ホトダイオードとなるＮ型拡散層
４３が簡単な形状となり、製造時の制御性、パンチスル
ー読み出し時の印加電圧の制御性が高い。

【００１７】図１１は、本発明の第４の実施例の画素断
面図である。図１０の実施例に対し、ホトダイオードと
なるＮ型拡散層を、図５の実施例のように不純物濃度が
異なるＮ型拡散層４７、４８から構成している。これに
より、図５の実施例と図１０の実施例の効果が発揮でき
るものである。

【００１８】図１２は、本発明の第５の実施例の画素断
面図である。図１の実施例に対し、ホトダイオードとな
るＮ型拡散層を、不純物層濃度が表面よりも基板内部が
高い拡散層５５により構成している。この拡散層は高エ
ネルギーイオン打ち込み技術により簡単に製造でき、埋
め込み型ホトダイオードを形成したい領域にのみ、Ｎ型
拡散層５５を形成できる。この層とは独立に、垂直ＣＣ
Ｄレジスタ領域のＮ型拡散層４６、高濃度Ｐ型拡散層４
５の不純物層濃度を設定できるため、製造時の制御性が
向上できる。

【００１９】図１３は、本発明の第６の実施例の画素断
面図である。図５の実施例に対し、ホトダイオードとな
るＮ型拡散層４７、４８を、不純物層濃度が表面よりも
基板内部が高い拡散層５６、５７により構成している。
これにより、図１２の実施例と同様な効果がある。

【００２０】図１４は、本発明の第７の実施例の画素断
面図である。図１０の実施例に対し、ホトダイオードと
なるＮ型拡散層を、不純物層濃度が表面よりも基板内部
が高い拡散層５５により構成している。これにより、図
１２実施例と同様な効果がある。

【００２１】図１５は、本発明の第８の実施例の画素断
面図である。図１１の実施例に対し、ホトダイオードと
なるＮ型拡散層４７、４８を、不純物層濃度が表面より
も基板内部が高い拡散層５６、５７より構成している。
図１２の実施例と同様な効果がある。

【００２２】以上の実施例における画素構造の画素は図
２の回路構成の撮像素子に適用できるものであるが、図
１６、図１７のような回路構成の撮像素子にも適用でき
ることは明らかである。図１６は、各行の信号電荷を２
本の水平ＣＣＤレジスタ５８、５９で出力回路６０、６
１に読み出す方式を示す。この方式は、画素ピッチに対
し、水平ＣＣＤレジスタのピッチを半分にできるため、
高密度な高精細撮像素子に適した方式である。図１７
は、２行分の信号電荷を２本の水平ＣＣＤレジスタ６
６、６７で出力回路６８、６９に読み出す方式を示す。
この方式は、２行分の信号電荷を独立に読み出すことが
可能となる方式である。このとき垂直ＣＣＤレジスタの
転送段数は２倍となり、４相のクロック６２、６３、６
４、６５で転送する。

【００２３】また、以上の実施例は図１８の回路構成を
持つ、ＭＯＳ型撮像素子にも適用可能である。６２は画
素、６３は垂直走査回路、６４は水平スイッチＭＯＳト
ランジスタ、６５は水平走査回路、６６は出力端子であ
る。

【００２４】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。

【００２５】

【発明の効果】以上説明したように、本発明によれば、
基板表面層で発生する暗電流を完全に抑圧でき、暗電流
による疑信号、すなわち、２次元状の白点傷を低減でき
る。さらに、スメア雑音を抑圧した撮像装置が実現でき
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例の画素断面図である。

【図２】ＣＣＤ型撮像素子の回路構成図である。

【図３】従来の素子の画素断面図である。

【図４】従来の素子の画素断面図である。

【図５】本発明の第２の実施例の画素断面図である。

【図６】図５のＡ−Ａ′部の電位分布図である。

【図７】図５のＢ−Ｂ′部の電荷蓄積時電位分布図であ
る。

【図８】図５のＢ−Ｂ′部の電荷読み出し時電位分布図
である。

【図９】図５のＢ−Ｂ′部の電荷掃き出し時電位分布図
である。

【図１０】本発明の第３の実施例の画素断面図である。

【図１１】本発明の第４の実施例の画素断面図である。

【図１２】本発明の第５の実施例の画素断面図である。

【図１３】本発明の第６の実施例の画素断面図である。

【図１４】本発明の第７の実施例の画素断面図である。

【図１５】本発明の第８の実施例の画素断面図である。

【図１６】本発明の一実施例の回路構成図である。

【図１７】本発明の一実施例の回路構成図である。

【図１８】本発明の一実施例の回路構成図である。

【図１９】本発明の第５の実施例の製造プロセスフロー
図である。

【図２０】本発明の第５の実施例の製造プロセスフロー
図である。

【符号の説明】

４３、４７、４８、５５、５６、５７…本発明の完全に
基板内に埋め込まれた、ホトダイオードとなるＮ型拡散
層、４４…Ｎ型拡散層上部の高濃度Ｐ型拡散層、４５…
垂直ＣＣＤレジスタ下の高濃度Ｐ型拡散層、４６…Ｎ型
拡散層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中治彦東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者尾崎俊文東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】半導体基体上に２次元状に配列された、光
電変換素子と上記光電変換素子に蓄積された電荷を一括
して、一旦読み出し、転送する第１の読み出し手段と、
さらに外部に転送するための第２の読み出し手段とを有
する固体撮像装置において、上記光電変換素子は第１導
電型の上記半導体基体上に上記第１導電型と逆導電型の
第２導電型の第１の不純物層、第１導電型の第２の不純
物層、さらに上記半導体基体の表面に形成した第２導電
型の第３の不純物層から構成し、上記第２の不純物層は
上記半導体基体内に完全に埋め込まれており、かつ、上
記第２の不純物層は上記第１の読み出し手段の下の領域
まで延在していることを特徴とする固体撮像装置。
【請求項２】上記光電変換素子の表面の上記第３の不純
物層の深さが上記第１の読み出し手段の表面の電荷転送
を行なう第１導電型の第４の不純物層の深さよりも深い
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】上記光電変換素子領域内の上記第２の不純
物層濃度が上記第１の読み出し手段領域の下の上記第２
の不純物層濃度よりも小さく、光電変換された電荷は、
まず上記第１の読み出し手段領域の下の上記第２の不純
物層内に蓄積されることを特徴とする請求項１記載の固
体撮像装置。
【請求項４】上記第１の読み出し手段領域の下の上記第
２の不純物層内に蓄積された電荷は、該第２の不純物層
の上部の第２導電型の第５不純物層を介し、上記第１の
読み出し手段の表面の電荷転送を行なう第１導電型の第
４不純物層内に読み出すことを特徴とする請求項３記載
の固体撮像装置。
【請求項５】上記第１の読み出し手段領域の下の上記第
２の不純物層内に、ある時間蓄積した不要の電荷は、該
第２の不純物層の下部の上記第１の不純物層を介し、上
記半導体基体内に掃き出すことを特徴とする請求項４記
載の固体撮像装置。
【請求項６】電荷の読み出し、電荷の掃き出しはパンチ
スルー読み出し法、およびパンチスルー掃き出し法によ
り行なうことを特徴とする請求項１、請求項４または５
記載の固体撮像装置。
【請求項７】当該固体撮像装置は高密度の画素を必要と
する、高精細固体撮像装置に適用したことを特徴とする
請求項１記載の固体撮像装置。
【請求項８】上記第２の不純物層は加速電圧が５００ｋ
ｅＶ以上の高エネルギーイオン打ち込み法により形成さ
れ、該第２の不純物層の内部の不純物濃度が表面よりも
大きいことを特徴とする請求項１記載の固体撮像装置。
【請求項９】上記第１の読み出し手段、上記第２の読み
出し手段の低抵抗のゲート電極をドープトＳｉ形成法に
より形成したことを特徴とする請求項１記載の固体撮像
装置。
【請求項１０】上記第１の読み出し手段、上記第２の読
み出し手段の上記低抵抗のゲート電極と、上記第１の読
み出し手段、上記第２の読み出し手段の上部の遮光用Ａ
ｌ電極との層間絶縁膜の一部に、ボロンとリンとを含む
酸化膜であるＢＰＳＧ膜を設けることを特徴とする請求
項１記載の固体撮像装置。