JPH05122053A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は半導体集積回路装置に関し、異種電
源間の信号レベルを変換する信号電位変換回路を高電圧
駆動電源と接地線との間に接続することなく、その回路
構成を工夫して簡略化し、その低電力消費化を図るこ
と、その高集積化を図ること、及び、その信頼度や品質
の向上を図ることを目的とする。 【構成】 低電圧駆動系トランジスタ回路１１と高電圧
駆動系トランジスタ回路１３との間に接続された信号電
位変換回路１２を具備し、前記低電圧駆動系トランジス
タ回路１１が第１の電源線ＶCC１に接続され、前記高電
圧駆動系トランジスタ回路１３が第２の電源線ＶCC２に
接続され、前記信号電位変換回路１２が第２の電源線Ｖ
CC２に接続され、前記信号電位変換回路１２の第１の入
力部in１が前記低電圧駆動系トランジスタ回路１１の入
力部ｉｎに接続され、前記信号電位変換回路１２の第２
の入力部in２が前記低電圧駆動系トランジスタ回路１１
の出力部ｏutに接続され、前記信号電位変換回路１２の
出力部ｏutが前記高電圧駆動系トランジスタ回路１３の
入力部ｉｎに接続されることを含み構成する。

Description

【発明の詳細な説明】

【０００１】 〔目次〕 産業上の利用分野 従来の技術（図７） 発明が解決しようとする課題 課題を解決するための手段（図１，２） 作用 実施例 （１）第１の実施例の説明（図３，４） （２）第２の実施例の説明（図５，６） 発明の効果

【０００２】

【産業上の利用分野】本発明は、半導体集積回路装置に
関するものであり、更に詳しく言えば、異種電源間の信
号レベル変換をするレベルシフタ内蔵型の集積回路装置
の改善に関するものである。

【０００３】近年、半導体集積回路（以下ＬＳＩとい
う）装置の高性能化及び高機能化が図られ、一方、その
低消費電力化が図られている。また、ノート型，ブック
型パソコン等のバッテリー駆動携帯機器では、その小型
化，軽量化，低電圧駆動化及びその電力省力化の要求が
ある。

【０００４】これによれば、それ等の携帯機器の電力省
力化を少しでも図るために、後から開発された低消費型
の低電圧駆動系のＣＭＯＳゲートアレイ等が従前から搭
載されている高電圧駆動系の周辺回路に接続される場合
がある。

【０００５】このような場合に、異なった電源電圧間の
インターフェース回路用ＬＳＩ装置として、低電圧駆動
系の信号レベルを高電圧駆動系の信号レベルに変換する
レベルシフタが用いられ、その信号レベル変換に係る誤
動作を防止している。

【０００６】しかし、レベルシフタが高電圧駆動電源と
接地線との間に接続されている。このため、レベルシフ
タを構成するドライバ回路やインバータ回路において、
論理反転時に貫通電流が流れ、その低消費電力化の妨げ
となったり、当該ＬＳＩ装置の動作周波数の高速化によ
り、レベルシフタのレシオ（周波数応答）設計が複雑と
なる。

【０００７】さらに、レベルシフタの性能を向上すべ
く、そのトランジスタを大きくすると当該ＬＳＩ装置の
高集積化の妨げとなったり、また、異種電源間のインタ
ーフェース回路用ＬＳＩ装置として、その信頼度や品質
が低下しかねない。

【０００８】そこで、レベルシフタを高電圧駆動電源と
接地線との間に接続することなく、その回路構成を工夫
して簡略化し、その低電力消費化を図ること、その高集
積化を図ること、及び、その信頼度や品質の向上を図る
ことができる半導体集積回路装置が望まれている。

【０００９】

【従来の技術】図７（ａ），（ｂ）は、従来例に係る半
導体集積回路装置の説明図である。図７（ａ）は、その
構成図を示している。

【００１０】例えば、携帯機器に内蔵される半導体集積
回路装置は、３〔Ｖ〕駆動系のＣＭＯＳゲートアレイ１
と５〔Ｖ〕駆動系の周辺回路３とが接続されて成る。こ
れは、ノート型，ブック型パソコン等の携帯機器の電力
省力化を少しでも図るために、後から開発された低消費
型の３〔Ｖ〕駆動系のＣＭＯＳゲートアレイ１が従前か
ら搭載されている５〔Ｖ〕駆動系の周辺回路３に接続さ
れる場合である。

【００１１】このような場合に、３〔Ｖ〕駆動系の信号
レベルを５〔Ｖ〕駆動系の信号レベルに変換するレベル
変換回路２が，例えば、ＣＭＯＳゲートアレイ１に設け
られる。

【００１２】図７（ｂ）は、従来例に係るレベル変換回
路の構成図である。図７（ｂ）において、レベル変換回
路は３〔Ｖ〕駆動系出力回路１Ａ，レベルシフタ２Ａ及
び５〔Ｖ〕駆動系出力回路２Ｂから成る。

【００１３】ここで、レベルシフタ２Ａは電源線ＶCC２
（＝５〔Ｖ〕）と接地線ＧNDとの間に接続されたトラン
ジスタＴP12 とトランジスタＴN12 から成るドライバ回
路221 と、電源線ＶCC２と接地線ＧNDとの間に接続され
たトランジスタＴP13 とトランジスタＴN13 から成るイ
ンバータ回路222 から構成される。

【００１４】当該レベルシフタ２Ａの機能は、電源線Ｖ
CC１（＝３〔Ｖ〕）と接地線ＧNDとの間に接続された３
〔Ｖ〕駆動系出力回路１Ａの出力「０」又は「１」をド
ライバ回路221 とインバータ回路222 とにより反転増幅
し、その５〔Ｖ〕駆動系出力「０」又は「１」を電源線
ＶCC２（＝５〔Ｖ〕）と接地線ＧNDとの間に接続された
トランジスタＴP14 とトランジスタＴN14 から成る５
〔Ｖ〕駆動系出力回路２Ｂに出力するものである。

【００１５】これにより、３〔Ｖ〕駆動系のＸ点の論理
を変えることなく、その信号レベルを５〔Ｖ〕駆動系の
出力Ｙ点の信号レベルとして変換することができる。

【００１６】

【発明が解決しようとする課題】ところで、従来例によ
れば、異なった電源電圧（３／５〔Ｖ〕）間のインター
フェース回路用ＬＳＩ装置として、図７（ｂ）に示すよ
うな３〔Ｖ〕駆動系の信号レベルを５〔Ｖ〕駆動系の信
号レベルに変換するレベル変換回路２が用いられ、その
信号レベル変換に係る誤動作を防止している。

【００１７】しかし、次のような問題を生ずる。 レベルシフタ２Ａのドライバ回路221 やインバータ
回路222 において、３〔Ｖ〕駆動系出力回路１Ａの出力
「０」→「１」の反転時やその出力「１」→「０」の反
転時に、電源線ＶCC２（＝５〔Ｖ〕）から接地線ＧNDと
の間に、該トランジスタＴP12 ，トランジスタＴN12や
トランジスタＴP13 ，トランジスタＴN13 のソース・ド
レインを介して貫通電流が流れる。このため、ＬＳＩ装
置の低消費電力化を図ることができない。

【００１８】 また、データ処理装置の高速動作の要
求からＬＳＩ装置の動作周波数の高速化が図られると、
レベルシフタ２Ａのドライバ回路221 やインバータ回路
222のレシオ（周波数応答）設計が複雑となる。

【００１９】 さらに、レベルシフタ（以下信号電位
変換回路ともいう）２Ａのドライバ回路221 やインバー
タ回路222 が電源線ＶCC２（＝５〔Ｖ〕）と接地線ＧND
との間に接続されることから、それを構成するトランジ
スタＴP12 ，トランジスタＴN12 ，トランジスタＴP13
及びトランジスタＴN13 の設計仕様を５〔Ｖ〕駆動系出
力回路２Ｂを構成するトランジスタＴP14 とトランジス
タＴN14 の設計仕様と同等に形成しなくてはならない。

【００２０】このため、該トランジスタＴP12 ，トラン
ジスタＴN12 ，トランジスタＴN12，トランジスタＴP13
及びトランジスタＴN13 が大きくなり、当該ＬＳＩ装
置の高集積化の妨げとなる。

【００２１】これにより、異種電源間のインターフェー
ス回路用ＬＳＩ装置として、その信頼度や品質の向上の
妨げとなるという問題がある。本発明は、かかる従来例
の問題点に鑑みて創作されたものであり、異種電源間の
信号レベルを変換する信号電位変換回路を高電圧駆動電
源と接地線との間に接続することなく、その回路構成を
工夫し、その低電力消費化を図ること、その高集積化を
図ること、及び、その信頼度や品質の向上を図ることが
可能となる半導体集積回路装置の提供を目的とする。

【００２２】

【課題を解決するための手段】図１（ａ），（ｂ）は、
本発明に係る半導体集積回路装置の原理図（その１）で
あり、図２は、本発明に係る半導体集積回路装置の原理
図（その２）をそれぞれ示している。

【００２３】本発明の第１の半導体集積回路装置は図１
（ａ）に示すように、低電圧駆動系トランジスタ回路１
１と高電圧駆動系トランジスタ回路１３との間に接続さ
れた信号電位変換回路１２を具備し、前記低電圧駆動系
トランジスタ回路１１が第１の電源線ＶCC１に接続さ
れ、前記高電圧駆動系トランジスタ回路１３が第２の電
源線ＶCC２に接続され、前記信号電位変換回路１２が第
２の電源線ＶCC２に接続され、前記信号電位変換回路１
２の第１の入力部in１が前記低電圧駆動系トランジスタ
回路１１の入力部ｉｎに接続され、前記信号電位変換回
路１２の第２の入力部in２が前記低電圧駆動系トランジ
スタ回路１１の出力部ｏutに接続され、前記信号電位変
換回路１２の出力部ｏutが前記高電圧駆動系トランジス
タ回路１３の入力部ｉｎに接続されること特徴とする。

【００２４】なお、前記第１の半導体集積回路装置にお
いて、前記信号電位変換回路１２が図２に示すように第
１，第２のトランジスタＴＰ，ＴＮから成り、前記第１
のトランジスタＴＰのソースＳが第２の電源線ＶCC２に
接続され、前記第１のトランジスタＴＰのゲートＧが前
記第２のトランジスタＴＮのゲートＧに接続されて第１
の入力部in１に延在され、前記第１のトランジスタＴＰ
のドレインＤが前記第２のトランジスタＴＮのドレイン
Ｄに接続されて出力部ｏutに延在され、前記第２のトラ
ンジスタＴＮのソースＳが第２の入力部in２に延在され
ることを特徴とする。

【００２５】また、前記第１の半導体集積回路装置にお
いて、前記第１のトランジスタＴＰがｐ型の電界効果ト
ランジスタから成り、前記第２のトランジスタＴＮがｎ
型の電界効果トランジスタから成ることを特徴とする。

【００２６】さらに、本発明の第２の半導体集積回路装
置は図１（ｂ）に示すように、低電圧駆動系トランジス
タ回路１１と高電圧駆動系トランジスタ回路１３との間
に接続された第１，第２の信号電位変換回路12Ａ，12Ｂ
を具備し、前記低電圧駆動系トランジスタ回路１１が第
１の電源線ＶCC１に接続され、前記高電圧駆動系トラン
ジスタ回路１３が第２の電源線ＶCC２に接続され、前記
第１の信号電位変換回路12Ａが第２の電源線ＶCC２に接
続され、前記第１の信号電位変換回路12Ａの第１の入力
部in１が前記第２の信号電位変換回路12Ｂの第１の入力
部in１に接続されて前記低電圧駆動系トランジスタ回路
１１の入力部ｉｎに接続され、前記第１の信号電位変換
回路12Ａの第２の入力部in２が前記第２の信号電位変換
回路12Ｂの第２の入力部in２に接続されて前記低電圧駆
動系トランジスタ回路１１の出力部ｏutに接続され、前
記第２の信号電位変換回路12Ａの出力部ｏutが前記高電
圧駆動系トランジスタ回路１３の第１の入力部in１に接
続され、前記第２の信号電位変換回路12Ｂが第２の電源
線ＶCC２に接続され、前記第２の信号電位変換回路12Ｂ
の出力部ｏutが前記高電圧駆動系トランジスタ回路１３
の第２の入力部in２に接続されること特徴とする。

【００２７】なお、前記第２の半導体集積回路装置にお
いて、前記第１，第２の信号電位変換回路12Ａ，12Ｂが
本発明の第１の半導体集積回路装置の信号電位変換回路
１２から成ることを特徴とし、上記目的を達成する。

【００２８】

【作用】本発明の第１の半導体集積回路装置によれば、
図１（ａ）に示すように、低電圧駆動系トランジスタ回
路１１と高電圧駆動系トランジスタ回路１３との間に接
続された信号電位変換回路１２が具備され、該信号電位
変換回路１２が第２の電源線ＶCC２に接続されるものの
接地線ＧNDに接続されない。

【００２９】このため、信号電位変換回路１２をスイッ
チング素子として機能させることが可能となる。例え
ば、低電圧駆動系トランジスタ回路１１の入力部ｉｎに
「Ｌ」（ロー）レベルが入力されると、信号電位変換回
路１２の第１の入力部in１が「Ｌ」レベル，その第２の
入力部in２が「Ｈ」（ハイ）レベルに移行する。

【００３０】このことから、例えば、信号電位変換回路
１２の第１のトランジスタ（ｐ型電界効果トランジス
タ）ＴＰが「ＯＮ」動作をし、第２のトランジスタ（ｎ
型電界効果トランジスタ）ＴＮが「ＯFF」動作をする。

【００３１】この際に、低電圧駆動系トランジスタ回路
１１の出力部ｏutに、第１の電源線ＶCC１に係る出力
「Ｈ」レベルが第２のトランジスタＴＮによって阻止さ
れ、これに変わって、第１のトランジスタＴＰの「Ｏ
Ｎ」動作により第２の電源線ＶCC２に係る高電圧駆動系
の「Ｈ」レベルが高電圧駆動系トランジスタ回路１３の
入力部ｉｎに供給される。

【００３２】また、論理が反転して、低電圧駆動系トラ
ンジスタ回路１１の入力部ｉｎに「Ｈ」レベルが入力さ
れると、信号電位変換回路１２の第１の入力部in１が
「Ｈ」レベル，その第２の入力部in２が「Ｌ」レベルに
成ることから、信号電位変換回路１２の第１のトランジ
スタＴＰが「ＯFF」動作をし、第２のトランジスタＴＮ
が「ＯＮ」動作をする。

【００３３】この際に、低電圧駆動系トランジスタ回路
１１の出力部ｏutに、第１の電源線ＶCC１に係る出力
「Ｌ」レベルが第２のトランジスタＴＮによって伝導さ
れ、また、第１のトランジスタＴＰの「ＯFF」動作によ
り第２の電源線ＶCC２に係る高電圧駆動系の「Ｈ」レベ
ルが阻止され、該高電圧駆動系のトランジスタ回路１３
の入力部ｉｎに「Ｌ」レベルが供給される。

【００３４】これにより、信号電位変換回路１２におい
て、論理反転時に電源線ＶCC２から接地線ＧNDに、従来
例のような第１，第２のトランジスタＴＰ，ＴＮのソー
ス・ドレインを介して流れていた貫通電流が極力抑制さ
れ、ＬＳＩ装置の低消費電力化を図ることが可能とな
る。

【００３５】また、ＬＳＩ装置の動作周波数の高速化が
図られた場合であっても、従来例に比べて信号変位変換
回路１２のレシオ（周波数応答）設計の簡略化を図るこ
とが可能となり、データ処理装置の高速動作に寄与する
ことが可能となる。

【００３６】さらに、信号電位変換回路１２が第２の電
源線ＶCC２のみに接続されることから、それ等を構成す
る第１，第２のトランジスタＴＰ，ＴＮの設計仕様を高
電圧駆動系のトランジスタ回路１３の設計仕様と同等に
形成しなくても良い。

【００３７】このため、信号電位変換回路１２の縮小化
が図られ、そのＬＳＩ装置の高集積化を図ることが可能
となる。このことで、異種電源間において、信号レベル
を変換する高信頼度かつ高品質のインターフェース回路
用ＬＳＩ装置の提供をすることが可能となる。

【００３８】さらに、本発明の第２の半導体集積回路装
置によれば、図１（ｂ）に示すように、低電圧駆動系ト
ランジスタ回路１１と高電圧駆動系トランジスタ回路１
３との間に接続された第１，第２の信号電位変換回路12
Ａ，12Ｂが具備され、該第１，第２の信号電位変換回路
12Ａ，12Ｂが本発明の第１の半導体集積回路装置の信号
電位変換回路１２から成っている。

【００３９】このため、第１，第２の信号電位変換回路
12Ａ，12Ｂを第１の半導体集積回路装置と同様に、スイ
ッチング素子として機能させることが可能となる。例え
ば、低電圧駆動系トランジスタ回路１１の入力部ｉｎに
「Ｌ」レベルが入力されると、第１，第２の信号電位変
換回路12Ａ，12Ｂの第１の入力部in１が「Ｌ」レベル，
その第２の入力部in２が「Ｈ」レベルにそれぞれ移行す
る。

【００４０】このことから、例えば、第１，第２の信号
電位変換回路12Ａ，12Ｂの第１のトランジスタＴＰがそ
れぞれ「ＯＮ」動作をし、第２のトランジスタＴＮがそ
れぞれ「ＯFF」動作をする。

【００４１】この際に、低電圧駆動系トランジスタ回路
１１の出力部ｏutに、第１の電源線ＶCC１に係る出力
「Ｈ」レベルが第１，第２の信号電位変換回路12Ａ，12
Ｂの第２のトランジスタＴＮによってそれぞれ阻止さ
れ、これに変わって、両回路12Ａ，12Ｂの第１のトラン
ジスタＴＰのそれぞれ「ＯＮ」動作により第２の電源線
ＶCC２に係る高電圧駆動系の「Ｈ」レベルが高電圧駆動
系トランジスタ回路１３の入力部ｉｎに供給される。

【００４２】また、論理が反転して、低電圧駆動系トラ
ンジスタ回路１１の入力部ｉｎに「Ｈ」レベルが入力さ
れると、第１，第２の信号電位変換回路12Ａ，12Ｂの第
１の入力部in１が「Ｈ」レベル，その第２の入力部in２
が「Ｌ」レベルに成ることから、両回路12Ａ，12Ｂの第
１のトランジスタＴＰがそれぞれ「ＯFF」動作をし、第
２のトランジスタＴＮがそれぞれ「ＯＮ」動作をする。

【００４３】この際に、低電圧駆動系トランジスタ回路
１１の出力部ｏutに、第１の電源線ＶCC１に係る出力
「Ｌ」レベルが第２のトランジスタＴＮによって伝導さ
れると、第１のトランジスタＴＰの「ＯFF」動作により
第２の電源線ＶCC２に係る高電圧駆動系の「Ｈ」レベル
が阻止され、該高電圧駆動系のトランジスタ回路１３の
第１，第２の入力部in１，in２に「Ｌ」レベルがそれぞ
れ供給される。

【００４４】これにより、本発明の第１の半導体集積回
路装置と同様に、従来例のような貫通電流が極力抑制さ
れ、ＬＳＩ装置の低消費電力化を図ること、両回路12
Ａ，12Ｂのレシオ設計の簡略化を図ることが可能とな
り、データ処理装置の高速動作に寄与することが可能と
なる。

【００４５】また、本発明の第１の半導体集積回路装置
と同様に、従来例に比べて第１，第２の信号電位変換回
路12Ａ，12Ｂの縮小化が図られ、そのＬＳＩ装置の高集
積化を図ることが可能となる。

【００４６】このことで、本発明の第１の半導体集積回
路装置と同様に、高信頼度かつ高品質のインターフェー
ス回路用ＬＳＩ装置の提供をすることが可能となる。な
お、本発明の第１の半導体集積回路装置の信号電位変換
回路１２に比べて、第２の半導体集積回路装置の信号電
位変換回路12Ａ，12Ｂによれば、バランスの採れた信号
変換動作を行うことが可能となる。

【００４７】

【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図３〜６は、本発明の実施例に係る半
導体集積回路装置の説明図である。

【００４８】（１）第１の実施例の説明 図３，４は、本発明の第１の実施例に係る半導体集積回
路装置の説明図であり、図３はその構成図，図４はその
動作説明図をそれぞれ示している。

【００４９】例えば、ノート型，ブック型パソコン等の
携帯機器に内蔵可能なレベルシフタ付ＬＳＩ装置は図３
において、３〔Ｖ〕駆動系の出力回路２１，レベルシフ
タ２２及び５〔Ｖ〕駆動系の出力回路２３から成る。

【００５０】すなわち、３〔Ｖ〕駆動系の出力回路２１
は低電圧駆動系トランジスタ回路１１の一実施例であ
り、第１の電源線ＶCC１の一例となる電圧３〔Ｖ〕の電
源線に接続され、該３〔Ｖ〕の電圧により駆動されるＣ
ＭＯＳゲートアレイ等の出力部分である。例えば、３
〔Ｖ〕駆動系の出力回路２１は電源線ＶCC１（＝３
〔Ｖ〕）と接地線ＧNDとの間に接続されたトランジスタ
ＴP11 とトランジスタＴN11 から成るインバータ回路か
ら成る。

【００５１】レベルシフタ２２は信号電位変換回路１２
の一実施例であり、３〔Ｖ〕駆動系出力回路２１の出力
「０」又は「１」を５〔Ｖ〕駆動系出力「０」又は
「１」に変換し、それを５〔Ｖ〕駆動系の出力回路２３
に出力するものである。また、レベルシフタ２２は３
〔Ｖ〕駆動系の出力回路２１と５〔Ｖ〕駆動系の出力回
路２３との間に接続される。

【００５２】例えば、レベルシフタ２２はｐ型の電界効
果トランジスタから成る第１のトランジスタＴＰと、ｎ
型の電界効果トランジスタから成る第２のトランジスタ
ＴＮにより構成される。また、第１のトランジスタＴＰ
のソースＳが第２の電源線ＶCC２に接続される。

【００５３】また、第１のトランジスタＴＰのゲートＧ
が第２のトランジスタＴＮのゲートＧに接続されて３
〔Ｖ〕駆動系の出力回路２１のトランジスタＴP11 ，ト
ランジスタＴN11 の共通ゲートＧに接続されて入力部ｉ
ｎに延在される。さらに、第１のトランジスタＴＰのド
レインＤが第２のトランジスタＴＮのドレインＤに接続
されて５〔Ｖ〕駆動系の出力回路２３のトランジスタＴ
P14 ，トランジスタＴN14 の共通ゲートＧに接続され
る。

【００５４】なお、第２のトランジスタＴＮのソースＳ
が３〔Ｖ〕駆動系の出力回路２１のトランジスタＴP11
，トランジスタＴN11 の共通ドレインＤに接続され
る。また、５〔Ｖ〕駆動系の出力回路２３は高電圧駆動
系トランジスタ回路１３の一実施例であり、第２の電源
線ＶCC２の一例となる電圧５〔Ｖ〕の電源線に接続さ
れ、該５〔Ｖ〕の電圧により駆動される周辺回路等の入
力部に接続される。

【００５５】例えば、５〔Ｖ〕駆動系の出力回路２３は
電源線ＶCC２（＝５〔Ｖ〕）と接地線ＧNDとの間に接続
されたトランジスタＴP14 とトランジスタＴN14 から成
るインバータ回路から成る。

【００５６】このようにして、本発明の第１の実施例に
係る半導体集積回路装置によれば、図３に示すように３
〔Ｖ〕駆動系の出力回路２１と５〔Ｖ〕駆動系の出力回
路２３との間に接続されたレベルシフタ２２が具備さ
れ、該レベルシフタ２２が第２の電源線ＶCC２に接続さ
れるものの接地線ＧNDに接続されていない。

【００５７】このため、レベルシフタ２２をスイッチン
グ素子として機能させることが可能となる。例えば、図
４（ａ）において、３〔Ｖ〕駆動系の出力回路２１の入
力部ｉｎにＸ＝「Ｌ」レベルが入力されると、レベルシ
フタ２２の第１の入力部in１が「Ｌ」レベル，その第２
の入力部in２が「Ｈ」レベルに移行する。

【００５８】このことから、例えば、レベルシフタ２２
の第１のトランジスタＴＰが「ＯＮ」動作をし、第２の
トランジスタＴＮが「ＯFF」動作をする。この際に、３
〔Ｖ〕駆動系の出力回路２１のトランジスタＴP11 の
「ＯＮ」動による第１の電源線ＶCC１＝３〔Ｖ〕の出力
「Ｈ」レベルが第２のトランジスタＴＮによって阻止さ
れ、これに変わって、第１のトランジスタＴＰの「Ｏ
Ｎ」動作により第２の電源線ＶCC２に係る５〔Ｖ〕駆動
系の「Ｈ」レベルが５〔Ｖ〕駆動系の出力回路２３の共
通ゲートＧ（入力部ｉｎ）に供給される。

【００５９】これにより、５〔Ｖ〕駆動系の出力回路２
３の出力部ｏutにＹ＝「Ｌ」レベルが出力される。ま
た、論理が反転して、図４（ｂ）に示すように３〔Ｖ〕
駆動系の出力回路２１の入力部ｉｎに「Ｈ」レベルが入
力されると、レベルシフタ２２の第１の入力部in１が
「Ｈ」レベル，その第２の入力部in２が「Ｌ」レベルに
成ることから、該レベルシフタ２２の第１のトランジス
タＴＰが「ＯFF」動作をし、第２のトランジスタＴＮが
「ＯＮ」動作をする。

【００６０】この際に、３〔Ｖ〕駆動系の出力回路２１
のトランジスタＴN11 の「ＯＮ」動による接地線ＧND＝
０〔Ｖ〕の出力「Ｌ」レベルが第２のトランジスタＴＮ
によって伝導され、また、第１のトランジスタＴＰの
「ＯFF」動作により第２の電源線ＶCC２に係る５〔Ｖ〕
駆動系の「Ｈ」レベルが阻止され、該出力「Ｌ」レベル
が５〔Ｖ〕駆動系の出力回路２３の共通ゲートＧ（入力
部ｉｎ）に供給される。

【００６１】これにより、５〔Ｖ〕駆動系の出力回路２
３の出力部ｏutにＹ＝「Ｈ」レベルが出力される。この
ことで、レベルシフタ２２において、論理反転時に電源
線ＶCC２から接地線ＧNDに、従来例のような第１，第２
のトランジスタＴＰ，ＴＮのソース・ドレインを介して
流れていた貫通電流が極力抑制され、当該ＬＳＩ装置の
低消費電力化を図ることが可能となる。

【００６２】また、ＬＳＩ装置の動作周波数の高速化が
図られた場合であっても、従来例に比べてレベルシフタ
２２のレシオ設計の簡略化を図ることが可能となり、デ
ータ処理装置の高速動作に寄与することが可能となる。

【００６３】さらに、レベルシフタ２２が接地線ＧNDに
は直接接続されず、第２の電源線ＶCC２のみに接続され
ることから、それ等を構成する第１，第２のトランジス
タＴＰ，ＴＮの設計仕様を５〔Ｖ〕駆動系の出力回路２
３の設計仕様と同等に形成しなくても良い。

【００６４】このため、レベルシフタ２２の縮小化が図
られ、そのＬＳＩ装置の高集積化を図ることが可能とな
る。このことから異種電源間において、信号レベルを変
換する高信頼度かつ高品質のインターフェース回路用Ｌ
ＳＩ装置の提供をすることが可能となる。

【００６５】（２）第２の実施例の説明 図５，６は、本発明の第２の実施例に係る半導体集積回
路装置の説明図であり、図５はその構成図，図６はその
動作説明図をそれぞれ示している。

【００６６】図５において、第１の実施例と異なるのは
第２の実施例では、レベルシフタ２２が２つ設けられ、
５〔Ｖ〕駆動系の出力回路２３のゲートＧを個別に制御
するものである。

【００６７】すなわち、第１のレベルシフタ22Ａは第１
の信号電位変換回路12Ａの一実施例であり、３〔Ｖ〕駆
動系出力回路２１の出力「０」又は「１」を５〔Ｖ〕駆
動系出力「０」又は「１」に変換し、それを５〔Ｖ〕駆
動系の出力回路２３の第１の入力部in１に出力するもの
である。

【００６８】例えば、第１のレベルシフタ22Ａはｐ型の
電界効果トランジスタから成る第１のトランジスタＴP1
と、ｎ型の電界効果トランジスタから成る第２のトラン
ジスタＴN1とにより構成される。また、第１のトランジ
スタＴP1のソースＳが第２の電源線ＶCC２に接続され
る。

【００６９】また、第１のトランジスタＴP1のゲートＧ
が第２のトランジスタＴN1のゲートＧに接続され、か
つ、第２のレベルシフタ22Ｂの第３のトランジスタＴP2
のゲートＧと第４のトランジスタＴN2のゲートＧとに接
続されて３〔Ｖ〕駆動系の出力回路２１のトランジスタ
ＴP11，トランジスタＴN11 の共通ゲートＧに接続さ
れ、その入力部ｉｎに延在される。

【００７０】さらに、第１のトランジスタＴP1のドレイ
ンＤが第２のトランジスタＴN1のドレインＤに接続され
て５〔Ｖ〕駆動系の出力回路２３のトランジスタＴP14
のゲートＧ（第１の入力部in１）に接続される。

【００７１】また、第２のレベルシフタ22Ｂは第２の信
号電位変換回路12Ｂの一実施例であり、３〔Ｖ〕駆動系
出力回路２１の出力「０」又は「１」を５〔Ｖ〕駆動系
出力「０」又は「１」に変換し、それを５〔Ｖ〕駆動系
の出力回路２３の第２の入力部in２に出力するものであ
る。

【００７２】例えば、第２のレベルシフタ22Ｂはｐ型の
電界効果トランジスタから成る第３のトランジスタＴP2
と、ｎ型の電界効果トランジスタから成る第４のトラン
ジスタＴN2とにより構成される。また、第３のトランジ
スタＴP2のソースＳが第２の電源線ＶCC２に接続され
る。

【００７３】また、第３のトランジスタＴP2のドレイン
Ｄが第４のトランジスタＴN2のドレインＤに接続されて
５〔Ｖ〕駆動系の出力回路２３のトランジスタＴN14 の
ゲートＧ（第２の入力部in２）に接続される。

【００７４】その他の構成は、第１の実施例と同様であ
るため説明を省略する。このようにして本発明の第２の
実施例に係る半導体集積回路装置によれば、図５に示す
ように、３〔Ｖ〕駆動系の出力回路２１と５〔Ｖ〕駆動
系の出力回路２３との間に接続された第１，第２のレベ
ルシフタ22Ａ，22Ｂが具備され、該第１，第２のレベル
シフタ22Ａ，22Ｂが本発明の第１の実施例に係るレベル
シフタ２２から成っている。

【００７５】このため、第１，第２のレベルシフタ22
Ａ，22Ｂを第１の実施例と同様に、スイッチング素子と
して機能させることが可能となる。例えば、図６（ａ）
に示すように、３〔Ｖ〕駆動系の出力回路２１の入力部
ｉｎにＸ＝「Ｌ」レベルが入力されると、第１，第２の
レベルシフタ22Ａ，22Ｂの第１の入力部in１が「Ｌ」レ
ベル，その第２の入力部in２が「Ｈ」レベルにそれぞれ
移行する。

【００７６】このことから、例えば、第１，第２のレベ
ルシフタ22Ａ，22Ｂの第１, 第３のトランジスタＴP1，
ＴP2がそれぞれ「ＯＮ」動作をし、第２，第４のトラン
ジスタＴN1，ＴN2がそれぞれ「ＯFF」動作をする。

【００７７】この際に、３〔Ｖ〕駆動系の出力回路２１
のトランジスタＴP11 の「ＯＮ」動による第１の電源線
ＶCC１＝３〔Ｖ〕の出力「Ｈ」レベルが第２，第４のト
ランジスタＴN1，ＴN2によって阻止され、これに変わっ
て、第１，第３のトランジスタＴP1，ＴP2の「ＯＮ」動
作により、第２の電源線ＶCC２＝電圧５〔Ｖ〕の「Ｈ」
レベルが５〔Ｖ〕駆動系の出力回路２３のトランジスタ
ＴP14 ，ＴN14 の各ゲートＧ（第１，第２の入力部in
１，in２）に供給される。

【００７８】これにより、５〔Ｖ〕駆動系の出力回路２
３の出力部ｏutにＹ＝「Ｌ」レベルが出力される。ま
た、論理が反転して、図６（ｂ）に示すように、３
〔Ｖ〕駆動系の出力回路２１の入力部ｉｎに「Ｈ」レベ
ルが入力されると、第１，第２のレベルシフタ22Ａ，22
Ｂの第１の入力部in１が「Ｈ」レベル，その第２の入力
部in２が「Ｌ」レベルに成ることから、両回路22Ａ，22
Ｂの第１，第３のトランジスタＴP1，ＴP2がそれぞれ
「ＯFF」動作をし、第２，第４のトランジスタＴN1，Ｔ
N2がそれぞれ「ＯＮ」動作をする。

【００７９】この際に、３〔Ｖ〕駆動系の出力回路２１
のトランジスタＴN11 の「ＯＮ」動作に係る接地線ＧND
＝０〔Ｖ〕による「Ｌ」レベルが第２，第４のトランジ
スタＴN1，ＴN2によって伝導されると、第１，第３のト
ランジスタＴP1，ＴP2の「ＯFF」動作により第２の電源
線ＶCC２に係る電圧５〔Ｖ〕の「Ｈ」レベルが阻止さ
れ、該５〔Ｖ〕駆動系の出力回路２３のトランジスタＴ
P14 ，ＴN14 の各ゲートＧ（第１，第２の入力部in１，
in２）に「Ｌ」レベルがそれぞれ供給される。

【００８０】これにより、本発明の第１の実施例と同様
に、従来例のような貫通電流が極力抑制され、ＬＳＩ装
置の低消費電力化を図ること、両回路22Ａ，22Ｂのレシ
オ設計の簡略化を図ることが可能となり、データ処理装
置の高速動作に寄与することが可能となる。

【００８１】また、本発明の第１の実施例と同様に、従
来例に比べて第１，第２のレベルシフタ22Ａ，22Ｂの縮
小化が図られ、そのＬＳＩ装置の高集積化を図ることが
可能となる。

【００８２】このことで、本発明の第１の実施例と同様
に、高信頼度かつ高品質のインターフェース回路用ＬＳ
Ｉ装置の提供をすることが可能となる。なお、本発明の
第１の実施例のレベルシフタ２２に比べて、第２の実施
例のレベルシフタ22Ａ，22Ｂによれば、トランジスタＴ
P1，ＴP2，ＴN1及びＴN2のサイズをＴP1＞ＴP2，ＴN1＞
ＴN2に設計することにより、そのサイズの大小関係から
得られる信号遅延機能を応用し、トランジスタＴP14 ，
ＴN14 のＯＮ−ＯFF時間を異質にし、電源線ＶCC，接地
線ＧND間の貫通電流を抑制すると共に、出力リンキング
ノイズを低減させることができ、バランスの採れた信号
変換動作を行うことが可能となる。

【００８３】

【発明の効果】以上説明したように、本発明の第１の半
導体集積回路装置によれば低電圧駆動系トランジスタ回
路と高電圧駆動系トランジスタ回路との間に接続された
信号電位変換回路が具備され、該信号電位変換回路が高
電圧駆動系の電源線に接続されるものの接地線に直接接
続されない。

【００８４】このため、信号電位変換回路をスイッチン
グ素子として機能させることが可能となる。このこと
で、論理反転時に従来例のような高電圧駆動系の電源線
から接地線に流れていた貫通電流を極力抑制することが
でき、半導体集積回路装置の低消費電力化を図ることが
可能となる。

【００８５】また、ＬＳＩ装置の動作周波数の高速化が
図られた場合であっても、従来例に比べて信号変位変換
回路の周波数応答設計の簡略化を図ることが可能とな
り、データ処理装置の高速動作を実現することが可能と
なる。

【００８６】さらに、信号電位変換回路を高電圧駆動系
の設計仕様と同等に形成しなくても良い。このため、信
号電位変換回路の縮小化が図られ、そのＬＳＩ装置の高
集積化を図ることが可能となる。

【００８７】さらに、本発明の第２の半導体集積回路装
置によれば、低電圧駆動系トランジスタ回路と高電圧駆
動系トランジスタ回路との間に接続された第１，第２の
信号電位変換回路が具備され、該第１，第２の信号電位
変換回路が本発明の第１の半導体集積回路装置の信号電
位変換回路から成っている。

【００８８】このため、第１，第２の信号電位変換回路
を第１の半導体集積回路装置に比べて、バランス良いス
イッチング素子として機能させることが可能となる。こ
のことで、貫通電流の抑制効果、ＬＳＩ装置の低消費電
力化、その周波数応答設計の簡略化及びその高集積化に
加えて該信号電位変換回路の信頼性の向上を図ることが
可能となる。

【００８９】これにより、高信頼度かつ高品質のインタ
ーフェース回路用ＬＳＩ装置の提供に寄与するところが
大きい。

【図面の簡単な説明】

【図１】本発明に係る半導体集積回路装置の原理図（そ
の１）である。

【図２】本発明に係る半導体集積回路装置の原理図（そ
の２）である。

【図３】本発明の第１の実施例に係る半導体集積回路装
置の構成図である。

【図４】本発明の第１の実施例に係るレベルシフタの動
作説明図である。

【図５】本発明の第２の実施例に係る半導体集積回路装
置の構成図である。

【図６】本発明の第２の実施例に係るレベルシフタの動
作説明図である。

【図７】従来例に係る半導体集積回路装置の説明図であ
る。

【符号の説明】

１１…低電圧駆動系トランジスタ回路、 １２…信号電位変換回路、 １３…高電圧駆動系トランジスタ回路、 12Ａ，12Ｂ…第１，第２の信号電位変換回路、 ＶCC１…第１の電源線、 ＶCC２…第２の電源線、 ＧND…接地線、 ｉｎ，in１，in１…入力部，第１，第２の入力部、 ｏut…出力部、 ＴＰ…第１のトランジスタ（ｐ型電界効果トランジス
タ）、 ＴＮ…第２のトランジスタ（ｎ型電界効果トランジス
タ）。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 低電圧駆動系トランジスタ回路（１１）
   と高電圧駆動系トランジスタ回路（１３）との間に接続
   された信号電位変換回路（１２）を具備し、前記低電圧
   駆動系トランジスタ回路（１１）が第１の電源線（ＶCC
   １）に接続され、前記高電圧駆動系トランジスタ回路
   （１３）が第２の電源線（ＶCC２）に接続され、 前記信号電位変換回路（１２）が第２の電源線（ＶCC
   ２）に接続され、前記信号電位変換回路（１２）の第１
   の入力部（in１）が前記低電圧駆動系トランジスタ回路
   （１１）の入力部（ｉｎ）に接続され、前記信号電位変
   換回路（１２）の第２の入力部（in２）が前記低電圧駆
   動系トランジスタ回路（１１）の出力部（ｏut）に接続
   され、前記信号電位変換回路（１２）の出力部（ｏut）
   が前記高電圧駆動系トランジスタ回路（１３）の入力部
   （ｉｎ）に接続されること特徴とする半導体集積回路装
   置。
2. 【請求項２】 請求項１記載の半導体集積回路装置にお
   いて、前記信号電位変換回路（１２）が第１，第２のト
   ランジスタ（ＴＰ，ＴＮ）から成り、前記第１のトラン
   ジスタ（ＴＰ）のソース（Ｓ）が第２の電源線（ＶCC
   ２）に接続され、前記第１のトランジスタ（ＴＰ）のゲ
   ート（Ｇ）が前記第２のトランジスタ（ＴＮ）のゲート
   （Ｇ）に接続されて第１の入力部（in１）に延在され、
   前記第１のトランジスタ（ＴＰ）のドレイン（Ｄ）が前
   記第２のトランジスタ（ＴＮ）のドレイン（Ｄ）に接続
   されて出力部（ｏut）に延在され、 前記第２のトランジスタ（ＴＮ）のソース（Ｓ）が第２
   の入力部（in２）に延在されることを特徴とする半導体
   集積回路装置。
3. 【請求項３】 請求項２記載の半導体集積回路装置にお
   いて、前記第１のトランジスタ（ＴＰ）がｐ型の電界効
   果トランジスタから成り、前記第２のトランジスタ（Ｔ
   Ｎ）がｎ型の電界効果トランジスタから成ることを特徴
   とする半導体集積回路装置。
4. 【請求項４】 低電圧駆動系トランジスタ回路（１１）
   と高電圧駆動系トランジスタ回路（１３）との間に接続
   された第１，第２の信号電位変換回路（12Ａ，12Ｂ）を
   具備し、前記低電圧駆動系トランジスタ回路（１１）が
   第１の電源線（ＶCC１）に接続され、前記高電圧駆動系
   トランジスタ回路（１３）が第２の電源線（ＶCC２）に
   接続され、 前記第１の信号電位変換回路（12Ａ）が第２の電源線
   （ＶCC２）に接続され、前記第１の信号電位変換回路
   （12Ａ）の第１の入力部（in１）が前記第２の信号電位
   変換回路（12Ｂ）の第１の入力部（in１）に接続されて
   前記低電圧駆動系トランジスタ回路（１１）の入力部
   （ｉｎ）に接続され、 前記第１の信号電位変換回路（12Ａ）の第２の入力部
   （in２）が前記第２の信号電位変換回路（12Ｂ）の第２
   の入力部（in２）に接続されて前記低電圧駆動系トラン
   ジスタ回路（１１）の出力部（ｏut）に接続され、 前記第２の信号電位変換回路（12Ａ）の出力部（ｏut）
   が前記高電圧駆動系トランジスタ回路（１３）の第１の
   入力部（in１）に接続され、 前記第２の信号電位変換回路（12Ｂ）が第２の電源線
   （ＶCC２）に接続され、前記第２の信号電位変換回路
   （12Ｂ）の出力部（ｏut）が前記高電圧駆動系トランジ
   スタ回路（１３）の第２の入力部（in２）に接続される
   こと特徴とする半導体集積回路装置。
5. 【請求項５】 請求項４記載の半導体集積回路装置にお
   いて、前記第１，第２の信号電位変換回路（12Ａ，12
   Ｂ）が請求項２記載の信号電位変換回路（１２）から成
   ることを特徴とする半導体集積回路装置。