JPH0492496A - プリント基板の製造方法と電子部品の実装方法 - Google Patents
プリント基板の製造方法と電子部品の実装方法Info
- Publication number
- JPH0492496A JPH0492496A JP20819790A JP20819790A JPH0492496A JP H0492496 A JPH0492496 A JP H0492496A JP 20819790 A JP20819790 A JP 20819790A JP 20819790 A JP20819790 A JP 20819790A JP H0492496 A JPH0492496 A JP H0492496A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating
- forming
- substrate
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000007747 plating Methods 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000003054 catalyst Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 23
- 239000011888 foil Substances 0.000 claims description 14
- 238000007772 electroless plating Methods 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052802 copper Inorganic materials 0.000 abstract description 22
- 239000010949 copper Substances 0.000 abstract description 22
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052763 palladium Inorganic materials 0.000 abstract description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は１表裏両面に実装可能な配線パターンを有する
プリント基板の製造方法とそれを用いた電子部品の実装
方法に係り、特に高密度実装に好適なプリント基板の製
造方法とそれを用いた電子部品の実装方法に関する。 ［従来の技術１ 従来の両面実装用プリント基板においては、−船釣な配
線パターンの接続方法として、第７図にその断面図を示
すように、スルーホール３により基板１の両面に設けら
れた配線パターン１ａを電気的に接続する構造と成って
いる。そして、電子部品の実装においては、リード部品
５のようにリード５ａを有するものについては、それを
スルーホール内に挿入して、例えばはんだリフロー等に
より基板にはんだ付けされる。また、半導体ＬＳＩのよ
うにリードを持たないチップ部品（面付は部品とも云う
）６については、基板表面の配線パターンのはんだ付は
ランド７にチップ部品の接続端子６ａがペーストはんだ
により接続される。そして、チップ部品６が実装される
周辺や下部のスルーホール内には、予め基材２と同材質
の絶縁物の表面に金属めっきを施したチップが埋め込ま
れたり、導電ペーストが埋め込まれる場合もある。 なお、この種のプリント配線基板に関するものとしては
、例えば特公昭６１−３５７２０号公報が挙げられる。
プリント基板の製造方法とそれを用いた電子部品の実装
方法に係り、特に高密度実装に好適なプリント基板の製
造方法とそれを用いた電子部品の実装方法に関する。 ［従来の技術１ 従来の両面実装用プリント基板においては、−船釣な配
線パターンの接続方法として、第７図にその断面図を示
すように、スルーホール３により基板１の両面に設けら
れた配線パターン１ａを電気的に接続する構造と成って
いる。そして、電子部品の実装においては、リード部品
５のようにリード５ａを有するものについては、それを
スルーホール内に挿入して、例えばはんだリフロー等に
より基板にはんだ付けされる。また、半導体ＬＳＩのよ
うにリードを持たないチップ部品（面付は部品とも云う
）６については、基板表面の配線パターンのはんだ付は
ランド７にチップ部品の接続端子６ａがペーストはんだ
により接続される。そして、チップ部品６が実装される
周辺や下部のスルーホール内には、予め基材２と同材質
の絶縁物の表面に金属めっきを施したチップが埋め込ま
れたり、導電ペーストが埋め込まれる場合もある。 なお、この種のプリント配線基板に関するものとしては
、例えば特公昭６１−３５７２０号公報が挙げられる。
上述の通り、プリント基板に部品を搭載するに際しては
、リード部品とチップ部品とを混載して実装することが
多く、また、実装密度が大きくなればなるほどプリント
基板に設けられるスルーホールの数も多くなり、それだ
け配線パターンに占めるスルーホールの面積も増大し、
チップ部品の搭載に支障を来たしていた。つまり、チッ
プ部品は、基板表面の配線パターンのはんだ付はランド
７にその接続端子６ａがペーストはんだにより接続され
るが、その際、接続直下にこのスルーホールが存在する
とこれを導体で埋込み、ここに安定した接続を形成する
必要がある。この埋込み方法として従来の絶縁物の表面
に金属めっきを施したチップを埋め込んだり、導電ペー
ストを埋め込んだりするものは、いずれも実用的でなか
った。 即ち、前者においては、高密度実装になるほどチップの
埋込みが困難となり、後者においては第７図の左の端子
６ａに見られるようにペーストはんだ８がスルーホール
内３に沈むため、はんだ付は不良が発生するという問題
があった。 上記いずれの方法においてもチップ部品６の接続は、導
電ペーストにより接続部のみをスポット的に行うもので
あり、接続部のはんだ付性については考慮されていない
。 したがって、本発明の目的は、これら従来の問題点を解
消することにあり、その第１の目的は。 リード部品とチップ部品とを混載して高密度に実装する
ことができるように、スルーホールを実用的に改良され
た手段で埋め込み、この埋め込まれた跡のスルーホール
部上にも他の配線パターンと同様に、はんだ付はランド
を形成してチップ部品をはんだ付けすることのできるプ
リント基板の製造方法を、そして第２の目的は、このプ
リント基板の製造方法により得られた基板を用いた電子
部品の実装方法を、それぞれ提供することにある。 １課題を解決するための手段】 上記本発明の第１の目的は５ （１）、絶縁基材の両面に導体箔を張りあわせた基板を
準備する工程と、この基板に所定口径の貫通孔（スルー
ホール）を設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と、前記スルーホール中
の予め予定された特定スルーホール内に導電材料を充填
する工程と、残されたスルーホール（導電材料を充填し
ないスルーホール）内を含み基板全面に無電解めっきを
施す工程と、前記スルーホール開口部及び導電材料の充
填されたスルーホール跡にそれぞれランドを、そしてラ
ンドに接続された配線パターンを形成するためのレジス
トパターンを形成する工程と、前記レジストパターンを
マスクとして前記導体箔を選択的にエツチングする工程
と、前記レジストマスクを除去する工程とを有して成る
プリント基板の製造方法により、達成される。 そして、好ましくは、 （２）、絶縁基材の両面に導体箔を張りあわせた基板を
準備する工程と、この基板に所定口径の貫通孔（スルー
ホール）を設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と。 スルーホール内を含み基板全面に無電解めっき処理を施
し、第１のめっき膜を形成する工程と、前記スルーホー
ル中の予め予定された特定スルーホール内に導電材料を
充填する工程と、残されたスルーホール（導電材料を充
填しないスルーホール）内を含み基板全面にめっき処理
を施し、第２のめっき膜を形成する工程と、前記スルー
ホール開口部及び導電材料の充填されたスルーホール跡
にそれぞれランドを、そしてランドに接続された配線パ
ターンを形成するためのレジストパターンを形成する工
程と、前記レジストパターンをマスクとして前記めっき
膜が積層された導体箔を選択的にエツチングして、配線
パターンを形成する工程と、前記レジストマスクを除去
する工程とを有して成るプリント基板の製造方法により
、達成される。 さらに好ましくは、 （３）、上記（１）もしくは（２）記載の絶縁基材の両
面に導体箔を張りあわせる代わりに、絶縁基材の表面に
後の工程で形成されるめっき膜と基材との接着性を良く
するための接着剤塗布処理を施した基板を準備する工程
として成るプリント基板の製造方法により、達成される
。つまり、この製造方法が上記（１）もしくは（２）の
それと異なるところは、絶縁基材の両面に導体箔を張り
あわせた基板を使用する代わりに、絶縁基材のスルーホ
ール内の導体めっき処理を兼ねてその両面に一体的に導
体めっき層を形成する点にある。また。 （４）、上記（２）もしくは（３）記載の第２のめっき
膜を形成する工程のめっき処理としては、電解めっき処
理、無電解めっき処理の何れでもよいが、絶縁基材の両
面に導体箔を張りあわせた基板を使用する場合には、無
電解めっき処理が実用的である。また、導体箔を張りあ
わせていない基板を使用する場合には、配線導体として
必要な厚みを確保するために電解めっき処理とした方が
析出速度（めっき速度）が早く実用的である。 さらにまた、好ましくは、 （５）、上記（１）乃至（４）何れが記載のレジストマ
スクを除去する工程の後に１部品接続に必要なランド上
及びスルーホール内を除き基板全面にソルダーレジスト
を形成する工程を付加して成るプリント基板の製造方法
により、達成される。 上記導電材料としては、スルーホール内への充填のし易
さから、例えば銀ペーストや銅ペースト等の導電性ペー
ストが実用的である。また、充填方法としては、印刷に
よることが容易で望ましい。 上記導体箔としては、通常良く使用されている銅箔が、
また、めっき処理としては、無電解銅めっき処理、もし
くは電解銅めっき処理が実用的で好ましい。 さらにまた、ソルダーレジストとしては、市販の例えば
エポキシ樹脂系５もしくはポリイミド系等の耐熱性樹脂
が使用される。 上記本発明の第２の目的は。 （６）、上記（１）乃至（５）記載のプリント基板の製
造方法に引き続き、上記スルーホールにはリード部品の
リードを、導電材料の充填されたスルーホール跡のラン
ド上には面付は部品を搭載、配置し、それぞれはんだ接
続する工程を含むリード部品と面付は部品とが混載され
た電子部品の実装方法により、達成される。そして好ま
しくは、（７）、上記部品のはんだ接続工程を、面付は
部品の接続と、リード部品の接続とをそれぞれ異なる融
点のはんだで２段階に分割してはんだ接続する工程とす
ることが望ましい。即ち、面付は部品の接続用はんだを
、リード部品のそれより高融点のものとしてリード部品
よりも先に接続するか、或いは、この逆となるが、実用
的には前者が好ましい。
、リード部品とチップ部品とを混載して実装することが
多く、また、実装密度が大きくなればなるほどプリント
基板に設けられるスルーホールの数も多くなり、それだ
け配線パターンに占めるスルーホールの面積も増大し、
チップ部品の搭載に支障を来たしていた。つまり、チッ
プ部品は、基板表面の配線パターンのはんだ付はランド
７にその接続端子６ａがペーストはんだにより接続され
るが、その際、接続直下にこのスルーホールが存在する
とこれを導体で埋込み、ここに安定した接続を形成する
必要がある。この埋込み方法として従来の絶縁物の表面
に金属めっきを施したチップを埋め込んだり、導電ペー
ストを埋め込んだりするものは、いずれも実用的でなか
った。 即ち、前者においては、高密度実装になるほどチップの
埋込みが困難となり、後者においては第７図の左の端子
６ａに見られるようにペーストはんだ８がスルーホール
内３に沈むため、はんだ付は不良が発生するという問題
があった。 上記いずれの方法においてもチップ部品６の接続は、導
電ペーストにより接続部のみをスポット的に行うもので
あり、接続部のはんだ付性については考慮されていない
。 したがって、本発明の目的は、これら従来の問題点を解
消することにあり、その第１の目的は。 リード部品とチップ部品とを混載して高密度に実装する
ことができるように、スルーホールを実用的に改良され
た手段で埋め込み、この埋め込まれた跡のスルーホール
部上にも他の配線パターンと同様に、はんだ付はランド
を形成してチップ部品をはんだ付けすることのできるプ
リント基板の製造方法を、そして第２の目的は、このプ
リント基板の製造方法により得られた基板を用いた電子
部品の実装方法を、それぞれ提供することにある。 １課題を解決するための手段】 上記本発明の第１の目的は５ （１）、絶縁基材の両面に導体箔を張りあわせた基板を
準備する工程と、この基板に所定口径の貫通孔（スルー
ホール）を設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と、前記スルーホール中
の予め予定された特定スルーホール内に導電材料を充填
する工程と、残されたスルーホール（導電材料を充填し
ないスルーホール）内を含み基板全面に無電解めっきを
施す工程と、前記スルーホール開口部及び導電材料の充
填されたスルーホール跡にそれぞれランドを、そしてラ
ンドに接続された配線パターンを形成するためのレジス
トパターンを形成する工程と、前記レジストパターンを
マスクとして前記導体箔を選択的にエツチングする工程
と、前記レジストマスクを除去する工程とを有して成る
プリント基板の製造方法により、達成される。 そして、好ましくは、 （２）、絶縁基材の両面に導体箔を張りあわせた基板を
準備する工程と、この基板に所定口径の貫通孔（スルー
ホール）を設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と。 スルーホール内を含み基板全面に無電解めっき処理を施
し、第１のめっき膜を形成する工程と、前記スルーホー
ル中の予め予定された特定スルーホール内に導電材料を
充填する工程と、残されたスルーホール（導電材料を充
填しないスルーホール）内を含み基板全面にめっき処理
を施し、第２のめっき膜を形成する工程と、前記スルー
ホール開口部及び導電材料の充填されたスルーホール跡
にそれぞれランドを、そしてランドに接続された配線パ
ターンを形成するためのレジストパターンを形成する工
程と、前記レジストパターンをマスクとして前記めっき
膜が積層された導体箔を選択的にエツチングして、配線
パターンを形成する工程と、前記レジストマスクを除去
する工程とを有して成るプリント基板の製造方法により
、達成される。 さらに好ましくは、 （３）、上記（１）もしくは（２）記載の絶縁基材の両
面に導体箔を張りあわせる代わりに、絶縁基材の表面に
後の工程で形成されるめっき膜と基材との接着性を良く
するための接着剤塗布処理を施した基板を準備する工程
として成るプリント基板の製造方法により、達成される
。つまり、この製造方法が上記（１）もしくは（２）の
それと異なるところは、絶縁基材の両面に導体箔を張り
あわせた基板を使用する代わりに、絶縁基材のスルーホ
ール内の導体めっき処理を兼ねてその両面に一体的に導
体めっき層を形成する点にある。また。 （４）、上記（２）もしくは（３）記載の第２のめっき
膜を形成する工程のめっき処理としては、電解めっき処
理、無電解めっき処理の何れでもよいが、絶縁基材の両
面に導体箔を張りあわせた基板を使用する場合には、無
電解めっき処理が実用的である。また、導体箔を張りあ
わせていない基板を使用する場合には、配線導体として
必要な厚みを確保するために電解めっき処理とした方が
析出速度（めっき速度）が早く実用的である。 さらにまた、好ましくは、 （５）、上記（１）乃至（４）何れが記載のレジストマ
スクを除去する工程の後に１部品接続に必要なランド上
及びスルーホール内を除き基板全面にソルダーレジスト
を形成する工程を付加して成るプリント基板の製造方法
により、達成される。 上記導電材料としては、スルーホール内への充填のし易
さから、例えば銀ペーストや銅ペースト等の導電性ペー
ストが実用的である。また、充填方法としては、印刷に
よることが容易で望ましい。 上記導体箔としては、通常良く使用されている銅箔が、
また、めっき処理としては、無電解銅めっき処理、もし
くは電解銅めっき処理が実用的で好ましい。 さらにまた、ソルダーレジストとしては、市販の例えば
エポキシ樹脂系５もしくはポリイミド系等の耐熱性樹脂
が使用される。 上記本発明の第２の目的は。 （６）、上記（１）乃至（５）記載のプリント基板の製
造方法に引き続き、上記スルーホールにはリード部品の
リードを、導電材料の充填されたスルーホール跡のラン
ド上には面付は部品を搭載、配置し、それぞれはんだ接
続する工程を含むリード部品と面付は部品とが混載され
た電子部品の実装方法により、達成される。そして好ま
しくは、（７）、上記部品のはんだ接続工程を、面付は
部品の接続と、リード部品の接続とをそれぞれ異なる融
点のはんだで２段階に分割してはんだ接続する工程とす
ることが望ましい。即ち、面付は部品の接続用はんだを
、リード部品のそれより高融点のものとしてリード部品
よりも先に接続するか、或いは、この逆となるが、実用
的には前者が好ましい。
【作用１
本発明による特定の、スルーホール内への導電性材料の
埋め込みは、スルーホールを基板に設けた後、めっき処
理前に直ちに埋め込むか、もしくは基板表面全域（貫通
しているスルーホールの内壁を含む）にわたり無電解め
っきにより、例えば銅めっき膜を形成した後に埋め込む
かの２通りの方法がある。勿論この導電性材料を埋め込
んだ後には、貫通しているスルーホールの内壁を含む基
板全面に必ず無電解めっき処理によりめっき膜を形成す
るのであるが、その後の配線パターンの形成工程におい
て、この導電性材料の埋め込まれたスルーホールの跡に
は、めっき膜のランド（面付はチップの接続電極となる
）が形成される。したがってこのランドは、スルーホー
ルが設けられていない領域に形成されるランドと同一の
配線パターン形成プロセスで、しかも同じ銅めっき膜で
形成されるので部品の接続性がよい。つまり、面付は部
品の接続は、めっき膜ランドで行われる。そして、スル
ーホール内に埋め込まれた導電性材料は、このめっき膜
ランドで封じられた構造を有するため、はんだ接続時に
流出したり、スルーホール内に沈んで接続不良を起す恐
れがない。 さらにまた、このランド形成のためのめっき膜の形成及
びその後の選択的エツチングによるランドパターンの形
成は、スルーホール内壁を含む基板両面をめっきし、こ
のめっき膜に必要な配線パターンを形成する一連の工程
の中で行われるため、特別の工程を設ける必要もない。 【実施例】 以下、図面に示した工程図により、本発明の一実施例を
説明する。 実施例１゜ 第１図は、従来のプリント基板の製法と同様の方法で、
スルーホール３に第１層目の銅めっき膜１０ａ形成した
後、導電性材料９を所定のスルーホール３内に埋込み、
その後第２層目のめっき銅膜１０ｂを形成し、その後選
択的エツチング処理により基板１の両面にランド７を含
む配線パターン１ａを形成した構成を示した基板要部の
断面図である。以下、第２図の工程図により、さらに具
体的に説明する。 第２図は、周知のサブトラクティブ工法によるプリント
基板の製法に従って製造する様子を示したもので、 同図（ａ）は、絶縁基材２に両面銅張りされた基板を準
備する工程。 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホール
形成工程、 同図（ｃ）は、スルーホール内を含む基板全面にパラジ
ウム等のめっき触媒を付与した後に、無電解銅めっきを
施すことにより第１層目の銅めっき膜１０ａ形成する工
程、 同図（ｄ）は、特定のスルーホール３内に導電材料（銀
ペーストや銅ペースト等）９を印刷により埋め込む工程
、 同図（ｅ）は、２度目の無電解銅めっきを施すことによ
り第２層目の銅めっき膜１０ｂ形成する工程、 同図（ｆ）は、ランド７を含む配線パターン１ａを形成
するためのレジストパターン１２を形成する工程、 同図（ｇ）は、レジストパターン１２をマスクとして銅
層を選択的にエツチングし、ランド７を含む配線パター
ン１ａを形成する工程を、それぞれ示したものである。 以上、ここまでの工程で基本的なプリント基板の製造工
程は終了するが、好ましくは次ぎの工程に継続される。 同図（ｈ）は、レジストパターン１２を除去した後、接
続に必要なランド７（スルーホール３を含む）を除き、
周知のソルダーレジスト１３で基板表面を被覆する工程
を示す、これで、本実施例によるプリント基板の製造工
程は終了した。 次ぎに、この製造工程に引き続き、得られた基板１に電
子部品を搭載し、はんだ接続する実装工程について説明
する。 同図（ｉ）は１面実装部品６としてＬＳＩチップを搭載
し、その接続端子６ａをスルーホールが導電材料により
埋め込まれてその上に形成されたランド７にはんだリフ
ローにより接続する工程、同図（ｊ）は、さらにリード
部品５を搭載し、リード５ａをスルーホール内に挿入し
て同じくはんだ接続する工程を、それぞれ示したもので
ある。 なお、使用したはんだは、リード部品５のものよりも面
実装部品６のものを高融点とし、リード部品５の接続時
に面実装部品６の接続が損なわれないようにした。この
ようにして面実装部品６とリード部品５とが混載され高
密度実装に好適なプリント基板を製造することができた
。 実施例２゜ 第３図は、第２図のサブトラクティブ工法の代わりに周
知のアディティブ工法によるプリント基板の製法に従っ
て製造する例を示したものである。 同図（ａ）は、絶縁基材２上に後のめっき工程で形成さ
れるめっき膜が強固に接着するように下地処理として施
された接着剤塗布基板を準備する工程。 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホール
形成工程（第２図と同じ）。 同図（ｃ）は、スルーホール内を含む基板全面にパラジ
ウム等のめっき触媒を付与した後に、無電解銅めっきを
施すことにより第１層目の銅めっき膜１０ａを形成する
工程（第２図と同じ）、同図（ｄ）は、特定のスルーホ
ール３内に導電材料（銀ペーストや銅ペースト等）９を
印刷により埋め込む工程（第２図と同じ）、 同図（ｅ）は、２度目のめっき工程であるが、この場合
には電解めっきにより配線導体として必要とされる十分
な厚さの銅めっき膜１０ｂを形成する工程、以下、同図
（ｆ）〜同図（ｊ）までの工程は、第２図と同一なので
省略する。このようにして、前記実施例１の場合と同様
に高密度実装に好適なプリント基板を製造することがで
きた。 実施例３゜ 第４図は、実施例２の第３図と類似の製法であるが、第
３図（ｃ）の、スルーホール内を含む基板全面にパラジ
ウム等のめっき触媒を付与した後に、無電解銅めっきを
施すことにより第１層目の銅めっき膜１０ａを形成する
工程（第２図と同じ）と、同図（ｄ）の、特定のスルー
ホール３内に導電材料（銀ペーストや銅ペースト等）９
を印刷により埋め込む工程（第２図と同じ）との順序を
入れ替え逆の順序として製造した場合の要部断面図を示
したものである。この場合は、図面を省略したが導電材
料９を埋め込んだ後にスルーホール内を含む基板全面に
めっき膜１０ａが形成される。そして、このめっき膜１
０ａにランド７を含む配線パターン１ａを形成したもの
である。 第５図は、この第４図の構成を有する基板に、前記実施
例１の第２図（ｉ）及び第２図（ｊ）と同様の工程で面
実装部品６とリード部品５とを混載、実装したものであ
る。前記いずれの実施例とも同様に高密度実装に好適な
プリント基板を製造することができた。 【発明の効果） 以上詳述したように本発明によれば、面実装部品とリー
ド部品とを高密度に混載、実装することができるように
なった。すなわち、プリント基板の製造方法においては
、高密度実装のためにスルーホールを沢山設けても、面
実装に必要な接続領域のスルーホールについては、容易
に導体で埋込み電極接続ランドとすることができるよう
になった。また、実装においては、特に面実装部品の搭
載において、スルーホールが埋め込まれて形成されたラ
ンドが、めっき膜で構成されているため部品のはんだ接
続性が良く、信頼性の高い実装を実現することができる
ようになった。
埋め込みは、スルーホールを基板に設けた後、めっき処
理前に直ちに埋め込むか、もしくは基板表面全域（貫通
しているスルーホールの内壁を含む）にわたり無電解め
っきにより、例えば銅めっき膜を形成した後に埋め込む
かの２通りの方法がある。勿論この導電性材料を埋め込
んだ後には、貫通しているスルーホールの内壁を含む基
板全面に必ず無電解めっき処理によりめっき膜を形成す
るのであるが、その後の配線パターンの形成工程におい
て、この導電性材料の埋め込まれたスルーホールの跡に
は、めっき膜のランド（面付はチップの接続電極となる
）が形成される。したがってこのランドは、スルーホー
ルが設けられていない領域に形成されるランドと同一の
配線パターン形成プロセスで、しかも同じ銅めっき膜で
形成されるので部品の接続性がよい。つまり、面付は部
品の接続は、めっき膜ランドで行われる。そして、スル
ーホール内に埋め込まれた導電性材料は、このめっき膜
ランドで封じられた構造を有するため、はんだ接続時に
流出したり、スルーホール内に沈んで接続不良を起す恐
れがない。 さらにまた、このランド形成のためのめっき膜の形成及
びその後の選択的エツチングによるランドパターンの形
成は、スルーホール内壁を含む基板両面をめっきし、こ
のめっき膜に必要な配線パターンを形成する一連の工程
の中で行われるため、特別の工程を設ける必要もない。 【実施例】 以下、図面に示した工程図により、本発明の一実施例を
説明する。 実施例１゜ 第１図は、従来のプリント基板の製法と同様の方法で、
スルーホール３に第１層目の銅めっき膜１０ａ形成した
後、導電性材料９を所定のスルーホール３内に埋込み、
その後第２層目のめっき銅膜１０ｂを形成し、その後選
択的エツチング処理により基板１の両面にランド７を含
む配線パターン１ａを形成した構成を示した基板要部の
断面図である。以下、第２図の工程図により、さらに具
体的に説明する。 第２図は、周知のサブトラクティブ工法によるプリント
基板の製法に従って製造する様子を示したもので、 同図（ａ）は、絶縁基材２に両面銅張りされた基板を準
備する工程。 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホール
形成工程、 同図（ｃ）は、スルーホール内を含む基板全面にパラジ
ウム等のめっき触媒を付与した後に、無電解銅めっきを
施すことにより第１層目の銅めっき膜１０ａ形成する工
程、 同図（ｄ）は、特定のスルーホール３内に導電材料（銀
ペーストや銅ペースト等）９を印刷により埋め込む工程
、 同図（ｅ）は、２度目の無電解銅めっきを施すことによ
り第２層目の銅めっき膜１０ｂ形成する工程、 同図（ｆ）は、ランド７を含む配線パターン１ａを形成
するためのレジストパターン１２を形成する工程、 同図（ｇ）は、レジストパターン１２をマスクとして銅
層を選択的にエツチングし、ランド７を含む配線パター
ン１ａを形成する工程を、それぞれ示したものである。 以上、ここまでの工程で基本的なプリント基板の製造工
程は終了するが、好ましくは次ぎの工程に継続される。 同図（ｈ）は、レジストパターン１２を除去した後、接
続に必要なランド７（スルーホール３を含む）を除き、
周知のソルダーレジスト１３で基板表面を被覆する工程
を示す、これで、本実施例によるプリント基板の製造工
程は終了した。 次ぎに、この製造工程に引き続き、得られた基板１に電
子部品を搭載し、はんだ接続する実装工程について説明
する。 同図（ｉ）は１面実装部品６としてＬＳＩチップを搭載
し、その接続端子６ａをスルーホールが導電材料により
埋め込まれてその上に形成されたランド７にはんだリフ
ローにより接続する工程、同図（ｊ）は、さらにリード
部品５を搭載し、リード５ａをスルーホール内に挿入し
て同じくはんだ接続する工程を、それぞれ示したもので
ある。 なお、使用したはんだは、リード部品５のものよりも面
実装部品６のものを高融点とし、リード部品５の接続時
に面実装部品６の接続が損なわれないようにした。この
ようにして面実装部品６とリード部品５とが混載され高
密度実装に好適なプリント基板を製造することができた
。 実施例２゜ 第３図は、第２図のサブトラクティブ工法の代わりに周
知のアディティブ工法によるプリント基板の製法に従っ
て製造する例を示したものである。 同図（ａ）は、絶縁基材２上に後のめっき工程で形成さ
れるめっき膜が強固に接着するように下地処理として施
された接着剤塗布基板を準備する工程。 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホール
形成工程（第２図と同じ）。 同図（ｃ）は、スルーホール内を含む基板全面にパラジ
ウム等のめっき触媒を付与した後に、無電解銅めっきを
施すことにより第１層目の銅めっき膜１０ａを形成する
工程（第２図と同じ）、同図（ｄ）は、特定のスルーホ
ール３内に導電材料（銀ペーストや銅ペースト等）９を
印刷により埋め込む工程（第２図と同じ）、 同図（ｅ）は、２度目のめっき工程であるが、この場合
には電解めっきにより配線導体として必要とされる十分
な厚さの銅めっき膜１０ｂを形成する工程、以下、同図
（ｆ）〜同図（ｊ）までの工程は、第２図と同一なので
省略する。このようにして、前記実施例１の場合と同様
に高密度実装に好適なプリント基板を製造することがで
きた。 実施例３゜ 第４図は、実施例２の第３図と類似の製法であるが、第
３図（ｃ）の、スルーホール内を含む基板全面にパラジ
ウム等のめっき触媒を付与した後に、無電解銅めっきを
施すことにより第１層目の銅めっき膜１０ａを形成する
工程（第２図と同じ）と、同図（ｄ）の、特定のスルー
ホール３内に導電材料（銀ペーストや銅ペースト等）９
を印刷により埋め込む工程（第２図と同じ）との順序を
入れ替え逆の順序として製造した場合の要部断面図を示
したものである。この場合は、図面を省略したが導電材
料９を埋め込んだ後にスルーホール内を含む基板全面に
めっき膜１０ａが形成される。そして、このめっき膜１
０ａにランド７を含む配線パターン１ａを形成したもの
である。 第５図は、この第４図の構成を有する基板に、前記実施
例１の第２図（ｉ）及び第２図（ｊ）と同様の工程で面
実装部品６とリード部品５とを混載、実装したものであ
る。前記いずれの実施例とも同様に高密度実装に好適な
プリント基板を製造することができた。 【発明の効果） 以上詳述したように本発明によれば、面実装部品とリー
ド部品とを高密度に混載、実装することができるように
なった。すなわち、プリント基板の製造方法においては
、高密度実装のためにスルーホールを沢山設けても、面
実装に必要な接続領域のスルーホールについては、容易
に導体で埋込み電極接続ランドとすることができるよう
になった。また、実装においては、特に面実装部品の搭
載において、スルーホールが埋め込まれて形成されたラ
ンドが、めっき膜で構成されているため部品のはんだ接
続性が良く、信頼性の高い実装を実現することができる
ようになった。
第１図は本発明の一実施例となるプリント基板の断面図
、第２図は同じく一工程図を示す断面斜視図、第３図は
同じく他の工程図を示した断面斜視図、第４図は同じく
他の実施例を示すプリント基板の断面図、第５図は同じ
く他の実施例を示す実装断面図、そして第６図は従来の
プリント基板の部品実装断面図である。 く符号の説明〉 １・・・基板、 １ａ・・・配線パターン、 ２・・・絶縁基材、 ３・・・スルーホール、 ４・・・はんだ、 ５・・・リード部品、 ６・・・面付は部品（チップ部品）、 ７・・・はんだ付はランド、 ８・・・ペーストはんだ、 ９・・・導電性材料、 １ｏ・・・めっき銅、 １１・・・接続穴、 １２・・・レジストパターン、 １３・・・ソルダーレジスト。
、第２図は同じく一工程図を示す断面斜視図、第３図は
同じく他の工程図を示した断面斜視図、第４図は同じく
他の実施例を示すプリント基板の断面図、第５図は同じ
く他の実施例を示す実装断面図、そして第６図は従来の
プリント基板の部品実装断面図である。 く符号の説明〉 １・・・基板、 １ａ・・・配線パターン、 ２・・・絶縁基材、 ３・・・スルーホール、 ４・・・はんだ、 ５・・・リード部品、 ６・・・面付は部品（チップ部品）、 ７・・・はんだ付はランド、 ８・・・ペーストはんだ、 ９・・・導電性材料、 １ｏ・・・めっき銅、 １１・・・接続穴、 １２・・・レジストパターン、 １３・・・ソルダーレジスト。
Claims (7)
- １．絶縁基材の両面に導体箔を張りあわせた基板を準備
する工程と、この基板に所定口径の貫通孔からなるスル
ーホールを設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と、前記スルーホール中
の予め予定された特定スルーホール内に導電材料を充填
する工程と、残されたスルーホール内を含み基板全面に
無電解めっきを施す工程と、前記スルーホール開口部及
び導電材料の充填されたスルーホール跡にそれぞれラン
ドを、そしてランドに接続された配線パターンを形成す
るためのレジストパターンを形成する工程と、前記レジ
ストパターンをマスクとして前記導体箔を選択的にエッ
チングする工程と、前記レジストマスクを除去する工程
とを有して成るプリント基板の製造方法。 - ２．絶縁基材の両面に導体箔を張りあわせた基板を準備
する工程と、この基板に所定口径の貫通孔からなるスル
ーホールを設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と、スルーホール内を含
み基板全面に無電解めっき処理を施し、第１のめっき膜
を形成する工程と、前記スルーホール中の予め予定され
た特定スルーホール内に導電材料を充填する工程と、残
されたスルーホール内を含み基板全面にめっき処理を施
し、第２のめっき膜を形成する工程と、前記スルーホー
ル開口部及び導電材料の充填されたスルーホール跡にそ
れぞれランドを、そしてランドに接続された配線パター
ンを形成するためのレジストパターンを形成する工程と
、前記レジストパターンをマスクとして前記めっき膜が
積層された導体箔を選択的にエッチングして、配線パタ
ーンを形成する工程と、前記レジストマスクを除去する
工程とを有して成るプリント基板の製造方法。 - ３．上記絶縁基材の両面に導体箔を張りあわせる代わり
に絶縁基材の表面に後の工程で形成されるめっき膜と基
材との接着性を良くするための接着剤塗布処理を施した
基板を準備する工程として成る請求項１もしくは２記載
のプリント基板の製造方法。 - ４．上記第２のめっき膜を形成する工程のめっき処理を
、電解めっき、もしくは無電解めっき処理として成る請
求項２もしくは３記載のプリント基板の製造方法。 - ５．上記レジストマスクを除去する工程の後に、ランド
上及びスルーホール内を除き基板全面にソルダーレジス
トを形成する工程を付加して成る請求項１乃至４何れか
記載のプリント基板の製造方法。 - ６．請求項１乃至５記載のプリント基板の製造方法に引
き続き、上記スルーホールにはリード部品のリードを、
導電材料の充填されたスルーホール跡のランド上には面
付け部品を搭載、配置し、それぞれはんだ接続する工程
を含むリード部品と面付け部品とが混載された電子部品
の実装方法。 - ７．上記部品のはんだ接続工程を、面付け部品の接続と
、リード部品の接続とをそれぞれ異なる融点のはんだで
２段階に分割してはんだ接続する工程として成る請求項
６記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208197A JP2653905B2 (ja) | 1990-08-08 | 1990-08-08 | プリント基板の製造方法と電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208197A JP2653905B2 (ja) | 1990-08-08 | 1990-08-08 | プリント基板の製造方法と電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0492496A true JPH0492496A (ja) | 1992-03-25 |
| JP2653905B2 JP2653905B2 (ja) | 1997-09-17 |
Family
ID=16552270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2208197A Expired - Fee Related JP2653905B2 (ja) | 1990-08-08 | 1990-08-08 | プリント基板の製造方法と電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653905B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243728A (ja) * | 1991-12-27 | 1993-09-21 | Tokuyama Soda Co Ltd | 回路基板の製造方法 |
| JPH07249842A (ja) * | 1994-03-08 | 1995-09-26 | Yagi Antenna Co Ltd | 低雑音高周波増幅装置 |
| EP1197131A1 (en) * | 1999-03-29 | 2002-04-17 | Viasystems, Inc. | A via connector and method of making same |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| KR100412155B1 (ko) * | 2000-05-15 | 2003-12-24 | 히다찌 에이아이시 가부시키가이샤 | 전자 부품 장치 및 그의 제조방법 |
| JP2007287868A (ja) * | 2006-04-14 | 2007-11-01 | Fujitsu Ltd | プリント配線板およびプリント配線板の製造方法 |
| CN107889358A (zh) * | 2017-11-07 | 2018-04-06 | 竞华电子(深圳)有限公司 | 一种多层pcb制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426876U (ja) * | 1987-08-07 | 1989-02-15 | ||
| JPH01160082A (ja) * | 1987-12-16 | 1989-06-22 | S M C:Kk | スルーホール配線基板の製造方法 |
| JPH01266794A (ja) * | 1988-04-18 | 1989-10-24 | Elna Co Ltd | スルーホールメッキ印刷配線板の製造方法 |
| JPH02196494A (ja) * | 1989-01-25 | 1990-08-03 | Elna Co Ltd | 表面実装用プリント配線板の製造方法 |
-
1990
- 1990-08-08 JP JP2208197A patent/JP2653905B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426876U (ja) * | 1987-08-07 | 1989-02-15 | ||
| JPH01160082A (ja) * | 1987-12-16 | 1989-06-22 | S M C:Kk | スルーホール配線基板の製造方法 |
| JPH01266794A (ja) * | 1988-04-18 | 1989-10-24 | Elna Co Ltd | スルーホールメッキ印刷配線板の製造方法 |
| JPH02196494A (ja) * | 1989-01-25 | 1990-08-03 | Elna Co Ltd | 表面実装用プリント配線板の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243728A (ja) * | 1991-12-27 | 1993-09-21 | Tokuyama Soda Co Ltd | 回路基板の製造方法 |
| JPH07249842A (ja) * | 1994-03-08 | 1995-09-26 | Yagi Antenna Co Ltd | 低雑音高周波増幅装置 |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| US6376052B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its production process, resin composition for filling through-hole |
| EP2015624A2 (en) | 1997-10-14 | 2009-01-14 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| USRE40947E1 (en) | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| EP1197131A1 (en) * | 1999-03-29 | 2002-04-17 | Viasystems, Inc. | A via connector and method of making same |
| EP1197131A4 (en) * | 1999-03-29 | 2006-07-19 | Viasystems Inc | CONTACTING AND MANUFACTURING METHOD |
| KR100412155B1 (ko) * | 2000-05-15 | 2003-12-24 | 히다찌 에이아이시 가부시키가이샤 | 전자 부품 장치 및 그의 제조방법 |
| JP2007287868A (ja) * | 2006-04-14 | 2007-11-01 | Fujitsu Ltd | プリント配線板およびプリント配線板の製造方法 |
| CN107889358A (zh) * | 2017-11-07 | 2018-04-06 | 竞华电子(深圳)有限公司 | 一种多层pcb制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2653905B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404637A (en) | Method of manufacturing multilayer printed wiring board | |
| JPH0492496A (ja) | プリント基板の製造方法と電子部品の実装方法 | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH0494591A (ja) | スルーホールを有するプリント配線板の製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP2005079129A (ja) | プラスチックパッケージ及びその製造方法 | |
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| JPH0444293A (ja) | プリント配線基板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPS58132988A (ja) | 印刷配線板の製造方法 | |
| JP3202836B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2001332831A (ja) | プリント配線板の実装構造 | |
| JPH0438159B2 (ja) | ||
| JPH0590764A (ja) | 電子部品搭載用基板の製造方法 | |
| JP2513152B2 (ja) | 印刷配線板の製造方法 | |
| JPH0143877Y2 (ja) | ||
| JPH09283888A (ja) | プリント配線板の製造方法 | |
| JPS61271898A (ja) | スル−ホ−ルの半田付け方法 | |
| JP2002171041A (ja) | プリント配線板および電子部品およびその製造方法 | |
| JPH1027969A (ja) | 非貫通スルーホール穴を有する多層配線板 | |
| JPS63233598A (ja) | 印刷配線板及びその製造方法 | |
| JPH0697663A (ja) | 多層プリント配線板 | |
| JPH03185895A (ja) | 複合多層回路基板の製造方法 | |
| JPH05315761A (ja) | 多層プリント配線板における接続用ランドの接続方法 | |
| JP2000307212A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |