[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0440273Y2 - - Google Patents

Info

Publication number
JPH0440273Y2
JPH0440273Y2 JP1984100907U JP10090784U JPH0440273Y2 JP H0440273 Y2 JPH0440273 Y2 JP H0440273Y2 JP 1984100907 U JP1984100907 U JP 1984100907U JP 10090784 U JP10090784 U JP 10090784U JP H0440273 Y2 JPH0440273 Y2 JP H0440273Y2
Authority
JP
Japan
Prior art keywords
region
collector
island
base
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984100907U
Other languages
Japanese (ja)
Other versions
JPS6115761U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10090784U priority Critical patent/JPS6115761U/en
Publication of JPS6115761U publication Critical patent/JPS6115761U/en
Application granted granted Critical
Publication of JPH0440273Y2 publication Critical patent/JPH0440273Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は半導体集積回路装置、特にコレクタベ
ースシヨート型ツエナーダイオードの改良に関す
る。
[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to improvements in semiconductor integrated circuit devices, particularly collector-base short Zener diodes.

(ロ) 従来の技術 従来モノリシツク集積回路に組み込まれる
NPNトランジスタを用いたコレクタベースシヨ
ート型ツエナーダイオードは第4図および第5図
に示す如く、P型半導体基板1と、コレクタ領域
となるN型エピタキシヤル層2と、エピタキシヤ
ル層2を複数の島領域3に分離するP型分離領域
4と、島領域3底面に設けられたN+型埋め込み
層5と、島領域3表面に2重拡散されたP型ベー
ス領域6およびN+型エミツタ領域7と、ベース
領域6に接近して島領域3表面に形成されたN+
型コンタクト領域8と、エミツタ領域7とオーミ
ツク接触するカソード電極9と、ベース領域6お
よびコンタクト領域8にオーミツク接触するアノ
ード電極10から構成されている。なお隣接する
島領域3には他のNPNトランジスタが形成され
ている。
(b) Conventional technology Traditionally incorporated into monolithic integrated circuits
As shown in FIGS. 4 and 5, a collector-base short Zener diode using an NPN transistor has a P-type semiconductor substrate 1, an N-type epitaxial layer 2 serving as a collector region, and a plurality of epitaxial layers 2. A P type isolation region 4 separated into the island region 3, an N + type buried layer 5 provided on the bottom surface of the island region 3, a P type base region 6 and an N + type emitter region doubly diffused on the surface of the island region 3. 7 and N + formed on the surface of the island region 3 close to the base region 6
It consists of a mold contact region 8, a cathode electrode 9 in ohmic contact with the emitter region 7, and an anode electrode 10 in ohmic contact with the base region 6 and the contact region 8. Note that another NPN transistor is formed in the adjacent island region 3.

従来上述したNPNトランジスタでは寄生効果
が発生しその防止策が採られていた。これは
NPNトランジスタが飽和領域に入ると、コレク
タ領域3がベース領域6より電位が低くなり、そ
の差が0.6V近辺になるとベース領域6、コレク
タ領域3および基板1で形成される寄生PNPト
ランジスタがオンするものであつた。しかしなが
らコレクタベースシヨート型ツエナーダイオード
ではベース領域6とコレクタ領域3とがシヨート
されていて同電位であるので、電位差が発生せず
寄生効果は生じないものと考えられていた。
Conventionally, parasitic effects occur in the above-mentioned NPN transistors, and measures have been taken to prevent them. this is
When the NPN transistor enters the saturation region, the potential of the collector region 3 becomes lower than that of the base region 6, and when the difference becomes around 0.6V, the parasitic PNP transistor formed by the base region 6, collector region 3, and substrate 1 turns on. It was hot. However, in the collector-base shorted Zener diode, the base region 6 and collector region 3 are shorted and have the same potential, so it was thought that no potential difference would occur and no parasitic effects would occur.

ところが斯るダイオードもトランジスタとして
の動作を行うためコレクタ領域3内の抵抗でコレ
クタ電流により電圧降下が発生することが明らか
となり、ベース領域6とコレクタ領域3は同電位
でないことが分つた。その結果コレクタベースシ
ヨート型ツエナーダイオードにおいても寄生
PNPトランジスタが生じる。この寄生PNPトラ
ンジスタのもれ電流によりそのまわりの基板1の
電位が0Vより持ち上がり種々の悪影響を及ぼす。
However, it has become clear that since such a diode also operates as a transistor, a voltage drop occurs due to the collector current due to the resistance in the collector region 3, and it has been found that the base region 6 and the collector region 3 are not at the same potential. As a result, parasitics also occur in collector-base short type Zener diodes.
A PNP transistor results. Due to the leakage current of this parasitic PNP transistor, the potential of the substrate 1 around it rises above 0V, causing various adverse effects.

そこで、コレクタベースシヨート型ツエナーダ
イオードにおいても寄生効果の防止策が提案され
ている。例えば、実開昭58−106954号公報に詳し
い。
Therefore, measures to prevent parasitic effects have been proposed also in collector-base short type Zener diodes. For example, see Utility Model Application Publication No. 58-106954 for details.

しかしながら、従来のコレクタベースシヨート
型ツエナーダイオードは寄生効果については、
種々検討されているが、エピタキシヤル層表面の
反転によるリーク電流については何ら改善されて
いない。特に、第3図に示すように、電源電圧
(Vcc)とグランドラインとの間に使用されるダ
イオードにおいて、その電位差がエピタキシヤル
層の反転電位以上になる場合にリーク電流が流れ
る問題がある。
However, the conventional collector-base short type Zener diode has low parasitic effects.
Although various studies have been made, no improvements have been made regarding leakage current due to inversion of the surface of the epitaxial layer. In particular, as shown in FIG. 3, in a diode used between a power supply voltage (Vcc) and a ground line, there is a problem in which leakage current flows when the potential difference therebetween exceeds the inversion potential of the epitaxial layer.

(ハ) 考案が解決しようとする問題点 上述したコレクタベースシヨート型ツエナーダ
イオードは、ベース領域6とコレクタ領域3とが
同電位になるため、エピタキシヤル層(島領域
3)表面が反転し易く、分離領域4からの負電位
の影響でベース領域6と分離領域4との間のエピ
タキシヤル層(島領域3)表面が反転し、ベース
領域6から分離領域4を介して基板1へリーク電
流が流れて、ツエナーダイオードの定電圧特性が
劣化すると共に回路動作上支障をきたすという問
題があつた。
(c) Problems to be solved by the invention In the collector-base short type Zener diode described above, since the base region 6 and the collector region 3 have the same potential, the surface of the epitaxial layer (island region 3) is likely to be inverted. , the surface of the epitaxial layer (island region 3) between the base region 6 and the isolation region 4 is reversed due to the influence of the negative potential from the isolation region 4, and current leaks from the base region 6 to the substrate 1 via the isolation region 4. This caused problems in that the constant voltage characteristics of the Zener diode deteriorated and circuit operation was hindered.

(ニ) 問題点を解決するための手段 本考案は、上述した問題点を解決すべくなされ
たものであつて、第1図および第2図に示す如
く、P型の半導体基板1と、N型のエピタキシヤ
ル層2と、エピタキシヤル層2をP+型の分離領
域4で島状に分離して形成されコレクタ領域とし
て働く島領域3と、島領域3表面のP型ベース領
域6およびN+型エミツタ領域7と、N+型コレク
タコンタクト領域8と、カソード電極9およびア
ノード電極10とを具備するコレクタベースシヨ
ート型ツエナーダイオードにおいて、カソード電
極9を拡張して島領域3表面を被覆したことを特
徴とする。
(d) Means for solving the problems The present invention has been made to solve the above-mentioned problems, and as shown in FIGS. 1 and 2, a P-type semiconductor substrate 1 and an N A type epitaxial layer 2, an island region 3 which is formed by separating the epitaxial layer 2 into islands by a P + type isolation region 4 and which functions as a collector region, a P type base region 6 on the surface of the island region 3, and an N type epitaxial layer 2. In a collector base short type Zener diode comprising a + type emitter region 7, an N + type collector contact region 8, a cathode electrode 9 and an anode electrode 10, the cathode electrode 9 is expanded to cover the surface of the island region 3. It is characterized by

(ホ) 作用 本考案は最も電位の高いカソード電極9で島領
域3表面を被覆することにより、反転層の生成が
防止できる。
(e) Effect The present invention can prevent the formation of an inversion layer by covering the surface of the island region 3 with the cathode electrode 9 having the highest potential.

(ヘ) 実施例 以下、本考案の一実施例を第1図および第2図
に従い説明する。第1図は本考案によるコレクタ
ベースシヨート型ツエナーダイオードを備えた半
導体集積回路装置の上面図、第2図は第1図の
−線断面図である。
(f) Example An example of the present invention will be described below with reference to FIGS. 1 and 2. FIG. 1 is a top view of a semiconductor integrated circuit device equipped with a collector-base shorted Zener diode according to the present invention, and FIG. 2 is a sectional view taken along the line -- in FIG.

P型のシリコン半導体基板1上に、N型のエピ
タキシヤル層2が形成され、このエピタキシヤル
層2をP+型の分離領域4で島状に分離して島領
域3が形成される。この島領域3がコレクタ領域
3として働く。島領域3の底面にはN+型の埋め
込み層5が設けられ、埋め込み層5上の島領域3
表面にP型ベース領域6が設けられる。このベー
ス領域6表面にはN+型のエミツタ領域7が設け
られる。そして、このとき島領域3表面にはN+
型のコレクタコンタクト領域8が形成される。
An N-type epitaxial layer 2 is formed on a P-type silicon semiconductor substrate 1, and this epitaxial layer 2 is separated into islands by P + type isolation regions 4 to form island regions 3. This island region 3 functions as a collector region 3. An N + type buried layer 5 is provided on the bottom surface of the island region 3, and the island region 3 on the buried layer 5
A P-type base region 6 is provided on the surface. An N + type emitter region 7 is provided on the surface of this base region 6 . At this time, N +
A collector contact region 8 of the mold is formed.

そして、エミツタ領域7には、保護膜11に設
けたコンタクトホールを介してオーミツク接触す
る蒸着アルミニウムより成るカソード電極9が配
設される。同じくベース領域6およびコレクタコ
ンタクト領域8にも、保護膜11のコンタクトホ
ールを介してオーミツク接触したアノード電極1
0が配設され、コレクタベースシヨート型ツエナ
ーダイオードが形成される。
A cathode electrode 9 made of vapor-deposited aluminum is provided in the emitter region 7 in ohmic contact through a contact hole provided in the protective film 11. Similarly, the anode electrode 1 is also in ohmic contact with the base region 6 and the collector contact region 8 through the contact hole of the protective film 11.
0 is arranged to form a collector-base short Zener diode.

尚、第1図において斜線部はコンタクト部を示
す。また、上述した実施例では、コレクタコンタ
クト領域8はベース領域6と離間して形成してい
るが、ベース領域6に隣接してコレクタコンタク
ト領域8を形成すれば、保護膜11に形成するコ
ンタクトホールをベース領域6とコレクタコンタ
クト領域8に跨がつて設ければ、このコンタクト
ホールを介してオーミツク接触するアノード電極
10を設けることにより、コレクタとベースがシ
ヨートすることになる。
Note that in FIG. 1, the shaded area indicates the contact portion. Further, in the above embodiment, the collector contact region 8 is formed separately from the base region 6, but if the collector contact region 8 is formed adjacent to the base region 6, the contact hole formed in the protective film 11 can be formed. If the anode electrode 10 is provided so as to span the base region 6 and the collector contact region 8, the collector and the base will be shot by providing the anode electrode 10 in ohmic contact through this contact hole.

さて、本考案の特徴は、第1図に示すように、
カソード電極9を拡張して島領域3表面上の保護
膜11上に配設することにより、島領域3表面を
カソード電極9で被覆したことにある。すなわ
ち、島領域3表面上に最高電位にあるカソード電
極9が配設される。
Now, the features of this invention are as shown in Figure 1.
By expanding the cathode electrode 9 and disposing it on the protective film 11 on the surface of the island region 3, the surface of the island region 3 is covered with the cathode electrode 9. That is, the cathode electrode 9 at the highest potential is provided on the surface of the island region 3.

而して、本考案は、最も電位の高いカソード電
極9で島領域3表面上を被覆しているので、島領
域3表面の反転層の生成が防止される。従つて基
板1へリーク電流が流れることはないので、ツエ
ナーダイオードの定電圧特性は劣化せず回路動作
に支障をきたすことはない。
According to the present invention, since the surface of the island region 3 is coated with the cathode electrode 9 having the highest potential, generation of an inversion layer on the surface of the island region 3 is prevented. Therefore, since no leakage current flows to the substrate 1, the constant voltage characteristics of the Zener diode do not deteriorate and circuit operation is not hindered.

また、カソード電極9とアノード電極10とを
いわゆる多層配線で構成する。すなわちカソード
電極9を一層目に設け、島領域3の全面を破壊
し、アノード電極10を二層目に設けると、島領
域3表面の全面を最高電位であるカソード電極9
で被覆して、表面の安定化を図ることができる。
Further, the cathode electrode 9 and the anode electrode 10 are constructed by so-called multilayer wiring. That is, if the cathode electrode 9 is provided on the first layer, the entire surface of the island region 3 is destroyed, and the anode electrode 10 is provided on the second layer, the entire surface of the island region 3 is covered with the cathode electrode 9 having the highest potential.
The surface can be stabilized by coating with

(ト) 考案の効果 以上説明したように、本考案によれば、島領域
表面の反転を有効に抑制することができる。この
結果、島領域表面の反転によるリーク電流が基板
へ流れるおそれもなくなり、ツエナーダイオード
の定電圧特性が良好となり且つ回路動作も良好に
なる。
(g) Effects of the invention As explained above, according to the invention, inversion of the surface of the island region can be effectively suppressed. As a result, there is no possibility that a leakage current due to the inversion of the surface of the island region flows to the substrate, and the constant voltage characteristics of the Zener diode are improved and the circuit operation is also improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は本考案の一実施例を示
し、第1図は上面図、第2図は第1図の−線
断面図である。第3図はコレクタベースシヨート
型ダイオードの使用例の一例を示す回路図であ
る。第4図および第5図は従来例を示し、第4図
は上面図、第5図は第4図の−線断面図であ
る。 1……半導体基板、2……エピタキシヤル層、
3……島領域、4……分離領域、6……ベース領
域、7……エミツタ領域、8……コレクタコンタ
クト領域、9……カソード電極、10……アノー
ド電極。
1 and 2 show an embodiment of the present invention, with FIG. 1 being a top view and FIG. 2 being a sectional view taken along the line -- in FIG. FIG. 3 is a circuit diagram showing an example of the use of a collector-base short diode. 4 and 5 show a conventional example, with FIG. 4 being a top view and FIG. 5 being a sectional view taken along the line -- in FIG. 1... Semiconductor substrate, 2... Epitaxial layer,
3... Island region, 4... Separation region, 6... Base region, 7... Emitter region, 8... Collector contact region, 9... Cathode electrode, 10... Anode electrode.

Claims (1)

【実用新案登録請求の範囲】 一導電型の半導体基板と、 この基板上に設けられコレクタ領域となる逆導
電型のエピタキシヤル層と、 このエピタキシヤル層を一導電型の分離領域で
島状に分離して形成された島領域と、 この島領域表面に形成された一導電型のベース
領域と、 このベース領域表面に形成された逆導電型のエ
ミツタ領域と、 前記島領域表面に形成された逆導電型のコレク
タコンタクト領域と、 前記エミツタ領域にオーミツク接触した最高電
位にあるカソード電極と、 前記ベース領域およびコレクタコンタクト領域
にオーミツク接触したアノード電極とを具備した
コレクタベースシヨート型ツエナーダイオードに
おいて、 前記最高電位にあるカソード電極を拡張して前
記島領域表面を被覆し、前記分離領域の電位の影
響による前記ベース領域と分離領域との間の前記
島領域表面の反転を防止し、この島領域表面のリ
ーク電流を防止し、ツエナーダイオードの定電圧
特性劣化を防止したことを特徴とする半導体集積
回路装置。
[Claims for Utility Model Registration] A semiconductor substrate of one conductivity type, an epitaxial layer of the opposite conductivity type provided on this substrate and serving as a collector region, and an island-like structure in which this epitaxial layer is separated by an isolation region of one conductivity type. an island region formed separately, a base region of one conductivity type formed on the surface of this island region, an emitter region of opposite conductivity type formed on the surface of this base region, and an emitter region formed on the surface of the island region. A collector base short type Zener diode comprising a collector contact region of opposite conductivity type, a cathode electrode at the highest potential in ohmic contact with the emitter region, and an anode electrode in ohmic contact with the base region and the collector contact region, The cathode electrode at the highest potential is extended to cover the surface of the island region to prevent the surface of the island region from reversing between the base region and the separation region due to the influence of the potential of the separation region, and A semiconductor integrated circuit device characterized by preventing surface leakage current and preventing deterioration of constant voltage characteristics of a Zener diode.
JP10090784U 1984-07-04 1984-07-04 Semiconductor integrated circuit device Granted JPS6115761U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10090784U JPS6115761U (en) 1984-07-04 1984-07-04 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10090784U JPS6115761U (en) 1984-07-04 1984-07-04 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPS6115761U JPS6115761U (en) 1986-01-29
JPH0440273Y2 true JPH0440273Y2 (en) 1992-09-21

Family

ID=30660349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10090784U Granted JPS6115761U (en) 1984-07-04 1984-07-04 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS6115761U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5567350B2 (en) * 2010-01-07 2014-08-06 花王株式会社 bag

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102069A (en) * 1980-12-17 1982-06-24 Mitsubishi Electric Corp Semiconductor device
JPS59100906A (en) * 1982-12-01 1984-06-11 Toshiba Corp Sequence controller

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106954U (en) * 1982-01-18 1983-07-21 三洋電機株式会社 diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102069A (en) * 1980-12-17 1982-06-24 Mitsubishi Electric Corp Semiconductor device
JPS59100906A (en) * 1982-12-01 1984-06-11 Toshiba Corp Sequence controller

Also Published As

Publication number Publication date
JPS6115761U (en) 1986-01-29

Similar Documents

Publication Publication Date Title
US5798560A (en) Semiconductor integrated circuit having a spark killer diode
JPH0440273Y2 (en)
JPH0440272Y2 (en)
JP2004207702A (en) Power transistor and semiconductor integrated circuit using it
JPH0236558A (en) Semiconductor device
JPH0456465B2 (en)
JPS6223098Y2 (en)
JPH01189955A (en) Semiconductor device
JPH0622998Y2 (en) Semiconductor device
JP2833913B2 (en) Bipolar integrated circuit device
JPH05291507A (en) Diffused resistor
JPH0342680Y2 (en)
JP3275535B2 (en) Semiconductor device
JPS6364058B2 (en)
JPS61150383A (en) Semiconductor device
JPH0474478A (en) Diode
JPS634715B2 (en)
JPS6348189B2 (en)
JPH0475660B2 (en)
JPH06503444A (en) semiconductor integrated circuit
JPS60149147A (en) Semiconductor ic device
JPS6079735A (en) Semiconductor integrated circuit
JPS59132682A (en) Protection diode
JPH0121632B2 (en)
JPH0577190B2 (en)