JPH043511A - 逓倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ロボット、工作機械、計測器等において位置
または速度の検出に用いられるエンコーダに含まれる逓
倍回路に関する。

（従来の技術〕 エンコーダの分解能を上げる場合、スリット板のスリッ
トの幅や着磁ピッチを細かくすることは製造上の制約か
ら限度がある。このような場合に目標とする分解能より
も粗い、互いに位相差が９０°ずれた原信号から、抵抗
分圧によって異なった位相の信号を作り出し、それをデ
ジタル信号に変換したあと論理回路で原信号よりも細か
いピッチの信号を作る逓倍回路が用いられる。

第６図は従来の２逓倍回路の回路図、第７図（１）〜（
７）はその各部の信号の波形図である。

この２逓倍回路は、入力アナログ信号Ｓ、、５２Ｓ３を
抵抗２１，２２，２３．２４で抵抗分割することにより
アナログ信号Ｓ４．Ｓ５を作り、アナログ信号ｓ　、、
　ｓ　４．　ｓ　２．　ｓ　５をそわぞれ比較回路２５
．２６．−２７．２８で基準電圧ＶＲと比較することに
より、それぞれデジタル信号Ｓ　Ｓ、　Ｓ　。

Ｓ８．Ｓ９に変換し、デジタル信号Ｓ６．とＳ８．Ｓ。

と５９の排他的論理和をそれぞれＥＸＯＲ回路２９．３
０でとることにより、元の信号の２倍の周波数のＳＩＯ
，Ｓ１１を得るものである。

〔発明が解決しようとする課題〕

一般に、比較回路は、耐ノイズ性向上のためにヒステリ
シスを持たせるようになっている（第８図参照）。

しかしながら、このような回路ではビステリシスが上下
均等でないために、第９図に示すように、入力信号Ｖｉ
ｎの振幅が変わると、デユーティが変化する。第９図（
２）はヒステリシスがない場合、第９図（３）は入力信
号のＶｌｎの振幅が大きくなったとき、第９図（４）は
入力信号■、ｎの振幅が小さくなったときの比較回路の
出力波形を示している。したがって、抵抗分割回路によ
る振幅の変動が起こるとデユーティが変化してしまう。

また、デジタル信号のデユーティの調整は、般に原信号
のオフセットを調整することによって行うが、抵抗分割
後の信号への影響は以下のようになる。

第５図は信号ａ、ｅ、ｉ、ｍと、これら信号から作り出
された信号す、ｃ、ｄ、ｆ、ｇ、ｈ。

Ｊ　、に、］　＋　Ｏ＊　　Ｐの回転ベクトルを示して
いる。ここで、信号ａ〜Ｐのベクトル合成の割合と・信
号ａ、ｅ、ｉ、ｍにそれぞれｓ、ｔ、Ｓ。

ｔというオフセットが含まわでいた場合の各信号Ｂ　−
−ｐのオフセットの伝播は表１のようになる。

表１ また、信号ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈと信号ｉ、
ｊ、に、ｌ、ｍ、ｎ、ｏ、ｐのそれぞれの差動をとった
ときのオフセットは第２表のようになる。

表２ オセットのずれ（ｓ−ｓ）と（ｔ−ｔ）の大きさを１と
したとき、各々の波形のオフセットの大きさは、表１の
右側に示すような値になる。通常、波形のオフセット調
整は、差動をとった後の原信号の波形を見ながら行う。

すなわち（ｓ−ｓ）と（ｔ−Ｂを小さくするように調整
することになる。

オフセット調整後は、回路のドリフトなどによりオフセ
ットの変動か生じるが、各回路は同し構成であるので、
原信号のオフセットのずれは同じ方向になる。そのとき
、表２の例ては、差動信号ｈ−ｐのオフセットのずれは
、他と逆方向になり、この信号のデユーティのみが他と
比べて狂うことになる。

本発明の第１の目的は、ビステリシスが上下均等な比較
回路を有する逓倍回路を提供することである。

本発明の第２の目的は、差動信号のオフセットのずれが
少ない逓倍回路を提供することである。

〔課題を解決するための手段〕

本発明の第１の逓倍回路は、 互いに位相のずれた２つ以上のアナログ信号から前記ア
ナログ信号とは異なった位相の信号を抵抗分割により作
り出す抵抗分割回路と、前記アナログ信号と、前記抵抗
分割回路で作り出されたアナログ信号の各々に対応して
設けられ当該アナログ信号を基準電圧（ＶＲ）と比較し
てデジタル信号に変換する比較回路と、前記デジタル信
号を分周する論理回路とを含む逓倍回路において、比較
回路のアナログ信号入力端子に抵抗（Ｒ２）が接続され
、該抵抗（Ｒ２）の他端に基準電圧（ＶＢ）が接続され
ており、該抵抗（Ｒ２）とアナログ信号入力端子に接続
されたフィードバック抵抗１＋）の抵抗値の間には、Ｒ
２−Ｒ＋　・（ＶＢ　　ＶＲ）／（Ｖ　Ｒ−（Ｖ　Ｈ＋
　Ｖ　Ｌ）／２）　（ただし、Ｖｓ、Ｖｂはそれぞれハ
イレベル、ロウレベルの電圧）の関係があることを特徴
とする。

本発明の第２の逓倍回路は、 位相が０のアナログ信号と位相がおよそπのアナログ信
号とからなる第１のアナログ信号対と、前記アナログ信
号対とおよそπ／２だけずれた位相を持つ第２のアナロ
グ信号対から、′ｓ１、第２のアナログ信号対とは位相
が異なり、かつ位相差がおよそπの１つ以上のアナログ
信号対を抵抗分割により作り出す抵抗分割回路と、 前記アナログ信号対毎の各々に対応して設けられ、当該
アナログ信号対を差動で入力し、位相θか−π／４＜θ
＜３π／４のアナログ信号は比較回路の同じ極性の入力
端子に入力して、前記アナログ信号対毎にデジタル信号
を出力する比較回路と、 前記デジタル信号を分周する論理回路とを含む。

〔作　用） 第１の逓倍回路では抵抗Ｒ２を追加することにより、抵
抗Ｒ２を通して電流が流れるようになり、比較回路の上
下ヒステリシスが同じになるようにすることができる。

第２の逓倍回路では、差動信号ｈ−ｐのオフセットのず
れは他の差動信号と同じ方向になるため、全差動信号の
オフセットのバラツキが減少し、比較回路の出力信号の
デユーティの変動を小さく押えることができる。

したがって、温度、電源電圧、周波数の変動による原信
号の振幅、オフセットの変化が起こっても、逓倍された
信号のデユーティの変化を押えることができる。さらに
、原信号のオフセット調整が容易になる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例の逓倍回路を構成する比
較回路の回路図、第２図は本実施例の効果を説明する波
形図である。

本実施例では、比較回路の非反転入力端子に接続された
抵抗Ｒ２が基準電圧ＶＢに接続されており、フィードバ
ック抵抗Ｒ１との関係が次のようになっている。

Ｒ２−Ｒ１（ＶＢ　　−Ｖ＊）／（Ｖ＊　−（ＶＨ＋　
Ｖｔ、）／２）・・・（１） ただし、ＶＨｌＶ、はそれぞれハイレベル、ロウレベル
の電圧 このため、ヒステリシスは、入力信号ｖｌｎに対して均
等に作用し、第２図に示すように入力信号の振幅が変わ
ってもデユーティ変わらない。

ここで、抵抗Ｒ２が（１）式で表わされることを証明す
る。

（１）Ｖｏｕｔ＝ｖＨの場合 ■。＝ＶＩｎ＋Ｒ＋　・ｉ であるから、 ＜２）　Ｖｏｕｒ　＝　Ｖｔ、の場合 Ｖ、＝ＶＨ、＝Ｒ１・ｉ であるから （２）式と（３）式からヒステリシスが等しい条件は、 ここで、ビステリシスが変化するのはＶ　ｉｎ＃Ｖ、（
正確にはＶ＋＝Ｖ、）であるからとなる。

第３図（１）　、　（２）はそれぞれ本発明の第２の実
施例の逓倍回路を構成する抵抗分割回路、比較回路の回
路図、第４図は信号Ｅ十〜Ｍ−の波形図である。

第３図（１）の抵抗分割回路では、互いにπの位相差を
持つアナログ信号Ｅ＋とＥ−およびＪ＋とＪ−とから、
互いにπの位相差を持つアナログ信号対Ｆ＋とＦ−、Ｇ
＋とＧ−、Ｈ＋とＨ−、に＋とに−Ｌ÷とＬ−、Ｍ＋と
Ｍ−が出力される。これらの信号Ｅ＋〜Ｍ−は第４図に
示すような波形と位相を有し、前述したａ、ｂ、ｃ、−
”　　ｐの信号と第５図に示すように対応している。

第３図（２）に示す比較回路では、ヒステリシスを反転
入力端子および非反転入力端子の両方にかける方式をと
っており、全ての比較回路１〜８の非反転入力端子およ
び反転入力端子に第１図に示した、基準電圧ＶＢに接続
された抵抗Ｒ２が接続され、抵抗分割回路の出力Ｅ＋と
Ｅ−、Ｆ＋とＦ−、−、Ｍ◆とＭ−のうち、位相が−π
／４から３π／４の範囲にある信号Ｅ＋、Ｆ÷、Ｇ◆、
Ｈ＋、Ｊ÷。

に＋２Ｍ−がそれぞれ比較回路１，２．・・・、８の同
じ極性の入力端子（この場合、反転入力端子）に入力さ
れている。なお、信号Ｌ−とＬ＋は対の信号であるのて
同極の入力端子に入れられないが、接続を逆にしても効
果は同じである。

このように、第３図（２）の比較回路では抵抗分割後の
差動信号のうちＭ　＋、Ｍ−の信号対が、他の信号対と
逆の極性で接続されている。これは、第５図において、
信号対りとｐを逆に接続したことに相当する。したがっ
て、原信号Ｅ　＋、）ニーのオフセットの影響は逆に働
き、原信号１に対して＋０．４のオフセットが生ずるこ
とになる。この結果、全対の信号のオフセットのバラツ
キは、　１．４から１に減少することになり、比較回路
１〜８の出力信号の変動を小さく押えることができる。

〔発明の効果〕

以上説明したように本発明は、抵抗Ｒ２を追加すること
により比較回路の上下ビステリシスを同じになるように
することができ、また全ての差動信号のオフセットのず
れを同じ方向にすることにより、全ての差動信号のオフ
セットのバラツキが減少するため、温度、電源電圧、周
波数の変化による振幅、オフセットの変化が起こっても
、逓倍された信号のデユーティの変化を最小限に抑える
ことができる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の逓倍回路を構成する比
較回路の回路図、第２図は本実施例の効果を説明する波
形図、第３図（１）　、　（２）はそれぞれ本発明の第
２の実施例の逓倍回路を構成する抵抗分割回路、比較回
路の回路図、第４図は信号Ｅ十〜Ｍ−の波形図、第５図
は信号ａ〜ｐ（Ｅ十〜Ｍ−）の回転ベクトルを示す図、
第６図は従来の２逓倍回路の回路図、第７図は第６図中
の各信号の波形図、第８図は従来の２逓倍回路を構成す
る比較回路の回路図、第９図は第８図の比較回路におけ
る入力信号Ｖ　ｉｎの振幅の変化と比較回路の出力を示
す波形図である。 Ｖ７−・基準電圧、 Ｖ　ｃｃ＋＋＋電源電圧、 ｖｅ−・・基準電圧、

Claims (1)

1. 【特許請求の範囲】 １、互いに位相のずれた２つ以上のアナログ信号から前
   記アナログ信号とは異なった位相の信号を抵抗分割によ
   り作り出す抵抗分割回路と、前記アナログ信号と、前記
   抵抗分割回路で作り出されたアナログ信号の各々に対応
   して設けられ当該アナログ信号を基準電圧（Ｖ＿Ｒ）と
   比較してデジタル信号に変換する比較回路と、前記デジ
   タル信号を分周する論理回路とを含む逓倍回路において
   、比較回路のアナログ信号入力端子に抵抗（Ｒ＿Ｂ）が
   接続され、該抵抗（Ｒ＿２）の他端に基準電圧（Ｖ＿Ｂ
   ）が接続されており、該抵抗（Ｒ＿２）とアナログ信号
   入力端子に接続されたフィードバック抵抗（Ｒ＿１）の
   抵抗値の間には、 Ｒ＿２＝Ｒ＿１・（Ｖ＿Ｂ−Ｖ＿Ｒ）／｛Ｖ＿Ｒ−（Ｖ
   ＿Ｈ＋Ｖ＿Ｌ）／２｝ただし、Ｖ＿Ｈ、Ｖ＿Ｌはそれぞ
   れハイレベル、ロウレベルの電圧 の関係があることを特徴とする逓倍回路。 ２、位相が０のアナログ信号と位相がおよそπのアナロ
   グ信号とからなる第１のアナログ信号対と、前記アナロ
   グ信号対とおよそπ／２だけずれた位相を持つ第２のア
   ナログ信号対から、第１、第２のアナログ信号対とは位
   相が異なり、かつ位相差がおよそπの１つ以上のアナロ
   グ信号対を抵抗分割により作り出す抵抗分割回路と、 前記アナログ信号対毎の各々に対応して設けられ、当該
   アナログ信号対を差動で入力し、位相θが−π／４＜θ
   ＜３π／４のアナログ信号は比較回路の同じ極性の入力
   端子に入力して、前記アナログ信号対毎にデジタル信号
   を出力する比較回路と、 前記デジタル信号を分周する論理回路とを含む逓倍回路
   。 ３、比較回路のアナログ信号入力端子に抵抗（Ｒ＿２）
   が接続され、該抵抗（Ｒ＿２）の他端に基準電圧（Ｖ＿
   Ｂ）が接続されており、該抵抗（Ｒ＿２）とアナログ信
   号入力端子に接続されたフィードバック抵抗（Ｒ＿１）
   の抵抗値の間には Ｒ＿２＝Ｒ＿１・（Ｖ＿Ｂ−Ｖ＿Ｒ）／｛Ｖ＿Ｒ−（Ｖ
   ＿Ｈ＋Ｖ＿Ｌ）／２｝ただし、Ｖ＿Ｈ、Ｖ＿Ｌはそれぞ
   れハイレベル、ロウレベルの電圧、Ｖ＿Ｒはアナログ入
   力 信号 の関係がある請求項２記載の逓倍回路。