[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH02151151A - 交換システム - Google Patents

交換システム

Info

Publication number
JPH02151151A
JPH02151151A JP1265312A JP26531289A JPH02151151A JP H02151151 A JPH02151151 A JP H02151151A JP 1265312 A JP1265312 A JP 1265312A JP 26531289 A JP26531289 A JP 26531289A JP H02151151 A JPH02151151 A JP H02151151A
Authority
JP
Japan
Prior art keywords
data
control
exchange
message
boat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1265312A
Other languages
English (en)
Other versions
JPH0695695B2 (ja
Inventor
Anujan M Varma
アニユーン・エム・バールマ
Christos J Georgiou
クリストス・ジヨン・ジヨージイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02151151A publication Critical patent/JPH02151151A/ja
Publication of JPH0695695B2 publication Critical patent/JPH0695695B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17375One dimensional, e.g. linear array, ring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、クロスポイント交換ネットヮークに関し、詳
しくは、高性能プロセッサを相互接続するための高速ク
ロスポイント交換システムに関するものである。
B、従来の技術 マルチプロセッシングは、技術の進歩につれて可能とな
った以上の計算速度を実現する手段として認識されてき
ている。そのようなマルチプロセッサ・システムの可能
な実施態様の1つを第2図に示す。このシステムはN個
のプロセッサ10から構成され、プロセッサはそれぞれ
専用のメモリををする。プロセッサ10の一部は、アプ
リケーシヨン・プロセッサで、ユーザのためにアプリケ
ーシヨン・プログラムを実行するが、別の一部は入出力
やシステム管理などの特殊な機能を実行する。高い可用
性が得られるよう、システムは通常、1台または複数の
プロセッサの故障に耐えられるように設計されている。
プロセッサ10は50ないし500MIPSで動作する
高性能コンピュータである。マルチプロセッサ・システ
ム内のプロセッサ10は、リンク・アダプタ12を経て
、高速ファイバ・リンク14上を共通交換システム16
を介してメツセージを送信することによって、相互に通
信を行なう。各プロセッサ10と交換機16との間のリ
ンク14の数Nは、所期の通信帯域幅により異なる。第
2図に示されていないが、高い可用性を得るため、予備
リンクを設けることができる。
交換機16は、動的に接続をセットアツプすることによ
ってシステム内の他のプロセッサにメツセージを送信す
る能力を各プロセッサ10に与える。そうした接続は、
ある種のプロトコルのもとで誼立され終了される。最も
よく知られているプロトコルを2つ示すと、回線交換プ
ロトコルとメツセージ交換プロトコルである。回線交換
プロトコルでは、送信側がまず始めに交換機16に、所
期の宛先のアドレスを含む制御メツセージを送信する。
次に交換機16が2つのプロセッサ10の間の通信経路
をセットアツプし、送信側に通知する。
次に送信側はメソセージを送る。データが適切に受信さ
れたという肯定応答が宛先から出ると、接続が遮断され
る。メツセージ交換プロトコルでは、通信経路は、デー
タ送信前にセットアツプされない。宛先のアドレスを含
むメツセージが、送信側から交換機16に送信される。
交換機16はメツセージを受は取ると、宛先への経路を
セットアツプしメツセージを送信しようとする。これに
成功した場合、メツセージが宛先に送信され、メツセー
ジの伝送終了直後に接続が遮断される。メツセージを適
切に受信した場合、宛先は、交換機16を介して送信側
に肯定応答を独立したメツセージとして送信する。メツ
セージを交換機16が受は取ったとき通信経路はすでに
利用不能であるため、交換機16内に、宛先への通信経
路がセットアツプされている間メツセージを記憶するた
めのバッファが設けられている。
上記の各プロトコルは特定の環境に適している。
回線交換プロトフルは、最初に経路をセットアツプする
ためのオーバーヘッドが、リンクを通過して宛先にメソ
セージを伝送するための実時間に比べて小さいので、長
いメンセージの場合に有利である。メツセージ交換プロ
トコルでそのようなメツセージを取り扱うには、交換機
16内で人世の緩衝動作が必要であり、したがって非常
に高価なものとなる。ただし短いメツセージの場合には
、回線交換プロトコルは経路をセットアツプするための
オーバーヘッドが、メツセージ伝送に必要な時間に比べ
て大きくなるので不十分である。このオーバーヘッドに
は、送信側から交換機16に制御情報を伝播するための
時間及び応答を受は取るだめの時間、すなわちファイバ
・リンク14における1往復伝播遅延が含まれる。大き
なデータ処理複合体内のファイバ・リンク14は、長さ
が数100mにも及ぶことがある。1mあたり約5ナノ
秒の転送速度では、総往復遅延は数マイクロ秒である。
メツセージ交換プロトコルでは、このようなオーバーヘ
ッドがない。それと同時に、交換機内で短いメツセージ
を緩衝記憶するコストも高くない。
第2図に示したマルチプロセッサ・システムでは、プロ
セッサ10間の通信は短いメツセージと長いメツセージ
を含む。短いメツセージは、共通のタスクで協のして動
作するプロセッサ10の同期化などの目的に使用される
。これらのメツセージの長さは、通常256バイトを超
えない。長いメソセージは、プロセッサ10の相互間ま
たはプロセッサ10と共用記憶装置との間でのデータ・
ページの移動に関連するものである。1ページのサイズ
は4キロ・バイト以上になることがある。
この2種のメツセージは、交換機16に対して異なる要
求を果す。長いメツセージは、高速のデータ転送を実現
するため交換機16内で高い帯域幅を必要とする。回線
交換プロトコルのもとでは、交換機16をセットアツプ
するのに要する時間オーバーヘッドは、転送時間に比べ
て小さいので、あまり重要ではない。短いメツセージは
、低い帯域幅しか必要としないが、セットアツプ時間の
影響を受けやすい。したがって、両方の種類の通信を効
率的にサポートできるようにするため、交IS% 41
16は、長いメソセージのための高い帯域幅と短いメツ
セージのための低いセットアツプ時間を提供できなけれ
ばならない。交換システムを複数の交換面として実施す
ることが知られている。各面は、プロセッサごとに1本
のファイバ・リンクを取り扱う。このようなシステムは
G、レビゼー(Lebizay)の米国特許第4E39
5999号に記載されている。このシステムでは、各交
換面は、セットアツプ用の付随の制御回路を有する独立
したクロスポイント交換システムとして編成されている
。プロセッサからの8本のリンクがそれぞれ別の交換面
に接続されている。特定の伝送時に必要なだけのリンク
を使用することによって可変帯域幅が実現される。
交換システムには、適切な宛先にメツセージを経路指定
するため、各メツセージとともに特定の制御情報を必要
とする。これには、メツセージが送信される宛先アドレ
スと、セットアツプすべき接続の種類が含まれる。交換
システムで複数の交換面を使用する際、交換機にこの制
御情報を伝達する方法が2つある。第1の方法では、各
交換面を個別に取り扱い、リンク」二のデータより前に
送信側のすべてのリンク上に制御情報を送るものである
。各交換面は制御情報を受は取り、他の面とは無関係に
それ自体を構成する。これは米国特許第4895999
号による技法である。あるいは、交換面の1つを制御面
に指定し、制御情報の送信専用に使用することもできる
。交換面は独立してはいないが、同時に制御される。交
換面の1つだけが制御情報を受は取り、次いですべての
交換面をセットアツプする。セットアツプが完了すると
、すべてのリンクを介してデータを送信することができ
る。
C0発明が解決しようとする課題 米国特許第4895999号に記載されているような独
立した交換面を利用する技法は、通常1秒あたり1ギガ
・バイト以上の高速交換に適用する場合、いくつかの大
きな欠点がある。各交換面に、接続を行なうのに必要な
制御情報を処理するためのハードウェアが必要である。
リンクから交換面に到着する着信データは、通常コード
化された形である。そのようなコードの1つは、米国特
許出願第567198号に記載されている8/10コー
ドである。この種のコーディングは、エラー検出、DC
バランス、及び特殊制御文字が可能など多数の利点があ
る。このデータの復号は、制御情報をそこから抽出する
前に行なわなくてはならない。この復号では、着信デー
タからのクロック信号の生成と、直列ビット・ストリー
ムの並行データ・ワードへの変換が必要である。ギガ・
ビット速度でこれらの機能を提供するハードウェアは非
常に高価である。さらに、接続要求が処理のため待機し
ている間データを保持するためのバッファを各着信リン
クに設けなくてはならない。高速でのこの緩衝動作はコ
ストが非常に高くつく。最後に各面には、独立した制御
装置が必要である。この制御装置は、各面内で同じ1組
の接続を実現するため、他の制御装置と同期して動作し
なくてはならない。
したがって、本発明の1つの目的は、レビゼーの米国特
許第4695999号に開示されている実施態様に伴う
高いコストを要しない、可変帯域幅クロスポイント交換
システムを提供することにある。
本発明の別の目的は、メツセージ交換プロトコル及び回
線交換プロトコルによってプロセッサ間でメツセージを
転送することのできる複数面クロスポイント交換システ
ムを提供することにある。
本発明のもう1つの目的は、プロセッサ間で短いメツセ
ージと長いメツセージを効果的に転送するための可変帯
域幅の高速複数面クロスポイント交換機を提供すること
にある。
01課題を解決するための手段 本発明は、複数のプロセッサ間でデータを転送するため
の複数の交換面を有するクロスポイント交換システムを
提供する。交換面のうち少なくとも1つが、そこを通過
するデータ転送及び他の交換面を通過するデータ転送を
制御することができる。本交換システムは、プロセッサ
間通信用の2つのプロトコルを備えている。1つはメツ
セージ交換モードで、このモードでは1つの交換面だけ
がデータ転送に使用できる。また第2の回線交換モード
では、交換面のすべてがデータ転送に使用される。
本発明の好ましい実施例では、交換面はデータ面と制御
/データ面の2種類からなる。データ面はデータ転送専
用に使用され、メツセージからの制御情報を抽出するた
めのハードウェアや、交換面内のクロスポイントの設定
を判定するためのハードウェアは含まない。制御/デー
タ面は、データ転送とメツセージから抽出された制御情
報に基づく交換面のセットアツプという2重の機能を実
行する。短いメツセージは、短い待ち時間を実現するた
め、メツセージ交換モードで制御/データ面を介して交
換される。長いメツセージは、回線交換モードで交換面
すべてにデータを配布することによって転送される。
E、実施例 第1図を参照すると、本発明は、クロスポイント交換機
の複数の交換面から(バ成されるクロスポイント交換シ
ステム30として示されている。各交換面は、データ面
32または制御/データ面34の2つのタイプのどちら
かである。面の総数はn個である。そのうちに個がデー
タ面32で%n−1(個が制御/データ面34である。
少なくとも1個の制御/データ面34が必要である。後
で説明するように、システムの信頼性と可用性を向上さ
せ、メツセージ交換動作モードでの帯域幅を拡大させる
ため、複数の制御/データ面34を設けることができる
。説明を簡単にするため、本発明を1個の制御/データ
面34とn=1個のデータ面32をもつ場合について説
明する。複数の制御/データ面34を使用するより一般
的なケースについては後で扱う。
マルチプロセッサ複合体は、N個のプロセッサ10また
はノードを有する。これらのプロセッサはそれぞれn個
の全2重リンク40によって交換機30に接続されてい
る。各全2重リンク40は、各方向のデータ転送ごとに
1つずつ、1対の光ファイバ・リンクによって実現され
る。交換機30では、特定のプロセッサiと関連するN
個1組の全2重リンクをポートiと呼ぶことにする。各
プロセッサ10にt妾続されているリンク・アダプタ3
6は、交換機30とプロセッサ10のメモリ・サブンス
テムとの間のデータ転送をサポートする。
リンク・アダプタ36は、あとで説明するような方式で
リンク40上に伝送されるデータを配布し、受信データ
をメモリに転送するため再配置する。
リンク・アダプタ36はまた、交換機30を介して接続
を開始、維持及び終了するためのプロトコルを実現する
第1図に示すように、各リンク対40は、交換機30内
の交換面32の1つまたは制御/データ面34に接続さ
れている。各交換面32及び制御/データ面34は、そ
れに接続されているN本のリンク40間でデータを転送
するための全2重N本Nクロスポイント・マトリックス
を含む。クロスポイント・マトリックスは、モラン(M
oran)の米国特許第4032893号に記載されて
いるマトリックスと類似の両側クロスポイント・マトリ
ックスでもよく、またC、J、ゲオルギウ(Georg
 iou )の米国特許第4E305928号に記載さ
れているような片側クロスポイント・マトリックスでも
よい。どの種類のクロスポイント・マトリックスを選択
するかは、本発明にとって重要ではない。交換面32と
制御/データ面34の下記の実施例では、両側クロスポ
イント・マトリックスを仮定する。マトリックス内の個
々のクロスポイントは、制御バス44を介して送られる
コマンドによってセット及びリセットされる。すべての
交換面32の制御は同期している。制御バス44は、制
御/データ面34によって駆動される。而34は、すべ
てのデータ面32に対するクロスポイントをセット及び
リセットするためのコマンドを同報通信する。各面32
内のデータ経路は独立し同期している。
データ面32 第3図で、各データ面32は、複数の光電子受信装置4
6と複数の光電子送信装置48を介してN本のファイバ
・リンク40に結合されているクロスポイント交換マト
リックス50を含む。ファイバ・リンク40に到着する
光パルスは、その光電子受信装置46によって電気パル
スに変換される。受信装置46の出力は直列データ・ス
トリームで、通常8/10コードなど特定の形でコード
化されている。次にこのデータは復号されずにクロスポ
イント・マトリックス50に渡される。クロスポイント
・マトリックス50は、それぞれ着信ファイバ・リンク
40に対応するN本の水平入力線52、及びN個の発信
ファイバ・リンク40に対応するN本の垂直出力線54
として編成されている。(ilj)番目のクロスポイン
トを活動化させると、i番目の着信ファイバ・リンク4
゜とj番目の発信ファイバ・リンク40の間に接続が確
立される。これは、制御C1jを活動化してクロスポイ
ント(ilj)にある制御ゲート56をオンにすること
によって実現される。交換機30は全2重モードで動作
するので、クロスポイント(il j)と(Js  +
)は同時に活動化され非活動化される。したがって制御
線Cjj及びCjiは互いに結合されている。クロスポ
イント・マトリックス50の出力線54に出現するデー
タは、その光電子送信装置48によって光パルスに変換
され、発信ファイバ・リンク40に供給される。
第4図に示すようにデータ面32内のクロスポイントを
セットアツプするための制御回路が、制御バス44を介
して、クロスポイントをセットまたはリセットするコマ
ンドを受は取る。制御バス44は、次の1組の線を有す
る。(1)接続される発信元ボートを表す第1組のアド
レス線60、(2)接続される宛先ボートを表す第2組
のアドレス線62、(3)接続コマンドと切断コマンド
を区別するためのセット線64、及び(4)クロック線
66である。各アドレス・セットは、N本のリンク40
のどれかを接続可能にするためlogN本の線を有する
。発信元アドレス・デコーダ70は、発信元アドレスを
符号化してN個の発信元選択線72に供給する。宛先ア
ドレス・デコーダ74は、線76上の宛先アドレスに対
して同じ機能を実行する。iで表される発信元選択線7
2とjで表される宛先選択線76が同時に活動化すると
、(11J)と(j、i)のクロスポイントが選択され
たことが指示される。これら2つの信号は、ANDゲー
グー8で結合され、フリップ・フロップ80を制御する
のに使用される。フリップ・フロップ80の出力は、ク
ロスポイント(i、j)及び(jl 1)用の制御ゲー
ト56(第3図を参照)を駆動する。制御バス44から
のセット信号64が、ANDゲーグー8への第3の入力
として使用され、クロック信号66が、フリップ・フロ
ップ80のクロックとなる。N2クロスポイントの場合
、N2/2個のANDゲーグー8とフリップ・フロップ
80しかないことに留意されたい。これは、制御線Ci
jとCjiが、同じフリップ・フロップ80によって駆
動されるためである。
データ面32内のクロスポイントは、下記のようにして
制御バス44からセット及びリセットされる。2つのボ
ートiとjの間の接続を確立するため、アドレスiが、
2進数としてバス44の発信元アドレス線60」二に置
かれ、アドレスjが宛先アドレス線62」二に置かれる
。ただし、iとjを交換しても影響はないことに留意さ
れたい。セット線64は、切断コマンドの場合は、論理
0にセットされ、接続コマンドの場合は論理1にセット
される。次に線6θ上のクロック信号が活動化されると
、データ而32内の選択されたクロスポイントがセット
もしくはリセットされる。各データ而32が同じ信号を
受は取るので、すべてのデータ而32内のクロスポイン
トが同期してセットまたはリセットされる。
制御/データ而34 第5図を参照すると、制御/データ而34は、各データ
而32のクロスポイント・マトリックス50と同じクロ
スポイント・マトリックス90を含んでいる。あるボー
トに関連する光ファイバ・リンク40上の着信データは
、まず光電子受信装置92によって電気信号に変換され
る。次にこのデータは、ボート・アダプタ94に渡され
る。ボート・アダプタ94は、後で詳しく説明するが、
着信メノセーノから制御情報を復号し、マトリックス制
御装置9Gに、メツセージ内で符号化されているように
接続または切断を実行するよう指令する。ボート・アダ
プタ94は、接続が確立されている間メツセージを保持
するのに十分、な数のFIF Oハ、yノア132(第
6図を参照)を含んでいる。マトリックス90内の適切
なりロスポイントを設定することによって接続が確立さ
れると、発信元ボートのボート・アダプタ94は、マト
リックス90を介して、そのFIFOバッファ132の
出力部からのデータを、宛先ボートのボート・アダプタ
94に渡す。光電子送信装置98が、このデータを宛先
に送信する。
マトリックス制御装置96は、プロセッサに関連する各
ボートから接続/切断要求を受は取って処理する。クロ
スポイント・ネットワーク用のこのようなマトリックス
制御装置は、当技術分野ですでに知られている。C,J
、ゲオルギウの米国特許第4630045号に、片面ク
ロスポイント・ネットワーク用の高速パイプライン式マ
トリックス制御装置が記載されている。本発明における
マトリックス制御装置96は、交換機30のN個のボー
トそれぞれの状況を含む表を維持する。各ボートの状況
は、そのボートが現在接続されているかそれとも切断さ
れているかを示し、さらにアクセス制限(特定のボート
からのアクセスのみ)や故障によるボートの利用不能な
どそれ以外の情報を含むこともできる。
マトリックス制御装置96は、発信元ボートから接続要
求を受は取ると、宛先ボートの状況ビットを検査し、要
求されている接続が可能であるか否かを判定する。接続
が可能な場合、マトリックス制御装置96は、発信元ボ
ート及び宛先ボートの状況を「接続」としてマークし、
クロスポイント・マトリックス90内のクロスポイント
をセットする。クロスポイント・マトリックス90のセ
ットアツプは、1す御/データ面(第5図を参照)内の
デコーダ回路を使用して行なわれる。この回路は、以前
に説明したデータ而32のデコーダ回路(第4図を参照
)と同じである。第5図に示すように、内部Rr’J御
バス100は、マトリックス制御装置96から延び、次
の1組の線を含む。(1)接続すべき発信元ポートを表
す第1のアドレス線セット102、(2)接続すべき宛
先ボートを表す第2のアドレス線セット104、(3)
接続コマンドまたは切断コマンドを示すセット線106
、及び(4)クロック信号線108である。発信元アド
レス・デコーダ110は、発信元アドレスを復号して8
本の発信元選択線112上に供給する。
宛先アドレス・デコーダ114は、宛先アドレスを復号
して8本の宛先選択線116上に供給する。
iで表される発信元選択線112とjで表される宛先選
択線116が同時に活動化すると、クロスポイント(1
% J)及び(L  i)が選択される。
これら2つの信号は、ANDゲート118で結合され、
フリップ・フロップ120を制御するために使用される
。フリップ・フロップ120の出力は、クロスポイント
(i、j)及び(Jl +)用の制御ゲート(図には1
つ示す)を駆動するため、制御線115に供給される。
制御バス100からの線106上のセット化号が、AN
Dゲート118への第3の入力として使用され、線10
81のクロック信号は、フリップ・フロップ120のク
ロック入力である。
前4のデータ面32(第2図を参照)の制御バス44は
、マトリックス制御装置96からの内部制御バス100
の延長である。制御バス44及び内部制御バス100上
の信号は同じで、同じ機能を遂行する。内部制御バス1
00上の信号は、マトリックス制御装置96からの線1
24上の制御バス使用可能信号によって制御される1組
のバス・インターフェース・ドライバ122を介して、
制御バス44で使用可能となる。制御バス使用可能線1
24は、データ而32内のクロスポイントを制御/デー
タ而34上のクロスポイントに応じてセットアツプしな
くてはならない場合にのみ活動化される。これは、後で
説明する回線交換動作モードで必要となる。このとき、
メツセージを転送するためにすべての交換面32と制御
/データ面34の使用が要求される。クロスポイントを
活動化した後、マトリックス制御装置96は、ボート・
バス126を介して、発信元ボート・アダプタ及び宛先
ボート・アダプタ94に、クロスポイント・マトリック
ス96を介したデータ転送を開始するよう使用可能信号
を送信する。宛先ボートが他のボートに接続されている
などの理由で、要求されている接続が不可能であること
をマトリックス制御装置96が見出した場合、要求側ボ
ートのボート・アダプタ94にこの状態が通知される。
次にボート・アダプタ94は、要求されている接続が不
可能であることを要求側プロセッサ10に通知する「拒
絶」メツセージを、発信リンク40を介して送信する。
ボート・アダプタ94の詳細については、第6図に示し
である。着信直列データ・ビット・ストリームは、まず
デシリアライザ130によって10ビツトの並列文字に
変換される。デシリアライザ130の出力部に出現する
各10ビツト・データは、8/10コードでコード化さ
れた文字を表す。次にこのデータは、FIFOバッファ
132によってtJJ衝記憶される。バッファ132の
各ワードは、10ビット幅である。バッファ132の記
憶容量は、少なくとも、メツセージ交換動作モードで送
信される最長メツセージの長さと同じ長さでなくてはな
らない。代表的長さは256ワードである。コード変換
器134は、FIFOバッファ132の出力部に出現す
るデータを、出力部135に出現する8ビツトの文字に
変換する。コード変換器134はまた、制御用に使用さ
れる特殊文字を検出し、そのような文字が検出されたと
きに「制御文字検出」線136を活動化する。
メツセージの始めを示す制御文字が、ボート制御装置1
38によってコード変換器134の出力部135で検出
されると、ボート制御装置138はいくつかの活動を実
行する。まず制御文字の後の、発信元アドレス及び宛先
アドレスを表す2バイトを、それぞれ発信元アドレス・
レジスタ140及び宛先アドレス・レジスタ142にラ
ッチする。次に、ボート制御装置138は、ボート・バ
ス126を介してマトリックス制御装置96に、を妾続
要求を送信する。ボート・バス126によって送信され
る要求は、レジスタ140及び142からの接続すべき
発信元アドレスと宛先アドレス、及びボート制御装置1
38からの制御線145上の制御信号を含む。マ) I
Jフックス御装置96から否定応答が得られた場合、す
なわちその要求が許可されなかった場合には、発信リン
ク40を介して要求側プロセッサ10に、「拒絶」応答
メツセージが送り戻される。この応答メツセージは、各
ボート・アダプタ94のメモリ144に永久に記憶され
ており、したがってマトリックス制御装置96は、その
ようなメツセージを生成するという負担から解放される
。このメツセージは、並列で符号化された形で記憶され
、シリアライザ・シフト・レジスタ146によって直列
データ・ストリームに変換されてから、リンク40へ渡
される。
ボート制御装置13gは、マトリックスル制御装置96
から接続要求に対する肯定応答を受は取った場合、バッ
ファ132内で待機しているメツセージの後続部分をク
ロスポイント・マトリックス90に進ませる。F’IF
Oバッファ1.32の出力部に接続されているシリアラ
イザ・シフト・レジスタ150は、そのデータを直列形
式に再交換して、クロスポイント・マトリックス90内
の1ビット幅の経、路によって取り扱えるようにする。
クロスポイント・マトリックス90は、宛先アダプタ9
4が発信リンク40に結合されている場合、データを宛
先アダプタ94に切り替える。2−1マルチプレクサ1
48は、発信リンク40を、2つの発信元の1つ、すな
わちクロスポイント・マトリックス90を介して交換さ
れたメツセージ、または局部的に生成された拒絶メツセ
ージのどちらかから駆動させる。
後で説明するように交換機30(第2図)の2つの動作
モードを区別するため、メツセージの始めに2つの異な
る制御文字が使用される。メツセージ交換動作モードで
は、制御/データ而34内のクロスポイント・マトリッ
クス90(第5図)だけが使用可能となる。また、回線
変換動作モードでは、交換面32のすべてと制御/デー
タ面34が使用可能となる。これは、受信した制御文字
に応してマトリックス制御装置96によって制御バス使
用可能信号124を選択的に活動化することによって実
現される。
第5図及び第6図に関して、ボート・バス126は、各
ボートのポート制御装置138とマトリックス制御装置
9Gとの間の通信手段となる。ボート・バス126は、
いくつかの方式で実施できる。
ボートの数が少ない場合、たとえば16未満の場合には
、専用の要求/応答線対を各ボートごとに設けることが
できる。マトリックス制御装置96は、各要求線を次々
にポーリングし、保留要求をもつボートにサービスする
。ボートにサービスする順序は、利用するサービス方式
によって異なる。
可能な一部の方式には、固定優先順位、ラウンド・ロビ
ン、及び回転優先順位がある。ボートの数が多い場合に
は、各ボートごとに1対の専用線を設けることは現実的
でない。この状況を処理する1つの可能な方法は、ボー
ト・グループに分割し、各グループごとに1つの線対を
提供するものである。たとえば、64ボ一ト交換機で、
ボートをそれぞれ8個のボートからなる8つのグループ
に分割することができる。所与のボート・グループ内で
生じる要求は、そのグループ用の要求/応答線対へのア
クセスに関して相互に競合する。そのような回線争奪が
発生した場合、どちらの要求が優先されるかは、優先順
位回路によって選択される。
要求/応答線のほかに、ボート・アダプタ94とマトリ
ックス制御装置96との間でアドレス及びその他の制御
情報を転送するために、1組のアドレス線が設けられて
いる。アドレス線はすべてのボート・アダプタ94によ
って共用され、所与の時間にサービスされているボート
・アダプタのみがその時それらの線へのアクセスを許さ
れる。
メツセージの構成 交換機30を介してシステム内のあるプロセッサ10か
ら別のプロセッサへ送信されるメツセージは、1つまた
は複数の文字フレームで構成される。各フレームは、特
殊な制御文字によって区切られる。そのフレームの始め
は第1の制御文字によって示され、フレームの終りは、
第2の制御文字によって示される。各プロセッサは、フ
レームの合間に、遊休文字と呼ばれる特殊文字を連続的
に送る。したがって、プロセッサ10からの発信リンク
40は、いつでもメツセージ・フレームと遊休文字スト
リームのどちらかを搬送する。
第7A図は、ヘッダ162、情報フィールド1e4及び
トレイラ166の3個の構成要素を含むメツセージ・フ
レーム160の構成を示f。ヘッダ・フィールド162
とトレイラ・フィールド164はすべてのフレーム16
0に存在するが、清報フィールド164は制御フレーム
と呼ばれる特定のフレームには存在しないことがある。
情報フィールド164は、宛先に送信される実データま
たはメツセージを含む。ヘッダ・フィールド162及び
トレイラ・フィールド166は、所期の宛先へのフレー
ム160の経路指定を可能にし、また交換機30に特定
の制御情報を供給するために設けられる。ヘッダ・フィ
ールド162とトレイラ・フィールド166は、伝送時
にエラーを検出するための特定の手段をもたらすことに
より、宛先で受信される情報の妥当性を検査するのにも
役立つ。
第7B図に示すように、メツセージ・フレーム160の
ヘッダ162は、更に3つの個別フィールドを存する。
最初の文字170は、フレームの始め(SOF)文字と
呼ばれる制御文字で、メツセージ・フレーム160を先
行する遊休文字ストリームから区切る。後で詳しく説明
する、様々な種類のフレーム160を区別するために、
異なるSOF文字170が使用される。このSOF文字
170の次に、それぞれメツセージ160の発信元アド
レスと宛先アドレスを表す2つの文字172と174が
続く。フレームの長さを指示し、他の制御機能を実施す
るため、ヘッダ162中に追加のフィールドを使用する
こともできるが、本発明にとって重要ではないので、説
明しない。
第7C図に示すように、メツセージ・フレーム160の
トレイラ166は、CRCフィールド176とフレーム
の終り(EOF)区切り文字178の2つのフィールド
からなる。CRCフィールド170は、フレーム160
の送信側が情報フィールド164内のデータに関する巡
回冗長コードを記録するのに使用する。これは、後でメ
ツセージ160の伝送時に、受信側プロセッサが、エラ
ーの有f11(を検査するため、局所的に生成されるC
RCと比較する。このようなCRC検査は通信システム
では普通のものである。EOF区切り文字178は、特
殊制御文字で、フレーム160を後続の遊休文字ストリ
ームから区切ることによって、フレーム160の終りを
指示する。
様々なフレームの種類を区別するため、3つの異なるS
OF文字が使用される。
(1)メツセージ交換動作モード用の接続区切り文字(
C8OF1)。
(2)回線交換動作モード用の接続区切り文字(C8O
F2)。
(3)受動区切り文字(PSOF)。
同様に、様々なフレームの種類を区別するために、2つ
の異なるEOF文字が使用される。
(])受動区切り文字(PEOF)。
(2)切断区切り文字(DEOF)。
2つの接続SOF区切り文字のどちらかで始まり、PE
0F区切り文字で終わるフレームは、接続受動フレーム
と呼ばれる。開始区切り文字としてC3OF lとC8
OF2のどちらが使用されるかに応じて、2種類の接続
受動フレームが可能である。同様に、接続−切断フレー
ムは、C3OF1またはC8OF2で始まりDEOF文
字で終わるフレームである。受動−受動フレームは、P
SOFで始まりPE0Fで終わるフレームである。
最後に、受動−切断フレームは、PSOF文字で始まり
、DEOF文字で終わるフレームである。
制御フレームは、情報フィールド164の長さがOであ
る、すなわちヘッダ・フィールド162のすぐ後にトレ
イラ・フィールド166が続く、メツセージ・フレーム
である。このフレームの区切り文字は前述のを効な制御
文字のどれでもよい。
このようなフレームは、後で説明する、回線交換動作モ
ード用通信プロトコルを実施するのに有用である。
前述のように、プロセッサ10から送信されるメツセー
ジは、1つまたは複数のフレーム180で構成される。
を効なメツセージの構成には、次のものがある。
(1) Lat−接続−切断フレーム。
(2)接続−受動フレームの後に、受動−切断フレーム
が続(もの。
(3)接続−受動フレームの後に、1つまたは複数の受
動−受動フレームが続き、受動−切断フレームで終わる
もの。
前記の構成により、メツセージは必ず2つの接続SOF
区切り文字のどちらかで始まり、DEOF区切り文字で
終わるようになる。前述のように、ボート・アダプタ9
4は、SOF区切り文字を受は取ったとき接続をセット
アツプし、DEOF区切り文字を受は取ったときその接
続を解除するように設計されている。受動区切り文字は
、すでにセットアツプされている接続に対しては何の影
響も与えない。
動作モード 本発明のもっとも重要な特徴の1つは、1つは短いメツ
セージに適し、もう1つは長いメツセージに適した2つ
の動作モードを交換システムがサポートすることである
。これら2つのモードを回線交換モード及びメツセージ
交換モードと呼ぶ。
どのメツセージも、どちらかのモードを使って、他のメ
ツセージとは独立に、かつそのとき他の通信プロセッサ
で使用されている動作モードとは独立に送信することが
できる。次に、この2つの動作モードを、プロセッサA
からプロセッサBへのメツセージ送信に関して説明する
メツセージ交換動作モードでは、制御/データ而34と
その関連リンク40だけがメツセージの転送に参加し、
2台の通信プロセッサの残りのリンクは遊休状態のまま
である。発信元プロセッサAから送信されたメツセージ
は、前述の3つの有効なフレームの組合せのどれかによ
る1つまたは複数のフレーム160から構成される。最
初のフレームの開始区切り文字170はSOF 1文字
で、最後のフレームの終了区切り文字178はEOF文
字である。フレーム160の長さは、コード・アダプタ
94内のFIFOバッフT132の容量を超えてはなら
ない。
プロセッサAから最初のフレーム160のヘッダ162
を受は取ると、制御/データ而34内のボート・アダプ
タ94がマトリックス制御装置96に接続を要求し、前
述のように接続がセットアツプされる。マトリックス制
御装置96は、セットアツプ処理中に制御バス使用可能
信号124を非活動化して、セットアツプ・コマンドが
データ而32に同報通信されないようにする。発信元プ
ロセッサAのリンク・アダプタ36は、制御/データ而
34に接続されたリンク40上にメツセージを経路指定
し、残りのリンク40は遊休状態のままである。受信側
プロセッサBのリンク・アダプタ36は、交換機30に
よって渡されたメツセージの第1フレームのC3OF 
1文字から、メツセージ交換動作モードを認識する。次
にリンク・アダプタは、制御/データ而34から受は取
ったデータを、プロセッサBのメモリ・サブシステムに
転送する。
第2の動作モードは回線交換モードである。このモード
では、メツセージが次のように送信される。発信元プロ
セッサAは、まず宛先アドレスとしてプロセッサBを指
定する制御フレームを制御/データ面34に送信する。
この制御フレームは、C3OF2区切り文字を持つ接続
−受動フレームである。ボート・アダプタ94は、C3
OF2区切り文字を受は取ると、回線交換動作モードを
認識する。ボート・アダプタ94は、まずプロセッサB
に接続されているボートが使用中であるかどうか知るた
め検査を行なう。使用中である場合は、拒絶メツセージ
が制御/データ面34からプロセッサAに送り戻される
。拒絶メツセージを受は取ると、プロセッサAはそのト
ランザクシロンを終了する。同じ手順を使用して後でも
う1回状行することもできる。プロセッサBが使用中で
ないことをボート・アダプタ94が見出した場合、メツ
セージの転送は下記のように進行する。
(1)ボート・アダプタ94が、前述のようにマトリッ
クス・クロスポイントをセットアツプする。
制御バス使用可能線124が、マl−IJソクス制御装
置96によって活動化され、その結果、制御バス44」
二のすべてのデータ而32にセットアツプ・コマンドが
回報通信される。これによって、データが、n個のリン
ク40すべてに配布される。
(2)ボート・アダプタ94は、制御/データ面34の
クロスポイント・マトリックス90を介してプロセッサ
Aから受は取った制御フレームを、プロセッサBに伝送
する。プロセッサBのリンク・アダプタ36は、制御フ
レームを受は取ると、回線交換動作モードを認識し、そ
の着信リンク40のすべてでデータを受は取る準備をす
る。リンク・アダプタ36は、必要なバッファ、及び1
本のリンク40上の着信データを単一のデータ・ストリ
ームに変換するのに必要なハードウェアを備えている。
(3)初期制御フレームの送信後、プロセッサAは、拒
絶メツセージを予期して一定の時間待つ。この時間は、
プロセッサAと交換機30の間の最悪の場合の往復伝播
遅延と、ボート・アダプタ94及びマトリックス制御装
置96がプロセッサAから制御フレームを受は取った後
に拒絶フレームを送信するのに必要となるすべての活動
を完了するのに要する最大合計時間との和として設定さ
れる。
この期間に拒絶フレームを受は取らなかった場合、プロ
セッサAは、その接続がうまくセットアツプされたもの
と想定する。次にプロセッサAは、1本のリンク40す
べてに均等にデータを分散して、メツセージを送信する
。各リンク40上を送信されるデータは、単一フレーム
または複数フレームとして編成することができる。各フ
レームは、受動−受動フレームである。
(4)プロセッサBのリンク・アダプタ36は、その1
本の着信リンク40すべででデータを受は取り、そのデ
ータを単一データ・ストリームとしてメモリに転送する
(5)メツセージ伝送が完了すると、プロセッサAのリ
ンク・アダプタ36は、区切り文字PSOF及び1) 
E OFを持つ制御フレームを、交換機30の制御/デ
ータ而34に送信する。ボート制御装置138は、DE
OF文字を受は取ると、まずこのフレームをプロセッサ
Bに中継し、次に2つのプロセッサ間のクロスポイント
をリセットして、プロセッサAとBの切断を行なう。マ
トリックス制御装置96からの切断コマンドは、制御バ
ス44を介してすべてのデータ而32に同報通信され、
したがってプロセッサA及びBの両方のn木のリンク4
0がすべて解放されて、新しい接続が可能となる。
(6)プロセッサBのリンク・アダプタ36は、交換機
から中継された制御フレームを受は取ると、メツセージ
の終りを識別し、そのセッションヲ終了する。
このように、本発明は、交換機30を介して送信される
すべてのメツセージについて2つの動作モードの一方を
選択できるというフレキシビリティを与える。モードの
選択は、性能が最大になるように、すなわち特定のメツ
セージに要する総通信時間が最小となるように行なわな
くてはならない。
したがって、短いメツセージにはメツセージ交換モード
を使用し、長いメツセージには回線交換モードを使用す
る。長い、短いの区別は、ファイバ・リンク40の長さ
、各交換面32の帯域幅、及びシステム内の交換面32
の数によって決まる。例としてn=8個の交換面(デー
タ而32と制御/データ面34を含む)をもつシステム
を考えてみる。これらの交換面はそれぞれ1ギガバイト
/秒で動作するものとする。さらに、各ファイバ・リン
ク40は、長さ200メートルであり、約2マイクロ秒
の往復伝播遅延が導入されるものと想定する。また、コ
ーディング及びその他の要因によって導入されるオーバ
ーヘッドは無視して、長さ128バイトのメツセージ1
60を考える。メツセージ交換動作モードでは、128
バイトのメツセージ160の伝送に要する時間は1.0
24マイクロ秒である。回線交換動作モードでは、8本
のリンクすべてが使用されるので、伝送時間は128ナ
ノ秒に改善される。ただし、そのほかに回線交換モード
では接続を確立するのにさらに27.イクロ秒かかる。
したがって、回線交換モードでの総通信時H+21は、
メツセージ交換モードの通信時間の約2倍となる。逆に
長さ4096バイトのメツセージの総通信時間は、メツ
セージ交換モードでは32.768マイクロ秒、回線交
換モードでは4゜096+2=6.096マイクロ秒と
なる。したがって、こうした状況のもとでは明らかに回
線交換モードを選択すべきである。
大型のマルチプロセッシング複合体でよ<見うれるが、
プロセッサ10と交換機30との間の距離が大きい場合
には、ファイバ・リンク40における伝播遅延が重要と
なってくる。そのような環境では、短いメツセージにメ
ツセージ交換モードを使用するのがさらに有効である。
複数制御/データ面の利用 以上、本発明を、単一の制0′lI/データ而34に関
して説明してきた。しかし、この構成は、信頼性及び可
用性を向上させるため、複数の制御/データ而34をサ
ポートする。
複数のデータ面32を使用することの利点の1つは、デ
ータ面32または関連する通信りンク40の一部が故障
しても、システムが残りのデータ面32を使って、なお
動作を続行できるという点にある。制御/データ面34
が単一の障害点となる。複数の制御/データ面34を使
用すると、このような問題が解決できる。
一般に、システムは、k個の制御/データ面34とn−
に個のデータ面32を組み込んで構成できる。いつでも
、活動制御/データ面と呼ばれる制御/データ面34の
どれか1つだけが制御機能を実行する。受動制御/デー
タ面と呼ばれる残りの制御/データ面34は、制御機能
が使用不能となって単にデータ面として働く。活動制御
/データ面34でシステムの動作を破壊する恐れのある
障害が発生した場合、その機能は、受動制御/データ面
の1つに引き継がれる。したがって、その結果は、デー
タ面32の損失と同程度のもので、帯域幅の低下たけで
すむ。
4、図面のrlTi ’ILな1説明 第1図は、本発明の複数面クロスポイント交換機を使用
したマルチプロセッサ・システムのブロック図である。
第2図は、従来のマルチプロセッサ・システムのブロッ
ク図である。
第3図は、クロスポイント交換機のデータ面内のデータ
経路のブロック図である。
第4図は、クロスポイント交換機のデータ面内の制御回
路のブロック図である。
第5図は、クロスポイント交換機の制御/データ面を詳
細に示すブロック図である。
第6図は、クロスポイント交換機のボート・アダプタの
ブロック図である。
第7八図ないし第7C図は、それぞれメツセージ・フレ
ーム、ヘッダ・フィールド及びトレーラ・フィールドの
フォーマットを示す図である。
30・・・・クロスポイント交換システム、32・・・
・データ面、34・・・・制御/データ面、36・・・
・リンク・アダプタ、40・・・・全2重リンク、46
.92・・・・光電子受信長fk z 48.98・・
・・光電子送信装置、50.90・・・・クロスポイン
ト・マトリックス、94・・・・ボート・アダプタ、9
6・・・・マトリックス制御装置。

Claims (2)

    【特許請求の範囲】
  1. (1)複数のプロセッサを選択的に接続するための交換
    システムにおいて、 データを転送するための複数の交換面を有する交換手段
    と、 それぞれその第1の端部で、前記交換面の1つに結合さ
    れ、第2の端部で前記プロセッサの1つと結合された、
    複数のデータ・リンクとを含み、前記交換面の少なくと
    も1つは、その交換面を介するデータ転送を制御し、か
    つ他の交換面を介するデータ転送を制御するよう適合さ
    れており、前記交換手段が、前記少なくとも1つの交換
    面だけがデータ転送に使用される第1のモード、並びに
    前記少なくとも1つの交換面及び前記他の交換面がデー
    タ転送に使用される第2のモードで動作可能なことを特
    徴とする 交換システム。
  2. (2)複数のプロセッサ間でのデータ転送を制御するた
    めの交換システムにおいて、 複数のデータ面及び少なくとも1つの制御/データ面を
    含むデータ転送のための複数の交換面を有する交換手段
    と、 それぞれその第1の端部で前記交換面の1つに結合され
    、第2の端部で前記プロセッサの1つに結合された、複
    数のデータ・リンクとを含み、前記制御/データ面が、
    データ経路を選択し、前記プロセッサ間でデータを転送
    するために前記データ面を経由するデータ経路を選択す
    るための制御手段を含み、 前記交換手段が、前記制御/データ面内のデータ経路の
    みがデータの転送に使用される第1のメッセージ交換モ
    ードと、前記制御/データ面及び前記データ面内のデー
    タ経路がデータの転送に使用される第2の回線交換モー
    ドで動作可能なことを特徴とする 交換システム。
JP1265312A 1988-10-31 1989-10-13 交換システム Expired - Lifetime JPH0695695B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US264596 1988-10-31
US07/264,596 US4929939A (en) 1988-10-31 1988-10-31 High-speed switching system with flexible protocol capability

Publications (2)

Publication Number Publication Date
JPH02151151A true JPH02151151A (ja) 1990-06-11
JPH0695695B2 JPH0695695B2 (ja) 1994-11-24

Family

ID=23006769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1265312A Expired - Lifetime JPH0695695B2 (ja) 1988-10-31 1989-10-13 交換システム

Country Status (4)

Country Link
US (1) US4929939A (ja)
EP (1) EP0366935B1 (ja)
JP (1) JPH0695695B2 (ja)
DE (1) DE68924235T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04227152A (ja) * 1990-12-18 1992-08-17 Internatl Business Mach Corp <Ibm> バス制御のための中立監視システムおよびその方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280487A (en) * 1989-06-16 1994-01-18 Telefonaktiebolaget L M Ericsson Method and arrangement for detecting and localizing errors or faults in a multi-plane unit incorporated in a digital time switch
US5243595A (en) * 1990-01-30 1993-09-07 Johnson Service Company Combined connectionless and connection-oriented network control system
DE69017198T2 (de) * 1990-05-15 1995-08-17 International Business Machines Corp., Armonk, N.Y. Hybrides Vermittlungssystem für einen Kommunikationsknoten.
WO1992009176A1 (en) * 1990-11-15 1992-05-29 Nvision, Inc. Switch composed of identical switch modules
JP2770936B2 (ja) * 1990-12-18 1998-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 通信ネットワークおよび通信チャンネルをつくる方法
US5774698A (en) * 1991-02-22 1998-06-30 International Business Machines Corporation Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer system
US5264842A (en) * 1991-06-28 1993-11-23 International Business Machines Corporation Generalized usage of switch connections with wait chain
US5235592A (en) * 1991-08-13 1993-08-10 International Business Machines Corporation Dynamic switch protocols on a shared medium network
US5243334A (en) * 1991-08-30 1993-09-07 International Business Machines Corporation Partitioned switch with distributed clocks
US5410300A (en) * 1991-09-06 1995-04-25 International Business Machines Corporation Distributed crossbar switch architecture
JP2571655B2 (ja) * 1991-11-27 1997-01-16 インターナショナル・ビジネス・マシーンズ・コーポレイション プロトコル変換機構、交換ネットワーク及びコンピュータ・システム
DE4223600C2 (de) * 1992-07-17 1994-10-13 Ibm Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
US5367520A (en) * 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
US5631935A (en) * 1993-05-06 1997-05-20 Run-Rad Unlimited Networking, Ltd. Method and apparatus for governing information transfer using an efficient transport protocol
JP2886093B2 (ja) * 1994-07-28 1999-04-26 株式会社日立製作所 障害処理方法および情報処理システム
US5832303A (en) * 1994-08-22 1998-11-03 Hitachi, Ltd. Large scale interconnecting switch using communication controller groups with multiple input-to-one output signal lines and adaptable crossbar unit using plurality of selectors
US5898692A (en) * 1996-10-25 1999-04-27 Intel Corporation Scalable bandwidth digital data switch
KR100259276B1 (ko) 1997-01-27 2000-06-15 윤종용 대역폭확장이 가능한 상호연결망
US6088330A (en) * 1997-09-09 2000-07-11 Bruck; Joshua Reliable array of distributed computing nodes
US6477143B1 (en) 1998-01-25 2002-11-05 Dror Ginossar Method and apparatus for packet network congestion avoidance and control
US7289499B1 (en) * 2001-07-16 2007-10-30 Network Appliance, Inc. Integrated system and method for controlling telecommunication network data communicated over a local area network and storage data communicated over a storage area network
US7239642B1 (en) 2001-07-16 2007-07-03 Network Appliance, Inc. Multi-protocol network interface card
JP3508857B2 (ja) * 2001-07-31 2004-03-22 日本電気株式会社 ノード間データ転送方法およびデータ転送装置
US7660239B2 (en) * 2003-04-25 2010-02-09 Alcatel-Lucent Usa Inc. Network data re-routing
US7412588B2 (en) 2003-07-25 2008-08-12 International Business Machines Corporation Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus
US7353362B2 (en) * 2003-07-25 2008-04-01 International Business Machines Corporation Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus
US7535917B1 (en) 2005-02-22 2009-05-19 Netapp, Inc. Multi-protocol network adapter
EP1796319A1 (en) * 2005-12-08 2007-06-13 Alcatel Lucent Method to preserve the order of packets of a same flow and transmitted either through a control plane or through a data plane of a telecommunication network element
US7644207B2 (en) * 2006-08-21 2010-01-05 National Instruments Corporation High speed bus for isolated data acquisition applications
US7653057B1 (en) * 2006-11-30 2010-01-26 World Wide Packets, Inc. Preventing forwarding of a packet to a control plane
US8312193B2 (en) * 2010-01-08 2012-11-13 International Business Machines Corporation Eager protocol on a cache pipeline dataflow
US8862802B2 (en) * 2011-12-30 2014-10-14 Bedrock Automation Platforms Inc. Switch fabric having a serial communications interface and a parallel communications interface
US10834094B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Operator action authentication in an industrial control system
US9727511B2 (en) 2011-12-30 2017-08-08 Bedrock Automation Platforms Inc. Input/output module with multi-channel switching capability
US11144630B2 (en) 2011-12-30 2021-10-12 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US9467297B2 (en) 2013-08-06 2016-10-11 Bedrock Automation Platforms Inc. Industrial control system redundant communications/control modules authentication
US9437967B2 (en) 2011-12-30 2016-09-06 Bedrock Automation Platforms, Inc. Electromagnetic connector for an industrial control system
US11314854B2 (en) 2011-12-30 2022-04-26 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US9600434B1 (en) 2011-12-30 2017-03-21 Bedrock Automation Platforms, Inc. Switch fabric having a serial communications interface and a parallel communications interface
US12061685B2 (en) 2011-12-30 2024-08-13 Analog Devices, Inc. Image capture devices for a secure industrial control system
US8971072B2 (en) 2011-12-30 2015-03-03 Bedrock Automation Platforms Inc. Electromagnetic connector for an industrial control system
US8868813B2 (en) 2011-12-30 2014-10-21 Bedrock Automation Platforms Inc. Communications control system with a serial communications interface and a parallel communications interface
US9191203B2 (en) 2013-08-06 2015-11-17 Bedrock Automation Platforms Inc. Secure industrial control system
US10834820B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Industrial control system cable
US11967839B2 (en) 2011-12-30 2024-04-23 Analog Devices, Inc. Electromagnetic connector for an industrial control system
US9961125B2 (en) 2013-07-31 2018-05-01 Microsoft Technology Licensing, Llc Messaging API over HTTP protocol to establish context for data exchange
US10613567B2 (en) 2013-08-06 2020-04-07 Bedrock Automation Platforms Inc. Secure power supply for an industrial control system
US10440066B2 (en) 2013-11-15 2019-10-08 Microsoft Technology Licensing, Llc Switching of connection protocol
US11308114B1 (en) * 2013-12-23 2022-04-19 Cazena, Inc. Platform for provisioning a data analytics environment
US9548945B2 (en) 2013-12-27 2017-01-17 Cavium, Inc. Matrix of on-chip routers interconnecting a plurality of processing engines and a method of routing using thereof
US9620213B2 (en) 2013-12-27 2017-04-11 Cavium, Inc. Method and system for reconfigurable parallel lookups using multiple shared memories
US9379963B2 (en) 2013-12-30 2016-06-28 Cavium, Inc. Apparatus and method of generating lookups and making decisions for packet modifying and forwarding in a software-defined network engine
US9880844B2 (en) * 2013-12-30 2018-01-30 Cavium, Inc. Method and apparatus for parallel and conditional data manipulation in a software-defined network processing engine
US9825884B2 (en) 2013-12-30 2017-11-21 Cavium, Inc. Protocol independent programmable switch (PIPS) software defined data center networks
CN105281061A (zh) 2014-07-07 2016-01-27 基岩自动化平台公司 工业控制系统电缆
US10003676B2 (en) * 2015-02-20 2018-06-19 Cavium, Inc. Method and apparatus for generating parallel lookup requests utilizing a super key

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554483A (en) * 1983-09-29 1985-11-19 The United States Of America As Represented By The Secretary Of The Navy Active circulator gyrotron traveling-wave amplifier
US4630045A (en) * 1983-10-24 1986-12-16 International Business Machines Corporation Controller for a cross-point switching matrix
US4706150A (en) * 1984-06-29 1987-11-10 International Business Machines Corporation Switching protocal for multiple autonomous switching planes
JPS61214694A (ja) * 1985-03-18 1986-09-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション データ伝送のスイッチング装置
JPS62178040A (ja) * 1986-01-31 1987-08-05 Hitachi Ltd 複合交換方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04227152A (ja) * 1990-12-18 1992-08-17 Internatl Business Mach Corp <Ibm> バス制御のための中立監視システムおよびその方法

Also Published As

Publication number Publication date
EP0366935A2 (en) 1990-05-09
DE68924235D1 (de) 1995-10-19
EP0366935B1 (en) 1995-09-13
DE68924235T2 (de) 1996-05-02
EP0366935A3 (en) 1990-12-27
US4929939A (en) 1990-05-29
JPH0695695B2 (ja) 1994-11-24

Similar Documents

Publication Publication Date Title
JPH02151151A (ja) 交換システム
US6240096B1 (en) Fibre channel switch employing distributed queuing
US6510161B2 (en) Low latency shared memory switch architecture
JP2571655B2 (ja) プロトコル変換機構、交換ネットワーク及びコンピュータ・システム
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
US5612953A (en) Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer systems
JP3158223B2 (ja) スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法
US5774698A (en) Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer system
EP0311772B1 (en) Method of operating a switched network of optical buses
JPH08256180A (ja) データ通信ネットワーク装置
JPH02263260A (ja) メモリアクセススイッチネットワーク
KR920007096B1 (ko) 회로 스위칭 시스템
US5384773A (en) Multi-media analog/digital/optical switching apparatus
JPH02502505A (ja) 交換装置
JPH08256168A (ja) 転送路割り当てシステム
US5317565A (en) Method of sequencing bus operations in a simplex switch
JPH04239950A (ja) 接続保留制御方式
US5493651A (en) Method and system for dequeuing connection requests in a simplex switch
EP0505781B1 (en) Multi-media serial line switching adapter for parallel networks and heterogeneous and homologous computer system
US7012925B2 (en) System for transmitting local area network (LAN) data frames
JPH10171746A (ja) ディスク共有スイッチ装置及びその使用方法
JP2000330961A (ja) マルチcpuシステム
JPH0479442A (ja) 交換装置
JP2001014288A (ja) セルアレイ間のメッセージ通信装置
JPH0210939A (ja) ループ式通信システムの通信方法