JPH04262449A - データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵの制御によって
２つのデバイス間のデータ転送を行うデータ転送方式に
関する。

【０００２】

【従来の技術】従来より、２つのデバイス間、例えばメ
モリとメモリ、メモリとＩＯ、又はＩＯとＩＯの間でデ
ータ転送を行う方式として、ＣＰＵの制御を介在させる
方式とＤＭＡ（ダイレクトメモリアクセス）による方式
とがある。

【０００３】前者は、ＣＰＵの制御によって転送元のデ
バイスからデータバス上に読み出したデータをＣＰＵ内
のレジスタに一旦格納し、レジスタに格納したデータを
次の書き込みサイクルでデータバス上にのせて転送先の
デバイスに書き込む。

【０００４】つまりこの場合には、読み出しサイクルと
書き込みサイクルとの２つのサイクルで１つのデータの
転送が実行される。

【０００５】後者は、専用のコントローラ（ＤＭＡＣ）
を用い、ＣＰＵの制御から離れて２つのデバイス間で直
接的にデータ転送が行われる。

【０００６】

【発明が解決しようとする課題】しかし、前者の方式で
は、１つのデータの転送に２つのサイクルを要するため
転送速度が遅い。

【０００７】また後者の方式では、読み出しと書き込み
とが１つのサイクルで行われるためデータ転送の速度は
速いが、そのための専用のコントローラが必要であり、
回路構成が複雑でありコスト高となっていた。

【０００８】本発明は、上述の問題に鑑み、簡単な回路
構成であってデータ転送速度が速いデータ転送方式を提
供することを目的としている。

【０００９】

【課題を解決するための手段】請求項１の発明に係る方
式は、上述の課題を解決するため、ＣＰＵの制御によっ
て２つのデバイス間のデータ転送を行うデータ転送方式
であって、転送先又は転送元である一方のデバイスを指
定するデバイス指定情報を格納するとともに、格納した
デバイス指定情報に基づいてそのデバイスを指定するた
めのデバイス指定手段が設けられており、データ転送に
先立って、前記ＣＰＵによって前記デバイス指定手段に
デバイス指定情報を書き込んでおき、転送元又は転送先
である他方のデバイスに対して、前記ＣＰＵの制御によ
ってアドレスの指定及び読み出し又は書き込みの指令を
行うと同時に、前記デバイス指定手段により指定された
デバイスに対して書き込み又は読み出しの指令を行う。

【００１０】請求項２の発明に係る方式は、転送先又は
転送元である一方のデバイスを指定するデバイス指定情
報を格納するためのデバイス指定情報格納手段と、前記
ＣＰＵからの転送要求の指令によって、前記デバイス指
定情報格納手段に格納されたデバイス指定情報に対応す
るデバイスに対して書き込み又は読み出しの指令を行い
、且つ転送元又は転送先である他方のデバイスに対して
読み出し又は書き込みの指令を行うためのデバイス制御
手段とが設けられており、データ転送に先立って、前記
ＣＰＵによって前記デバイス指定情報格納手段にデバイ
ス指定情報を書き込んでおき、データ転送にあたり、前
記ＣＰＵの制御によって、転送元又は転送先である他方
のデバイスに対してアドレスの指定を行うと同時に、前
記デバイス制御手段に対して転送要求の指令を行う。

【００１１】

【作用】ＣＰＵは、デバイス間のデータ転送に先立って
、デバイス指定情報格納手段にデバイス指定情報を書き
込む。

【００１２】デバイス制御手段は、ＣＰＵからの転送要
求の指令があったときに、具体的には例えばメモリに対
するアクセス要求信号がアクティブになったときに、デ
バイス指定情報に対応するデバイスに対して書き込み又
は読み出しの指令を行い、これとともに他方のデバイス
に対して読み出し又は書き込みの指令を行う。これによ
ってデバイス間のデータ転送が行われる。

【００１３】

【実施例】図１は本発明に係るデータ処理装置１のブロ
ック図、図２はメモリ１２からＩＯ１３へのデータ転送
時におけるタイミング図である。なお、図中において、
各信号名の前に記した記号「／」は当該信号がローアク
ティブであることを示すが、以下の説明においては記号
「／」を省略する。

【００１４】データ処理装置１は、ＣＰＵ１１、読み書
き可能なメモリ１２、ＩＯ１３、ＩＯ１４、及び、メモ
リコントローラ１５から構成されており、これらの間は
、アドレスバス２１、データバス２２、及びその他の制
御線によって接続されている。

【００１５】メモリ１２には、ＣＰＵ１１で実行される
プログラム、及び実行に必要なデータなどが格納されて
おり、ＭＳＥＬ信号によってセレクトされ、ＭＲ／ＭＷ
信号によって読み出し又は書き込みが指定される。

【００１６】ＩＯ１３及びＩＯ１４は、外部との間でデ
ータの入出力を行うためのものであり、それぞれ、Ｇ１
信号又はＧ２信号によってセレクトされ、ＩＲ／Ｗ１信
号又はＩＲ／Ｗ２信号によって読み出し又は書き込みが
指定される。

【００１７】ＩＯ１３及びＩＯ１４に入出力されるＩＯ
Ｄ１及びＩＯＤ２には、それぞれ、Ｇ１信号又はＧ２信
号がアクティブでないとき（「Ｈ」のとき）でもデータ
が出力されており、外部に接続された図示しない入出力
インタフェースによって読み取ることが可能である。本
実施例では、ＩＯ１３及びＩＯ１４は８ビットのデータ
の入出力が可能であり、ＩＯＤ１及びＩＯＤ２もそれぞ
れ８ビットである。

【００１８】ＩＯ１４は、本発明におけるデバイス指定
手段又はデバイス指定情報格納手段として動作し、その
入出力であるＩＯＤ２の特定の１ビット（例えば最下位
の１ビット）から出力されるＷＥ信号の内容は、本発明
におけるデバイス指定情報に相当する。このＷＥ信号は
メモリコントローラ１５に入力されており、デバイス間
のデータ転送時において、メモリコントローラ１５はＷ
Ｅ信号に基づいてデバイスの指定を行う。

【００１９】メモリコントローラ１５は、ＣＰＵ１１が
メモリ１２又はＩＯ１３，１４にアクセスするとき、こ
れらのデバイスを直接に制御する。

【００２０】つまり、ＣＰＵ１１からメモリコントロー
ラ１５に、メモリ１２又はＩＯ１３，１４へのアクセス
要求を示すＤＲＥＱ信号が入力されると、アドレスバス
２１のアドレスに基づいてこれらの内のいずれかをセレ
クトするための信号（ＭＳＥＬ信号、Ｇ１信号、又はＧ
２信号）を出力するとともに、セレクトされたデバイス
に対し、Ｒ／Ｗ信号に基づいて読み出し又は書き込みを
指定する。

【００２１】また、メモリコントローラ１５は、メモリ
１２を読み出すための信号を受け取ったときに、ＩＯ１
４から入力されているＷＥ信号の状態をチェックし、図
２に示すようにＷＥ信号がアクティブ（「Ｌ」）である
場合には、メモリ１２をセレクトするためのＭＳＥＬ信
号をアクティブ（「Ｌ」）とするときに、Ｇ１信号をア
クティブ（「Ｌ」）にし且つＩＲ／Ｗ１信号を「Ｌ」に
する。これによって、メモリ１２から読み出されてデー
タバス２２にのったデータが同一のサイクルでＩＯ１３
に書き込まれる。つまり、メモリ１２からＩＯ１３への
データ転送が１つのサイクルで行われる。

【００２２】ＩＯ１４のＷＥ信号をアクティブとするた
めには、ＩＯ１４のＷＥ信号に対応するビットが「Ｌ」
となるように、予めＣＰＵ１１によって書き込んでおく
。

【００２３】図３はメモリ１２からＩＯ１３へのデータ
転送を実行する処理を示すフローチャートである。

【００２４】まず、転送するデータ数をカウンタにセッ
トし（ステップ＃１１）、そのスタートアドレスをセッ
トする（ステップ＃１２）。

【００２５】ＩＯ１４の最下位ビット（ＷＥ信号に対応
するビット）を「Ｌ」にする（ステップ＃１３）。この
ための処理として、例えばＩＯ１４に対して「０」を書
き込む。

【００２６】メモリ１２からデータを読み出す（ステッ
プ＃１４）。このとき、同時にＩＯ１３にデータが書き
込まれて転送される。

【００２７】カウンタをデクリメントし（ステップ＃１
５）、カウンタが零でなければ（ステップ＃１６でノー
）、アドレスをインクリメントして（ステップ＃１７）
、ステップ＃１４にジャンプする。

【００２８】ステップ＃１６でカウンタが零であれば、
ＩＯ１４の最下位ビットを「Ｈ」にし（ステップ＃１８
）、処理を終了する。

【００２９】図４は図３のフローチャートを実行するた
めのプログラムの一例を示す図である。このプログラム
では、アドレス「Ａ０００Ｈ」から始まる１０００バイ
トのデータが、メモリ１２からＩＯ１３へ転送される。

【００３０】上述の実施例によると、メモリ１２からＩ
Ｏ１３へのデータ転送を行う場合に、メモリ１２からの
データの読み出しと同時にＩＯ１３へ書き込みが行われ
、したがってメモリ１２の読み出しサイクルのみでデー
タ転送が行われる。これによって、データ転送に要する
時間が大幅に低減されることになり、データ転送速度が
速い。しかも、ＤＭＡＣなどの複雑な専用のコントロー
ラを要することなく、簡単な回路構成によって低コスト
で実現することができる。

【００３１】特に、図４に示すプログラムを実行した場
合には、「Ｒｅｔｒｙ」のラベルで示されたルーチンが
１０００回繰り返して実行されるが、このルーチンには
、ＣＰＵ１１のレジスタからＩＯ１３へデータをストア
するために従来は必要であった処理時間の長い命令が削
除されており、その分だけデータ転送速度が大幅に速く
なっている。

【００３２】上述の実施例においては、メモリ１２から
ＩＯ１３への方向のデータ転送のみであったが、次にこ
れら相方向のデータ転送を行う場合の実施例について説
明する。

【００３３】図５は本発明に係る他の実施例のデータ処
理装置１ａのブロック図、図６はＩＯ１３からメモリ１
２へのデータ転送時におけるタイミング図、図７はＩＯ
１３からメモリ１２へのデータ転送を実行する処理を示
すフローチャートである。

【００３４】データ処理装置１ａでは、上述したデータ
処理装置１に、ゲート１６と、当該ゲート１６をオンオ
フするためのＧ３信号が追加されている。

【００３５】すなわち、ＣＰＵ１１に接続されるデータ
バス２２と、メモリ１２などのデバイスに接続されるデ
ータバス２２ａとは、ゲート１６を介して接続されてお
り、メモリコントローラ１５から出力されるＧ３信号が
アクティブ（「Ｌ」）になったときにのみゲート１６が
オンしてこれらが互いに接続される。

【００３６】Ｇ３信号は、通常時及びメモリ１２からＩ
Ｐ１３へのデータ転送時には「Ｌ」であり、このときに
はデータバス２２とデータバス２２ａとは繋がっている
が、ＩＯ１３からメモリ１２へのデータ転送時にはＧ３
信号が「Ｈ」となってデータバス２２ａがＣＰＵ１１か
ら切り離される。これによって、ＣＰＵ１１によってデ
ータバス２２に出力されるデータとＩＯ１３からデータ
バス２２ａに出力されるデータとの干渉が防止されてい
る。

【００３７】データ処理装置１ａの動作について説明す
ると、図６に示すように、メモリコントローラ１５は、
ＣＰＵ１１からメモリ１２への書き込み信号を受け取っ
たときに、ＩＯ１４からのＷＥ信号がアクティブである
場合には、メモリ１２をセレクトするためのＭＳＥＬ信
号をアクティブとするとともにＩＯ１３をセレクトする
ためのＧ１信号をアクティブとする。これによって、Ｉ
Ｏ１３から読み出されてデータバス２２ａにのったデー
タが同一のサイクルでメモリ１２に書き込まれ、ＩＯ１
３からメモリ１２へのデータ転送が１つのサイクルで行
われる。したがって、データ転送速度が速い。

【００３８】このとき、メモリコントローラ１５からゲ
ート１６へのＧ３信号が「Ｈ」となるように、予めＣＰ
Ｕ１１によってメモリコントローラ１５に対してセット
されている。また、ＩＯ１４のＷＥ信号を予めアクティ
ブとしておくことも上述と同様である。

【００３９】図７に示すフローチャートでは、ステップ
＃２４においてメモリ１２へデータを書き込む処理を行
い、これによってＩＯ１３から読み出されたデータがメ
モリ１２に書き込まれる。

【００４０】なお、メモリ１２へデータを書き込む処理
として、図４のようなアセンブラによるプログラムでは
ＣＰＵ１１のレジスタに格納されたデータをメモリ１２
へストアするように記述することが多いが、その命令を
実行するとレジスタのデータがデータバス２２にのる。 しかし、このデータは、ゲート１６がオフであるためデ
ータバス２２ａにはのらない。

【００４１】なお、データ処理装置１ａでのメモリ１２
からＩＰ１３へのデータ転送は、ゲート１６がオンした
状態において、先に説明したと同様に行われる。

【００４２】上述の実施例においては、メモリ１２とＩ
Ｏ１３との間においてデータ転送を行った例について説
明したが、メモリ１２と他のメモリ、ＩＯ１３と他のＩ
Ｏなど、種々のデバイス間においてデータ転送を行うよ
うにすることができる。また、デバイス指定手段又はデ
バイス指定情報格納手段としてＩＯ１４を兼用したが、
専用のレジスタなどを用いてもよい。

【００４３】上述の実施例において、メモリコントロー
ラ１５をＰＬＤ（Ｐｒｏｇｒａｍａｂｌｅ　　Ｌｏｇｉ
ｃ　　Ｄｅｖｉｃｅ）により構成してもよく、またハー
ド回路で構成してもよい。データ処理装置１，１ａ又は
その各部の構成、データ転送のタイミング、フローチャ
ートの処理内容又は処理順序などは、上述した以外に種
々変更することができる。

【００４４】

【発明の効果】本発明によると、簡単な回路構成であっ
てデータ転送速度が速いデータ転送方式を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明に係るデータ処理装置のブロック図であ
る。

【図２】メモリからＩＯへのデータ転送時におけるタイ
ミング図である。

【図３】メモリからＩＯへのデータ転送を実行する処理
を示すフローチャートである。

【図４】図３のフローチャートを実行するためのプログ
ラムの一例を示す図である。

【図５】本発明に係る他の実施例のデータ処理装置のブ
ロック図である。

【図６】ＩＯからメモリへのデータ転送時におけるタイ
ミング図である。

【図７】ＩＯからメモリへのデータ転送を実行する処理
を示すフローチャートである。

【符号の説明】

１１　　ＣＰＵ １２　　メモリ（デバイス） １３　　ＩＯ（デバイス） １４　　ＩＯ（デバイス指定手段、デバイス指定情報格
納手段）

Claims (2)

【特許請求の範囲】
1. 【請求項１】ＣＰＵの制御によって２つのデバイス間の
   データ転送を行うデータ転送方式であって、転送先又は
   転送元である一方のデバイスを指定するデバイス指定情
   報を格納するとともに、格納したデバイス指定情報に基
   づいてそのデバイスを指定するためのデバイス指定手段
   が設けられており、データ転送に先立って、前記ＣＰＵ
   によって前記デバイス指定手段にデバイス指定情報を書
   き込んでおき、転送元又は転送先である他方のデバイス
   に対して、前記ＣＰＵの制御によってアドレスの指定及
   び読み出し又は書き込みの指令を行うと同時に、前記デ
   バイス指定手段により指定されたデバイスに対して書き
   込み又は読み出しの指令を行うことを特徴とするデータ
   転送方式。
2. 【請求項２】ＣＰＵの制御によって２つのデバイス間の
   データ転送を行うデータ転送方式であって、転送先又は
   転送元である一方のデバイスを指定するデバイス指定情
   報を格納するためのデバイス指定情報格納手段と、前記
   ＣＰＵからの転送要求の指令によって、前記デバイス指
   定情報格納手段に格納されたデバイス指定情報に対応す
   るデバイスに対して書き込み又は読み出しの指令を行い
   、且つ転送元又は転送先である他方のデバイスに対して
   読み出し又は書き込みの指令を行うためのデバイス制御
   手段とが設けられており、データ転送に先立って、前記
   ＣＰＵによって前記デバイス指定情報格納手段にデバイ
   ス指定情報を書き込んでおき、データ転送にあたり、前
   記ＣＰＵの制御によって、転送元又は転送先である他方
   のデバイスに対してアドレスの指定を行うと同時に、前
   記デバイス制御手段に対して転送要求の指令を行うこと
   を特徴とするデータ転送方式。