[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH04230147A - 多重レベルの差動信号伝送を提供するデータ伝送システムおよび装置 - Google Patents

多重レベルの差動信号伝送を提供するデータ伝送システムおよび装置

Info

Publication number
JPH04230147A
JPH04230147A JP3116143A JP11614391A JPH04230147A JP H04230147 A JPH04230147 A JP H04230147A JP 3116143 A JP3116143 A JP 3116143A JP 11614391 A JP11614391 A JP 11614391A JP H04230147 A JPH04230147 A JP H04230147A
Authority
JP
Japan
Prior art keywords
binary
signal
signals
level
multilevel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3116143A
Other languages
English (en)
Inventor
Peter Gerardus Maria Baltus
ペーテル　ヘラルデュス　マリア　バルテュス
Der Meulen Pieter Van
ペーテル　ファン　デル　モーレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04230147A publication Critical patent/JPH04230147A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はそれぞれの伝送チャネル
にわたって多重レベル差動信号の形で２信データが伝送
され、かつ受信信号がそれらの大きさではなくそのよう
な信号対の間の差の符号に基づいてデコードされるデー
タ伝送システムに関する。それによって高伝送率および
共通モード・ノイズに対する抵抗が得られ、かつ２進形
の差動伝送をわずかなチャネル数で可能にする。ここに
使用される「多重レベル」とは、２つ以上の可能レベル
を言うが、２レベルは２進信号の特性である。
【０００２】
【従来の技術】２進データの伝送は、２進信号端インタ
ーフェースを使用することによって最も普通に行われ、
それぞれの伝送チャネル内の信号は２進データのそれぞ
れのビットに対応する。すべてのチャネルの信号群は「
インターフェース」と言われ、ノイズがない場合は、２
進信号端インターフェースはチャネル容量を最も有効に
使用させる。そのようなインターフェースはチャネルに
共通モード・ノイズがあるときに伝送の誤りを受ける。 すなわちノイズがすべてのチャネルで事実上同じ程度ま
で起こるのは、受信信号のデコード動作が固定基準レベ
ルに関するそれらの振幅の検波を必要とするからである
。
【０００３】
【発明が解決しようとする課題】与えられた数のチャネ
ルにわたって情報伝送が多く得られるように、２進イン
ターフェースではなく多重レベルが使用されていたが、
各チャネルにある信号の値は数個の２進データ・ビット
にそれぞれ対応する数個の可能なレベルの中のどれかで
ある。例えば米国特許第４，６０６，０４６号を参照さ
れたい。しかし、そのようなインターフェースが依然と
して共通モード・ノイズの問題を生じるのは、受信した
多重レベルの解読動作を固定基準レベルと比較する必要
があるからである。
【０００４】
【課題を解決するための手段】伝送における共通モード
・ノイズの問題は、２進データを異なる形で符号化する
ことによって事実上除外することができるが、その各ビ
ットが１対のラインの信号間の差によって表わされるの
は、そのような差が両ラインに現われる信号の振幅の等
しい変化によって作られないからである。また、信号差
の符号（大きさではない）だけを検波すればよい。しか
し、２進差伝送には、費用の増加を伴うビット当たり２
本のラインを必要とする。あるときはＩＣパッケージ・
ピンを利用できることすらない。
【０００５】したがって、共通モード・ノイズ抑制と共
に高情報伝送率を与え、かつ２進差伝送を必要としない
伝送チャネルを要求する伝送システムが必要とされる。 本発明によるデータ伝送システムは、電線、ライン、周
波数帯などのような複数のｍ＞２の伝送チャネルで２進
データの多重レベル差伝送を達成する。このシステムに
は、伝送すべき２進入力信号を受信してそのような２進
インターフェースを多重レベル差インターフェースに符
号化する符号器を含むが、各多重レベル信号は異なるレ
ベルの数（ｎ）のどれでも１つの値を指定されかつその
ようなすべてのき信号は異なる値を持つ。チャネル容量
を適当に利用するには、（ｎ）は（ｍ）に等しくなけれ
ばならない。各多重レベル信号にそのように指定された
値はそれぞれの２進信号群、すなわち２群以上の２進値
の算術組合せとして導かれ、そのような一致はあらかじ
め選択された符号変換またはいわゆる「マッピング」表
による。符号器は、それぞれの伝送チャネルにそれぞれ
の多重レベル信号を供給する。解読器は伝送された多重
レベル信号を受信し、そのそれぞれの対の値の差の符号
を決定して、そのような符号差にしたがって、それぞれ
の２進値をそれぞれの２進出力信号に指定するが、その
ような指定は符号化に使用されたものと同じ符号変換表
の逆による。この手段は伝送された原２進インターフェ
ースを回復させる。共通モード・ノイズから抵抗は、差
動信号伝送の結果として得られ、要求されるチャネル数
は原２進インターフェースの差動伝送について必要とさ
れるよりも少ない。
【０００６】本発明はそのようなシステムに用いる符号
器および解読器にも関する。
【０００７】
【実施例】２進データ符号は、例えば伝送バスの電線の
ようなそれぞれの伝送チャネルにわたって異なる値の信
号の形で伝送することができ；信号値の各順列は特定の
データ符号を表わす。データの最も簡単な符号化は２進
であり、各信号の値はハイ（Ｖｈ　）　またはロー（Ｖ
ｏ　）　電圧レベルである。つまり、２本の電線は２進
情報の２ビット、すなわち電線当たり１ビットを運ぶこ
とができる。接地基準線も必要である。２進差動符号化
は接地線を必要としないが、少なくとも２本の電線は一
般に、１対の電線の信号間の差の符号（＋または−）に
よってそのときに表わされるので、各ビットが必要であ
ると考えられていた。つまり、２ビットを符号化する場
合に、４本の電線を使用する必要があり、ビットの値は
（Ｗ１　−Ｗ２　）および（Ｗ３　−Ｗ４　）のような
電線の２つの異なる時に現われる信号間の差の符号から
決定される。６本の可能な４本の電線対があるので、少
なくとも１ビット以上が最初の２対の符号値にかかわら
ず選択し得る（Ｗ１　−Ｗ２）のような、もう１対の符
号値をそのようなビットに指定することによって伝送す
ることができる。一般に、もし電線数が（ｍ）であるな
らば、異なる電線対の数（Ｐ）は１／２ｍ（ｍ−１）　
となる。しかし、これを利用するには、ちょうど２つ以
上の可能なレベルを持つように信号が各電線に現われる
必要がある。追加の電線ではなく追加の信号レベルを使
用することによって、電線数よりもビット数のほうがは
るかに多い数を差動符号化することができる。
【０００８】一般に、多重レベル差動符号器は（ｎ）個
の異なるレベルを用いて情報を差動伝送するｍ個の電線
を有する。すなわち、各電線に現われる信号の値はレベ
ル１、２・・・・・ｎのどれかになることができる。そ
のような信号差動検出の対の間の差から（ｍ）個の各電
線に現われる信号の値を求めるために、下記２つの条件
が満たされなければならない；（１）　２つの信号は同
じレベルであってはならない。
【０００９】（２）　ｎ個の各レベルは少なくとも１つ
の電線信号に指定されなければならない。もしｍ＞ｎな
らば、１つ以上の信号レベルは少くとも２つの電線に指
定されなければならない。電線のその対に現われる信号
の値の間の差は任意な情報を送らず、またそのような電
線の情報伝送は完全には利用されない。もしｍ＜ｎなら
ば、各伝送について電線に指定することができずかつそ
の結果任意の情報を送るのに使用することができない。 最適の条件はｍ＝ｎのときに達成され、すなわちチャネ
ルの数は信号レベルの数に等しくなければならない。
【００１０】すべての電線に現われる信号の値の各順列
は「符号」を構成するので、伝送し得る符号の数はｎ！
である。すなわち、第１電線に現われる信号は任意なｎ
の値を有することができるが、第２電線に現われる信号
は任意な（ｎ−１）値を有することができ、以下同様に
最後の電線までそうなる。したがって、上記に説明した
４電線符号器は情報（２４　＝１６）の４ビットを越え
る４！＝２４の差符号を伝送することができる。
【００１１】ｎチャネルまでの任意なｎレベルで信号値
を指定する符号化動作は、下記のアルゴリズムによって
実行することができる： （１）　電線Ｗ１　に現われる信号に任意な値を指定す
る。 （２）　任意の電線Ｗｉ　からＷ２　〜Ｗｎ−１　まで
については、電線Ｗ１　〜Ｗｉ−１　に指定されたこれ
と異なる値を指定する。
【００１２】（３）　電線Ｗｎ　に現われる信号に残り
の値を指定する。例えば、３ワイヤ、３レベル符号器で
は、３レベルはＶ１　＜Ｖ２　＜Ｖ３　はそのようなレ
ベルのどれでもを、たとえばＶ３　を電線Ｗ１　に現わ
れる信号に指定させる。これは、Ｖ２　のみを電線Ｗ３
　に現われる信号に指定されるレベルｔとして残す。こ
の方法で符号化することによって、すべての電線は異な
る信号レベルになる。 それぞれの電線に現われる信号の値は、伝送後、各電線
対に現われる信号間の差の符号のみを検出することによ
って求めることができる。本例では、与えられた対の電
線に現われる信号の値と値との間の差を分類すると、下
記を生じる： 　　　　　　　　　　電　　線　　対　　　　　　　　
　　信　　号　　差　　　　　　　　電線シーケンス　
　　　　　　　（Ｗ１　−Ｗ２　）　　　　　　Ｖ３　
−Ｖ１　＞０　　　　　　　　Ｗ１　＞　　Ｗ２　　　
　　　　　　（Ｗ２　−Ｗ３　）　　　　　　Ｖ１　−
Ｖ２　＜０　　　　　　　　Ｗ２　＞　　Ｗ３　　　　
　　　　　（Ｗ１　−Ｗ３　）　　　　　　Ｖ３　−Ｖ
２　＞０　　　　　　　　Ｗ１　＞　　Ｗ３　したがっ
て、Ｗ１　＞Ｗ３　＞Ｗ２　、およびそのような信号シ
ーケンスは電線Ｗ１　でＶ３　、電線Ｗ３　でＶ２　、
そして電線Ｗ２　でＶ１　でなければならない。電線の
順序Ｗ１　、Ｗ２　、Ｗ３　では、そのような信号シー
ケンスは、これらの電線に元来指定された信号レベルと
同じであるＶ３　、Ｖ１　、Ｖ２　である。もちろん、
この一致は、レベル（Ｖ１　Ｖ２　およびＶ３　）どれ
がそれぞれの電線の信号に元来指定されたかには全く無
関係である。電線順序Ｗ１　、Ｗ２　、Ｗ３　では、そ
のような信号シーケンスは、これらの電線に原来指定さ
れた信号レベルと同じであるＶ３　、Ｖ１　、Ｖ２　で
ある。もちろん、この一致は、レベル（Ｖ１　、Ｖ２　
およびＶ３　）のどれかそれぞれの電線に現われる信号
に原来指定されたかには全く無関係となる。
【００１３】符号動作は、下記のアルゴリズムを用いて
行われる； （１）　電線シーケンスの位置ｉおよびｊにある任意な
電線対に現われる信号の値と値との差（Ｖｉ　−Ｖｊ　
）の符号Ｓｉｊを検出する； （２）　すべてのｊについてＳｉｊ＝１に関する信号値
Ｖｉ　を見出だし、かつ電線Ｗｉ　にその信号値を指定
する；（３）　信号値Ｖ１　および符号Ｓｉｊを無視す
る；（４）　すべての信号値が指定されるまで、段階（
２）　および（３）　を繰り返す。
【００１４】この反復手順によって指定された信号値は
、このシーケンスの順によって決定され、おのおのは前
に指定された信号値のそれを下回る１つのレベルである
。指定された最後の信号値は最低すなわち「ゼロ」レベ
ルである。図１から、本発明によるデータ伝送システム
がブロック図の形で図示されている。任意な数のライン
および信号レベルを使用して説明を簡単にすることはで
きるが、図１は３ライン３レベルのシステムを図示して
いる。それは３つの２進入力信号を並列に受信する３つ
の入力を有し、また３つの出力のおのおのが電圧レベル
Ｖ１　＜Ｖ２　＜Ｖ３　のどれでも１つの値を指定され
、それぞれのチャネルＷ１　、Ｗ２　、Ｗ３　にそれぞ
れ接続されている出力は、３つの２進出力信号が作られ
る３つの出力を持つ符号器２の３つの入力にそれぞれ接
続されている。
【００１５】符号器は、２進入力信号のそれぞれの群の
値の算術組合せによってそれぞれのラインに信号値を指
定するが、そのような指定は２個のライン信号が同じ値
とならないように２個のライン信号が同じ値を持たない
ような任意の独断的に選択された符号変換に従っており
；例えば、符号変換表は図２に示されている。これは、
２進入力信号の６通りの可能な各組合せに６個の可能な
多重レベル差動インターフェースの内の異なる１つを指
定することによって公式化された。３個のラインで２３
　＝８の場合は３！＝６であるので、表わすことのでき
ない２個の可能な２進入力インターフェースが存在する
と思われ、かつそれは３電線の差動伝送によって伝送す
ることはできないことが分かると思う。
【００１６】一般に、異なる多レベル・インターフェー
スの数は、（ｎ）レベルではｎ！であるが、（Ｐ）信号
によって形成し得るインターフェースの数は２ｐ　であ
る。ｎ＝ｍのとき、チャネルの数、ｐの値は１／２ｎ（
ｎ−１）　となる。ｎ！および２ｐ　はほとんど必ず異
なるので、したがってそれぞれの多重レベル・インター
フェースによってすべての可能な２進インターフェース
をマップすることは不可能である。例えば、もしｎ＝ｍ
＝４であるならば、ｐ＝６であり、その結果４！＝２４
のみが符号器の出力で異なる多重レベル・インターフェ
ースに一致させることができる２６　＝６４の異なる２
進インターフェースを形成することができる。１６個の
異なる２進インターフェースがあるならば、わずか４個
の２進入力信号を利用しかつ一致、同期、誤りその他の
情報を伝送する解読器出力の残り８通りの可能な組合せ
を使用することができる。
【００１７】解読器で３個の多重レベル信号が受信され
ると、そのような信号、（Ｗ１　−Ｗ２　）、（Ｗ２　
−Ｗ３　）および（Ｗ１　−Ｗ３　）の異なる対の間の
差の符号が検出される。上述の通り、そのような差の符
号から、３本の各入力ラインに現われる信号の値が求め
られる。 次に３個の出力は図２に示される通り、符号化に使用さ
れたときと同じ符号変換表によって入力信号に対応する
２進値を指定される。例えば、もしライン信号間の３つ
の差がＷ１　＜Ｗ２　、Ｗ２　＞Ｗ３　、およびＷ１　
＞Ｗ３　を作るならば、Ｗ２　＞Ｗ１　＞Ｗ３　となる
。したがって、ラインＷ１　は信号値Ｖ２　を有し、ラ
インＷ２　は信号値Ｖ３　を有し、そしてラインＷ３　
は信号値Ｖ１　を有する。このシーケンスＶ２　、Ｖ３
　、Ｖ１　は２進符号０１１に対応するものとして図２
の符号変換表から見られる。したがって、解読器２は２
進出力信号に対する値のそのシーケンスを指定する。
【００１８】解読器および符号器はＣＭＯＳ、ＢｉＣＭ
ＯＳおよびパイポーラを含むがそれらに限定されない任
意ないろいろの形の集積技術で実行することができる。 説明の目的で、それらはバイポーラ・トランジスタとし
て第３図および図４に示されているが、電界効果トラン
ジスタを代りに使用することができる。図３の（Ａ）の
３レベル３ライン符号器は、３個の連続差動増幅段１０
０、２００および３００の各入力で有効の、下降順に２
進入力信号ａ、ｂ、ｃを受信する。そのような各段は、
そのコレクター電流特性の水平部分で作動するようにバ
イアスされるトランジスタの形をした定電流源に結合さ
れた１対のエミッタ結合トランジスタから成る。つまり
、段１００はトランジスタ１０１および１０２を含むが
、そのエミッタはトランジスタ１０３のコレクタに接続
され、トランジスタ１０３のエミッタは抵抗器１０４に
よって接地するようにリターンされている。トランジス
タ１０３のベースはそのコレクタ電流が事実上一定に保
たれるようにそれにバイアスを与えるバイアス電圧源Ｂ
ｂ　に接続されている。トランジスタ１０１のコレクタ
は抵抗器１０５によって供給源Ｖｄ　に接続されている
。 差動増幅段２００および３００の素子は、１００のこれ
らと同じであり、その対応する素子は１００、２００お
よび３００の一連によって識別されている。段１００に
あるトランジスタ１０２のコレクタは段２００にあるト
ランジスタ２０１のコレクタに交差接続されている。段
２００にあるトランジスタ２０２のコレクタは段３００
にあるトランジスタ３０１のコレクタに交差接続され、
かつ段３００にあるトランジスタ３０２のコレクタは段
１００にあるトランジスタ１０１のコレクタに交差接続
される。トランジスタ１０１、２０１および３０１のベ
ースはそれぞれ２進入力信号ａ、ｂ、ｃを受信し、また
トランジスタ１０２、２０２および
【００１９】
【外１】
【００２０】これは各入力２進信号およびその補数が利
用できるものと仮定する。もし信号端２進信号のみが利
用できるならば、トランジスタ１０２、２０２および３
０２のベースは、２進信号の「１」および「０」の値に
対応するレベル間のレベルで基準電圧源に代わって接続
される。トランジスタ１０１のコレクタ電圧は段１００
の出力信号Ｑ１として取られ、トランジスタ２０１のコ
レクタ電圧は段２００の出力信号Ｑ２　として取られ、
そしてトランジスタ３０１のコレクタ電圧は段３００の
出力信号Ｑ３　として取られる。Ｑ１、Ｑ２　およびＱ
３　は共に、３レベルコード結合を構成するか、又は図
３の（Ｂ）の符号変換表にしたがって入力２進信号に「
マップ」されるが、そのような表にある信号レベル０、
１、２解読器の出力から得られる低電圧（Ｖ１　）、中
間電圧（Ｖ２　）及び高電圧（Ｖ３）の各種電圧レベル
に対応し、かつ、等しい間隔に置かれることが望ましい
。
【００２１】信号Ｑ１トランジスタ１０１および３０２
を流れる電流の和によって決定され
【００２２】
【外２】
【００２３】対応する。もしこれらの両信号が２進の「
０」であるならば、トランジスタ１０１および３０２は
いずれも低または非導通の状態にある。そのとき、抵抗
器１０５に最小電流があり、またそのような信号Ｑ１の
値は高電圧レベルＶ３　である。
【００２４】
【外３】
【００２５】０１および３０２はいずれも完全に導通性
である。一度に異なる各段のトランジスタの１個だけが
完全に導電性でありかつ全エミッタ電流がいずれも一定
に保たれるので、もしそのような電流が１個の電流ユニ
ットとして示されるならば、結果として抵抗器１０５を
通る合計２つの電流ユニットとなる。次に信号Ｑ１の値
【００２６】
【外４】
【００２７】１」の組合せであり、トランジスタ１０１
と３０２の１つは低導通性状態であり、他は完全導通性
である。そのとき抵抗器１０５を通る１つの電流ユニッ
トがあり、したがって信号Ｑ１の値は中間電圧レベルＶ
２　となる。「１」入力ビットは、それを受信するトラ
ンジスタのコレクタで１つの電流ユニットを作るので、
そのようなコレクタでの出力信号の最大レベルＶ３　か
らの１
【００２８】
【外５】
【００２９】との間の差に比例する。もし信号Ｑ１の値
がＶＱ１で示されるならば、これは下記の通りに表わす
ことができる：
【００３０】
【外６】
【００３１】ただし△Ｖは連続信号レベル間の電圧差で
ある。もし信号レベルＶ１　、Ｖ２　、Ｖ３　が１、２
および３を意味するならば、レベル／および２は２進値
「０」および「１」用のものと同じである。この式は下
記のようになる
【００３２】
【外７】
【００３３】びにＱ３に適用し、下記の結果を作る
【０
０３４】
【外８】
【００３５】例えば図３（Ｂ）の表の第１行にこれらの
関係を適用すれば、入力２進信号は
【００３６】
【外９】
【００３７】ＶＱ２＝１、ＶＱ３＝０となる。表の第２
行では、入力２進信号は０１０であり、したがってａ＝
０、ｂ＝１、およびｃ＝０である。これらの値を上記の
上の中で置換すると、ＶＱ１＝１、ＶＱ２＝０、ＶＱ３
＝３となる。表の中の残りの行にある２進信号に対応す
る出力は同様にして導かれる。注目すべきことは、図３
の（Ａ）の３ライン、３レベル符号器は、多数のインタ
ーフェース・レベルが使用されるとき符号器の出力が入
力信号の対の算術和にしたがってその力を導き出すが、
入力信号の２つ以上の群の組合せに左右される。例えば
、４レベル・インターフェースの各多重レベル出力信号
は、２進入力信号の３つの群の算術組合せから導かれる
。
【００３８】または注目すべきことは、任意な差段のト
ランジスタ間の電流の区分はそのような状態の２個のト
ランジスタの相対ベース電圧にのみ左右され、そのよう
な電圧の絶対値には左右されないことである。したがっ
て、もしそのような段のコレクタ抵抗器にある電流を変
更しない同じ量だけ増減する。つまり、両ベース電圧に
影響を及ぼす共通モード、・ノイズは、そのような段の
出力に影響を及ぼさない。
【００３９】図４は、図３の（Ａ）の符号器のような符
号器から伝送バスの３つのそれぞれのラインにわたって
受信された多重レベル信号Ｑ１、Ｑ２、Ｑ３用の符号器
のバイポーラ装置を示す。符号器に似た解読器も差動増
幅器段４００、５００、および６００、信号の各可能対
の１つを含み、おのおのはコレクタ電流特性の水平部分
により作動するようにバイアスされたトランジスタの形
をした一定の電流源に接続されるエミッタ結合トランジ
スタを含む。段４００はトランジスタ４０１および４０
２を含み、そのエミッタは一定電流源として働くトラン
ジスタ４０３のコレクタに接続されるが、トランジスタ
４０３のエミッタは抵抗器４０４によって接地するよう
に戻る。トランジスタ４０３のベースは、バイアス電圧
Ｖｂ　のソースに接続されて、事実上一定のコレクタ電
流を保つ。トランジスタ４０１および４０２のコレクタ
は、抵抗器４０５ならびに４０６によって供給電圧Ｖｄ
　のソースにそれぞれ接続される。差動段５００および
６００の素子は、４００のこれらと同じであり、その対
応する素子は４００、５００および６００の一連に対応
する数字によって識別されている。
【００４０】解読器によって作られるそれぞれの２進出
力ｂ１　、ｂ２　、ｂ３　は、トランジスタ４０１、５
０１および６０１のコレクタで得られる。トランジスタ
４０１を考えると、そのコレクタ電流はトランジスタ４
０１および４０２のベースにそれぞれ供給されたライン
信号Ｑ１およびＱ２の間の差（Ｑ１−Ｑ２）によってそ
れぞれ決定される。両トランジスタを通る全電流は一定
に保たれ、かつ１個の電流ユニットとして指定すること
ができるので、コレクタ抵抗器４０５またはコレクタ抵
抗器４０６を通る１個以上の電流ユニットは存在し得な
い。したがって、トランジスタ４０１のベースにおける
ライン信号Ｑ１がトランジスタ４０２のベースにおける
ライン信号Ｑ２を越えるとき、抵抗器４０５を通る１つ
の電流ユニットが存在する。Ｑ＜Ｑ２のときコレクタ抵
抗器４０５を通る電流は事実上ない。２進出力信号ｂ、
を構成するトランジスタ４０１のコレクタ電圧は、差（
Ｑ１−Ｑ２）が負から正まで変化するとき最小、すなわ
ち「０」レベルまで最大すなわち「１」レベルから変化
する。
【００４１】したがって、ｂ１　＝Ｓｉｇｎ（Ｑ２−Ｑ
１）。 同様な分析によって、段５００にあるトランジスタ５０
１のコレクタにおける２進出力信号ｂ２　、および段６
００にあるトランジスタ６０１のコレクタにおける２進
出力信号ｂ３　は下記の式によって与えられるｂ２　＝
Ｓｉｇｎ（Ｑ３−Ｑ２）、およびｂ３　＝Ｓｉｇｎ（Ｑ
１−Ｑ３）。
【００４２】第３ａ図の表は、出力２進信号ｂ１　、ｂ
２　、ｂ３　を導く入力３レベル信号Ｑ１、Ｑ２、Ｑ３
の差動解読を生じる。例えば、そのような表の第１行は
、Ｑ１＝２、Ｑ２＝１およびＱ３＝０のような入力信号
用の表である。したがって（Ｑ２−Ｑ１）の符号は負で
あり、その結果２進信号ｂ１　＝０；（Ｑ３−Ｑ２）の
符号も負であり、その結果２進信号ｂ２　＝０；そして
（Ｑ１−Ｑ３）の符号は正であり、その結果２進信号ｂ
３　＝１である。したがって、解読器の出力信号ｂ１　
、ｂ２　、ｂ３　も００１である。
【００４３】図３の（Ｂ）の表の第２行は、Ｑ１＝２：
Ｑ１＝１、Ｑ３＝０のような入力インターフェース用の
行である。したがって、（Ｑ２−Ｑ１）は負であり、そ
の結果ｂ１　＝０；（Ｑ３−Ｑ２）は正であり、ｂ２　
＝１；そして（Ｑ１−Ｑ３）は負であり、その結果ｂ３
　＝０となる。したがって解読器の出力ｂ１　、ｂ２　
、ｂ３　は０１０に対応する。この方法で、原信号は回
復される。
【００４４】異なる符号の数は、ｎ−チャネルｎレベル
の差動インターフェースがｎ！に等しいが、その情報の
速度は「ｎ」の値が増加されるにつれてこれが表わす程
速くは増加しない。その理由は、各チャネルの時定数に
より、すべての信号が最終的に到達したりそれらの指定
されたレベルに「固定」したりする所要時間が一段と長
くなる、信号レベルが増加するからである。単位時間当
たりに伝送し得る情報量が、情報伝送レート（「ＩＴＲ
」）として表わされ、かつ単位時間当たり伝送し得る符
号の数が符号伝送レート（「ＳＴＲ」）として表わされ
るならば、ＩＴＲは下記によって与えられる。
【００４５】ＩＴＲ＝ＳＴＲｌｏｇ２Ｔただしｌｏｇ２
Ｔは各伝送時に表わされるビット数である。 図５の表は、単一端と「ｎ」すなわち信号レベルの数の
異なる値に関する差動伝送との間の比較を示す。単一端
伝送の場合には、多重レベル・インターフェース間の情
報伝送レートは、２進差動インターフェース用よりも低
いが、差動伝送については逆も真なりであることがわか
る。これは、２進差動インターフェースに固有なより高
い冗長度による。
【００４６】本発明はその一定な好適実施例に関して説
明されたが、そのいろいろな変形および適合は主な教義
および範囲から逸脱せずに挙げることができ、また後述
の請求の範囲から得られる。なお図１において、左側は
３ビット２進信号、中央は伝送チャネル、右側は３ビッ
ト２進信号を示す。また、図２において、左欄は値：中
央欄は２進符号、右欄は多重レベル符号を示す。さらに
図５において、左欄は信号端伝送、右欄は差動伝送、第
１列は信号レベル、第２列はチャネル、第３列は符号の
数、第４列は符号当たりのビット、第５列は固定時間を
示す。
【図面の簡単な説明】
【図１】本発明によるデータ伝送システムを形成するブ
ロック図である。
【図２】多重レベル信号内で２進入力信号を変換する符
号変換表の１例を示す図である。
【図３】（Ａ）は図１のシステム内で用いられるような
回路図、および（Ｂ）は符号化および解読化用の符号変
換用符号変換表を示す図である。
【図４】図１のシステムに用いることができるような解
読器の回路図である。
【図５】２進信号と多重信号の単一端の差動伝送の重要
な特性の比較の表を示す図である。
【符号の説明】
１００　　　　差動増幅器 １０１　　　　トランジスタ １０２　　　　トランジスタ １０３　　　　トランジスタ １０４　　　　抵抗器 １０５　　　　抵抗器 ２００　　　　差動増幅器 ２０１　　　　トランジスタ ２０２　　　　トランジスタ ２０３　　　　トランジスタ ２０４　　　　トランジスタ ２０５　　　　トランジスタ ３００　　　　差動増幅器 ３０１　　　　トランジスタ ３０２　　　　トランジスタ ３０３　　　　トランジスタ ３０４　　　　抵抗器 ３０５　　　　抵抗器

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】　　複数（Ｐ）の２進入力信号によって形
    成された２進インターフェースは複数（ｍ＞２）の伝送
    チャネルにわたって伝送され、Ｐは１／２ｍ（ｍ−１）
    以下であって；２進入力信号を伝送し、かつその信号か
    ら、前記数（ｍ）の多重レベル信号によって形成された
    多重レベル・インターフェースを得る目的で、それぞれ
    の多重レベルが別レベルの前記数（ｍ）の異なる単位数
    にそれぞれ値を割り当てられる装置と、２進入力信号の
    それぞれの群の２進値の算術的組み合わせに対応する任
    意の多重レベル信号に割り当てられ、そのような対応は
    予備選択符号変換表によって実行される値と、伝送チャ
    ネルごとに個別の多重チャネルを供給する装置とから成
    る、ことを特徴とするデータ伝送システムに使用する多
    重レベル差動符号器。
  2. 【請求項２】　　多重レベル信号の異なるレベル同志が
    等間隔に置かれる、ことを特徴とする請求項１記載の符
    号器。
  3. 【請求項３】　　個別の多重レベルに割り当てられた値
    は前記２進入力信号のそれぞれの群の２進値の算術和に
    それぞれ対応する、ことを特徴とする請求項２記載の符
    号器。
  4. 【請求項４】　　前記符号器は連続した差動増幅器段の
    複数部分から成り、それぞれの段は２進入力信号を受信
    し、かつその信号から、前記予備選択符号変換表によっ
    て個々の多重レベル信号を得る、ことを特徴とする請求
    項１記載の符号器。
  5. 【請求項５】　　差動増幅器段は各々、事実上一定の電
    流源に結合された１組のトランジスタから成り、その結
    果各組の両トランジスタで導通された全電流は事実上一
    定に保たれる、ことを特徴とする請求項４記載の符号器
    。
  6. 【請求項６】　　複数（Ｐ）の２進入力信号によって形
    成された２進インターフェースは前記数（ｍ）の伝送チ
    ャネルにわたって複数（ｍ＞２）の差動信号の形で伝送
    され、前記多重レベル信号は別レベルの前記数（ｍ）の
    それぞれの単位数における値を有し；（Ｐ）は１／２ｍ
    （ｍ−１）　以下であって；多重レベル信号を受信し、
    かつその信号から前記複数（Ｐ）の２進出力信号によっ
    て形成された２進インターフェースを得る目的で、前記
    ２進出力信号はそれぞれの組の前記多重レベル信号の値
    間の異なる符号に対応して２進値を割り当てられる装置
    から成り、２進出力信号の前記２進値と前記符号差との
    間の対応性は予備選択符号変換表によるものであり、そ
    の結果２進インターフェースは（Ｐ）２進出力信号によ
    って形成され、それは２進インターフェースが前記２進
    入力信号によって形成されることと同じである、ことを
    特徴とするデータ伝送に使用する多重レベル差動解読器
    。
  7. 【請求項７】　　前記符号器は連続した差動増幅器の複
    数段から成り、それぞれの段は前記それぞれの組の多重
    レベル信号を受信し、かつその信号から、予備選択符号
    変換表によって個々の２進出力信号を得る、ことを特徴
    とする請求項６記載の解読器。
  8. 【請求項８】　　差動符号器部分は各々、事実上一定の
    電流源に結合された１組のトランジスタから成り、その
    結果各組の両トランジスタで導通された全電流は事実上
    一定に保たれる、ことを特徴とする請求項７記載の解読
    器。
  9. 【請求項９】　　２進インターフェース伝送チャネルの
    複数（ｍ−２）の差動伝送が複数（Ｐ）の２進入力によ
    って形成されることを目的とし、Ｐは１／２ｍ（ｍ−１
    ）　以下であって；前記符号器は、多重レベル・インタ
    ーフェースを形成するように前記数（ｍ）の多重レベル
    信号の中で符号化する符号器から成り、それぞれの多重
    レベル信号は別レベルの数（ｍ）の異なる単位数に値を
    割り当て；任意の多重レベル信号に割り当てられたその
    値は２進入力信号のそれぞれの群の２進値の算術的組み
    合わせに対応し、そのような対応性は予備選択符号変換
    表によるものであり、前記符号器は伝送チャネルごとに
    個別の多重レベル信号を供給すること；また前記伝送チ
    ャネルから、多重レベル信号を伝送された（ｍ）によっ
    て形成された多重レベル・インターフェースを受信し、
    かつその信号から、複数　（Ｐ）の２進出力信号から成
    る対応性２進インターフェースを得る目的の解読器を有
    し；前記解読器はそれぞれの組の多重レベル信号の値に
    異なる符号を決定しかつその符号差に対応してそれぞれ
    の２進出力信号に２進値を割り合てるように適合され、
    その対応性は前記予備選択符号変換表の逆によるもので
    あり；前記解読器で作られた（Ｐ）２進出力信号によっ
    て形成された２進インターフェースは、（Ｐ）２進入力
    信号によって前記符号器に形成された２進インターフェ
    ースと同じである、ことを特徴とするデータ伝送システ
    ム。
  10. 【請求項１０】　　複数（Ｐ）の２進入力信号によって
    形成された２進インターフェースの複数（ｍ−２）の伝
    送チャネルにわたって差動伝送を達成する方法であり、
    Ｐはに１／２ｍ（ｍ−１）　以下であって；その方法は
    、（ｍ）多重信号を有する対応性多重レベル差動インタ
    ーフェースを形成するように入力２進インターフェース
    を符号化し、またそれぞれのチャンネルにわたって個別
    の多重レベル信号を伝送することを含み；前記符号化は
    、（１）　チャネルＷ１　にわたり伝送された多重レベ
    ル信号に任意の複数（ｍ）の差動レベルでの値を割り当
    てる段階と； （２）　Ｗ２　からＷ１　までの任意のチャネルのため
    にそのチャネルにわたり伝送された多重レベルに、前記
    （ｍ）レベルの単位レベルの値およびチャネルＷ１　か
    らＷｉ−１　にわたり伝送された多重レベル信号に割り
    合てられた値と異なるを割り当てる段階と； （３）　チャネルＷｍ　にわたり伝送された多重レベル
    信号に、値がチャネルＷ１　からＷｍ−１　までの多重
    レベル信号に割り当てられた後に残された信号レベルの
    値を割り当てる段階を含む、ことを特徴とする方法。
  11. 【請求項１１】　　個別の多重レベル信号に割り当てら
    れた値は、前記伝送された２進信号のそれぞれの群の２
    進値の算術和にそれぞれ対応し、その対応性は予備選択
    符号変換表によるものである、ことを特徴とする請求項
    ７記載の方法。
  12. 【請求項１２】　　さらに（Ｐ）２進出力信号を得るた
    めに（ｍ）多重レベル信号によって形成された多重レベ
    ルの解読を含み、その信号は伝送された２進インターフ
    ェースと同じ２進インターフェースを形成し、前記解読
    は、 （１）　前記多重信号のそれぞれの組の値の値間の符号
    差を検出する段階と； （２）　各（Ｐ）２進出力信号で検出された符号によっ
    て２進値を割り当て、前記符号と前記割り当てられた２
    進との関係は前記符号変換表の逆によるものである段階
    を含む、ことを特徴とする請求項１０記載の方法。
JP3116143A 1990-05-21 1991-05-21 多重レベルの差動信号伝送を提供するデータ伝送システムおよび装置 Pending JPH04230147A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US526925 1990-05-21
US07/526,925 US5166956A (en) 1990-05-21 1990-05-21 Data transmission system and apparatus providing multi-level differential signal transmission

Publications (1)

Publication Number Publication Date
JPH04230147A true JPH04230147A (ja) 1992-08-19

Family

ID=24099394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3116143A Pending JPH04230147A (ja) 1990-05-21 1991-05-21 多重レベルの差動信号伝送を提供するデータ伝送システムおよび装置

Country Status (3)

Country Link
US (1) US5166956A (ja)
EP (1) EP0458390A3 (ja)
JP (1) JPH04230147A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390582B1 (ko) * 2001-05-10 2003-07-07 주식회사 라이온텍 펄스폭 비트 반전을 이용한 송신장치, 수신장치 및 이를이용한 전송장치 및 선로 부호화 방법
JP2005310155A (ja) * 2004-04-22 2005-11-04 Renei Kagi Kofun Yugenkoshi データ転送方法
KR100535823B1 (ko) * 2004-03-16 2005-12-09 주식회사 대우일렉트로닉스 홀로그래픽 디지털 데이터 저장시스템의 멀티-레벨 차분코딩 및 디코딩 방법 및 장치
JP2006093988A (ja) * 2004-09-22 2006-04-06 Sony Corp エンコーダ装置およびデコーダ装置
WO2007125963A1 (ja) 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
WO2008053661A1 (fr) * 2006-10-31 2008-05-08 Panasonic Corporation Système de transmission de signal
JP2008236279A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 信号伝送システム
US7692563B2 (en) 2006-04-27 2010-04-06 Panasonic Corporation Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines
JP2016514430A (ja) * 2013-03-07 2016-05-19 クアルコム，インコーポレイテッド クロック情報を信号状態の遷移に組み込むマルチワイヤシグナリングのためのトランスコーディング方法
JP2018518909A (ja) * 2015-06-22 2018-07-12 クアルコム，インコーポレイテッド 低電力物理層ドライバトポロジー
US10833899B2 (en) 2015-06-22 2020-11-10 Qualcomm Incorporated Low power physical layer driver topologies

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9002559D0 (sv) * 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Kommunikationslaenk
US5550865A (en) * 1993-05-05 1996-08-27 National Semiconductor Corporation Frequency modulator for data transceiver
US5444737A (en) * 1993-05-05 1995-08-22 National Semiconductor Corporation Wireless data transceiver
FR2707816B1 (fr) * 1993-07-15 1995-10-06 Totalgaz Cie Fse Procédé et dispositif de codage d'un signal, pour le traitement, la transmission et le stockage de l'information associée.
US5640605A (en) * 1994-08-26 1997-06-17 3Com Corporation Method and apparatus for synchronized transmission of data between a network adaptor and multiple transmission channels using a shared clocking frequency and multilevel data encoding
GB9613228D0 (en) * 1996-06-25 1996-08-28 British Telecomm Data transmission
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
KR100292625B1 (ko) * 1998-06-29 2001-07-12 박종섭 고속인터페이스장치
US6324602B1 (en) * 1998-08-17 2001-11-27 Integrated Memory Logic, Inc. Advanced input/output interface for an integrated circuit device using two-level to multi-level signal conversion
US6573760B1 (en) 1998-12-28 2003-06-03 Agere Systems Inc. Receiver for common mode data signals carried on a differential interface
US6295323B1 (en) 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
JP2000307909A (ja) * 1999-02-16 2000-11-02 Sony Corp 情報伝送方法、情報処理方法、情報処理装置、電子機器及び撮像装置
US6211698B1 (en) 1999-06-29 2001-04-03 Hyundai Electronics Industries Co., Ltd. High speed interface apparatus
US6477592B1 (en) 1999-08-06 2002-11-05 Integrated Memory Logic, Inc. System for I/O interfacing for semiconductor chip utilizing addition of reference element to each data element in first data stream and interpret to recover data elements of second data stream
US6937664B1 (en) 2000-07-18 2005-08-30 Integrated Memory Logic, Inc. System and method for multi-symbol interfacing
GB0028134D0 (en) 2000-11-17 2001-01-03 Texas Instruments Ltd Improvements in or relating to systems for data transmission
JP3753678B2 (ja) * 2002-06-28 2006-03-08 Ｎｅｃマイクロシステム株式会社 多値画像符号化・復号化装置
KR100510548B1 (ko) * 2003-09-25 2005-08-26 삼성전자주식회사 입력 신호의 입력 커패시턴스를 줄일 수 있는 입력 버퍼
US6956510B1 (en) * 2004-05-14 2005-10-18 Marvell International Ltd. Methods, software, circuits and systems for coding information
KR100629675B1 (ko) 2004-07-16 2006-09-28 학교법인 포항공과대학교 4개 신호선을 이용한 3개 데이터의 전류모드 차동 전송방법 및 시스템
WO2006013496A1 (en) * 2004-07-27 2006-02-09 Koninklijke Philips Electronics N.V. Encoding of data words using three or more level levels
US7787526B2 (en) * 2005-07-12 2010-08-31 Mcgee James Ridenour Circuits and methods for a multi-differential embedded-clock channel
KR100790968B1 (ko) * 2005-08-10 2008-01-02 삼성전자주식회사 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법
KR100761830B1 (ko) 2005-12-28 2007-09-28 삼성전자주식회사 이중 차동 전송 시스템 및 방법
KR100871701B1 (ko) * 2007-02-15 2008-12-08 삼성전자주식회사 3 비트 데이터를 차동 모드로 송수신하는 신호 전송 장치및 방법
US9231790B2 (en) * 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US8958290B2 (en) * 2007-03-05 2015-02-17 Marvell International Ltd. Multi-level multi-pin differential interface
US8026740B2 (en) * 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8649445B2 (en) 2011-02-17 2014-02-11 École Polytechnique Fédérale De Lausanne (Epfl) Methods and systems for noise resilient, pin-efficient and low power communications with sparse signaling codes
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9362962B2 (en) 2010-05-20 2016-06-07 Kandou Labs, S.A. Methods and systems for energy-efficient communications interface
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
US9083576B1 (en) 2010-05-20 2015-07-14 Kandou Labs, S.A. Methods and systems for error detection and correction using vector signal prediction
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9106238B1 (en) 2010-12-30 2015-08-11 Kandou Labs, S.A. Sorting decoder
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US9106220B2 (en) 2010-05-20 2015-08-11 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US9275720B2 (en) 2010-12-30 2016-03-01 Kandou Labs, S.A. Differential vector storage for dynamic random access memory
US8644417B2 (en) * 2012-05-08 2014-02-04 Au Optronics Corporation Methods and systems for multi-level data transmission
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
EP2926260B1 (en) 2013-01-17 2019-04-03 Kandou Labs S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US8781022B1 (en) * 2013-03-01 2014-07-15 Au Optronics Corporation Methods for multi-level data transmission
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
EP2997704B1 (en) 2013-06-25 2020-12-16 Kandou Labs S.A. Vector signaling with reduced receiver complexity
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9369312B1 (en) 2014-02-02 2016-06-14 Kandou Labs, S.A. Low EMI signaling for parallel conductor interfaces
KR102240544B1 (ko) 2014-02-28 2021-04-19 칸도우 랩스 에스에이 클록 임베디드 벡터 시그널링 코드
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
WO2016007863A2 (en) 2014-07-10 2016-01-14 Kandou Labs, S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
US9444654B2 (en) 2014-07-21 2016-09-13 Kandou Labs, S.A. Multidrop data transfer
US9461862B2 (en) 2014-08-01 2016-10-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
CN113225159B (zh) 2015-06-26 2024-06-07 康杜实验室公司 高速通信系统
US9577854B1 (en) 2015-08-20 2017-02-21 Micron Technology, Inc. Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
EP3408935B1 (en) 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
WO2017185072A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. High performance phase locked loop
US10056903B2 (en) 2016-04-28 2018-08-21 Kandou Labs, S.A. Low power multilevel driver
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
EP3449379B1 (en) 2016-04-28 2021-10-06 Kandou Labs S.A. Vector signaling codes for densely-routed wire groups
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10164817B2 (en) * 2017-03-21 2018-12-25 Micron Technology, Inc. Methods and apparatuses for signal translation in a buffered memory
CN110741562B (zh) 2017-04-14 2022-11-04 康杜实验室公司 向量信令码信道的流水线式前向纠错
WO2018217783A1 (en) 2017-05-22 2018-11-29 Kandou Labs, S.A. Multi-modal data-driven clock recovery circuit
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
KR102498475B1 (ko) 2017-12-28 2023-02-09 칸도우 랩스 에스에이 동기식으로 스위칭된 다중 입력 복조 비교기
US11271685B2 (en) 2017-12-29 2022-03-08 Limited Liability Company “Radio Gigabit” Method of hybrid automatic repeat request implementation for data transmission with multilevel coding
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
EP3809610B1 (en) * 2018-07-11 2024-03-27 Huawei Technologies Co., Ltd. Signal generation device, method, and system
US10840971B2 (en) * 2018-08-21 2020-11-17 Micron Technology, Inc. Pre-distortion for multi-level signaling
WO2024049482A1 (en) 2022-08-30 2024-03-07 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084069A (en) * 1976-11-01 1978-04-11 Burroughs Corporation Encoding and driving means for use in a three-level digital data communication system
DE3218318A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung quaternaerer signale
US4489417A (en) * 1982-11-24 1984-12-18 International Business Machines Corporation Multi-level communication circuitry for communicating digital signals between integrated circuits
US4606046A (en) * 1983-12-27 1986-08-12 At&T Bell Laboratories Converter/line driver circuit for a line repeater

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390582B1 (ko) * 2001-05-10 2003-07-07 주식회사 라이온텍 펄스폭 비트 반전을 이용한 송신장치, 수신장치 및 이를이용한 전송장치 및 선로 부호화 방법
KR100535823B1 (ko) * 2004-03-16 2005-12-09 주식회사 대우일렉트로닉스 홀로그래픽 디지털 데이터 저장시스템의 멀티-레벨 차분코딩 및 디코딩 방법 및 장치
JP2005310155A (ja) * 2004-04-22 2005-11-04 Renei Kagi Kofun Yugenkoshi データ転送方法
JP2006093988A (ja) * 2004-09-22 2006-04-06 Sony Corp エンコーダ装置およびデコーダ装置
US7692563B2 (en) 2006-04-27 2010-04-06 Panasonic Corporation Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines
WO2007125963A1 (ja) 2006-04-27 2007-11-08 Panasonic Corporation 多重差動伝送システム
US7983347B2 (en) 2006-04-27 2011-07-19 Panasonic Corporation Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines
JP4598862B2 (ja) * 2006-10-31 2010-12-15 パナソニック株式会社 信号伝送システム
JPWO2008053661A1 (ja) * 2006-10-31 2010-02-25 パナソニック株式会社 信号伝送システム
WO2008053661A1 (fr) * 2006-10-31 2008-05-08 Panasonic Corporation Système de transmission de signal
US8259838B2 (en) 2006-10-31 2012-09-04 Panasonic Corporation Signal transmission system for transmitting transmission signals via a transmission line including transmission conductors
JP2008236279A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 信号伝送システム
JP2016514430A (ja) * 2013-03-07 2016-05-19 クアルコム，インコーポレイテッド クロック情報を信号状態の遷移に組み込むマルチワイヤシグナリングのためのトランスコーディング方法
JP2018518909A (ja) * 2015-06-22 2018-07-12 クアルコム，インコーポレイテッド 低電力物理層ドライバトポロジー
US10833899B2 (en) 2015-06-22 2020-11-10 Qualcomm Incorporated Low power physical layer driver topologies

Also Published As

Publication number Publication date
EP0458390A3 (en) 1993-04-21
EP0458390A2 (en) 1991-11-27
US5166956A (en) 1992-11-24

Similar Documents

Publication Publication Date Title
JPH04230147A (ja) 多重レベルの差動信号伝送を提供するデータ伝送システムおよび装置
US7142612B2 (en) Method and apparatus for multi-level signaling
US6278740B1 (en) Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
US6195764B1 (en) Data encoder/decoder for a high speed serial link
US7098817B2 (en) Methods and apparatus for constant-weight encoding and decoding
US6556628B1 (en) Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US5396239A (en) Data and forward error control coding techniques for digital signals
JP3088238B2 (ja) 改良型多次元トレリス符号化通信システム
CN106797352B (zh) 高信噪特性向量信令码
US5793816A (en) Method of transferring data between subsystems of a computer system
EP0230714B1 (en) Data transmission system
US5625644A (en) DC balanced 4B/8B binary block code for digital data communications
US5548615A (en) Methods and apparatus for rotationally invariant multilevel coding
US4270118A (en) Parallel analog-to-digital converter
Al-Bassam et al. On balanced codes
WO2009046014A2 (en) Simplified receiver for use in multi-wire communication
JPS63234730A (ja) アナログ・デジタル変換器
EP0584865A1 (en) Coding for a multilevel transmission system
KR850005919A (ko) 정보 전달 방법 및 엔코딩 디코딩 장치
FI963151A (fi) Menetelmä M-bittisten informaatiosanojen sarjan muuntamiseksi moduloiduksi signaaliksi, menetelmä tallennealustan koodauslaitteen, dekoodauslaitteen, tallennuslaitteen ja signaalin tuottamiseksi, sekä tallennusalusta
US5892466A (en) Coding scheme for transmitting data
JPH0514420A (ja) シリアル信号伝送装置
JPH0356500B2 (ja)
US5818362A (en) 5B4T coding scheme
US5459466A (en) Method and apparatus for converting a thermometer code to a gray code