JPH0419806Y2 - - Google Patents
Info
- Publication number
- JPH0419806Y2 JPH0419806Y2 JP1990125696U JP12569690U JPH0419806Y2 JP H0419806 Y2 JPH0419806 Y2 JP H0419806Y2 JP 1990125696 U JP1990125696 U JP 1990125696U JP 12569690 U JP12569690 U JP 12569690U JP H0419806 Y2 JPH0419806 Y2 JP H0419806Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- conductor pin
- printed wiring
- wiring board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は各種の半導体素子、チツプ素子等を搭
載、封止してなる導体ピンを有する半導体用パツ
ケージ基板に関する。[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a semiconductor package substrate having conductor pins on which various semiconductor elements, chip elements, etc. are mounted and sealed.
従来、半導体素子のパツケージとしてはデユア
ルインラインパツケージ（DIP）、フラツトパツ
ケージ、チツプキヤリア、ピングリツドアレーな
どがあり、パツケージを構成するものは、主にプ
ラスチツク（有機系樹脂素材）及びセラミツクで
ある。
Conventional semiconductor device packages include dual in-line packages (DIPs), flat packages, chip carriers, and pin grid arrays, and the packages are mainly made of plastic (organic resin material) and ceramic.
これらのパツケージの中で、ピングリツドアレ
ーは最近の高集積化された半導体素子の搭載に適
しており、外部接続用端子の増加に対して十分対
応できるため高密度実装用としてコンピユータを
はじめ、各種の用途に利用されている。 Among these packages, pingrid arrays are suitable for mounting recent highly integrated semiconductor devices, and are suitable for high-density mounting in computers and other devices, as they can sufficiently handle the increase in the number of external connection terminals. It is used for various purposes.
従来のピングリツドアレーは、セラミツクから
なる基板に回路形成後、該基板に入出力用の導体
ピンを装着する工程において、約800℃という比
較的高温で溶融する銀ロウを介してセラミツク基
板の回路と導体ピンを固着し、電気的に接続して
いる。 In conventional pin grid arrays, after circuits are formed on a ceramic substrate, conductor pins for input and output are attached to the ceramic substrate through silver solder that melts at a relatively high temperature of approximately 800°C. The circuit and conductor pin are fixed and electrically connected.
しかしながら、これらセラミツク基板にピンを
接合したパツケージは複雑な工程を得てセラミツ
ク基板に回路形成され、更に高価な銀ロウを用い
て約800℃という高温で導体ピンを接合しなけれ
ばならず、コスト高となる欠点があつた。また、
セラミツク基板に導体ピンを固着後、導体ピン表
面に金属メツキを施すために金属メツキ時の取扱
いが極めて面倒である。
However, these packages with pins bonded to ceramic substrates require complicated processes to form circuits on the ceramic substrate, and the conductor pins must be bonded at a high temperature of approximately 800°C using expensive silver solder, resulting in high costs. There was a drawback that it was expensive. Also,
After the conductor pins are fixed to the ceramic substrate, metal plating is applied to the surface of the conductor pins, so handling during metal plating is extremely troublesome.
また、前記のセラミツク基板に代えて、有機系
樹脂素材を用いたプリント配線板（基板）を用
い、このプリント配線板に穿設したスルーホール
に導体ピンを嵌入固着する方法も採られている。
そして、該導体ピンとプリント配線板の回路とは
はんだにより接続する。 Another method has been adopted in which a printed wiring board (substrate) made of an organic resin material is used instead of the ceramic substrate described above, and conductor pins are inserted and fixed into through holes formed in the printed wiring board.
Then, the conductor pins and the circuit of the printed wiring board are connected by solder.
この場合に、はんだの融点は上記銀ロウの融点
よりも低いため、前記のごとく高温取扱い上の問
題はない。 In this case, since the melting point of the solder is lower than that of the silver solder, there is no problem in high temperature handling as described above.
しかし、導体ピンとスルーホールとの嵌入固着
を確実にするために、後述の第４図、第６図、第
８図に示すごとく、挿入部（頭部）を扁平状に形
成した凸状扁平部１５を有する、導体ピン１を用
いることがある。そして、上記扁平部をスルーホ
ール内に挿入した際、第５図に示すごとく、扁平
部の扁平面の延長線が同一直線状に並ぶと、上記
延長線上には基板内部の水平方向に圧縮応力が集
中する。 However, in order to ensure the insertion and fixation of the conductor pin and the through hole, as shown in Figures 4, 6, and 8 below, the insertion part (head) is formed into a flat convex shape. A conductor pin 1 having 15 may be used. When the flat part is inserted into the through hole, if the extended lines of the flat surfaces of the flat part are lined up in the same straight line as shown in FIG. is concentrated.
そのため、プリント配線板を構成する樹脂硬化
体に微細なクラツクを生じさせることがある。そ
して、かかるクラツクは、スルーホールへ挿入し
た導体ピンを脱落し易くしてしまう。またプリン
ト配線板上の微細線回路の断線を生ずるおそれが
ある。また、半導体用パツケージ基板の長期使用
中に、熱サイクル等によつて、上記クラツクはそ
の破面が大きくなり、かつ前方へ進行して、半導
体用パツケージ基板の機能を損傷する。 As a result, fine cracks may be produced in the cured resin material constituting the printed wiring board. Such a crack makes it easy for the conductor pin inserted into the through hole to fall out. Moreover, there is a possibility that the fine wire circuit on the printed wiring board may be disconnected. Further, during long-term use of the semiconductor package substrate, the fracture surface of the crack becomes larger due to thermal cycles and the like, and the crack progresses forward, damaging the function of the semiconductor package substrate.
本考案はかかる問題点に鑑み、有機系樹脂素材
を用いたプリント配線板においても、導体ピンの
嵌入固着によつてクラツクを生ずることのない、
半導体用パツケージ基板を提供しようとするもの
である。 In view of these problems, the present invention has been developed to prevent cracks caused by the insertion and fixation of conductor pins even in printed wiring boards using organic resin materials.
The present invention aims to provide a package substrate for semiconductors.
本考案は、有機系樹脂素材からなるプリント配
線板と、金属線の直径よりも幅の広い扁平部を持
つ導体ピンとよりなると共に、該導体ピンの扁平
部が上記プリント配線板に設けられた該扁平部の
幅よりも小さい直径のスルーホールに嵌入固着さ
れている半導体用パツケージ基板であつて、かつ
上記導体ピンにおける扁平部の扁平面の延長線
は、隣接する他の導体ピンにおける扁平部の扁平
面の延長線と、互いに略直交するよう配置してあ
ることを特徴とする半導体用パツケージ基板にあ
る。
The present invention consists of a printed wiring board made of an organic resin material, a conductor pin having a flat part wider than the diameter of the metal wire, and the flat part of the conductor pin is connected to the printed wiring board provided on the printed wiring board. The semiconductor package substrate is fitted into a through hole with a diameter smaller than the width of the flat part, and the extension line of the flat part of the conductor pin is the same as that of the flat part of another adjacent conductor pin. This semiconductor package substrate is characterized by being arranged so as to be substantially perpendicular to the extension line of the flat surface.
以下、本考案の実施例につき説明する。 Examples of the present invention will be described below.
本例における半導体用パツケージ基板を第１図
に示す。第１図において、２は有機系樹脂素材か
らなるプリント配線板であり、例えばエポキシ基
板、ポリイミド基板、トリアジン基板などを用い
る。同図において、１はプリント配線板２のスル
ーホール３に嵌入固着された入出力用の導体ピン
である。該導体ピン１は金属線を加工して作製し
たものであり、コバール、42アロイ、りん青銅、
銅などの材質である。 FIG. 1 shows a semiconductor package substrate in this example. In FIG. 1, reference numeral 2 denotes a printed wiring board made of an organic resin material, such as an epoxy substrate, a polyimide substrate, a triazine substrate, or the like. In the figure, reference numeral 1 denotes an input/output conductor pin that is inserted and fixed into a through hole 3 of a printed wiring board 2. The conductor pin 1 is made by processing a metal wire, and is made of Kovar, 42 alloy, phosphor bronze,
It is made of a material such as copper.
また、同図の６は半導体素子を搭載する部分で
あり、ザグリ加工などで凹部が形成されている場
合がある。また、同図の７は常法により、プリン
ト配線板の表面に形成された回路である。 Further, reference numeral 6 in the figure is a part on which a semiconductor element is mounted, and a recessed part may be formed by counterboring or the like. Further, numeral 7 in the figure is a circuit formed on the surface of the printed wiring board by a conventional method.
第２図は半導体用パツケージ基板の上平面図で
ある。同図において、Ａ−Ｂ及びＣ−Ｄは基板の
横方向及び縦方向を示すものである。また、本図
においては該基板に形成されたスルーホール３
と、該スルーホール３に嵌入固着された導体ピン
１の扁平部１５の凸部方向を矢印で示している。 FIG. 2 is a top plan view of the semiconductor package substrate. In the figure, AB and CD indicate the horizontal and vertical directions of the substrate. In addition, in this figure, a through hole 3 formed in the substrate is shown.
An arrow indicates the direction of the convex portion of the flat portion 15 of the conductor pin 1 that is fitted and fixed into the through hole 3.
本図では、前記扁平部１５の扁平面がプリント
配線板２の外形線であるＡ−Ｂ方向（横方向）と
Ｃ−Ｄ方向（縦方向）のいずれにも平行にならな
いように規則正しく配列されている。そして、１
つの導体ピンの扁平部の扁平面の延長線X1−X2
と、該延長線X1−X2上に存在している隣接する、
別の導体ピン１における扁平部の扁平面の延長線
Y1−Y2とが略直交するように配置されている
（第２図）。 In this figure, the flat surfaces of the flat portions 15 are arranged regularly so that they are not parallel to either the A-B direction (horizontal direction) or the C-D direction (vertical direction), which are the outline lines of the printed wiring board 2. ing. And 1
Extension line of the flat surface of the flat part of the two conductor pins X 1 −X 2
and adjacent existing on the extension line X 1 - X 2 ,
An extension line of the flat surface of the flat part of another conductor pin 1
They are arranged so that Y 1 -Y 2 are substantially perpendicular to each other (Fig. 2).
第３図のａ〜ｆはスルーホールに嵌入固着され
た導体ピンの扁平部１５の扁平面方向（同図の各
導体ピンの矢印方向）の状態をそれぞれ示すもの
である。 3A to 3F respectively show the state of the flat portion 15 of the conductor pin inserted and fixed in the through hole in the direction of the flat surface (in the direction of the arrow of each conductor pin in the figure).
第４図及び第６図は、スルーホールに嵌入固着
された導体ピンの扁平部周辺を拡大した平面図で
ある。また、第５図及び第７図は、第４図、第６
図のそれぞれに対応したスルーホールと導体ピン
を含む基板の縦断面図を示している。 4 and 6 are enlarged plan views of the periphery of the flat portion of the conductor pin that is fitted and fixed in the through hole. In addition, Figures 5 and 7 are similar to Figures 4 and 6.
FIG. 3 shows a vertical cross-sectional view of a board including through holes and conductor pins corresponding to each of the figures.
第５図及び第７図において、４は導体ピン１の
扁平部１５の下部に形成された鍔であり、この鍔
４は導体ピン１をプリント配線板のスルーホール
３に嵌入固着する際の位置合わせや係止の役割を
果たすものである。また、１５は金属線の直径方
向に突出した凸状の扁平部であり、この扁平部１
５の幅はプリント配線板のスルーホール３の直径
より大きい。また、第７図の１６は前記凸状扁平
部１５にほぼ直交する位置に形成された、金属線
の直径より小さい凹状扁平部である。 5 and 7, numeral 4 is a collar formed at the lower part of the flat part 15 of the conductor pin 1, and this collar 4 is located at a position when the conductor pin 1 is inserted and fixed into the through hole 3 of the printed wiring board. It plays the role of matching and locking. Moreover, 15 is a convex flat part protruding in the diameter direction of the metal wire, and this flat part 1
The width of 5 is larger than the diameter of through hole 3 of the printed wiring board. Further, 16 in FIG. 7 is a concave flat part smaller than the diameter of the metal wire, which is formed at a position substantially perpendicular to the convex flat part 15.
導体ピン１の両端部には曲面が形成されてお
り、プリント配線板のスルーホールに導体ピンを
挿入することが容易である。また、金属線から加
工された導体ピンの表面には予め、基板に挿入す
る前に金、銀、スズ、はんだなどの金属メツキを
施しておくことができる該金属メツキ膜は導体ピ
ンの腐食を防止し、導体ピン表面を保護してい
る。また、回路基板のメツキと導体ピンのメツキ
はそれぞれ別々に施すことができ、工程上簡単で
ある。 Curved surfaces are formed at both ends of the conductor pin 1, making it easy to insert the conductor pin into a through hole of a printed wiring board. In addition, the surface of the conductor pin processed from metal wire can be plated with metal such as gold, silver, tin, or solder before being inserted into the board.The metal plating film prevents corrosion of the conductor pin. and protects the conductor pin surface. Further, the plating of the circuit board and the plating of the conductor pins can be performed separately, which simplifies the process.
次に、上記導体ピン１がスルーホール３に嵌入
固着された場合は、第５図及び第７図に示される
ように、前記スルーホール３の一部が導体ピン１
の凸状扁平部１５に沿つて変形し、スルーホール
壁面に導体ピンの凸状扁平部１５が完全密着し、
強固に装着される。 Next, when the conductor pin 1 is fitted into the through hole 3 and fixed, a part of the through hole 3 is inserted into the conductor pin 1, as shown in FIGS. 5 and 7.
The conductor pin is deformed along the convex flat part 15 of the conductor pin, and the convex flat part 15 of the conductor pin is in complete contact with the wall surface of the through hole.
It is firmly attached.
この為、スルーホールの導体ピンは電気的にも
確実に接続される。このようにして、接合された
導体ピンは嵌入固着後の振動や衝撃によつてスル
ーホールから脱落したり、嵌合部がゆるんだりす
ることはない。 Therefore, the conductor pins of the through holes are electrically connected reliably. In this way, the joined conductor pin will not fall out of the through hole or the fitted portion will not loosen due to vibration or impact after being fitted and fixed.
しかし、隣接する導体ピンの凸状扁平部１５の
方向が第５図に示すものであると、導体ピンを挿
入後、前記スルーホール壁の変形した部分には、
第５図の断面図に示すように基板内部において、
基板の水平方向に圧縮応力が矢印８の方向に加わ
る。この圧縮応力は前記導体ピンの凸状扁平部周
囲の基板に局部的に加わるものである。 However, if the direction of the convex flat portions 15 of the adjacent conductor pins is as shown in FIG.
As shown in the cross-sectional view of Fig. 5, inside the board,
Compressive stress is applied horizontally to the substrate in the direction of arrow 8. This compressive stress is locally applied to the substrate around the convex flat portion of the conductor pin.
一方、隣接する導体ピンの凸状扁平部１５の方
向が第７図に示すものであると、前記凸状扁平部
１５に略直行する位置に形成された凹状扁平部１
６では、導体ピン挿入後、凹状扁平部周辺のスル
ーホール３の側壁は第７図の断面図に示すように
ほとんど変形せず、基板への圧縮応力がほとんど
生じない。 On the other hand, if the direction of the convex flat portions 15 of adjacent conductor pins is as shown in FIG.
6, after the conductor pin is inserted, the side wall of the through hole 3 around the concave flat portion hardly deforms as shown in the sectional view of FIG. 7, and almost no compressive stress is generated on the substrate.
そして、ここに重要なことは、第４図及び第５
図の場合においては、凸状扁平部１５の扁平面が
同一線上に並んだ状態を示しており、その延長線
上には基板内部の水平方向に圧縮応力が集中する
ことである。そのため、基板を構成する樹脂硬化
体に微細なクラツクを生じさせ、半導体用パツケ
ージ基板の機能が低下してしまう。 What is important here is that Figures 4 and 5
In the case shown in the figure, the flat surfaces of the convex flat portions 15 are arranged on the same line, and compressive stress is concentrated in the horizontal direction inside the substrate on the extension line. This causes minute cracks in the cured resin material constituting the substrate, resulting in a decline in the functionality of the semiconductor package substrate.
一方、第６図及び第７図の場合においては、同
一線上に隣合う導体ピンの凸状扁平部１５と、凹
状扁平部１６とが交互に配列されている。それ
故、同一線上の基板内部の水平方向に圧縮応力が
集中せず、基板内部への悪影響は少ない。 On the other hand, in the case of FIGS. 6 and 7, the convex flat portions 15 and concave flat portions 16 of adjacent conductor pins are arranged alternately on the same line. Therefore, compressive stress is not concentrated in the horizontal direction inside the substrate on the same line, and there is little adverse effect on the inside of the substrate.
また、前記第３図のａ及びｂにおいて、一部の
導体ピンの凸状扁平部の扁平面が基板の外形線Ａ
−Ｂ（横方向）、又はＣ Ｄ方向（縦方向）に平行
配列された状態の半導体用パツケージ基板の上正
面図を示している。このような、扁平部の配置に
おいては、前記第４図、第５図に示すごとく、扁
平部の嵌入固着による圧縮応力が互いに影響し合
う。そのため、スルーホール壁にクラツクを生
じ、基板の機能が損なわれてしまう。 In addition, in a and b of FIG. 3, the flat surfaces of the convex flat portions of some of the conductor pins are aligned with the outline line of the board.
A top front view of semiconductor package substrates arranged in parallel in the -B (horizontal direction) or CD (vertical direction) direction. In such an arrangement of the flat portions, as shown in FIGS. 4 and 5, the compressive stress due to the insertion and fixation of the flat portions influences each other. This causes cracks in the through-hole walls, impairing the functionality of the board.
また、第３図のｄ及びｅにおいても、導体ピン
の凸状扁平部１５の扁平面は、斜下方の他の導体
ピンの扁平面と同一線上に配置されており、この
場合でも、スルーホールにクラツクを生ずるおそ
れがある。 Also, in d and e of FIG. 3, the flat surface of the convex flat portion 15 of the conductor pin is arranged on the same line as the flat surface of the other conductor pin diagonally below, and in this case as well, the through hole There is a risk of causing a crack.
これに対して、第３図のｃ及びｆにおいては、
隣合う導体ピンの凸状扁平部１５と凹状扁平部１
６とが、それらの扁平部の扁平面の延長線が互い
に直行するよう交互に配列されている。それ故、
前記第３図のａ，ｂやｄ，ｅのごとく、導体ピン
の凸状扁平部による圧縮応力の影響がない。それ
故、スルーホール壁面にクラツクを生ずるおそれ
がない。 On the other hand, in c and f of Fig. 3,
Convex flat portion 15 and concave flat portion 1 of adjacent conductor pins
6 are alternately arranged so that the extension lines of the flat surfaces of the flat portions are perpendicular to each other. Therefore,
As shown in a, b, d, and e of FIG. 3, there is no influence of compressive stress due to the convex flat portion of the conductor pin. Therefore, there is no risk of cracks occurring on the wall surface of the through hole.
第８図は、２つの鍔４，５を有する導体ピンの
正面及び側面の縦断面図である。同図の導体ピン
は一般にスタンドオフピンと呼ばれるものであ
り、ピングリツドアレー型パツケージ基板の４つ
のコーナーに配置されている。前記スタンドオフ
ピンにより、ピングリツドアレー型パツケージを
通常のプリント配線板に実装後、ピングリツドア
レーパツケージとプリント配線板との間に空間を
形成することができ、半導体素子から発生する熱
を該空間へ効率よく放散させる。 FIG. 8 is a front and side longitudinal sectional view of a conductor pin having two flanges 4, 5. The conductor pins shown in the figure are generally called standoff pins and are arranged at the four corners of a pin grid array type package board. The standoff pins allow a space to be formed between the pin grid array package and the printed wiring board after mounting the pin grid array package on a normal printed wiring board, thereby dissipating the heat generated from the semiconductor elements. Efficiently diffuse into the space.
また、鍔５の形状が、前記プリント配線板の方
向から見て楕円形の場合、パツケージのプリント
配線板への実装方向を示すことができる。さら
に、はんだ付け時には、はんだ揚がりを著しく向
上させることが可能である。 Further, when the shape of the collar 5 is oval when viewed from the direction of the printed wiring board, it can indicate the direction in which the package is mounted on the printed wiring board. Furthermore, during soldering, it is possible to significantly improve solder flying.
第９図は、本考案の半導体用パツケージ基板の
一例であるピングリツドアレーパツケージ基板
に、半導体素子をダイボンデイング、ワイヤーボ
ンデイングを経てエポキシ樹脂などで樹脂封止
し、該ピングリツドアレーパツケージを一般のプ
リント配線板１３に実装した状態の一例を示す縦
断面図である。同図において、９は半導体素子、
１０はボンデングワイヤー、１１はエポキシ樹脂
である。また、１２はエポキシ樹脂の流出防止の
堰枠である。 FIG. 9 shows a pin grid array package substrate, which is an example of a semiconductor package substrate of the present invention, in which a semiconductor element is sealed with an epoxy resin through die bonding and wire bonding, and the pin grid array package is assembled into a pin grid array package substrate. FIG. 2 is a vertical cross-sectional view showing an example of a state where the device is mounted on a general printed wiring board 13. FIG. In the figure, 9 is a semiconductor element,
10 is a bonding wire, and 11 is an epoxy resin. Further, 12 is a weir frame for preventing the epoxy resin from flowing out.
本考案においては、有機系樹脂素材からなるプ
リント配線板のスルーホールに対して、扁平部を
有する導体ピンを嵌入固着に当たり、該導体ピン
はその扁平部の扁平面の延長線が隣接する導体ピ
ンのそれと略直交するように配置し挿入してあ
る。
In the present invention, a conductor pin having a flat part is inserted and fixed into a through hole of a printed wiring board made of an organic resin material, and the conductor pin has an extension line of the flat part of the flat part adjacent to the conductor pin It is placed and inserted so that it is approximately perpendicular to that of the .
それ故、各導体ピンの凸状扁平部によつて発生
する基板内の圧縮応力は、互いに干渉することが
ない。そのため、スルーホール壁にクラツクを生
ずることがない。 Therefore, the compressive stress within the substrate generated by the convex flat portion of each conductor pin does not interfere with each other. Therefore, cracks do not occur in the through-hole wall.
以上のように、本考案によれば、導体ピンのプ
リント配線板にかしめにより極めて簡便な方法で
導体ピンを嵌挿し、かつ導体ピンとプリント配線
板との嵌合部の信頼性を向上させることができ
る。また、簡易迅速かつ強固に、しかも基板を破
損することなく、導体ピンを取り付けることがで
き、安価な半導体パツケージを提供することがで
きる。 As described above, according to the present invention, it is possible to insert and insert a conductor pin into a printed wiring board in an extremely simple manner by caulking the conductor pin, and to improve the reliability of the fitting portion between the conductor pin and the printed wiring board. can. Further, conductor pins can be attached simply, quickly, and firmly without damaging the substrate, and an inexpensive semiconductor package can be provided.
第１図は本考案の半導体用パツケージ基板の斜
視図、第２図及び第３図のａ〜ｆは、導体ピンが
嵌入固着されたプリント配線板の平面図、第４図
及び第６図は導体ピンの平面図、第５図及び第７
図は導体ピンが嵌入固着されたプリント配線板の
縦断面図、第８図はスタンドオフピンの縦断面
図、第９図は本考案の半導体用パツケージ基板か
らなるパツケージをマザーボードに実装した状態
の縦断面図を示す。
１……導体ピン、２……プリント配線板、３…
…スルーホール、９……半導体素子、１４……は
んだ、１５……凸状扁平部、１６……凹状扁平
部。
Figure 1 is a perspective view of a semiconductor package board of the present invention, Figures 2 and 3 a to f are plan views of a printed wiring board into which conductor pins are inserted and fixed, and Figures 4 and 6 are Top view of conductor pin, Figures 5 and 7
The figure is a vertical cross-sectional view of a printed wiring board with conductor pins inserted and fixed, Figure 8 is a vertical cross-sectional view of standoff pins, and Figure 9 is a diagram of a package made of the semiconductor package substrate of the present invention mounted on a motherboard. A vertical cross-sectional view is shown. 1... Conductor pin, 2... Printed wiring board, 3...
...Through hole, 9...Semiconductor element, 14...Solder, 15...Convex flat part, 16...Concave flat part.
Claims (1)
金属線の直径よりも幅の広い扁平部を持つ導体
ピンとよりなると共に、該導体ピンの扁平部が
上記プリント配線板に設けられた該扁平部の幅
よりも小さい直径のスルーホールに嵌入固着さ
れている半導体用パツケージ基板であつて、 かつ上記導体ピンにおける扁平部の扁平面の
延長線は、隣接する他の導体ピンにおける扁平
部の扁平面の延長線と、互いに略直交するよう
配置してあることを特徴とする半導体用パツケ
ージ基板。 ２ 前記導体ピンは、扁平部の下部近辺に金属線
の直径より大きい鍔が形成されており、該鍔が
プリント配線板の表面に係止されていることを
特徴とする実用新案登録請求の範囲第１項記載
の半導体用パツケージ基板。 ３ 前記鍔の下部に別の鍔が形成されていること
を特徴とする実用新案登録請求の範囲第１項記
載の半導体用パツケージ基板。 ４ 前記別の鍔の形状は、当該半導体用パツケー
ジ基板を実装するプリント配線板の方向から見
て楕円形であることを特徴とする実用新案登録
請求の範囲第３項記載の半導体用パツケージ基
板。 ５ 導体ピンの両端が曲面を形成していることを
特徴とする実用新案登録請求の範囲第１項記載
の半導体用パツケージ基板。 ６ 導体ピン表面は、プリント配線板の表面に形
成された回路表面の金属層とは異なる別の金属
層で被覆されていることを特徴とする実用新案
登録請求の範囲第１項記載の半導体用パツケー
ジ基板。 ７ 半導体用パツケージ基板の形状は、ピングリ
ツトアレイ状であることを特徴とする実用新案
登録請求の範囲第１項、第２項、第３項、第４
項、第５項或いは第６項記載の半導体用パツケ
ージ基板。[Scope of claims for utility model registration] 1. A printed wiring board made of organic resin material,
It consists of a conductor pin having a flat part wider than the diameter of the metal wire, and the flat part of the conductor pin is fitted and fixed into a through hole provided in the printed wiring board and having a diameter smaller than the width of the flat part. a semiconductor package substrate, and the extension line of the flat surface of the flat part of the conductor pin is arranged so as to be substantially orthogonal to the extension line of the flat surface of the flat part of the other adjacent conductor pin. A semiconductor package substrate characterized by the following. 2. The scope of the utility model registration claim, characterized in that the conductor pin has a flange larger in diameter than the metal wire formed near the bottom of the flat part, and the flange is latched to the surface of the printed wiring board. The semiconductor package substrate according to item 1. 3. The semiconductor package substrate according to claim 1, wherein another flange is formed below the flange. 4. The semiconductor package board according to claim 3, wherein the shape of the other flange is elliptical when viewed from the direction of the printed wiring board on which the semiconductor package board is mounted. 5. The semiconductor package substrate according to claim 1, wherein both ends of the conductor pins form curved surfaces. 6. The semiconductor device according to claim 1 of the utility model registration, characterized in that the surface of the conductor pin is covered with a metal layer different from the metal layer on the surface of the circuit formed on the surface of the printed wiring board. package board. 7 Utility model registration claims 1, 2, 3, and 4, characterized in that the semiconductor package substrate has a pin grid array shape.
A semiconductor package substrate according to item 5 or 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990125696U JPH0419806Y2 (en) | 1990-11-27 | 1990-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990125696U JPH0419806Y2 (en) | 1990-11-27 | 1990-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377459U JPH0377459U (en) | 1991-08-05 |
| JPH0419806Y2 true JPH0419806Y2 (en) | 1992-05-06 |
Family
ID=31673560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990125696U Expired JPH0419806Y2 (en) | 1990-11-27 | 1990-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0419806Y2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5117282B2 (en) * | 2008-05-27 | 2013-01-16 | 日立オートモティブシステムズ株式会社 | WIRING BOARD AND ELECTRONIC DEVICE HAVING THE SAME |
| JP2019169279A (en) * | 2018-03-22 | 2019-10-03 | 株式会社アドヴィックス | Press-fit terminal connection device |
-
1990
- 1990-11-27 JP JP1990125696U patent/JPH0419806Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377459U (en) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US7071030B2 (en) | Method of making a flexible substrate with a filler material | |
| EP0117111B1 (en) | Semiconductor device assembly | |
| JP2001156246A (en) | Mounting structure and mounting method for integrated circuit chip | |
| JPS5860565A (en) | Carrier for integrated circuit | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| JP2002217514A (en) | Multichip semiconductor device | |
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| JPH1174637A (en) | Electronic circuit board | |
| US20030025201A1 (en) | Integrated circuit chip with little possibility of becoming damaged and structure for mounting the same | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| JPH0419806Y2 (en) | ||
| JPH0442940Y2 (en) | ||
| JPH0331086Y2 (en) | ||
| JPH0812895B2 (en) | Semiconductor device mounted pin grid array package substrate | |
| JPS617692A (en) | Method of securing conductor pin and printed circuit board secured with conductor pin | |
| KR100396869B1 (en) | Junction method for a flexible printed circuit board | |
| KR20100123415A (en) | Printed circuit board | |
| JPH09186272A (en) | Thin ball-grid array semiconductor package to which externally exposed heat sink is bonded | |
| JP2503873B2 (en) | Structure of integrated circuit package | |
| JPS62130544A (en) | Substrate for placing semiconductor | |
| JP2705281B2 (en) | Semiconductor device mounting structure | |
| KR100625186B1 (en) | A stack package and it's manufacture method | |
| JPH0777254B2 (en) | Semiconductor mounting board | |
| JPS62247555A (en) | Pin grid array package substrate |