JPH04163920A - Ｓｉ基板の製造方法 - Google Patents
Ｓｉ基板の製造方法Info
- Publication number
- JPH04163920A JPH04163920A JP2291174A JP29117490A JPH04163920A JP H04163920 A JPH04163920 A JP H04163920A JP 2291174 A JP2291174 A JP 2291174A JP 29117490 A JP29117490 A JP 29117490A JP H04163920 A JPH04163920 A JP H04163920A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- polycrystalline
- single crystal
- nuclei
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000013078 crystal Substances 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 238000005498 polishing Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 20
- 238000009826 distribution Methods 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 239000002994 raw material Substances 0.000 abstract description 3
- 238000002425 crystallisation Methods 0.000 abstract 2
- 230000008025 crystallization Effects 0.000 abstract 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 238000001556 precipitation Methods 0.000 description 31
- 238000005247 gettering Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000013074 reference sample Substances 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大規模集積回路等の半導体装置の製造に供さ
れるゲッタリング能力の付与されたＳｉ単結晶基板の製
造方法に関する。
れるゲッタリング能力の付与されたＳｉ単結晶基板の製
造方法に関する。
今日、大規模集積回路等の半導体装置は、極めて清浄な
環境下で製造されているが、ドライエツチング等の多く
の工程を経る間に、Ｓｉ単結晶基板（以下Ｓｉ基板と略
す）が、極微量ながら重金属（鉄、ニッケル、銅等）に
よる汚染を受ける。
環境下で製造されているが、ドライエツチング等の多く
の工程を経る間に、Ｓｉ単結晶基板（以下Ｓｉ基板と略
す）が、極微量ながら重金属（鉄、ニッケル、銅等）に
よる汚染を受ける。
このような重金属汚染は、半導体装置の特性劣化（接合
リーク増大等）を引き起こし、ひいては、製品自体の製
造歩留りを悪化させる原因となる。
リーク増大等）を引き起こし、ひいては、製品自体の製
造歩留りを悪化させる原因となる。
上述の汚染不純物を素子形成領域から除去するゲッタリ
ング（Ｇｅｔｔｅｒｉｎｇ）技術のひとつとして、エク
ストリンシック・ゲッタリング（ＥｘｔｒｉｎｓｉｃＧ
ｅｔｔｅｒｉｎｇ、以下ＥＧと略す）が知られている。
ング（Ｇｅｔｔｅｒｉｎｇ）技術のひとつとして、エク
ストリンシック・ゲッタリング（ＥｘｔｒｉｎｓｉｃＧ
ｅｔｔｅｒｉｎｇ、以下ＥＧと略す）が知られている。
ＥＧは、主にＳｉ基板裏面に結晶欠陥等の歪を導入して
、この部分に素子形成面であるＳｉ基板表面に付着した
汚染不純物を捕獲・固着する技術である。この種のＥＧ
手法のひとつとしてＳｉ基板裏面に多結晶Ｓｉ膜を形成
し、この多結晶Ｓｉの結晶粒界及び結晶粒内の結晶欠陥
をゲッタリング源とする方法が報告されている（例えば
特開平ｌ−２８２Ｓｉ４号等）。このようなＳｉ基板は
、粗研磨状態で全面に多結晶Ｓｉを堆積し、片面だけを
鏡面研磨仕上げして作製される。このとき、多結晶Ｓｉ
は、化学気相成長法により６００〜８００℃程度の温度
で１〜２μｍ程度堆積される。
、この部分に素子形成面であるＳｉ基板表面に付着した
汚染不純物を捕獲・固着する技術である。この種のＥＧ
手法のひとつとしてＳｉ基板裏面に多結晶Ｓｉ膜を形成
し、この多結晶Ｓｉの結晶粒界及び結晶粒内の結晶欠陥
をゲッタリング源とする方法が報告されている（例えば
特開平ｌ−２８２Ｓｉ４号等）。このようなＳｉ基板は
、粗研磨状態で全面に多結晶Ｓｉを堆積し、片面だけを
鏡面研磨仕上げして作製される。このとき、多結晶Ｓｉ
は、化学気相成長法により６００〜８００℃程度の温度
で１〜２μｍ程度堆積される。
Ｓｉ基板のゲッタリング手法としては、ＥＧ以外に、Ｓ
ｉ基板中に含有される格子間酸素（０１）の析出による
結晶欠陥を利用するイントリンシック・ゲッタリング（
Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ、以下ＩＣと
略す）が知られている。多結晶ＳｉによるＥＧを施した
基板では、このＯｉ析出起因の結晶欠陥発生が、多結晶
Ｓｉによる歪もしくは格子間Ｓｉの吸収により、Ｓｉ基
板裏面側で促進されることが知られている（第３７回応
用物理学関係連合講演会講演予稿集＠１分冊２９ａ−Ｒ
−１１９９０年ｐ２１９）。しかしながら、多結晶Ｓｉ
の堆積温度（６００〜８００℃）は、０１の析出核が最
も多く形成される温度範囲にあり、従って、Ｏ１析出起
因の結晶欠陥が素子形成領域（Ｓｉ基板表面）にまで発
生しやすくなる。このようなＯ１析出起因の表面結晶欠
陥の発生を抑えるため、Ｓｉ基板中に含有される０１濃
度は、低く抑えられている（特開平１−２８２Ｓｉ４号
）。
ｉ基板中に含有される格子間酸素（０１）の析出による
結晶欠陥を利用するイントリンシック・ゲッタリング（
Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ、以下ＩＣと
略す）が知られている。多結晶ＳｉによるＥＧを施した
基板では、このＯｉ析出起因の結晶欠陥発生が、多結晶
Ｓｉによる歪もしくは格子間Ｓｉの吸収により、Ｓｉ基
板裏面側で促進されることが知られている（第３７回応
用物理学関係連合講演会講演予稿集＠１分冊２９ａ−Ｒ
−１１９９０年ｐ２１９）。しかしながら、多結晶Ｓｉ
の堆積温度（６００〜８００℃）は、０１の析出核が最
も多く形成される温度範囲にあり、従って、Ｏ１析出起
因の結晶欠陥が素子形成領域（Ｓｉ基板表面）にまで発
生しやすくなる。このようなＯ１析出起因の表面結晶欠
陥の発生を抑えるため、Ｓｉ基板中に含有される０１濃
度は、低く抑えられている（特開平１−２８２Ｓｉ４号
）。
〔発明が解決しようとする課題］
従来の多結晶ＳｉによるＥＧでは、素子製造工程におけ
る熱処理（アニール、酸化等）で結晶粒が大きく成長し
、ゲッタリング源である結晶粒界が減少すること、及び
酸化工程で多結晶ＳｉがＳｉ酸化膜となり、多結晶Ｓｉ
膜自体が薄くなることにより素子製造工程が進むにつれ
て多結晶Ｓｉによるゲッタリング効果が低下する。
る熱処理（アニール、酸化等）で結晶粒が大きく成長し
、ゲッタリング源である結晶粒界が減少すること、及び
酸化工程で多結晶ＳｉがＳｉ酸化膜となり、多結晶Ｓｉ
膜自体が薄くなることにより素子製造工程が進むにつれ
て多結晶Ｓｉによるゲッタリング効果が低下する。
また、多結晶Ｓｉ堆積時（堆積温度６００〜８００℃程
度）のＯｉ析出核発生を完全に抑制することは不可能で
あり、Ｏｉ析出起因の結晶欠陥を裏面側に偏らせて発生
させても、素子形成領域である表面近傍にも、Ｏｉ析出
による欠陥が発生しやすい。表面での０１析出起因の結
晶欠陥発生を抑制するには、Ｓｉ基板中のＯｉ濃度を０
１析出が生じない程度まで低下させる必要があり、ゲッ
タリング効果の持続性という観点で最も優れるＩＣ（Ｊ
ａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ、 Ｖｏｌ、２７．Ｎｏ、７．１９
８８．ｐｐ１２２０〜１２２３参照）を応用できない。
度）のＯｉ析出核発生を完全に抑制することは不可能で
あり、Ｏｉ析出起因の結晶欠陥を裏面側に偏らせて発生
させても、素子形成領域である表面近傍にも、Ｏｉ析出
による欠陥が発生しやすい。表面での０１析出起因の結
晶欠陥発生を抑制するには、Ｓｉ基板中のＯｉ濃度を０
１析出が生じない程度まで低下させる必要があり、ゲッ
タリング効果の持続性という観点で最も優れるＩＣ（Ｊ
ａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ、 Ｖｏｌ、２７．Ｎｏ、７．１９
８８．ｐｐ１２２０〜１２２３参照）を応用できない。
以上のように多結晶Ｓｉを裏面に堆積したＥＣのみを適
用したＳｉ基板ではゲッタリング効果の持続性が低く、
素子製造過程において、その製造歩留りが低下するとい
う問題点があった。また、先述のように、Ｏ１濃度に制
限を設けず、ＩＧを併用しようとする場合においては、
Ｓｉ基板表面に０１析出起因の結晶欠陥が多発し、やは
り、素子製造歩留りが低下するという問題があった。
用したＳｉ基板ではゲッタリング効果の持続性が低く、
素子製造過程において、その製造歩留りが低下するとい
う問題点があった。また、先述のように、Ｏ１濃度に制
限を設けず、ＩＧを併用しようとする場合においては、
Ｓｉ基板表面に０１析出起因の結晶欠陥が多発し、やは
り、素子製造歩留りが低下するという問題があった。
本発明の目的は、Ｏｉ＠ｔＢ起因の結晶欠陥発生を抑制
するＳｉ基板の製造方法を提供することにある。
するＳｉ基板の製造方法を提供することにある。
前記目的を達成するため、本発明に係るＳｉ基板の製造
方法においては、裏面に多結晶Ｓｉが堆積されているＳ
ｉ単結晶基板の製造方法において、機械研磨及び化学研
磨により作製された粗研磨Ｓｉ単結晶基板の全面に化学
気相成長法により多結晶Ｓｉを堆積し、続いてその一主
面を機械的・化学的研磨で鏡面とし、この後１１００℃
以上の熱処理を施すものである。
方法においては、裏面に多結晶Ｓｉが堆積されているＳ
ｉ単結晶基板の製造方法において、機械研磨及び化学研
磨により作製された粗研磨Ｓｉ単結晶基板の全面に化学
気相成長法により多結晶Ｓｉを堆積し、続いてその一主
面を機械的・化学的研磨で鏡面とし、この後１１００℃
以上の熱処理を施すものである。
また、裏面に多結晶Ｓｉが堆積されているＳｉ単結晶基
板の製造方法において、機械研磨及び化学研磨により作
製された粗研磨Ｓｉ基板に１１００℃以上の熱処理を施
し、続いて、該粗研磨Ｓｉ基板の全面に多結晶Ｓｉを堆
積した後、その一主面を機械的・化学的研磨で鏡面とす
るものである。
板の製造方法において、機械研磨及び化学研磨により作
製された粗研磨Ｓｉ基板に１１００℃以上の熱処理を施
し、続いて、該粗研磨Ｓｉ基板の全面に多結晶Ｓｉを堆
積した後、その一主面を機械的・化学的研磨で鏡面とす
るものである。
Ｓｉ基板に多結晶Ｓｉを堆積する工程の前もしくは後に
、１１００℃以上の高温熱処理を加え、この後に片面を
鏡面研磨仕上げを行う。
、１１００℃以上の高温熱処理を加え、この後に片面を
鏡面研磨仕上げを行う。
ここで、高温熱処理は、粗研磨Ｓｉ基板表面から０１を
Ｓｉ基板外へ拡散させる作用と、Ｓｉ基板中のＯ１析出
核を縮小・消滅させる作用とを有する。
Ｓｉ基板外へ拡散させる作用と、Ｓｉ基板中のＯ１析出
核を縮小・消滅させる作用とを有する。
Ｃ実施例］
次に本発明について図面を参照して説明する。
（実施例１）
第１図は本発明の実施例１の製造工程を示す概略図であ
る。
る。
図において、外径研削されたＯｉ濃度１３〜１５Ｘ １
０”ａ ｔ ｏｍｓ／ａｎ？のＳｉ単結晶インゴットｌ
をスライスした後、機械研磨及び化学研磨で粗研磨Ｓｉ
基板２に加工する。このとき、基板中には、Ｓｉ単結晶
引き上げ時の熱履歴の影響を受けた潜在的な○ｉ析出核
３がサイズ、分布共に不均一に存在する。続いて、この
粗研磨Ｓｉ基板２に、化学気相成長法によりモノシラン
を原料として６８０℃で多結晶Ｓｉ４を厚さ１．２μｍ
に堆積する。このとき、基板中には、Ｏｉ析出核５が多
数発生・成長する。この０１析出核５は、潜在析出核３
よりも密度サイズが増している。続いて、片面を機械的
・化学的研磨法により鏡面状態に仕上げ、素子形成面６
を形成した後、１１８０℃４時間の高温熱処理を施すこ
とにより、基板内の０１析出核５は、縮小したＯｉ析出
核７に変化すると共に、基板表面には０１の外方拡散領
域８が形成され、○ｉ濃度はＯ１析出を生じない濃度ま
で低下する。このようにして本発明によるＳｉ基板９が
完成する。
０”ａ ｔ ｏｍｓ／ａｎ？のＳｉ単結晶インゴットｌ
をスライスした後、機械研磨及び化学研磨で粗研磨Ｓｉ
基板２に加工する。このとき、基板中には、Ｓｉ単結晶
引き上げ時の熱履歴の影響を受けた潜在的な○ｉ析出核
３がサイズ、分布共に不均一に存在する。続いて、この
粗研磨Ｓｉ基板２に、化学気相成長法によりモノシラン
を原料として６８０℃で多結晶Ｓｉ４を厚さ１．２μｍ
に堆積する。このとき、基板中には、Ｏｉ析出核５が多
数発生・成長する。この０１析出核５は、潜在析出核３
よりも密度サイズが増している。続いて、片面を機械的
・化学的研磨法により鏡面状態に仕上げ、素子形成面６
を形成した後、１１８０℃４時間の高温熱処理を施すこ
とにより、基板内の０１析出核５は、縮小したＯｉ析出
核７に変化すると共に、基板表面には０１の外方拡散領
域８が形成され、○ｉ濃度はＯ１析出を生じない濃度ま
で低下する。このようにして本発明によるＳｉ基板９が
完成する。
以上のように作製した本発明によるＳｉ基板のゲッタリ
ング能力を評価するため、従来技術によるＳｉ基板、即
ち、最終の高温熱処理を省略したＳｉ基板を参照試料と
して各Ｓｉ基板上にＭＯＳダイオードを作製し、ＭＯＳ
−ｃ−を法により少数キャリアー生成ライフタイムτｇ
の測定を行った。なお、ＭＯＳダイオードの作製に先立
ち、各Ｓｉ基板はＣＭＯＳデバイスの製造工程を模した
熱処理（１０００℃４時間及び１２００℃８時間の２段
階熱酸化処理）を加えた。τｇの測定結果は表１に示し
たとおりであり、本発明の実施例１によるＳｉ基板の方
が約１桁優れた値が得られている。
ング能力を評価するため、従来技術によるＳｉ基板、即
ち、最終の高温熱処理を省略したＳｉ基板を参照試料と
して各Ｓｉ基板上にＭＯＳダイオードを作製し、ＭＯＳ
−ｃ−を法により少数キャリアー生成ライフタイムτｇ
の測定を行った。なお、ＭＯＳダイオードの作製に先立
ち、各Ｓｉ基板はＣＭＯＳデバイスの製造工程を模した
熱処理（１０００℃４時間及び１２００℃８時間の２段
階熱酸化処理）を加えた。τｇの測定結果は表１に示し
たとおりであり、本発明の実施例１によるＳｉ基板の方
が約１桁優れた値が得られている。
（以下余白）
表 １
さらに、τｇ測定後、Ｓｉ基板をヘキ開し、断面を選択
エツチング（Ｗｒｉｇｈｔ Ｅｔｃｈ）によりエツチ
ングして、基板表面近傍の無欠陥層の深さを測定した結
果、従来技術では、表面まで欠陥が発生しているものが
みられたが、本発明によるＳｉ基板では最低でも５０μ
ｍの表面無欠陥層が形成されていることが分った。第２
図に示したように、基板内の内部欠陥密度の深さ方向の
分布は一般的に裏面側に偏る傾向がみられたが、従来技
術では、表面近傍まで欠陥が生じているのに対し、本発
明では、表面から１００μｍ程度までの深さは、完全な
無欠陥層となっている。
エツチング（Ｗｒｉｇｈｔ Ｅｔｃｈ）によりエツチ
ングして、基板表面近傍の無欠陥層の深さを測定した結
果、従来技術では、表面まで欠陥が発生しているものが
みられたが、本発明によるＳｉ基板では最低でも５０μ
ｍの表面無欠陥層が形成されていることが分った。第２
図に示したように、基板内の内部欠陥密度の深さ方向の
分布は一般的に裏面側に偏る傾向がみられたが、従来技
術では、表面近傍まで欠陥が生じているのに対し、本発
明では、表面から１００μｍ程度までの深さは、完全な
無欠陥層となっている。
以上の結果が、単なる熱処理の違いで生じたものではな
いことを確認するため、６８０℃２時間及び１１８０℃
４時間の２段階熱処理を施した○ｌ濃度１３〜１５Ｘ１
０”ａｔｏｍｓ／ｄのＳｉ基板についても、先述の工程
と同じ手順でＭＯＳダイオードを作製し、τｇ、無欠陥
層、内部欠陥分布の測定を行ったが、単なる熱処理だけ
では本発明と同等の特性は得られなかった（表１．第２
図参照）。これは、本発明による効果は、単なる熱処理
だけでは得られず、多結晶Ｓｉの堆積と高温熱処理との
組合せではじめて実現できることを示すものである。
いことを確認するため、６８０℃２時間及び１１８０℃
４時間の２段階熱処理を施した○ｌ濃度１３〜１５Ｘ１
０”ａｔｏｍｓ／ｄのＳｉ基板についても、先述の工程
と同じ手順でＭＯＳダイオードを作製し、τｇ、無欠陥
層、内部欠陥分布の測定を行ったが、単なる熱処理だけ
では本発明と同等の特性は得られなかった（表１．第２
図参照）。これは、本発明による効果は、単なる熱処理
だけでは得られず、多結晶Ｓｉの堆積と高温熱処理との
組合せではじめて実現できることを示すものである。
（実施例２）
第３図は、本発明の実施例２の製造工程を示す概略図で
ある６ 実施例１と同様にＯｉ濃度１３〜１５Ｘ１０“ａ ｔ
ｏ ｍ ｓ ／ ａｌのＳｔ単結晶インゴットを機械研
磨及び化学研磨して、粗研磨Ｓｉ基板１０に加工する。
ある６ 実施例１と同様にＯｉ濃度１３〜１５Ｘ１０“ａ ｔ
ｏ ｍ ｓ ／ ａｌのＳｔ単結晶インゴットを機械研
磨及び化学研磨して、粗研磨Ｓｉ基板１０に加工する。
このとき、基板中には、Ｓｉ単結晶引き上げ時の熱履歴
の影響を受けた潜在的なＯｆ析出核１１がサイズ、分布
共に不均一に存在する。この粗研磨Ｓｉ基板に、１１８
０℃４時間の熱処理を加えることで、潜在的０１析出核
を縮小した○ｉ析出核１２に変化させる。このとき、比
較的微小な潜在Ｏｉ析出核は消滅すると共に、基板表面
には○ｉが外方拡散し低濃度変化した○ｉ外方拡散領域
１３が形成される。続いて、化学気相成長法によりモノ
シランを原料として６８０℃で多結晶Ｓｉ １４を厚さ
１．５μｍに堆積する。このとき、高温熱処理により縮
小したＯｉ析出核は成長した○ｉ析出核１５へと変化す
るが、０１外方拡散領域１３には、Ｏｉ析出核の新たな
発生は無い。最後に、機械的・化学的研磨法で素子形成
面１６を鏡面に仕上げ、Ｓｉ基板１７が完成する。
の影響を受けた潜在的なＯｆ析出核１１がサイズ、分布
共に不均一に存在する。この粗研磨Ｓｉ基板に、１１８
０℃４時間の熱処理を加えることで、潜在的０１析出核
を縮小した○ｉ析出核１２に変化させる。このとき、比
較的微小な潜在Ｏｉ析出核は消滅すると共に、基板表面
には○ｉが外方拡散し低濃度変化した○ｉ外方拡散領域
１３が形成される。続いて、化学気相成長法によりモノ
シランを原料として６８０℃で多結晶Ｓｉ １４を厚さ
１．５μｍに堆積する。このとき、高温熱処理により縮
小したＯｉ析出核は成長した○ｉ析出核１５へと変化す
るが、０１外方拡散領域１３には、Ｏｉ析出核の新たな
発生は無い。最後に、機械的・化学的研磨法で素子形成
面１６を鏡面に仕上げ、Ｓｉ基板１７が完成する。
本実施例は多結晶Ｓｉ堆積前に高温熱処理が施されるこ
とが実施例１と異なる。Ｏｉ外方拡散及び、滞在的Ｏｉ
析出核の縮小・消滅という作用を有する高温熱処理を多
結晶Ｓｉ堆積前に行うことは、Ｓｉ基板表面に発生する
○ｉ析出起因の結晶欠陥を著しく減少させる効果を有す
る。表２に、第２．第１の実施例により作製したＳｉ基
板に、ｉ ｏｏｏ℃１６時間の熱酸化を施してＯｉ析出
を充分進行させた後、赤外線トモグラフ法により表面の
無欠陥層幅を測定した結果を示した。
とが実施例１と異なる。Ｏｉ外方拡散及び、滞在的Ｏｉ
析出核の縮小・消滅という作用を有する高温熱処理を多
結晶Ｓｉ堆積前に行うことは、Ｓｉ基板表面に発生する
○ｉ析出起因の結晶欠陥を著しく減少させる効果を有す
る。表２に、第２．第１の実施例により作製したＳｉ基
板に、ｉ ｏｏｏ℃１６時間の熱酸化を施してＯｉ析出
を充分進行させた後、赤外線トモグラフ法により表面の
無欠陥層幅を測定した結果を示した。
表 ２
明らかに本実施例の方が深く、かつ、バラツキの少ない
表面無欠陥層が形成されることが確認された。なお、実
施例１において、表面無欠陥層が先述の値より浅く測定
されているのは、測定方法（先述の場合は選択エツチン
グによる）が異なるためである。表２には、実施例１で
説明した工程と同等の工程で作製したＭＯＳダイオード
で測定したτｇの値も示しであるが、τｇにおいても本
実施例の方がバラツキが少なく良好な結果が得られた。
表面無欠陥層が形成されることが確認された。なお、実
施例１において、表面無欠陥層が先述の値より浅く測定
されているのは、測定方法（先述の場合は選択エツチン
グによる）が異なるためである。表２には、実施例１で
説明した工程と同等の工程で作製したＭＯＳダイオード
で測定したτｇの値も示しであるが、τｇにおいても本
実施例の方がバラツキが少なく良好な結果が得られた。
第１．第２の実施例では、高温熱処理の温度として１１
８０℃を採用したが、１１００℃以上の温度で、潜在Ｏ
ｉ析出核の縮小が起こる温度であれば良い。表２には、
高温熱処理を１０９０℃４時間とした場合についての表
面無欠陥層、τｇを示したが、いづれも第１．第２の実
施例より劣っていた。１０９０℃の処理時間を４８時間
まで延長したが、この値は変化しなかった。
８０℃を採用したが、１１００℃以上の温度で、潜在Ｏ
ｉ析出核の縮小が起こる温度であれば良い。表２には、
高温熱処理を１０９０℃４時間とした場合についての表
面無欠陥層、τｇを示したが、いづれも第１．第２の実
施例より劣っていた。１０９０℃の処理時間を４８時間
まで延長したが、この値は変化しなかった。
なお、本発明は多結晶Ｓｉ堆積工程の前もしくは後に１
１００℃以上の高温熱処理を施すことを特徴とするもの
で、Ｓｉ基板の○ｉ濃度、多結晶Ｓｉの厚さ高温熱処理
の温度及び時間は、後の素子製造工程において、所望さ
れる表面無欠陥層の深さにより設定される。
１００℃以上の高温熱処理を施すことを特徴とするもの
で、Ｓｉ基板の○ｉ濃度、多結晶Ｓｉの厚さ高温熱処理
の温度及び時間は、後の素子製造工程において、所望さ
れる表面無欠陥層の深さにより設定される。
以上説明したように本発明は、Ｓｉ基板に多結晶Ｓｉを
堆積する工程の前もしくは後に高温熱処理を施すことに
より、Ｓｉ基板表面及びその近傍における○ｉ析出起因
の結晶欠陥発生を抑制し、ＥＣ，ｒＧ両者のゲッタリン
グ能力を充分に活用できるという効果を有する。
堆積する工程の前もしくは後に高温熱処理を施すことに
より、Ｓｉ基板表面及びその近傍における○ｉ析出起因
の結晶欠陥発生を抑制し、ＥＣ，ｒＧ両者のゲッタリン
グ能力を充分に活用できるという効果を有する。
第１図は、本発明に係る実施例１の製造工程を示す概略
図、第２図は、実施例１での内部欠陥の分布を示す図、
第３図は、本発明に係る実施例２の製造工程を示す概略
図である。 １・・・Ｓｉ単結晶インゴット ２．１０・・・粗研磨Ｓｉ基板 ３．１１・・・潜在Ｏｉ析出核 ４．１４・・・多結晶Ｓｉ ５．１５・・・Ｏ１析出核 ６．１６・・・素子形成面 ７．１２・・・縮小したＯｉ析出核 ８．１３・・・Ｏｉ外方拡散領域 ９．１７・・・Ｓｉ基板
図、第２図は、実施例１での内部欠陥の分布を示す図、
第３図は、本発明に係る実施例２の製造工程を示す概略
図である。 １・・・Ｓｉ単結晶インゴット ２．１０・・・粗研磨Ｓｉ基板 ３．１１・・・潜在Ｏｉ析出核 ４．１４・・・多結晶Ｓｉ ５．１５・・・Ｏ１析出核 ６．１６・・・素子形成面 ７．１２・・・縮小したＯｉ析出核 ８．１３・・・Ｏｉ外方拡散領域 ９．１７・・・Ｓｉ基板
Claims (2)
- （１）裏面に多結晶Ｓｉが堆積されているＳｉ単結晶基
板の製造方法において、機械研磨及び化学研磨により作
製された粗研磨Ｓｉ単結晶基板の全面に化学気相成長法
により多結晶Ｓｉを堆積し、続いてその一主面を機械的
・化学的研磨で鏡面とし、この後１１００℃以上の熱処
理を施すことを特徴とするＳｉ基板の製造方法。 - （２）裏面に多結晶Ｓｉが堆積されているＳｉ単結晶基
板の製造方法において、機械研磨及び化学研磨により作
製された粗研磨Ｓｉ基板に１１００℃以上の熱処理を施
し、続いて、該粗研磨Ｓｉ基板の全面に多結晶Ｓｉを堆
積した後、その一主面を機械的・化学的研磨で鏡面とす
ることを特徴とするＳｉ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291174A JP3063143B2 (ja) | 1990-10-29 | 1990-10-29 | Ｓｉ基板の製造方法 |
| US07/783,147 US5449532A (en) | 1990-10-29 | 1991-10-28 | Method of manufacturing silicon substrate |
| KR1019910019022A KR970000708B1 (ko) | 1990-10-29 | 1991-10-29 | 실리콘체(silicon body)의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291174A JP3063143B2 (ja) | 1990-10-29 | 1990-10-29 | Ｓｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04163920A true JPH04163920A (ja) | 1992-06-09 |
| JP3063143B2 JP3063143B2 (ja) | 2000-07-12 |
Family
ID=17765413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291174A Expired - Lifetime JP3063143B2 (ja) | 1990-10-29 | 1990-10-29 | Ｓｉ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5449532A (ja) |
| JP (1) | JP3063143B2 (ja) |
| KR (1) | KR970000708B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0635879A2 (en) * | 1993-07-22 | 1995-01-25 | Kabushiki Kaisha Toshiba | Semiconductor silicon wafer and process for producing it |
| US5419786A (en) * | 1993-07-02 | 1995-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate for bipolar element |
| JP2017208470A (ja) * | 2016-05-19 | 2017-11-24 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266212A (ja) * | 1996-03-28 | 1997-10-07 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびその製造方法 |
| JP3391184B2 (ja) * | 1996-03-28 | 2003-03-31 | 信越半導体株式会社 | シリコンウエーハおよびその製造方法 |
| US6482749B1 (en) * | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
| DE10066123B4 (de) * | 2000-10-23 | 2008-10-02 | Mitsubishi Materials Silicon Corp. | Verfahren zur Wärmebehandlung eines Siliciumwafers |
| US6428619B1 (en) * | 2000-10-23 | 2002-08-06 | Mitsubishi Materials Silicon Corporation | Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer |
| US8529695B2 (en) | 2000-11-22 | 2013-09-10 | Sumco Corporation | Method for manufacturing a silicon wafer |
| DE10058320B8 (de) * | 2000-11-24 | 2006-12-28 | Mitsubishi Materials Silicon Corp. | Herstellungsverfahren für Silicium-Wafer |
| US7259077B2 (en) * | 2004-04-29 | 2007-08-21 | Sychip Inc. | Integrated passive devices |
| JP2006294691A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | 半導体基板及び半導体装置とその製造方法 |
| WO2010004863A1 (ja) * | 2008-07-10 | 2010-01-14 | 日鉱金属株式会社 | ハイブリッドシリコンウエハ及びその製造方法 |
| KR20220044805A (ko) * | 2019-08-09 | 2022-04-11 | 리딩 엣지 이큅먼트 테크놀로지스, 아이엔씨. | 산소 농도가 낮은 영역이 있는 웨이퍼 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4461670A (en) * | 1982-05-03 | 1984-07-24 | At&T Bell Laboratories | Process for producing silicon devices |
| US4501060A (en) * | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
| US4590130A (en) * | 1984-03-26 | 1986-05-20 | General Electric Company | Solid state zone recrystallization of semiconductor material on an insulator |
-
1990
- 1990-10-29 JP JP2291174A patent/JP3063143B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-28 US US07/783,147 patent/US5449532A/en not_active Expired - Fee Related
- 1991-10-29 KR KR1019910019022A patent/KR970000708B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5419786A (en) * | 1993-07-02 | 1995-05-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate for bipolar element |
| EP0635879A2 (en) * | 1993-07-22 | 1995-01-25 | Kabushiki Kaisha Toshiba | Semiconductor silicon wafer and process for producing it |
| EP0635879A3 (en) * | 1993-07-22 | 1996-10-23 | Toshiba Kk | Semiconductor silicon wafer and process for its production. |
| US5738942A (en) * | 1993-07-22 | 1998-04-14 | Kabushiki Kaisha Toshiba | Semiconductor silicon wafer and process for producing it |
| JP2017208470A (ja) * | 2016-05-19 | 2017-11-24 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063143B2 (ja) | 2000-07-12 |
| US5449532A (en) | 1995-09-12 |
| KR920008838A (ko) | 1992-05-28 |
| KR970000708B1 (ko) | 1997-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
| JPS6124240A (ja) | 半導体基板 | |
| JPH04163920A (ja) | Ｓｉ基板の製造方法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
| JP2001253795A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JP2762183B2 (ja) | シリコン基板の製造方法 | |
| JP2001077120A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPS58138034A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| TW201909246A (zh) | 晶圓製造方法和晶圓 | |
| JPH023539B2 (ja) | ||
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
| JP2762190B2 (ja) | シリコンウェーハの製造方法 | |
| JPS6312376B2 (ja) |