[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7600545B2 - Superconducting device and manufacturing method thereof - Google Patents

Superconducting device and manufacturing method thereof Download PDF

Info

Publication number
JP7600545B2
JP7600545B2 JP2020094777A JP2020094777A JP7600545B2 JP 7600545 B2 JP7600545 B2 JP 7600545B2 JP 2020094777 A JP2020094777 A JP 2020094777A JP 2020094777 A JP2020094777 A JP 2020094777A JP 7600545 B2 JP7600545 B2 JP 7600545B2
Authority
JP
Japan
Prior art keywords
superconducting
electrode
protrusion
contact coupling
coupling circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020094777A
Other languages
Japanese (ja)
Other versions
JP2021190567A (en
Inventor
兼二 難波
彩未 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020094777A priority Critical patent/JP7600545B2/en
Publication of JP2021190567A publication Critical patent/JP2021190567A/en
Application granted granted Critical
Publication of JP7600545B2 publication Critical patent/JP7600545B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、超電導装置、及びその製造方法に関する。 The present invention relates to a superconducting device and a method for manufacturing the same.

超電導回路の集積化を図るために、集積回路を登載した超電導回路集積チップを回路基板上にフリップチップ実装した構造を用いることが検討されている。この構造で、信号の反射や干渉等を抑え、必要な信号品質(伝送特性)を確保するために、集積回路の配線の引き回しを低減できるキャパシティブカップリング(容量結合)や、インダクティブカップリング(誘導結合)による非接触結合が有望視されている。 In order to integrate superconducting circuits, the use of a structure in which a superconducting circuit integrated chip carrying an integrated circuit is flip-chip mounted on a circuit board is being considered. In this structure, capacitive coupling, which can reduce the wiring of the integrated circuit, and non-contact coupling using inductive coupling are seen as promising methods to suppress signal reflection and interference and ensure the necessary signal quality (transmission characteristics).

具体的な構造としては、例えば、超電導集積回路チップには信号の入出力のためのキャパシティブカップリング回路やインダクティブカップリング回路を所要数配置し、対応する位置に回路基板側の非接触結合回路を配置する構造とすることができる。2つの非接触結合回路が良好な非接触結合を形成するためには、超電導集積回路チップと回路基板とを所定間隔に保って、結合する技術が必要になる。 A specific structure, for example, can be such that the superconducting integrated circuit chip is provided with the required number of capacitive coupling circuits and inductive coupling circuits for signal input and output, and non-contact coupling circuits are provided on the circuit board at corresponding positions. In order for the two non-contact coupling circuits to form a good non-contact coupling, a technique is required to couple the superconducting integrated circuit chip and the circuit board while maintaining a specified distance between them.

上記の要求に対応する技術が、例えば特許文献1に開示されている。特許文献1の技術では、回路基板に設けた超電導配線の上に、錫もしくは錫と鉛から成る第2金属層を積層し、第2金属層の電極と、超電導素子の電極とをはんだで接続する。この技術では、超電導配線上に、はんだの濡れ性が良い第2金属層を形成して、超電導素子の電極と回路基板の超電導配線とを接続する。このため、信頼性の高い超電導素子と回路基板との接続を得ることができる。 A technology that meets the above requirements is disclosed, for example, in Patent Document 1. In the technology of Patent Document 1, a second metal layer made of tin or tin and lead is laminated on the superconducting wiring provided on the circuit board, and the electrodes of the second metal layer are connected with solder to the electrodes of the superconducting element. In this technology, a second metal layer with good solder wettability is formed on the superconducting wiring to connect the electrodes of the superconducting element and the superconducting wiring of the circuit board. This makes it possible to obtain a highly reliable connection between the superconducting element and the circuit board.

特許第2813093号公報Patent No. 2813093

しかしながら、特許文献1に開示されている構造では、超電導集積回路チップの非接触結合回路と、回路基板の非接触結合回路との間隔を正確に制御することができないという問題があった。これは、溶融したはんだが固化する間に、位置がずれる可能性があったためである。その結果、設計通りの入出力特性が得られない場合があった。 However, the structure disclosed in Patent Document 1 had the problem that it was not possible to accurately control the distance between the non-contact coupling circuit of the superconducting integrated circuit chip and the non-contact coupling circuit of the circuit board. This was because there was a possibility that the position would shift while the molten solder was solidifying. As a result, there were cases where the input/output characteristics could not be obtained as designed.

本発明は、上記の問題点に鑑みてなされたものであり、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供することを目的としている。 The present invention was made in consideration of the above problems, and aims to provide a superconducting device that can obtain the input/output characteristics as designed with non-contact coupling, and a method for manufacturing the same.

上記の課題を解決するため、本発明の超電導装置は、超電導集積回路チップと、回路基板とを有している。超電導集積回路チップは、第1の超電導材料からなる第1の電極と、第1の非接触結合回路とを表面に有する。回路基板は、第2の超電導材料からなる第2の電極と、第2の非接触結合回路とを表面に有する。第2の電極は、上端面が平坦な、所定の高さの筒状の突起部を有している。そして、突起部の上端面は、第1の電極の表面と直接接合し、第1の非接触結合回路と第2の非接触結合回路とが対向配置している。 In order to solve the above problems, the superconducting device of the present invention has a superconducting integrated circuit chip and a circuit board. The superconducting integrated circuit chip has a first electrode made of a first superconducting material and a first non-contact coupling circuit on its surface. The circuit board has a second electrode made of a second superconducting material and a second non-contact coupling circuit on its surface. The second electrode has a cylindrical protrusion of a predetermined height and a flat upper end surface. The upper end surface of the protrusion is directly joined to the surface of the first electrode, and the first non-contact coupling circuit and the second non-contact coupling circuit are arranged opposite each other.

また、本発明の超電導装置の製造方法は、第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板とを用いる。そして、第2の電極に、上端面が平坦な所定高さの筒状の突起部を形成し、第1の電極の表面と前記突起部の上面とを直接接合し、第1の非接触結合回路と第2の非接触結合回路とを対向配置させる。 The method for manufacturing a superconducting device of the present invention uses a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on its surface, and a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on its surface. A cylindrical protrusion of a predetermined height and with a flat upper end surface is then formed on the second electrode, and the surface of the first electrode and the upper surface of the protrusion are directly joined, so that the first non-contact coupling circuit and the second non-contact coupling circuit are arranged opposite each other.

本発明の効果は、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供できることである。 The effect of the present invention is to provide a superconducting device that can obtain the input/output characteristics as designed with non-contact coupling, and a method for manufacturing the same.

第1の実施形態の超電導装置の構成を示す断面図である。1 is a cross-sectional view showing a configuration of a superconducting device according to a first embodiment. 第2の実施形態の超電導装置に用いる超電導集積回路チップを示す平面図である。FIG. 11 is a plan view showing a superconducting integrated circuit chip used in a superconducting device of a second embodiment. 第2の実施形態の超電導装置に用いる回路基板を示す平面図である。FIG. 11 is a plan view showing a circuit board used in a superconducting device according to a second embodiment. 第2の実施形態の超電導装置を示す断面図である。FIG. 4 is a cross-sectional view showing a superconducting device according to a second embodiment. 第2の実施形態の回路基板の製造方法の第1の部分を示す断面図である。6A to 6C are cross-sectional views showing a first part of a method for manufacturing a circuit board according to a second embodiment. 第2の実施形態の回路基板の製造方法の第2の部分を示す断面図である。10A to 10C are cross-sectional views showing a second part of the method for manufacturing the circuit board according to the second embodiment. 第2の実施形態の回路基板の製造方法の第3の部分を示す断面図である。10A to 10C are cross-sectional views showing a third part of the method for manufacturing the circuit board according to the second embodiment. 第2の実施形態の回路基板の製造方法の第4の部分を示す断面図である。10A to 10C are cross-sectional views showing a fourth part of the method for manufacturing the circuit board according to the second embodiment. 第2の実施形態の超電導装置の製造方法の第1の部分を示す断面図である。5 is a cross-sectional view showing a first part of a method for manufacturing a superconducting device according to a second embodiment. FIG. 第2の実施形態の超電導装置の製造方法の第2の部分を示す断面図である。6 is a cross-sectional view showing a second part of the method for manufacturing a superconducting device according to the second embodiment. FIG. 第2の実施形態の超電導装置の製造方法の第3の部分を示す断面図である。FIG. 11 is a cross-sectional view showing a third part of the method for manufacturing a superconducting device according to the second embodiment. 第3の実施形態の超電導装置を示す断面図である。FIG. 11 is a cross-sectional view showing a superconducting device according to a third embodiment. 第4の実施形態の超電導装置を示す断面図である。FIG. 11 is a cross-sectional view showing a superconducting device according to a fourth embodiment.

以下、図面を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお各図面の同様の構成要素には同じ番号を付し、説明を省略する場合がある。 Below, an embodiment of the present invention will be described in detail with reference to the drawings. However, the embodiment described below has limitations that are technically preferable for implementing the present invention, but does not limit the scope of the invention to the following. Note that similar components in each drawing are given the same numbers, and descriptions may be omitted.

(第1の実施形態)
図1は、本実施形態の超電導装置1を示す断面図である。超電導装置1は、超電導集積回路チップ10と、回路基板20とを有している。超電導集積回路チップ10は、第1の超電導材料からなる第1の電極11と、第1の非接触結合回路12とを表面に有する。回路基板20は、第2の超電導材料からなる第2の電極21と、第2の非接触結合回路22とを表面に有する。第2の電極21は、上端面が平坦な、所定の高さの筒状の突起部21aを有している。そして、突起部21aの上端面21bは、第1の電極11の表面と直接接合し、第1の非接触結合回路12と第2の非接触結合回路22とが対向配置している。
(First embodiment)
1 is a cross-sectional view showing a superconducting device 1 of this embodiment. The superconducting device 1 has a superconducting integrated circuit chip 10 and a circuit board 20. The superconducting integrated circuit chip 10 has a first electrode 11 made of a first superconducting material and a first non-contact coupling circuit 12 on its surface. The circuit board 20 has a second electrode 21 made of a second superconducting material and a second non-contact coupling circuit 22 on its surface. The second electrode 21 has a cylindrical protrusion 21a with a predetermined height and a flat upper end surface. The upper end surface 21b of the protrusion 21a is directly joined to the surface of the first electrode 11, and the first non-contact coupling circuit 12 and the second non-contact coupling circuit 22 are arranged opposite to each other.

以上の構成とすると、突起部21aの存在によって、第1の非接触結合回路12と第2の非接触結合回路との間隔を正確に制御することができる。その結果、非接触結合で設計通りの入出力特性が得られる。 With the above configuration, the presence of the protrusion 21a allows the distance between the first non-contact coupling circuit 12 and the second non-contact coupling circuit to be accurately controlled. As a result, input/output characteristics can be obtained as designed with non-contact coupling.

(第2の実施形態)
本実施形態では、第1の実施形態よりも製造が容易な超電導装置について説明する。図2は、超電導装置に用いる超電導集積回路チップ100を示す平面図である。超電導集積回路チップ100は、チップ母材101を有し、その表面には第1の超電導材料からなる第1の電極110と、第1の非接触結合回路120とが形成されている。第1の電極110は、例えば、図示しないグランド回路に接続している。第1の非接触結合回路120は、例えば、図示しない超電導素子に接続している。第1の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。チップ母材101には、例えば、シリコンを用いることができる。第1の非接触結合回路120は、例えば、回路基板200との信号の入出力のための、キャパシティブカップリング回路や、インダクティブカップリング回路である。
Second Embodiment
In this embodiment, a superconducting device that is easier to manufacture than the first embodiment will be described. FIG. 2 is a plan view showing a superconducting integrated circuit chip 100 used in the superconducting device. The superconducting integrated circuit chip 100 has a chip base material 101, and a first electrode 110 made of a first superconducting material and a first non-contact coupling circuit 120 are formed on the surface of the chip base material 101. The first electrode 110 is connected to, for example, a ground circuit (not shown). The first non-contact coupling circuit 120 is connected to, for example, a superconducting element (not shown). For the first superconducting material, for example, niobium, niobium nitride, aluminum, indium, lead, tin, rhenium, palladium, titanium, titanium nitride, tantalum, or an alloy containing these can be used. For example, silicon can be used for the chip base material 101. The first non-contact coupling circuit 120 is, for example, a capacitive coupling circuit or an inductive coupling circuit for inputting and outputting signals to and from a circuit board 200.

図3は、超電導装置に用いる回路基板200を示す平面図である。回路基板200の基板母材201は、例えばシリコンを用いることができる。回路基板200の表面には、第2の超電導体材料からなる第2の電極210と、第2の非接触結合回路220が形成されている。回路基板200には、柱状の突部212が形成され、突部212の側面を覆って第2の超電導材料からなる突起部211が形成され、突起部211は第2の電極210の一部をなしている。すなわち、第2の電極210は、所定の高さを持ち、上端面211aが平坦な筒状の突起部211を有している。第2の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。第2の電極210は、例えば、図示しないグランド回路に接続している。第2の非接触結合回路220は、例えば、図示しない電子回路に接続している。なお、回路基板200が、さらに外部の電子デバイスと接続される場合は、回路基板はインターポーザの役割を果たす。 Figure 3 is a plan view showing a circuit board 200 used in a superconducting device. The substrate base material 201 of the circuit board 200 can be, for example, silicon. A second electrode 210 made of a second superconducting material and a second non-contact coupling circuit 220 are formed on the surface of the circuit board 200. A columnar protrusion 212 is formed on the circuit board 200, and a protrusion 211 made of a second superconducting material is formed covering the side surface of the protrusion 212, and the protrusion 211 forms a part of the second electrode 210. That is, the second electrode 210 has a cylindrical protrusion 211 having a predetermined height and a flat upper end surface 211a. For example, niobium, niobium nitride, aluminum, indium, lead, tin, rhenium, palladium, titanium, titanium nitride, tantalum, or an alloy containing these can be used as the second superconducting material. The second electrode 210 is connected to, for example, a ground circuit not shown. The second non-contact coupling circuit 220 is connected, for example, to an electronic circuit (not shown). If the circuit board 200 is further connected to an external electronic device, the circuit board serves as an interposer.

突起部211は、上端面211aが平坦で平滑な面となっており、例えば、粗さがRa1nm以下となるように形成されている。突起部211の高さは、第1の非接触結合回路120と第2の非接触結合回路220との非接触結合との間で、設計した信号の入出力特性が得られる高さとする。具体的な数値としては、例えば、2μmから10μmの高さとすることができる。 The upper end surface 211a of the protrusion 211 is a flat and smooth surface, and is formed so that the roughness is, for example, Ra 1 nm or less. The height of the protrusion 211 is set to a height that allows the designed input/output characteristics of the signal to be obtained between the non-contact coupling between the first non-contact coupling circuit 120 and the second non-contact coupling circuit 220. A specific numerical value can be, for example, a height of 2 μm to 10 μm.

図4は、超電導集積回路チップ100と、回路基板200とを接合して形成した超電導装置1000を示す断面図である。 Figure 4 is a cross-sectional view showing a superconducting device 1000 formed by joining a superconducting integrated circuit chip 100 and a circuit board 200.

回路基板200の、第2の電極210は、基板母材201上に形成された配線部230の上に、第2の超電導材料の薄膜を積層して形成されている。配線部230は、例えば、銅、銀、金、白金、これらを含む合金を用いて形成することができる。配線部を設けることにより、放熱性を改善したり、常電導状態における処理を行ったりすることができる。突起部211は、第2の超電導材料とは異なる材料からなる柱状の突部212の側面を覆う、筒状の構造物として形成されている。突部212は、例えば、銅、銀、金、白金、これらを含む合金などの金属を用いて形成することができる。なお第2の電極210と配線部230との密着強度を確保するために、チタン、窒化チタン等の下地を追加しても良い。また配線部230と基板母材201との密着性を高めるように、配線部230が下地層を持つ構成としても良い。 The second electrode 210 of the circuit board 200 is formed by laminating a thin film of a second superconducting material on the wiring section 230 formed on the substrate base material 201. The wiring section 230 can be formed using, for example, copper, silver, gold, platinum, or an alloy containing these. By providing the wiring section, it is possible to improve heat dissipation and perform processing in a normal conductive state. The protrusion section 211 is formed as a cylindrical structure that covers the side of a columnar protrusion 212 made of a material different from the second superconducting material. The protrusion 212 can be formed using metals such as copper, silver, gold, platinum, or an alloy containing these. In order to ensure the adhesive strength between the second electrode 210 and the wiring section 230, a base such as titanium or titanium nitride may be added. In addition, the wiring section 230 may be configured to have a base layer so as to increase the adhesiveness between the wiring section 230 and the substrate base material 201.

超電導集積回路チップ100と回路基板200とは、第1の電極110と第2の電極210の突起部211の上端面211aとを直接接合することにより、接続固定されている。この接続は、超電導集積回路チップ100の回路面を、回路基板200の回路面に対向させるため、いわゆるフェイスダウン実装である。ここで、第1の非接触結合回路120と、第2の非接触結合回路220とは、互いに対向するように正確に位置決めされている。そして両者の間隔は、突起部211によって、正確に制御されている。その結果、キャパシティブカップリングにおけるキャパシタンスや、インダクティブカップリングにおける相互インダクタンスについて、所望の値を得ることができる。 The superconducting integrated circuit chip 100 and the circuit board 200 are connected and fixed by directly joining the first electrode 110 and the upper end surface 211a of the protrusion 211 of the second electrode 210. This connection is so-called face-down mounting, in which the circuit surface of the superconducting integrated circuit chip 100 faces the circuit surface of the circuit board 200. Here, the first non-contact coupling circuit 120 and the second non-contact coupling circuit 220 are accurately positioned so that they face each other. The distance between them is accurately controlled by the protrusion 211. As a result, it is possible to obtain the desired values for the capacitance in capacitive coupling and the mutual inductance in inductive coupling.

突起部211の上端面211aと、第1の電極110とは、表面を活性化した後に表面同士を当接させることにより接合されている。この技術は、常温接合として一般的に知られているものである。この接合により、第1の電極110と突起部211の上端面211aとは、それぞれを構成する超電導材料による非結晶層を界面に形成した状態であり、強固に結合されている。 The upper end surface 211a of the protrusion 211 and the first electrode 110 are joined by activating the surfaces and then bringing them into contact with each other. This technique is commonly known as room temperature bonding. This bonding creates a strong bond between the first electrode 110 and the upper end surface 211a of the protrusion 211, with an amorphous layer formed at the interface by the superconducting material that constitutes each of them.

なお、上記の説明では、第2の非接触結合回路220上には、第2の超電導材料薄膜を配置していない構造を示したが、第2の非接触結合回路220上に第2の超電導材料薄膜を積層した構造としてもよい。また、図4で示した突起部211の形状や配置について、これに制限するものではなく多角形の筒状等も適用でき、設計した入出力特性が得られる任意の位置に配置することができる。また、第1の非接触結合回路120と、第2の非接触結合回路220とが、十字型の形状である例を示したが、これに限らず任意の形状を取ることができる。また、突起部211を、第2の非接触結合回路220の周囲に4つ配置した例を示したが、これには限られず、任意の配置を取ることができる。 In the above description, a structure in which the second superconducting material thin film is not disposed on the second non-contact coupling circuit 220 has been shown, but a structure in which the second superconducting material thin film is laminated on the second non-contact coupling circuit 220 may also be used. In addition, the shape and arrangement of the protrusions 211 shown in FIG. 4 are not limited to this, and a polygonal cylindrical shape or the like can also be applied, and they can be disposed at any position where the designed input/output characteristics are obtained. In addition, an example in which the first non-contact coupling circuit 120 and the second non-contact coupling circuit 220 are shaped like a cross has been shown, but this is not a limitation and any shape can be used. In addition, an example in which four protrusions 211 are disposed around the second non-contact coupling circuit 220 has been shown, but this is not a limitation and any arrangement can be used.

次に、回路基板200の第2の電極210に、突起部211を形成する方法について説明する。まず、図5の断面図に示すように、基板母材201の表面に、第2の非接触結合回路220と、配線部230と、柱状の突部212とを形成し、突部212を覆うように第2の電極210の元となる超伝導体膜210aを形成する。この構造は、成膜、フォトリソグラフィー、エッチングなどによって形成されるが、一般的な方法であるため、詳細な説明は省略する。 Next, a method for forming the protrusion 211 on the second electrode 210 of the circuit board 200 will be described. First, as shown in the cross-sectional view of FIG. 5, the second non-contact coupling circuit 220, the wiring section 230, and the columnar protrusion 212 are formed on the surface of the substrate base material 201, and the superconductor film 210a that is the basis of the second electrode 210 is formed so as to cover the protrusion 212. This structure is formed by film formation, photolithography, etching, etc., but as these are common methods, detailed explanations will be omitted.

次に、図6に示すように、突部212の上面を覆う超伝導体膜210aが埋没するまで、表面を平たんにする埋め込み層300を形成する。埋め込み層300には、例えば樹脂を用いることができる。 Next, as shown in FIG. 6, a buried layer 300 is formed to flatten the surface until the superconductor film 210a covering the upper surface of the protrusion 212 is buried. The buried layer 300 can be made of, for example, a resin.

次に、図7に示すように、サーフェースプレーナーによる切削や、CMPによる研磨を用いて、突部212上の超伝導体膜210aが無くなり、突部212および超伝導体膜210aの高さが所定の値になるまで平坦化を行う。ここで、CMPは、Chemical Mechanical Polishing(化学機械研磨)の略である。この平坦化処理により、突部212の側面を覆う超伝導体膜210aの上端面を、平坦化および平滑化する。そして、この処理で超伝導体膜210aの上端面の表面粗さを、例えば、Ra1nm以下となるように加工する。 Next, as shown in FIG. 7, planarization is performed using cutting with a surface planer or polishing by CMP until the superconductor film 210a on the protrusion 212 is removed and the height of the protrusion 212 and the superconductor film 210a reaches a predetermined value. Here, CMP stands for Chemical Mechanical Polishing. This planarization process flattens and smoothes the upper end surface of the superconductor film 210a covering the side surface of the protrusion 212. This process then processes the surface roughness of the upper end surface of the superconductor film 210a to, for example, Ra 1 nm or less.

次に、図8に示すように、埋め込み層300を除去して、第2の電極210が突起部211を持つ回路基板200が完成する。 Next, as shown in FIG. 8, the buried layer 300 is removed to complete the circuit board 200 in which the second electrode 210 has a protrusion 211.

次に、超電導装置1000の製造方法について説明する。まず、図9に示すように、超電導集積回路チップ100と、回路基板200とを、互いの接合面が対向する向きで、真空チャンバー(図示なし)内に配置し、真空引きを行う。この時、超電導集積回路チップ100は、チップ固定治具400によって固定されている。固定方法として、クランプ方式や静電チャック方式が適用できる。また、回路基板200も基板固定治具410によって固定されており、同様の固定方法が適用できる。チャンバー内の真空度としては、例えば、10-6Pa程度が好ましい。 Next, a method for manufacturing the superconducting device 1000 will be described. First, as shown in FIG. 9, the superconducting integrated circuit chip 100 and the circuit board 200 are placed in a vacuum chamber (not shown) with their bonding surfaces facing each other, and a vacuum is drawn. At this time, the superconducting integrated circuit chip 100 is fixed by a chip fixing jig 400. As a fixing method, a clamp method or an electrostatic chuck method can be applied. The circuit board 200 is also fixed by a substrate fixing jig 410, and a similar fixing method can be applied. The degree of vacuum in the chamber is preferably about 10 −6 Pa, for example.

次に、図10に示すように、活性化装置500を用いて、超電導集積回路チップ100の接合部となる第1の電極110の表面の吸着物や酸化物を除去して、接合部を活性化させる。活性化装置500としては、例えば、イオンや中性原子ビームなどを照射する装置を用いることができる。同様に、活性化装置500を用いて、回路基板200の接合部となる突起部211の上端面211aの、表面の吸着物や酸化物を除去して、接合部を活性化させる。 Next, as shown in FIG. 10, an activation device 500 is used to remove adsorbed materials and oxides on the surface of the first electrode 110, which will be the joint of the superconducting integrated circuit chip 100, to activate the joint. As the activation device 500, for example, a device that irradiates ions or neutral atomic beams can be used. Similarly, the activation device 500 is used to remove adsorbed materials and oxides on the surface of the upper end surface 211a of the protrusion 211, which will be the joint of the circuit board 200, to activate the joint.

次に、図11に示すように、第1の非接触結合回路120と、第2の非接触結合回路220とが対向するように、超電導集積回路チップ100と回路基板200との位置合わせを行う。そして、真空度を維持した状態で、第1の電極110と、突起部211の上面211aを当接し加圧する。温度は、例えば、常温で良い。この時、第1の電極110の第1の超電導材料と、突起部211の上面211aの第2の超電導材料とが、接合界面に非結晶層を形成し、両者は強固に結合する。なお、図示していないが、例えば、超電導集積回路チップ100と回路基板200のそれぞれにアライメントマークを設けて、赤外線カメラによる透過画像を用いて位置を調整することにより、両者の位置合わせを行うことができる。 Next, as shown in FIG. 11, the superconducting integrated circuit chip 100 and the circuit board 200 are aligned so that the first non-contact coupling circuit 120 and the second non-contact coupling circuit 220 face each other. Then, while maintaining the vacuum, the first electrode 110 and the upper surface 211a of the protrusion 211 are brought into contact and pressurized. The temperature may be, for example, room temperature. At this time, the first superconducting material of the first electrode 110 and the second superconducting material of the upper surface 211a of the protrusion 211 form an amorphous layer at the bonding interface, and the two are firmly bonded. Although not shown, for example, alignment marks can be provided on each of the superconducting integrated circuit chip 100 and the circuit board 200, and the positions can be adjusted using a transmitted image taken by an infrared camera, thereby aligning the two.

以上説明したように、本実施形態によれば、非接触結合で、設計通りの信号入出力特性を得ることができる。その理由は、回路基板の第2の電極が、上端面が平坦な所定高さの突起部を有していることによって、超電導集積回路チップの非接触結合回路と、回路基板上の非接触結合回路とを、所定の間隔に高精度に位置決めした状態で実装できるからである。 As described above, according to this embodiment, it is possible to obtain the signal input/output characteristics as designed with non-contact coupling. This is because the second electrode of the circuit board has a protrusion of a predetermined height with a flat upper end surface, so that the non-contact coupling circuit of the superconducting integrated circuit chip and the non-contact coupling circuit on the circuit board can be mounted with a high degree of positioning at a predetermined interval.

また、高い接合信頼性と性能を確保できる。その理由は、真空中で接合表面の活性化と接合を行うことによって、第1の電極および第2の電極の上端面が再酸化することなく接合できるためである。さらに、常温での接合であるため、加熱による超電導素子の状態変化や部材の熱膨張に起因する実装位置ズレがなく、高い性能を維持できる。 In addition, high bonding reliability and performance can be ensured. This is because activating and bonding the bonding surfaces in a vacuum allows the upper end surfaces of the first and second electrodes to be bonded without reoxidation. Furthermore, because bonding is performed at room temperature, there is no change in the state of the superconducting element due to heating, and no misalignment of the mounting position due to thermal expansion of the components, and high performance can be maintained.

さらに、第1の超電導材料と第2の超電導材料が同じ材料の場合は、極低温環境下での動作においても高い接合信頼性を確保できる。その理由は、同じ超電導材料同士を直接接合しているためである。この構成では、特に、超電導回路の使用環境である極低温(10mK)において、部材の熱膨張係数差に起因した応力による破損を抑制することができる。 Furthermore, when the first and second superconducting materials are the same material, high joint reliability can be ensured even in operation in an extremely low temperature environment. This is because the same superconducting materials are directly joined together. With this configuration, damage due to stress caused by differences in the thermal expansion coefficients of the components can be suppressed, particularly at the extremely low temperatures (10 mK) in which superconducting circuits are used.

また、安定的な電気特性を確保することができる。その理由は、同一の超電導材料同士を接合することで、超電導特性を阻害する化合物層が接合界面に生成されないためである。 In addition, stable electrical characteristics can be ensured. This is because by joining the same superconducting materials together, a compound layer that inhibits the superconducting characteristics is not formed at the joining interface.

(第3の実施形態)
第2の実施形態では、回路基板に設ける突部を、銅、銀、金、白金、これらを含む合金などの金属を用いて形成することができることを例示した。本実施形態では、突部を形成する別の方法について説明する。
Third Embodiment
In the second embodiment, it has been exemplified that the protrusions provided on the circuit board can be formed using metals such as copper, silver, gold, platinum, alloys containing these metals, etc. In the present embodiment, another method for forming the protrusions will be described.

図12は、本実施形態の超電導装置1100を示す断面図である。本実施形態の超電導装置1100に用いる回路基板200aは、基板母材201aで形成された突部212aを有している。そして突部212aの側面を覆って配線部230aの薄膜と、第2の電極210の膜が積層され、突起部211を形成している。突起部211の上端面211a、配線部230の上端面、突部212aの上面は、第2の実施形態と同様な方法により平坦化および平滑化されている。そして、第2の電極210の上端面211aと第1の電極とが接合している。基板母材201aとしては、例えばシリコンを用いることができる。シリコンでは、高精度に三次元加工を行う種々の方法が開発されており、これらの方法を用いて、精度よく突部212aを形成することができる。突起部211の上端面211aと第1の電極110とを接合する構成や製造方法については、第2の実施形態と同様である。 Figure 12 is a cross-sectional view showing the superconducting device 1100 of this embodiment. The circuit board 200a used in the superconducting device 1100 of this embodiment has a protrusion 212a formed from a substrate base material 201a. A thin film of the wiring part 230a and a film of the second electrode 210 are laminated to cover the side surface of the protrusion 212a, forming the protrusion 211. The upper end surface 211a of the protrusion 211, the upper end surface of the wiring part 230, and the upper surface of the protrusion 212a are flattened and smoothed by a method similar to that of the second embodiment. The upper end surface 211a of the second electrode 210 and the first electrode are joined. For example, silicon can be used as the substrate base material 201a. Various methods for performing three-dimensional processing with high precision have been developed for silicon, and the protrusion 212a can be formed with high precision using these methods. The configuration and manufacturing method for joining the upper end surface 211a of the protrusion 211 to the first electrode 110 are the same as those in the second embodiment.

なお第2の実施形態と同様に、配線部230aとして銅、銀、金、白金、あるいはこれらを含む合金等の金属を用いることができる。また、第2の電極210と配線部230との密着強度を確保するために、チタン、窒化チタン等の下地を追加しても良い。また配線部230aと基板母材201aとの密着性を高めるように、配線部230aがTi等の下地層を持つ構成としても良い。 As in the second embodiment, metals such as copper, silver, gold, platinum, or alloys containing these metals can be used for the wiring portion 230a. In addition, to ensure the adhesive strength between the second electrode 210 and the wiring portion 230, a base layer such as titanium or titanium nitride may be added. In addition, the wiring portion 230a may have a base layer such as Ti to increase the adhesiveness between the wiring portion 230a and the substrate base material 201a.

本実施形態によれば、突部212aを変形しにくい(剛性が高い)基板母材201aで形成して、突起部211を形成することにより、超電導集積回路チップ100の実装時において、加圧による突起部211の変形を抑制することができる。例えば、シリコンは、銅より変形しにくい材料である。上記の構成とすることにより、第1の非接触結合回路120と第2の非接触結合回路220との間隔をより高精度に位置決めできる。その結果、非接触結合での入出力特性を、設計値に近づけることが可能になる。 According to this embodiment, by forming the protrusion 212a from the substrate base material 201a, which is resistant to deformation (high rigidity), and forming the protrusion 211, deformation of the protrusion 211 due to pressure can be suppressed when mounting the superconducting integrated circuit chip 100. For example, silicon is a material that is less prone to deformation than copper. With the above configuration, the distance between the first non-contact coupling circuit 120 and the second non-contact coupling circuit 220 can be positioned with higher accuracy. As a result, it becomes possible to bring the input/output characteristics in non-contact coupling closer to the design values.

(第4の実施形態)
本実施形態では、第1の電極と第2の電極との接合を容易にする構成について説明する。第2、第3の実施形態では、第2の電極の突起部の内部の突部が、突起部と同じ高さの、平坦な上面を有する例について説明した。本実施形態では、突部の上面が中央に向かって低くなる凹部を有する構成について説明する。
(Fourth embodiment)
In this embodiment, a configuration that facilitates bonding between a first electrode and a second electrode will be described. In the second and third embodiments, an example was described in which the inner protrusion of the protrusion of the second electrode has a flat upper surface that is the same height as the protrusion. In this embodiment, a configuration will be described in which the upper surface of the protrusion has a recess that becomes lower toward the center.

図13は、本実施形態の超電導装置1200を示す断面図である。図13に示すように、本実施形態の回路基板200aに配置された突部212bは、中央に向かって高さが低くなる凹形状の上面212cを有している。このような形状は、例えば、第2の実施形態で説明した平坦化処理にCMPを用い、適当なCMPスラリー(研磨剤)を選択することによって形成することができる。つまり、スラリーとして、第2の電極210の材料よりも、突部212bの材料を速く削るものを選択することで実現することができる。このように、ある材料が他の材料より多く削れる現象は、ディッシングと呼ばれ、一般的な平坦化では好ましくない現象である。しかしながら、本実施形態ではディッシングを利用して所望の凹形状を得ている。 Figure 13 is a cross-sectional view showing the superconducting device 1200 of this embodiment. As shown in Figure 13, the protrusion 212b arranged on the circuit board 200a of this embodiment has a concave upper surface 212c whose height decreases toward the center. Such a shape can be formed, for example, by using CMP for the planarization process described in the second embodiment and selecting an appropriate CMP slurry (abrasive). In other words, it can be realized by selecting a slurry that removes the material of the protrusion 212b faster than the material of the second electrode 210. This phenomenon in which one material is removed more than another material is called dishing, and is an undesirable phenomenon in general planarization. However, in this embodiment, dishing is used to obtain the desired concave shape.

突部212bの上面212cを上記のような凹形状にすると、第2の電極210の突起部211の上面211aと第1の電極110とを接合する際に加える圧力を小さくすることができる。これは、突起部211が第1の電極110と接する面積が小さくなるため、全体に加える圧力が同じでも、単位面積あたりに加わる圧力が大きくなるためである。接合時に加える圧力を小さくすることで、各部材の変形が抑制され、第1の非接触結合回路120と第2の非接触結合回路220との間隔を、より高精度に制御することができる。 By making the upper surface 212c of the protrusion 212b into a concave shape as described above, it is possible to reduce the pressure applied when bonding the upper surface 211a of the protrusion 211 of the second electrode 210 to the first electrode 110. This is because the area of contact between the protrusion 211 and the first electrode 110 is reduced, and therefore the pressure applied per unit area is greater even if the overall pressure applied is the same. By reducing the pressure applied during bonding, deformation of each component is suppressed, and the distance between the first non-contact coupling circuit 120 and the second non-contact coupling circuit 220 can be controlled with greater precision.

以上、上述した第1から第4の実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上記実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。 The present invention has been described above using the first to fourth embodiments as exemplary examples. However, the present invention is not limited to the above-mentioned embodiments. In other words, the present invention can be applied in various aspects that can be understood by a person skilled in the art within the scope of the present invention.

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、
第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
を有し、
前記第2の電極が、上端面が平坦な所定高さの筒状の突起部を有し、
前記第1の電極の表面と前記第2の電極の前記突起部の前記上端面とが直接接合され、
前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されている
ことを特徴とする超電導装置。
(付記2)
前記突起部内の前記第2の超電導材料の内部に前記第2の超電導材料とは異なる材料からなる突部が配置されている
ことを特徴とする付記1に記載の超電導装置。
(付記3)
前記異なる材料が前記回路基板の母材と同じ材料である
ことを特徴とする付記2に記載の超電導装置。
(付記4)
前記異なる材料が金属である
ことを特徴とする付記2に記載の超電導装置。
(付記5)
前記突部の上面が、中央に向かって高さが低くなる凹形状をなしている
ことを特徴とする付記2乃至4のいずれか一つに記載の超電導装置。
(付記6)
前記第1の電極と前記第2の電極の前記突起部との接合部が、前記第1の超電導材料と前記第2の超電導材料とを含む非結晶層を有している
ことを特徴付記1乃至5のいずれか一つに記載の超電導装置。
(付記7)
前記突起部の前記上端面の算術平均粗さRaが1nm以下である
ことを特徴とする付記1乃至6のいずれか一つに記載の超電導装置。
(付記8)
前記第1の電極と前記第2の電極とがグランド電極である
ことを特徴とする付記1乃至7のいずれか一つに記載の超電導装置。
(付記9)
前記第1の超電導材料と前記第2の超電導材料の少なくとも一方がニオブである
ことを特徴とする付記1乃至8のいずれか一つに記載の超電導装置。
(付記10)
前記第1の超電導材料と前記第2の超電導材料とが同一の超電導材料である
ことを特徴とする付記1乃至9のいずれか一つに記載の超電導装置。
(付記11)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、を有する超電導装置の製造方法であって、
前記第2の電極に、上端面が平坦な所定高さの筒状の突起部を形成し、
前記第1の電極の表面と前記第2の電極の前記突起部の前記上端面を直接接合し、
前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させる
ことを特徴とする超電導装置の製造方法。
(付記12)
前記超電導集積回路チップと前記回路基板とを、前記第1の電極と前記第2の電極とが対向する向きでチャンバー内に配置し、
前記チャンバーを真空引きし、
前記第1の電極と前記第2の電極の前記突起部の前記上端面とを活性化し、
前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部とを当接させて加圧する、
ことを特徴とする付記11に記載の超電導装置の製造方法。
(付記13)
前記回路基板に前記第2の超電導材料とは異なる材料で突部を形成し、前記突部の側面覆うように前記第2の超電導材料の層を形成する
ことを特徴とする付記11または12に記載の超電導装置の製造方法。
(付記14)
前記異なる材料が前記回路基板の母材と同じ材料である
ことを特徴とする付記13に記載の超電導装置の製造方法。
(付記15)
前記異なる材料が金属である
ことを特徴とする付記13に記載の超電導装置の製造方法。
(付記16)
前記突部と前記突部を覆う前記第2の超電導材料の層を切削または研磨して、前記突部と前記突部を覆う前記第2の超電導材料の層とを所定の高さにする
ことを特徴とする付記13乃至15のいずれか一つに記載の超電導装置の製造方法。
(付記17)
前記突部の上面を、中央に向かって高さが低くなる形状にする
ことを特徴とする付記16に記載の超電導装置の製造方法。
(付記18)
前記突起部の前記上端面の算術平均粗さRaが1nm以下にする
ことを特徴とする付記11乃至17のいずれか一つに記載の超電導装置の製造方法。
(付記19)
前記第1の超電導材料と前記第2の超電導材料の少なくとも一方がニオブである
ことを特徴とする付記11乃至18のいずれか一つに記載の超電導装置の製造方法。
(付記20)
前記第1の超電導材料と前記第2の超電導材料とが同一の超電導材料である
ことを特徴とする付記11乃至19のいずれか一つに記載の超電導装置の製造方法。
A part or all of the above-described embodiments can be described as, but is not limited to, the following supplementary notes.
(Appendix 1)
a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof;
a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on a surface thereof;
having
the second electrode has a cylindrical protrusion having a predetermined height and a flat upper end surface,
a surface of the first electrode and an upper end surface of the protrusion of the second electrode are directly joined to each other;
A superconducting device, characterized in that the first non-contact coupling circuit and the second non-contact coupling circuit are disposed opposite each other.
(Appendix 2)
2. The superconducting device according to claim 1, wherein a protrusion made of a material different from the second superconducting material is disposed inside the second superconducting material in the protruding portion.
(Appendix 3)
3. The superconducting device according to claim 2, wherein the different material is the same material as a base material of the circuit board.
(Appendix 4)
3. The superconducting device of claim 2, wherein the different material is a metal.
(Appendix 5)
5. The superconducting device according to claim 2, wherein the upper surface of the protrusion has a concave shape that decreases in height toward the center.
(Appendix 6)
6. The superconducting device according to any one of claims 1 to 5, wherein a joint between the first electrode and the protrusion of the second electrode has an amorphous layer containing the first superconducting material and the second superconducting material.
(Appendix 7)
7. The superconducting device according to claim 1, wherein the upper end surface of the protrusion has an arithmetic mean roughness Ra of 1 nm or less.
(Appendix 8)
8. The superconducting device according to claim 1, wherein the first electrode and the second electrode are ground electrodes.
(Appendix 9)
9. The superconducting device according to any one of claims 1 to 8, wherein at least one of the first superconducting material and the second superconducting material is niobium.
(Appendix 10)
10. The superconducting device according to any one of claims 1 to 9, wherein the first superconducting material and the second superconducting material are the same superconducting material.
(Appendix 11)
A method for manufacturing a superconducting device having a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof, and a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on a surface thereof, comprising:
A cylindrical protrusion having a predetermined height and a flat upper end surface is formed on the second electrode;
directly bonding a surface of the first electrode and the upper end surface of the protrusion of the second electrode;
a first non-contact coupling circuit and a second non-contact coupling circuit disposed opposite each other;
(Appendix 12)
The superconducting integrated circuit chip and the circuit board are placed in a chamber with the first electrode and the second electrode facing each other;
The chamber is evacuated,
activating the first electrode and the top end surface of the protrusion of the second electrode;
Aligning the first non-contact coupling circuit and the second non-contact coupling circuit so that they face each other;
while maintaining the vacuum level of the chamber, the first electrode and the protrusion of the second electrode are brought into contact with each other and pressurized.
12. The method for manufacturing a superconducting device according to claim 11,
(Appendix 13)
13. The method for manufacturing a superconducting device according to claim 11 or 12, further comprising forming a protrusion on the circuit board using a material different from the second superconducting material, and forming a layer of the second superconducting material so as to cover a side surface of the protrusion.
(Appendix 14)
14. The method for manufacturing a superconducting device according to claim 13, wherein the different material is the same material as a base material of the circuit board.
(Appendix 15)
14. The method for manufacturing a superconducting device according to claim 13, wherein the different material is a metal.
(Appendix 16)
16. The method for manufacturing a superconducting device according to any one of claims 13 to 15, further comprising cutting or polishing the protrusions and the layer of the second superconducting material covering the protrusions to a predetermined height.
(Appendix 17)
17. The method for manufacturing a superconducting device according to claim 16, wherein the upper surface of the protrusion is shaped so that its height decreases toward the center.
(Appendix 18)
18. The method for manufacturing a superconducting device according to any one of claims 11 to 17, wherein the upper end surface of the protrusion has an arithmetic mean roughness Ra of 1 nm or less.
(Appendix 19)
19. The method for manufacturing a superconducting device according to any one of claims 11 to 18, wherein at least one of the first superconducting material and the second superconducting material is niobium.
(Appendix 20)
20. The method for manufacturing a superconducting device according to any one of claims 11 to 19, wherein the first superconducting material and the second superconducting material are the same superconducting material.

1、1000、1100 超電導装置
10、100 超電導集積回路チップ
11、110 第1の電極
12、120 第1の非接触結合回路
20、200 回路基板
21、210 第2の電極
21a、211 突起部
21b、211a 上端面
22、220 第2の非接触結合回路
101 チップ母材
201、201a 基板母材
210a 超伝導体膜
212、212a 突部
230 配線部
300 埋め込み層
400 チップ固定治具
410 基板固定治具
500 活性化装置
REFERENCE SIGNS LIST 1, 1000, 1100 Superconducting device 10, 100 Superconducting integrated circuit chip 11, 110 First electrode 12, 120 First non-contact coupling circuit 20, 200 Circuit board 21, 210 Second electrode 21a, 211 Protrusion 21b, 211a Upper end surface 22, 220 Second non-contact coupling circuit 101 Chip base material 201, 201a Substrate base material 210a Superconductor film 212, 212a Protrusion 230 Wiring portion 300 Buried layer 400 Chip fixing jig 410 Substrate fixing jig 500 Activation device

Claims (9)

第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、
第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
を有し、
前記第2の電極が、上端面が平坦な所定高さの筒状の突起部を有し、
前記第1の電極の表面と前記第2の電極の前記突起部の前記上端面とが直接接合され、
前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されており、
前記突起部内の前記第2の超電導材料の内部に前記第2の超電導材料とは異なる材料からなる突部が配置されている
ことを特徴とする超電導装置。
a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof;
a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on a surface thereof;
having
the second electrode has a cylindrical protrusion having a predetermined height and a flat upper end surface,
a surface of the first electrode and an upper end surface of the protrusion of the second electrode are directly joined to each other;
the first non-contact coupling circuit and the second non-contact coupling circuit are disposed opposite to each other,
A protrusion made of a material different from the second superconducting material is disposed inside the second superconducting material in the protruding portion.
A superconducting device comprising:
前記異なる材料が前記回路基板の母材と同じ材料である
ことを特徴とする請求項に記載の超電導装置。
2. The superconducting device of claim 1 , wherein the different material is the same material as a base material of the circuit board.
前記突部の上面が、中央に向かって高さが低くなる凹形状をなしている
ことを特徴請求項に記載の超電導装置。
3. The superconducting device according to claim 2 , wherein the upper surface of the protrusion has a concave shape that decreases in height toward the center.
前記第1の電極と前記第2の電極の前記突起部との接合部が、前記第1の超電導材料と前記第2の超電導材料とを含む非結晶層を有している
ことを特徴とする請求項1乃至のいずれか一項に記載の超電導装置。
4. The superconducting device according to claim 1, wherein a joint between the first electrode and the protrusion of the second electrode has an amorphous layer containing the first superconducting material and the second superconducting material.
前記突起部の前記上端面の算術平均粗さRaが1nm以下である
ことを特徴とする請求項1乃至のいずれか一項に記載の超電導装置。
5. The superconducting device according to claim 1 , wherein the upper end surface of the protrusion has an arithmetic mean roughness Ra of 1 nm or less.
前記第1の電極と前記第2の電極とがグランド電極である
ことを特徴とする請求項1乃至のいずれか一項に記載の超電導装置。
6. The superconducting device according to claim 1, wherein the first electrode and the second electrode are ground electrodes.
前記第1の超電導材料と前記第2の超電導材料とが同一の超電導材料である
ことを特徴とする請求項1乃至のいずれか一項に記載の超電導装置。
7. The superconducting device according to claim 1, wherein the first superconducting material and the second superconducting material are the same superconducting material.
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、を有する超電導装置の製造方法であって、
前記第2の電極に、上端面が平坦な所定高さの筒状の突起部を形成し、
前記第1の電極の表面と前記第2の電極の前記突起部の前記上端面とを直接接合し、
前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させ
前記突起部は、前記第2の超電導材料とは異なる材料からなる突部の上に、前記第2の超電導材料を積層して、形成される
ことを特徴とする超電導装置の製造方法。
A method for manufacturing a superconducting device having a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof, and a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on a surface thereof, comprising:
A cylindrical protrusion having a predetermined height and a flat upper end surface is formed on the second electrode;
directly bonding a surface of the first electrode and the upper end surface of the protrusion of the second electrode;
The first non-contact coupling circuit and the second non-contact coupling circuit are disposed opposite to each other ,
The protrusion is formed by laminating the second superconducting material on a protrusion made of a material different from the second superconducting material.
A method for manufacturing a superconducting device comprising the steps of:
前記超電導集積回路チップと前記回路基板とを、前記第1の電極と前記第2の電極とが対向する向きでチャンバー内に配置し、
前記チャンバーを真空引きし、
前記第1の電極と前記第2の電極の前記突起部の前記上端面とを活性化し、
前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部とを当接させて加圧する、
ことを特徴とする請求項に記載の超電導装置の製造方法。
The superconducting integrated circuit chip and the circuit board are placed in a chamber with the first electrode and the second electrode facing each other;
The chamber is evacuated,
activating the first electrode and the top end surface of the protrusion of the second electrode;
Aligning the first non-contact coupling circuit and the second non-contact coupling circuit so that they face each other;
while maintaining the vacuum level of the chamber, the first electrode and the protrusion of the second electrode are brought into contact with each other and pressurized.
9. The method of claim 8, wherein the superconducting device is made of a material selected from the group consisting of fluororesin, ...rubber, and fluororesin.
JP2020094777A 2020-05-29 2020-05-29 Superconducting device and manufacturing method thereof Active JP7600545B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020094777A JP7600545B2 (en) 2020-05-29 2020-05-29 Superconducting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020094777A JP7600545B2 (en) 2020-05-29 2020-05-29 Superconducting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2021190567A JP2021190567A (en) 2021-12-13
JP7600545B2 true JP7600545B2 (en) 2024-12-17

Family

ID=78847388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020094777A Active JP7600545B2 (en) 2020-05-29 2020-05-29 Superconducting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7600545B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018011266A (en) 2016-07-15 2018-01-18 株式会社東芝 Computing device
WO2019059879A1 (en) 2017-09-19 2019-03-28 Google Llc Pillars as stops for precise chip-to-chip separation
JP2021072351A (en) 2019-10-30 2021-05-06 日本電気株式会社 Superconducting circuit device, spacer, and manufacturing method of superconducting circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018011266A (en) 2016-07-15 2018-01-18 株式会社東芝 Computing device
WO2019059879A1 (en) 2017-09-19 2019-03-28 Google Llc Pillars as stops for precise chip-to-chip separation
JP2021072351A (en) 2019-10-30 2021-05-06 日本電気株式会社 Superconducting circuit device, spacer, and manufacturing method of superconducting circuit device

Also Published As

Publication number Publication date
JP2021190567A (en) 2021-12-13

Similar Documents

Publication Publication Date Title
TWI471259B (en) Mems device and manufacturing method thereof
TWI326674B (en) Semiconductor apparatus and method for manufacturing the same
JP4454658B2 (en) Electronic component manufacturing method
JP4867373B2 (en) Wafer holder and semiconductor device manufacturing method
JP2003174120A (en) Semiconductor device and method of manufacturing the same
US11569192B2 (en) Method for producing structure, and structure
US20160322284A1 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JP2009110983A (en) Silicon interposer and semiconductor device package, and semiconductor device incorporating the same
US20160039663A1 (en) Chip package and method of manufacturing the same
EP1806316B1 (en) Mems device seal using liquid crystal polymer
US10916507B2 (en) Multiple chip carrier for bridge assembly
JP2008288384A (en) Three-dimensional stacked device and its manufacturing method, and method of junction of three-dimensional stacked device
US20140103522A1 (en) Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate
JP7600545B2 (en) Superconducting device and manufacturing method thereof
JP7600546B2 (en) Superconducting device and manufacturing method thereof
JP7596650B2 (en) Superconducting device and manufacturing method thereof
US20050223552A1 (en) Bonding an interconnect to a circuit device and related devices
JP7233982B2 (en) Package and package manufacturing method
JP2010129609A (en) Interposer
JP3938199B1 (en) Wafer level package structure and sensor device
US20230165168A1 (en) Superconducting device and method for manufacturing the same
JPH0437148A (en) Module and manufacture of the same
JPH02229454A (en) Semiconductor device
JP3938201B1 (en) Sensor device and manufacturing method thereof
US7445956B2 (en) Flexible MEMS thin film without manufactured substrate and process for producing the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241118

R150 Certificate of patent or registration of utility model

Ref document number: 7600545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150