JP7596650B2 - Superconducting device and manufacturing method thereof - Google Patents
Superconducting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP7596650B2 JP7596650B2 JP2020094710A JP2020094710A JP7596650B2 JP 7596650 B2 JP7596650 B2 JP 7596650B2 JP 2020094710 A JP2020094710 A JP 2020094710A JP 2020094710 A JP2020094710 A JP 2020094710A JP 7596650 B2 JP7596650 B2 JP 7596650B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- electrode
- protrusion
- contact coupling
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000463 material Substances 0.000 claims description 96
- 230000008878 coupling Effects 0.000 claims description 76
- 238000010168 coupling process Methods 0.000 claims description 76
- 238000005859 coupling reaction Methods 0.000 claims description 76
- 239000010409 thin film Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 29
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- 239000010955 niobium Substances 0.000 claims description 7
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
Images
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、超電導装置、及びその製造方法に関する。 The present invention relates to a superconducting device and a method for manufacturing the same.
超電導回路の集積化を図るために、集積回路を登載した超電導回路集積チップを回路基板上にフリップチップ実装した構造を用いることが検討されている。この構造で、信号の反射や干渉等を抑え、必要な信号品質(伝送特性)を確保するために、集積回路の配線の引き回しを低減できるキャパシティブカップリング(容量結合)や、インダクティブカップリング(誘導結合)による非接触結合が有望視されている。 In order to integrate superconducting circuits, the use of a structure in which a superconducting circuit integrated chip carrying an integrated circuit is flip-chip mounted on a circuit board is being considered. In this structure, capacitive coupling, which can reduce the wiring of the integrated circuit, and non-contact coupling using inductive coupling are seen as promising methods to suppress signal reflection and interference and ensure the necessary signal quality (transmission characteristics).
具体的な構造としては、例えば、超電導集積回路チップには信号の入出力のためのキャパシティブカップリング回路やインダクティブカップリング回路を所要数配置し、対応する位置に回路基板側の非接触結合回路を配置する構造とすることができる。2つの非接触結合回路が良好な非接触結合を形成するためには、超電導集積回路チップと回路基板とを所定間隔に保って、結合する技術が必要になる。 A specific structure, for example, can be such that the superconducting integrated circuit chip is provided with the required number of capacitive coupling circuits and inductive coupling circuits for signal input and output, and non-contact coupling circuits are provided on the circuit board at corresponding positions. In order for the two non-contact coupling circuits to form a good non-contact coupling, a technique is required to couple the superconducting integrated circuit chip and the circuit board while maintaining a specified distance between them.
上記の要求に対応する技術が、例えば特許文献1に開示されている。特許文献1の技術では、回路基板に設けた超電導配線の上に、錫もしくは錫と鉛から成る第2金属層を積層し、第2金属層の電極と、超電導素子の電極とをはんだで接続する。この技術では、超電導配線上に、はんだの濡れ性が良い第2金属層を形成して、超電導素子の電極と回路基板の超電導配線とを接続する。このため、信頼性の高い超電導素子と回路基板との接続を得ることができる。 A technology that meets the above requirements is disclosed, for example, in Patent Document 1. In the technology of Patent Document 1, a second metal layer made of tin or tin and lead is laminated on the superconducting wiring provided on the circuit board, and the electrodes of the second metal layer are connected with solder to the electrodes of the superconducting element. In this technology, a second metal layer with good solder wettability is formed on the superconducting wiring to connect the electrodes of the superconducting element and the superconducting wiring of the circuit board. This makes it possible to obtain a highly reliable connection between the superconducting element and the circuit board.
しかしながら、特許文献1に開示されている構造では、超電導集積回路チップの非接触結合回路と、回路基板の非接触結合回路との間隔を正確に制御することができないという問題があった。これは、溶融したはんだが固化する間に、位置がずれる可能性があったためである。その結果、設計通りの入出力特性が得られない場合があった。 However, the structure disclosed in Patent Document 1 had the problem that it was not possible to accurately control the distance between the non-contact coupling circuit of the superconducting integrated circuit chip and the non-contact coupling circuit of the circuit board. This was because there was a possibility that the position would shift while the molten solder was solidifying. As a result, there were cases where the input/output characteristics could not be obtained as designed.
本発明は、上記の問題点に鑑みてなされたものであり、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供することを目的としている。 The present invention was made in consideration of the above problems, and aims to provide a superconducting device that can obtain the input/output characteristics as designed with non-contact coupling, and a method for manufacturing the same.
上記の課題を解決するため、本発明の超電導装置は、超電導集積回路チップと、回路基板とを有している。超電導集積回路チップは、第1の超電導材料からなる第1の電極と、第1の非接触結合回路とを表面に有する。回路基板は、第2の電極と、第2の非接触結合回路とを表面に有する。第2の電極は、上面が平坦な、第1の所定の高さの突起部を有している。そして、突起部は、上面が平坦で第2の所定高さの突部を、第2の超電導材料からなる第1薄膜膜で覆い、第1薄膜を第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜で覆った構造を有している。そして、突起部の上面は、第1の電極の表面と直接接合し、第1の非接触結合回路と第2の非接触結合回路とが対向配置している。 In order to solve the above problems, the superconducting device of the present invention has a superconducting integrated circuit chip and a circuit board. The superconducting integrated circuit chip has a first electrode made of a first superconducting material and a first non-contact coupling circuit on its surface. The circuit board has a second electrode and a second non-contact coupling circuit on its surface. The second electrode has a flat upper surface and a protrusion of a first predetermined height. The protrusion has a flat upper surface and a protrusion of a second predetermined height, covered with a first thin film made of a second superconducting material, and the first thin film is covered with a second thin film made of a third superconducting material that is more ductile than the second superconducting material. The upper surface of the protrusion is directly bonded to the surface of the first electrode, and the first non-contact coupling circuit and the second non-contact coupling circuit are arranged opposite each other.
また、本発明の超電導装置の製造方法は、第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板とを用いる。そして、第2の電極に上面が平坦で第1の所定高さを有する突起部を形成する。この突起部は、上面が平坦で第2の所定高さを有する突部を形成し、この突部を第2の超電導材料からなる第1薄膜で覆い、さらに第1薄膜を、第2の超電導材料より展延性の高い第3の超電導材料で覆って形成する。そして、第1の電極の表面と、第2の電極の突起部の上面とを直接接合し、第1の非接触結合回路と第2の非接触結合回路とを対向配置させる。 The method for manufacturing a superconducting device of the present invention uses a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on its surface, and a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on its surface. Then, a protrusion having a flat upper surface and a first predetermined height is formed on the second electrode. This protrusion is formed by forming a protrusion having a flat upper surface and a second predetermined height, covering this protrusion with a first thin film made of a second superconducting material, and further covering the first thin film with a third superconducting material that is more malleable than the second superconducting material. Then, the surface of the first electrode and the upper surface of the protrusion of the second electrode are directly joined, and the first non-contact coupling circuit and the second non-contact coupling circuit are arranged opposite each other.
本発明の効果は、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供できることである。 The effect of the present invention is to provide a superconducting device that can obtain the input/output characteristics as designed with non-contact coupling, and a method for manufacturing the same.
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお各図面の同様の構成要素には同じ番号を付し、説明を省略する場合がある。 Below, an embodiment of the present invention will be described in detail with reference to the drawings. However, the embodiment described below has limitations that are technically preferable for implementing the present invention, but does not limit the scope of the invention to the following. Note that similar components in each drawing are given the same numbers, and descriptions may be omitted.
(第1の実施形態)
図1は、本実施形態の超電導装置1を示す断面図である。超電導装置1は、超電導集積回路チップ10と、回路基板20とを有している。超電導集積回路チップ10は、第1の超電導材料からなる第1の電極11と、第1の非接触結合回路12とを表面に有する。回路基板20は、第2の電極21と、第2の非接触結合回路22とを表面に有する。第2の電極21は、上面21bが平坦な、第1の所定の高さの突起部21aを有している。そして、突起部21aは、上面が平坦で第2の所定高さの突部23を、第2の超電導材料からなる第1薄膜21cで覆い、第1薄膜21cを第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜21dで覆った構造を有している。
(First embodiment)
FIG. 1 is a cross-sectional view showing a superconducting device 1 of this embodiment. The superconducting device 1 has a superconducting integrated circuit chip 10 and a circuit board 20. The superconducting integrated circuit chip 10 has a
そして、突起部21aの上面21bは、第1の電極11の表面と直接接合し、第1の非接触結合回路12と第2の非接触結合回路22とが対向配置している。
The upper surface 21b of the protrusion 21a is directly bonded to the surface of the
以上の構成とすると、突起部21aの存在によって、第1の非接触結合回路12と第2の非接触結合回路との間隔を正確に制御することができる。その結果、非接触結合で設計通りの入出力特性が得られる。また第1薄膜より展延性の高い第2薄膜が、第1の電極と接合しているため、超電導装置の使用環境である極低温において、部材の熱膨張係数差に起因した応力による破損が抑制できる。その結果、高い接合信頼性を確保することが可能である。 With the above configuration, the presence of the protrusion 21a allows for precise control of the distance between the first non-contact coupling circuit 12 and the second non-contact coupling circuit. As a result, input/output characteristics can be obtained as designed with non-contact coupling. In addition, because the second thin film, which is more ductile than the first thin film, is bonded to the first electrode, damage due to stress caused by differences in the thermal expansion coefficients of the components can be suppressed at extremely low temperatures, which is the operating environment of superconducting devices. As a result, it is possible to ensure high bonding reliability.
(第2の実施形態)
本実施形態では、第1の実施形態よりも取り扱いの容易な超電導装置について説明する。回路基板に設ける第2の電極の下層に配線部を設ける。配線部を設けることにより、放熱性を改善したり、常電導状態における処理を行ったりすることができる。図2は、超電導装置に用いる超電導集積回路チップ100を示す平面図である。超電導集積回路チップ100は、チップ母材101を有し、その表面には第1の超電導材料からなる第1の電極110と、第1の非接触結合回路120とが形成されている。第1の電極110は、例えば、図示しないグランド回路に接続している。第1の非接触結合回路120は、例えば、図示しない超電導素子に接続している。第1の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。チップ母材101には、例えば、シリコンを用いることができる。第1の非接触結合回路120は、例えば、回路基板200との信号の入出力のための、キャパシティブカップリング回路や、インダクティブカップリング回路である。
Second Embodiment
In this embodiment, a superconducting device that is easier to handle than the first embodiment will be described. A wiring portion is provided under the second electrode provided on the circuit board. By providing the wiring portion, it is possible to improve heat dissipation and perform processing in a normal conductive state. FIG. 2 is a plan view showing a superconducting integrated
図3は、超電導装置に用いる回路基板200を示す平面図である。回路基板200の基板母材201は、例えばシリコンを用いることができる。回路基板200の表面には、第2の電極210と、第2の非接触結合回路220が形成されている。第2の電極は、所定の高さを持ち、上面が平坦な突起部211を有している。第2の電極210は、回路基板20の基板に近い方から、第2の超電導材料からなる第1薄膜と、第2の超電導材料よりも展延性の高い第3の超電導材料からなる第2薄膜が積層された積層構造を有している。したがって、図3の平面図に示された突起部211の上面は、第2薄膜である。第2の電極210は、例えば、図示しないグランド回路に接続している。第2の非接触結合回路220は、例えば、図示しない電子回路に接続している。なお、回路基板200が、さらに外部の電子デバイスと接続される場合は、回路基板はインターポーザの役割を果たす。
Figure 3 is a plan view showing a
突起部211は、上面に平滑な面を有しており、例えば、粗さがRa1nm以下となるように形成する。突起部211の高さは、第1の非接触結合回路120と第2の非接触結合回路220との非接触結合との間で、設計した信号の入出力特性が得られる高さとする。具体的な数値としては、例えば、2μmから10μmの高さとすることができる。
The
図4は、超電導集積回路チップ100と、回路基板200とを接合して形成した超電導装置1000を示す断面図である。
Figure 4 is a cross-sectional view showing a superconducting device 1000 formed by joining a superconducting
回路基板200の、第2の電極210は、基板母材201上に形成された配線部230の上に、第2の超電導材料からなる第1薄膜213と、第2の超電導材料よりも展延性の高い第3の超電導材料からなる第2薄膜214とを積層して形成されている。配線部230は、例えば、銅、銀、金、白金、あるいは、これらを含む合金を用いて形成することができる。第1薄膜を形成する第2の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。第2薄膜を形成する第3の超電導材料は、第2の超電導材料よりも展延性が高い材料を用いる。したがって、第3の超電導材料の選択肢は、用いる第2の超電導材料に応じて異なるが、例えば第2の超電導材料がニオブであれば、第3の超電導材料をインジウムとすることができる。
The
突起部211は、第2の超電導材料とは異なる材料、例えば、銅、銀、金、白金、これらを含む合金などの金属を用いて形成された突部212を、第1薄膜213と第2薄膜214の積層膜が覆った構造を有している。ニオブなどの一部の超電導材料は、加工性が悪く、突部212のような立体的な構造を作るのが困難である。そこで、加工しやすい材料を用いることで突部212を容易に形成することができる。また加工性の良い材料を用いることで、突部212の高さを正確に制御することができる。そして、突部212の上に、膜厚を正確に制御した第1薄膜213および第2薄膜214を積層することで、突起部211の高さを正確に制御することができる。その後、上記の積層膜に対して、フォトリソグラフィー、エッチング等の加工を施すことにより、第2の電極210および突起部211を容易に形成することができる。なお第1薄膜213と配線部230との密着強度を確保するために、チタン、窒化チタン等の下地を追加しても良い。また、第1薄膜213と第2薄膜214の間に、密着層として超電導材料であるTi等を追加し、第1薄膜213を複数層で構成してもよい。また、突部212の上面の周囲を面取りした形状とすると、第1薄膜213および第2薄膜214の成膜性を確保したり、角部に応力が集中することによる薄膜の損傷を抑制したりすることができる。また配線部230と基板母材201との密着性を高めるように、配線部230が下地層を持つ構成としても良い。
The
超電導集積回路チップ100と回路基板200とは、第1の電極110と突部211の上面211aとを直接接合することにより、接続固定されている。この接続は、超電導集積回路チップ100の回路面を、回路基板200の回路面に対向させるため、いわゆるフェイスダウン実装である。ここで、第1の非接触結合回路120と、第2の非接触結合回路220とは、互いに対向するように正確に位置決めされている。そして両者の間隔は、突起部211によって、正確に制御されている。その結果、キャパシティブカップリングにおけるキャパシタンスや、インダクティブカップリングにおける相互インダクタンスについて、所望の値を得ることができる。
The superconducting
突起部211の上面211aと、第1の電極110とは、表面を活性化した後に表面同士を当接させることにより接合されている。この技術は、常温接合として一般的に知られているものである。この接合により、第1の電極110と突起部211の上面211aとは、それぞれを構成する超電導材料による非結晶層を界面に形成した状態であり、強固に結合されている。また、接合部となる突起部211の上面211aは、第1薄膜より展延性の高い第3の超電導材料からなる第2薄膜であるため、超電導装置の使用環境である極低温において、部材の熱膨張係数差に起因した応力による破損が抑制できる。
The
なお、上記の説明では、第2の非接触結合回路220上には、第1薄膜213、第2薄膜214を配置していない構造を示したが、第2の非接触結合回路220上に第1薄膜213、第2薄膜214を積層した構造としてもよい。また、図4で示した突起部211の形状や配置について、これに制限するものではなく多角形の柱状等も適用でき、設計した入出力特性が得られる任意の位置に配置することができる。また、第1の非接触結合回路120と、第2の非接触結合回路220とが、十字型の形状である例を示したが、これに限らず任意の形状を取ることができる。また、突起部211を、第2の非接触結合回路220の周囲に4つ配置した例を示したが、これには限られず、任意の配置を取ることができる。
In the above description, a structure in which the first
次に、超電導装置の製造方法について説明する。まず、図5に示すように、超電導集積回路チップ100と、回路基板200とを、互いの接合面が対向する向きで、真空チャンバー(図示なし)内に配置し、真空引きを行う。この時、超電導集積回路チップ100は、チップ固定治具300によって固定されている。固定方法として、クランプ方式や静電チャック方式が適用できる。また、回路基板200も基板固定治具310によって固定されており、同様の固定方法が適用できる。チャンバー内の真空度としては、例えば、10-6Pa程度が好ましい。
Next, a method for manufacturing a superconducting device will be described. First, as shown in Fig. 5, the superconducting
次に、図6に示すように、活性化装置400を用いて、超電導集積回路チップ100の接合部となる第1の電極110の表面の吸着物や酸化物を除去して、接合部を活性化させる。活性化装置400としては、例えば、イオンや中性原子ビームなどを照射する装置を用いることができる。同様に、活性化装置400を用いて、回路基板200の接合部となる突起部211の上面211aの、表面の吸着物や酸化物を除去して、接合部を活性化させる。
Next, as shown in FIG. 6, an
次に、図7に示すように、第1の非接触結合回路120と、第2の非接触結合回路220とが対向するように、超電導集積回路チップ100と回路基板200との位置合わせを行う。そして、真空度を維持した状態で、第1の電極110と、突起部211の上面211aを当接し加圧する。温度は、例えば、常温で良い。この時、第1の電極110の第1の超電導材料と、突起部211の上面211aの第3の超電導材料とが、接合界面に非結晶層を形成し、両者は強固に結合する。なお、図示していないが、例えば、超電導集積回路チップ100と回路基板200のそれぞれにアライメントマークを設けて、赤外線カメラによる透過画像を用いて位置を調整することにより、両者の位置合わせを行うことができる。
Next, as shown in FIG. 7, the superconducting
以上説明したように、本実施形態によれば、超電導集積回路チップの非接触結合回路と、回路基板の非接触結合回路を、所定の間隔に高精度に位置決めした状態で実装できる。その結果、非接触結合で、設計値通りの入出力特性を得ることが可能である。 As described above, according to this embodiment, the non-contact coupling circuit of the superconducting integrated circuit chip and the non-contact coupling circuit of the circuit board can be mounted with a predetermined distance and highly accurately positioned. As a result, it is possible to obtain input/output characteristics according to the design values with non-contact coupling.
また、展延性のある第2薄膜と、超電導集積回路チップの第1の電極とが接合していることによって、使用環境である極低温において、部材の熱膨張係数差に起因した応力による破損が抑制できる。その結果、高い接合信頼性を確保することが可能である。 In addition, by bonding the ductile second thin film to the first electrode of the superconducting integrated circuit chip, damage caused by stress resulting from differences in the thermal expansion coefficients of the components in the extremely low temperatures in which the device is used can be suppressed. As a result, it is possible to ensure high bonding reliability.
また、本実施形態の製造方法では、真空中で接合表面の活性化と接合を行うことによって、超電導集積回路チップの第1の電極表面と、回路基板の第2の電極の突起部の上面とが再酸化することなく接合できる。このため、信頼性の高い接合を形成することができる。 In addition, in the manufacturing method of this embodiment, the bonding surfaces are activated and bonded in a vacuum, so that the first electrode surface of the superconducting integrated circuit chip and the upper surface of the protruding portion of the second electrode of the circuit board can be bonded without reoxidation. This makes it possible to form a highly reliable bond.
また、接合面の第2薄膜が展延性を有しており、その表面が第1の電極の表面の粗さに追従するため、安定性した接合状態が得ることができる。 In addition, the second thin film on the bonding surface is malleable and its surface conforms to the roughness of the surface of the first electrode, resulting in a stable bonding state.
更に、常温での接合であることから、加熱による超電導素子の状態変化や部材の熱膨張に起因した実装時の位置ズレがなく、正確な実装を行うことができる。 Furthermore, because the bonding is done at room temperature, there is no change in the state of the superconducting element due to heating, and no misalignment during mounting due to thermal expansion of the components, allowing for accurate mounting.
(第3の実施形態)
第2の実施形態では、回路基板の配線部の上に、例えば、金属等の材料を用いて、突部を形成し、これを第2の超電導材料薄膜で覆うことによって突起部を形成する例について説明した。本実施形態では、突起部を形成する別の方法について説明する。
Third Embodiment
In the second embodiment, an example was described in which a protrusion was formed on the wiring portion of the circuit board using a material such as metal, and the protrusion was then covered with a second superconducting material thin film to form the protrusion. In the present embodiment, another method for forming the protrusion will be described.
図8は、本実施形態の超電導装置1100を示す断面図である。本実施形態の超電導装置1100に用いる回路基板200aは、基板母材201aで形成された突部212aを有している。そして突部212aを覆って配線部230aの薄膜を積層し、さらに第1薄膜213と第2薄膜214とを積層している。ここで、第1薄膜213は、第2の実施形態と同様に、第2の超電導材料の薄膜であり、第2薄膜214は、第1薄膜より展延性の高い第3の超電導材料の薄膜である。これらの薄膜を積層して、パターニングすることによって、第2の実施形態と同様な外形を持つ回路基板200aを作製している。基板母材201aとしては、例えばシリコンを用いることができる。シリコンでは、高精度に三次元加工を行う種々の方法が開発されており、これらの方法を用いて、精度よく突部212aを形成することができる。突起部211の上面211aと第1の電極110とを接合する構成や製造方法については、第2の実施形態と同様である。
Figure 8 is a cross-sectional view showing the superconducting device 1100 of this embodiment. The circuit board 200a used in the superconducting device 1100 of this embodiment has a
なお第2の実施形態と同様に、配線部230aとして銅、銀、金、白金、あるいはこれらを含む合金等の金属を用いることができる。また、第1薄膜213と配線部230aとの密着強度を確保するために、第1薄膜213にチタン、窒化チタン等の下地を追加しても良い。また、第1薄膜213と第2薄膜214の間に、密着層として超電導材料であるTi等を追加し、第1薄膜213を複数層で構成してもよい。また、突部212の上面の周囲を面取りした形状とすることで、第2の超電導材料の薄膜の成膜性を確保したり、角部に応力が集中することによる薄膜の損傷を抑制したりすることができる。また配線部230aと基板母材201aとの密着性を高めるように、配線部230aがチタン等の下地層を持つ構成としても良い。
As in the second embodiment, the
上記の構造では、突部212aを変形しにくい(剛性が高い)基板母材201aで形成して、突起部211を形成することにより、超電導集積回路チップ100の実装時において、加圧による突起部211の変形を抑制することができる。例えば、シリコンは、銅より変形しにくい材料である。上記の構成とすることにより、第1の非接触結合回路120と第2の非接触結合回路220との間隔をより高精度に位置決めできる。その結果、非接触結合での入出力特性を、設計値に近づけることが可能になる。
In the above structure, the
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上記実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。 The present invention has been described above using the above-mentioned embodiment as an exemplary example. However, the present invention is not limited to the above-mentioned embodiment. In other words, the present invention can be applied in various aspects that can be understood by a person skilled in the art within the scope of the present invention.
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、
上面が平坦で第1の所定の高さを有する突起部を有する第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
を有し、
前記突起部が、第2の所定高さの突部を、第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜で覆った構造を有し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とが直接接合され、
前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されている
ことを特徴とする超電導装置。
(付記2)
前記突部が前記回路基板の母材と同じ材料である
ことを特徴とする付記1に記載の超電導装置。
(付記3)
前記第1の電極と前記第2の電極の前記突起部との接合部が、前記第1の超電導材料と前記第3の超電導材料とを含む非結晶層を有している
ことを特徴付記1または2に記載の超電導装置。
(付記4)
前記突起部の前記上面の算術平均粗さRaが1nm以下である
ことを特徴とする付記1乃至3のいずれか一つに記載の超電導装置。
(付記5)
前記突起部の前記上面の外周が円弧状の面とり形状を成している
ことを特徴とする付記1乃至4のいずれか一つに記載の超電導装置。
(付記6)
前記第1の電極と前記第2の電極とがグランド電極である
ことを特徴とする付記1乃至5のいずれか一つに記載の超電導装置。
(付記7)
前記第2の超電導材料がニオブである
ことを特徴とする付記1乃至6のいずれか一つに記載の超電導装置。
(付記8)
前記第3の超電導材料がインジウムである
ことを特徴とする付記1乃至7のいずれか一つに記載の超電導装置。
(付記9)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、を有する超電導装置の製造方法であって、
第2の電極に上面が平坦で第1の所定高さを有する突起部を形成し、
前記突起部は、上面が平坦で第2の所定高さを有する突部を形成し、前記突部を第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料で覆って形成し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とを直接接合し、
前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させる
ことを特徴とする超電導装置の製造方法。
(付記10)
前記超電導集積回路チップと前記回路基板とを、前記第1の電極と前記第2の電極とが対向する向きでチャンバー内に配置し、
前記チャンバーを真空引きし、
前記第1の電極と前記第2の電極の前記突起部の前記上面の表面とを活性化し、
前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部の上面とを当接させて加圧する、
ことを特徴とする付記9に記載の超電導装置の製造方法。
(付記11)
前記突部を前記回路基板の母材と同じ材料で形成する
ことを特徴とする付記9または10に記載の超電導装置の製造方法。
(付記12)
前記突部の前記上面の算術平均粗さRaが1nm以下にする
ことを特徴とする付記9乃至11のいずれか一つに記載の超電導装置の製造方法。
(付記13)
前記突部の前記上面の外周が円弧状の面とり形状にする
ことを特徴とする付記9乃至12のいずれか一つに記載の超電導装置の製造方法。
(付記14)
前記第2の超電導材料がニオブである
ことを特徴とする付記9乃至13のいずれか一つに記載の超電導装置の製造方法。
(付記15)
前記第3の超電導材料がインジウムである
ことを特徴とする付記9乃至14のいずれか一つに記載の超電導装置の製造方法。
A part or all of the above-described embodiments can be described as, but is not limited to, the following supplementary notes.
(Appendix 1)
a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof;
a circuit board having a second electrode on a surface thereof, the second electrode having a protrusion with a first predetermined height, and a second non-contact coupling circuit;
having
the protrusion has a structure in which a protrusion having a second predetermined height is covered with a first thin film made of a second superconducting material, and the first thin film is covered with a second thin film made of a third superconducting material having higher ductility than the second superconducting material;
a surface of the first electrode and an upper surface of the protrusion of the second electrode are directly bonded to each other;
A superconducting device, characterized in that the first non-contact coupling circuit and the second non-contact coupling circuit are disposed opposite each other.
(Appendix 2)
2. The superconducting device according to claim 1, wherein the protrusion is made of the same material as a base material of the circuit board.
(Appendix 3)
3. The superconducting device according to claim 1 or 2, wherein a joint between the first electrode and the protruding portion of the second electrode has an amorphous layer containing the first superconducting material and the third superconducting material.
(Appendix 4)
4. The superconducting device according to claim 1, wherein the upper surface of the protrusion has an arithmetic mean roughness Ra of 1 nm or less.
(Appendix 5)
5. The superconducting device according to claim 1, wherein the outer periphery of the upper surface of the protrusion is formed into an arc-shaped chamfer.
(Appendix 6)
6. The superconducting device according to claim 1, wherein the first electrode and the second electrode are ground electrodes.
(Appendix 7)
7. The superconducting device according to claim 1, wherein the second superconducting material is niobium.
(Appendix 8)
8. The superconducting device according to claim 1, wherein the third superconducting material is indium.
(Appendix 9)
A method for manufacturing a superconducting device having a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof, and a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on a surface thereof, comprising:
forming a protrusion having a flat upper surface and a first predetermined height on the second electrode;
The protrusion has a flat upper surface and a second predetermined height, the protrusion is covered with a first thin film made of a second superconducting material, and the first thin film is covered with a third superconducting material having a higher malleability than the second superconducting material,
directly bonding a surface of the first electrode and an upper surface of the protrusion of the second electrode;
a first non-contact coupling circuit and a second non-contact coupling circuit disposed opposite each other;
(Appendix 10)
The superconducting integrated circuit chip and the circuit board are placed in a chamber with the first electrode and the second electrode facing each other;
The chamber is evacuated,
activating the first electrode and the upper surface of the protrusion of the second electrode;
Aligning the first non-contact coupling circuit and the second non-contact coupling circuit so that they face each other;
while maintaining the vacuum level of the chamber, the first electrode and an upper surface of the protrusion of the second electrode are brought into contact with each other and pressurized.
10. A method for manufacturing a superconducting device according to claim 9.
(Appendix 11)
The method for manufacturing a superconducting device according to claim 9 or 10, wherein the protrusion is formed from the same material as a base material of the circuit board.
(Appendix 12)
12. The method for manufacturing a superconducting device according to claim 9, wherein the upper surface of the protrusion has an arithmetic mean roughness Ra of 1 nm or less.
(Appendix 13)
13. The method for manufacturing a superconducting device according to any one of claims 9 to 12, wherein an outer periphery of the upper surface of the protrusion is formed into an arc-shaped chamfer.
(Appendix 14)
14. The method for manufacturing a superconducting device according to any one of claims 9 to 13, wherein the second superconducting material is niobium.
(Appendix 15)
15. The method for manufacturing a superconducting device according to any one of claims 9 to 14, wherein the third superconducting material is indium.
1、1000、1100 超電導装置
10、100 超電導集積回路チップ
11、110 第1の電極
12、120 第1の非接触結合回路
20、200、200a 回路基板
21、210 第2の電極
21a、211 突起部
21b、211a 上面
21c、213 第1薄膜
21d、214 第2薄膜
22、220 第2の非接触結合回路
23、212、212a 突部
101 チップ母材
201、201a 基板母材
212、212a 突部
230、230a 配線部
300 チップ固定治具
310 基板固定治具
400 活性化装置
REFERENCE SIGNS LIST 1, 1000, 1100
Claims (9)
上面が平坦で第1の所定の高さを有する突起部を有する第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
を有し、
前記突起部が、第2の所定高さの突部を、第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜で覆った構造を有し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とが直接接合され、
前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されており、
前記突部が前記回路基板の母材と同じ材料である
ことを特徴とする超電導装置。 a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof;
a circuit board having a second electrode on a surface thereof, the second electrode having a protrusion with a first predetermined height, and a second non-contact coupling circuit;
having
the protruding portion has a structure in which a protrusion having a second predetermined height is covered with a first thin film made of a second superconducting material, and the first thin film is covered with a second thin film made of a third superconducting material having higher ductility than the second superconducting material;
a surface of the first electrode and an upper surface of the protrusion of the second electrode are directly bonded to each other;
the first non-contact coupling circuit and the second non-contact coupling circuit are disposed opposite to each other,
The protrusion is made of the same material as the base material of the circuit board.
A superconducting device comprising:
ことを特徴とする請求項1に記載の超電導装置。 2. The superconducting device according to claim 1, wherein a joint between the first electrode and the protruding portion of the second electrode has an amorphous layer containing the first superconducting material and the third superconducting material.
ことを特徴請求項1または2に記載の超電導装置。 3. The superconducting device according to claim 1, wherein the upper surface of the protrusion has an arithmetic mean roughness Ra of 1 nm or less.
ことを特徴とする請求項1乃至3のいずれか一項に記載の超電導装置。 4. The superconducting device according to claim 1 , wherein an outer periphery of the upper surface of the protrusion is formed into an arc-shaped chamfer.
ことを特徴とする請求項1乃至4のいずれか一項に記載の超電導装置。 5. The superconducting device according to claim 1, wherein the first electrode and the second electrode are ground electrodes.
ことを特徴とする請求項1乃至5のいずれか一項に記載の超電導装置。 6. The superconducting device of claim 1, wherein the second superconducting material is niobium.
ことを特徴とする請求項1乃至6のいずれか一項に記載の超電導装置。 7. The superconducting device according to claim 1, wherein the third superconducting material is indium.
第2の電極に上面が平坦で第1の所定高さを有する突起部を形成し、
前記突起部は、前記回路基板の母材の表面を三次元加工することにより、上面が平坦で第2の所定高さを有する突部を形成し、前記突部を第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料で覆って形成し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とを直接接合し、
前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させる
ことを特徴とする超電導装置の製造方法。 A method for manufacturing a superconducting device having a superconducting integrated circuit chip having a first electrode made of a first superconducting material and a first non-contact coupling circuit on a surface thereof, and a circuit board having a second electrode made of a second superconducting material and a second non-contact coupling circuit on a surface thereof, comprising:
forming a protrusion having a flat upper surface and a first predetermined height on the second electrode;
the protrusion is formed by three-dimensionally processing a surface of a base material of the circuit board to form a protrusion having a flat upper surface and a second predetermined height, covering the protrusion with a first thin film made of a second superconducting material, and covering the first thin film with a third superconducting material having higher ductility than the second superconducting material;
directly bonding a surface of the first electrode and an upper surface of the protrusion of the second electrode;
a first non-contact coupling circuit and a second non-contact coupling circuit disposed opposite each other;
前記チャンバーを真空引きし、
前記第1の電極と前記第2の電極の前記突起部の前記上面の表面とを活性化し、
前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部の上面とを当接させて加圧する、
ことを特徴とする請求項8に記載の超電導装置の製造方法。 The superconducting integrated circuit chip and the circuit board are placed in a chamber with the first electrode and the second electrode facing each other;
The chamber is evacuated,
activating the first electrode and the upper surface of the protrusion of the second electrode;
Aligning the first non-contact coupling circuit and the second non-contact coupling circuit so that they face each other;
while maintaining the vacuum level of the chamber, the first electrode and an upper surface of the protrusion of the second electrode are brought into contact with each other and pressurized.
9. The method of claim 8, wherein the superconducting device is made of a material selected from the group consisting of fluororesin, ...rubber, and fluororesin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020094710A JP7596650B2 (en) | 2020-05-29 | 2020-05-29 | Superconducting device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020094710A JP7596650B2 (en) | 2020-05-29 | 2020-05-29 | Superconducting device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021190565A JP2021190565A (en) | 2021-12-13 |
JP7596650B2 true JP7596650B2 (en) | 2024-12-10 |
Family
ID=78847383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020094710A Active JP7596650B2 (en) | 2020-05-29 | 2020-05-29 | Superconducting device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7596650B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018011266A (en) | 2016-07-15 | 2018-01-18 | 株式会社東芝 | Computing device |
WO2019059879A1 (en) | 2017-09-19 | 2019-03-28 | Google Llc | Pillars as stops for precise chip-to-chip separation |
JP2021072351A (en) | 2019-10-30 | 2021-05-06 | 日本電気株式会社 | Superconducting circuit device, spacer, and manufacturing method of superconducting circuit device |
-
2020
- 2020-05-29 JP JP2020094710A patent/JP7596650B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018011266A (en) | 2016-07-15 | 2018-01-18 | 株式会社東芝 | Computing device |
WO2019059879A1 (en) | 2017-09-19 | 2019-03-28 | Google Llc | Pillars as stops for precise chip-to-chip separation |
JP2021072351A (en) | 2019-10-30 | 2021-05-06 | 日本電気株式会社 | Superconducting circuit device, spacer, and manufacturing method of superconducting circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP2021190565A (en) | 2021-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07240582A (en) | Multilayer interconnection board and method and device for manufacturing multilayer interconnection board | |
WO2004047173A1 (en) | Semiconductor package and laminated semiconductor package | |
US11569192B2 (en) | Method for producing structure, and structure | |
WO2018154899A1 (en) | Elastic body and force sensor provided with said elastic body | |
JP7596650B2 (en) | Superconducting device and manufacturing method thereof | |
JP7600546B2 (en) | Superconducting device and manufacturing method thereof | |
JP7600545B2 (en) | Superconducting device and manufacturing method thereof | |
JP3938204B1 (en) | Wafer level package structure and sensor element | |
US20230165168A1 (en) | Superconducting device and method for manufacturing the same | |
JP6820102B2 (en) | Torque detector and manufacturing method of torque detector | |
JP4715503B2 (en) | Manufacturing method of sensor module | |
JP6843019B2 (en) | Torque detector and manufacturing method of torque detector | |
JP3938201B1 (en) | Sensor device and manufacturing method thereof | |
JP3938206B1 (en) | Wafer level package structure and sensor element | |
JP4060066B2 (en) | Material design method for laminated structures | |
JP3938203B1 (en) | Sensor element and wafer level package structure | |
JP4816065B2 (en) | Manufacturing method of sensor module | |
JPS63226073A (en) | Force detector | |
JP4844118B2 (en) | Sensor module and manufacturing method thereof | |
JP2024141409A (en) | Superconducting circuit device and its manufacturing method | |
US7517727B2 (en) | Method for connection of an integrated circuit to a substrate, and a corresponding circuit arrangement | |
JPH06140686A (en) | Mr sensor and manufacture thereof | |
JPH0340495A (en) | Manufacture of multilayer printed wiring board | |
JP2008244169A (en) | Sensor element | |
JPH0499044A (en) | Tab device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211019 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7596650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |