JP7535005B2

JP7535005B2 - 積層電子部品

Info

Publication number: JP7535005B2
Application number: JP2021059936A
Authority: JP
Inventors: 則之齋藤; 修廣瀬; 亨吉田; 義憲佐藤; 昭須田; 晃中村
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2021-03-31
Filing date: 2021-03-31
Publication date: 2024-08-15
Anticipated expiration: 2041-03-31
Also published as: US20220319777A1; JP2022156320A; CN115148454A; US11935700B2

Description

本発明の一側面は、積層電子部品に関する。

特許文献１には、絶縁層を積層することによって形成され、実装面とされる底面を有する素体と、素体の底面に形成され、ガラス及び焼結金属を含む底面電極と、を備える積層電子部品が記載されている。底面電極は、第１の電極層と、第１の電極層よりも素体側に形成される第２の電極層と、を備える。この構成では、第２の電極層の縁部は、素体の一部であるオーバーコート層で覆われており、第１の電極層は、オーバーコート層を挟んだ状態で、第２の電極層に積層されている。

特開２０２０－６１４０９号公報

上述の積層電子部品では、底面電極を第１の電極層及び第２の電極層による二層構造とすることで、応力集中点から応力を分散させて素体のクラックを抑制することが求められる。しかし、応力分散させようとしても、第１の電極層の素体への密着力が弱い場合、構造的に弱い箇所に応力がかかってしまうことで、めっき剥がれなど、電極側にダメージが発生するという問題が生じる。

本発明の一側面は、素体におけるクラックの発生、及び電極側のダメージを抑制可能な積層電子部品を提供する。

本発明の一側面に係る積層電子部品は、絶縁層を積層することによって形成され、実装面とされる底面を有する素体と、素体の底面に形成され、ガラス及び焼結金属を含む底面電極と、を備え、底面電極は、第１の電極層と、第１の電極層よりも素体側に形成される第２の電極層と、を備え、第２の電極層の縁部は、素体の一部であるオーバーコート層で覆われており、第１の電極層は、オーバーコート層を挟んだ状態で、第２の電極層に積層され、第１の電極層のガラス含有量は、第２の電極層のガラス含有量よりも大きい。

積層電子部品において、底面電極は、第１の電極層と、第１の電極層よりも素体側に形成される第２の電極層と、を備える。このような第２の電極層の縁部は、素体の一部であるオーバーコート層で覆われている。これに対し、第１の電極層は、オーバーコート層を挟んだ状態で、第２の電極層に積層される。ここで、第１の電極層のガラス含有量は、第２の電極層のガラス含有量よりも大きい。従って、第１の電極層は、オーバーコート層に対して高い密着強度にて接合されている。そのため、底面電極に応力が作用することで、底面電極の端部付近で応力が集中した場合、応力は、第１の電極層とオーバーコート層との密着強度の高い境界部を介して、オーバーコート層に分散される。これにより、素体におけるクラックの発生、及び電極側のダメージを抑制することができる。

第１の電極層のガラス軟化点は、第２の電極層のガラス軟化点より低くてよい。この場合、第１の電極層を素体に焼き付けるときに、焼き付け温度を低く抑えることができるため、第１の電極層が素体と反応することを抑制できる。

第１の電極層と第２の電極層とでオーバーコート層を挟む領域の断面視において、底面電極が広がる方向を第１の方向とし、底面電極の厚みに沿った方向を第２の方向とし、第１の電極層の第１の方向における端部と、第２の電極層の第１の方向における端部との間の、第２の方向における距離を第１の寸法とし、第２の電極層がオーバーコート層で覆われる第１の方向における長さを第２の寸法とした場合、第１の寸法は第２の寸法より小さく、且つ、第１の寸法は１０μｍ以上であってよい。この場合、前述のような応力の分散領域を十分に確保することができる。

第２の電極層は、第１の電極層より厚くてよい。このように、ガラス含有率が低く抵抗が低い第２の電極層にて底面電極の厚みを確保することで、ガラス含有率が大きく抵抗が高い第１の電極層を薄く抑えることができる。

第１の電極層のガラス含有量は、３．８～１０．０ｗｔ％であってよい。当該範囲とすることで、第１の電極層のオーバーコート層に対する密着強度を高めることができる。

本発明の一側面によれば、素体におけるクラックの発生、及び電極側のダメージを抑制可能な積層電子部品を提供することができる。

本発明の実施形態に係る積層電子部品の斜視図である。図１に示すＩＩ－ＩＩ線に沿った断面図のうち、底面電極付近を拡大した拡大断面図である。素体の内部の内部電極及びスルーホール導体の構造の一例を示している。底面電極の端部の拡大断面図である。第２の電極層の製造工程を説明する概念図である。積層電子部品の製造方法を示す工程図である。積層電子部品の製造方法の各段階における様子を示す模式図である。積層電子部品の製造方法の各段階における様子を示す模式図である。（ａ）は比較例に係る積層電子部品における応力の様子を示し、（ｂ）は本実施形態に係る積層電子部品における応力の様子を示す拡大断面図である。第１の電極層及び第２の電極層の寸法関係の効果を説明するための拡大断面図である。（ａ）は試験に用いた積層電子部品を示す底面図であり、（ｂ）は試験結果を示す表である。

以下、添付図面を参照して、実施形態について詳細に説明する。説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１は、本発明の実施形態に係る積層電子部品１の斜視図である。図２は、図１に示すＩＩ－ＩＩ線に沿った断面図のうち、底面電極３付近を拡大した拡大断面図である。図１に示すように、積層電子部品１は、素体２と、複数の底面電極３と、を備える。

素体２は、後述するように、複数の絶縁層が積層されてなる。素体２は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体２は、その外表面として、上面２Ａと、実装面とされる底面２Ｂと、４つの側面２Ｃ，２Ｄ，２Ｅ，２Ｆとを有している。上面２Ａ及び底面２Ｂは互いに対向している。側面２Ｃ，２Ｄは、互いに対向している。側面２Ｅ，２Ｆは、互いに対向している。側面２Ｃ～２Ｆは、上面２Ａ及び底面２Ｂの積層方向（絶縁層が積層される方向）に延び、上面２Ａ及び底面２Ｂと隣り合っている。素体２において、上面２Ａ及び底面２Ｂは、積層方向の両端に位置する。素体２の材料（絶縁層の材料）は特に限定されないが、例えば、Ａｌ_２Ｏ_３、ＳｉＯ_２、２ＭｇＯ・ＳｉＯ_２、ｘＢａＯ・ｙＮｄＯ・ｚＴｉＯ_２、（Ｃａ，Ｓｒ）ＴｉＯ_２などが採用されてよい。なお、本明細書において「上」「底」という語は、説明の便宜上用いているものであり、積層電子部品１の使用時における姿勢を限定するものではない。例えば、積層電子部品１は、上面２Ａが横側を向くように実装されてもよいし、下側を向くように実装されてもよい。

底面電極３は、素体２の底面２Ｂに設けられる電極である。底面電極３は、積層方向から見て、矩形状を呈している。図１に示す例では、六つの底面電極３が形成されている。これらの底面電極３は、互いに同形状を呈している。なお、積層電子部品１の用途に応じて、底面電極３の数は適宜変更されてよい。また、複数の底面電極の形状は互いに同形状でなくともよい。例えば、図７に示すように、二種類の大きさを有する四つの底面電極３が形成されてもよいし、図１１に示すように、多数の底面電極３が形成されてよい。

図２に示すように素体２は、複数の絶縁層４を積層することによって構成される。また、素体２の内部には、複数の内部電極６、及びスルーホール導体７が形成される。素体２は、表面に内部電極６の導体パターンが形成された絶縁層４のシートを積層し、焼成することによって形成される。スルーホール導体７は、一枚当たりの絶縁層４を貫通し、別の絶縁層４に形成された内部電極６同士を接続する導体である。また、スルーホール導体７は、内部電極６と底面電極３とを接続する。なお、絶縁層４同士の境界部は、目視できない程度に一体化されている。なお、素体２は、絶縁層の一つとして、底面２Ｂの位置にオーバーコート層５を備えている。オーバーコート層５については、底面電極３の構成と共に後述する。

図３は、素体２の内部の内部電極６及びスルーホール導体７の構造の一例を示している。図３に示すように、素体２の内部には、複数の内部電極６、及び複数のスルーホール導体が三次元的に組み合わされることによって、所定の機能を発揮する電気回路８が形成される。図３では、一例として、方向性結合器の電気回路８が示されている。複数の底面電極３は、それぞれ当該電気回路８と電気的に接続される。これにより、底面電極３が外部の実装基板と接続されることにより、電気回路８と外部の実装基板とが底面電極３を介して接続される。

次に、底面電極３の構成について詳細に説明する。図４に示すように、底面電極３は、第１の電極層１１と、第２の電極層１２と、を備える。第１の電極層１１は、底面２Ｂから外部に露出するように形成される層である。第１の電極層１１は、素体２の焼成後に、素体２（及び第２の電極層１２）に対して導電材料を焼き付けることによって形成される。第１の電極層１１は、外部の実装基板とはんだ１６を介して電気的に接続される層である。従って、第１の電極層１１の外表面には、はんだの濡れ性を向上させるためのめっき層１４が形成されている。第２の電極層１２は、第１の電極層１１よりも素体２側に形成される層である。第２の電極層１２は、素体２の内部に潜り込むような態様で形成されており、素体２と同時に焼成されることによって形成される。

なお、以降の説明においては、図４に示す断面視において、底面電極３が広がる方向を第１の方向Ｄ１とし、底面電極３の厚みに沿った方向を第２の方向Ｄ２として説明を行う場合がある。

第２の電極層１２は、第１の方向Ｄ１に沿って広がる本体部２１と、第１の方向Ｄ１において外周側に形成される縁部２２と、を有する。第２の電極層１２の縁部２２は、素体２の一部であるオーバーコート層５で覆われている。第２の方向Ｄ２における縁部２２の上側の面２２ａは、素体２の絶縁層４と接触する。第２の方向Ｄ２における縁部２２の底側の面２２ｂは、素体２のオーバーコート層５と接触する。このように、縁部２２は、絶縁層４とオーバーコート層５とで挟み込まれるような態様で、素体２の内部に潜り込んでいる。縁部２２は、本体部２１から第１の方向Ｄ１における外周側へ向かうに従って、第２の方向Ｄ２における上側へ傾くと共に、先細りとなるように形成される。そのため、縁部２２の底側の面２２ｂは、本体部２１から第１の方向Ｄ１において遠ざかるに従って、底面２Ｂから上側へ離れる。

上述の様な構成により、本体部２１から第１の方向Ｄ１における外周側へ向かうに従って、縁部２２の面２２ｂと接触するオーバーコート層５の厚みが大きくなる。このように、オーバーコート層５は、縁部２２の底側に潜り混んで面２２ａを支持する領域を有する。当該領域は、縁部２２を覆う被覆部２３を構成する。被覆部２３は、第２の方向Ｄ２において本体部２１側へ向かうに従って先細りとなる。第２の電極層１２の本体部２１は、被覆部２３から露出するような構成となる。なお、上側の面２２ａと、底側の面２２ｂとは、第２の電極層１２の第１の方向Ｄ１における端部１２ａの位置にて、互いに交差する。

このような第２の電極層１２とオーバーコート層５の形状は、例えば、図５に示すような製造方法によって形成される。まず、図５（ａ）に示すように、焼成前の最外の絶縁層４の外表面４ａに第２の電極層１２のペーストを印刷する。次に、第２の電極層１２の縁部２２を覆うと共に、本体部２１を露出させるように、絶縁層４の外表面４ａにオーバーコート層５のペーストを印刷する。そして、第２の電極層１２及びオーバーコート層５をプレスすることによって、図５（ｂ）に示すように、縁部２２がオーバーコート層５に潰されて先細りな状態となる。

図４に示すように、第１の電極層１１は、オーバーコート層５を挟んだ状態で、第２の電極層１２に積層される。上述のように、オーバーコート層５は、被覆部２３において第２の電極層１２の縁部２２を覆う。第１の電極層１１は、底側から、第２の電極層１２の本体部２１、及びオーバーコート層５の外表面（すなわち底面２Ｂ）を覆うように形成される。そのため、第２の電極層１２の縁部２２の底側の面２２ｂと、第１の電極層１１との間には、オーバーコート層５の被覆部２３が挟まれるように配置される。

次に、底面電極３の寸法関係について説明する。第１の電極層１１の第１の方向Ｄ１における端部１１ａと、第２の電極層１２の第１の方向Ｄ１における端部１２ａとの間の、第２の方向Ｄ２における距離を第１の寸法Ｌａとする。また、第２の電極層１２がオーバーコート層５で覆われる第１の方向Ｄ１における長さを第２の寸法Ｌｂとする。なお、図４においては、第１の電極層１１が第１の方向と略平行に広がっているので、端部１１ａと他の部分との第２の方向Ｄ２における位置は同じである。しかし、端部１１ａが第１の電極層１１の他の部分との第２の方向における位置が異なってもよい。第１の電極層１１の第２の方向Ｄ２における寸法を厚みｔ１とする。第２の電極層１２の本体部２１の第２の方向Ｄ２における寸法を厚みｔ２とする。

この場合、第１の寸法Ｌａは第２の寸法Ｌｂより小さい。また、第１の寸法Ｌａは、１０μｍ以上であることが好ましく、１５μｍ以上であることが更に好ましい。また、第１の寸法Ｌａは６０μｍ以下であることが好ましく、４０μｍ以下であることが更に好ましい。第２の寸法Ｌｂは、２０μｍ以上であることが好ましく、２５μｍ以上であることが更に好ましい。また、第２の寸法Ｌｂは９０μｍ以下であることが好ましく、６０μｍ以下であることが更に好ましい。第２の電極層１２の厚みｔ２は、第１の電極層１１の厚みｔ１より厚い。また、第１の電極層１１の厚みｔ１は、３μｍ以上であることが好ましく、５μｍ以上であることが更に好ましい。また、第１の電極層１１の厚みｔ１は３０μｍ以下であることが好ましく、２０μｍ以下であることが更に好ましい。また、第２の電極層１２の厚みｔ２は、５μｍ以上であることが好ましく、２０μｍ以上であることが更に好ましい。また、第２の電極層１２の厚みｔ２は４０μｍ以下であることが好ましく、３０μｍ以下であることが更に好ましい。

次に、底面電極３の材料について説明する。底面電極３は、ガラス及び焼結金属を含む導電性の材料によって構成される。焼結金属として、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、またはこれらの合金などが挙げられる。第１の電極層１１に含まれる焼結金属と、第２の電極層１２に含まれる焼結金属とは、互いに異なっていてもよいし、同一であってもよい。また、底面電極３は、他無機成分として微量金属酸化物を含んでよい。

第１の電極層１１のガラス含有量は、第２の電極層１２のガラス含有量よりも大きい。具体的に、第１の電極層１１のガラス含有量は、３．８ｗｔ％以上であることが好ましく、５．０ｗｔ％以上であることが更に好ましい。第１の電極層１１のガラス含有量は、８．０ｗｔ％以下であることが好ましく、１０．０ｗｔ％以下であることが更に好ましい。第２の電極層１２のガラス含有量は、０．５ｗｔ％以上であることが好ましく、１．０ｗｔ％以上であることが更に好ましい。第２の電極層１２のガラス含有量は、２．８ｗｔ％以下であることが好ましく、２．５ｗｔ％以下であることが更に好ましい。

第１の電極層１１のガラス軟化点は、第２の電極層１２のガラス軟化点より低い。具体的に、第１の電極層１１のガラス軟化点は、５４０～６７０℃である。ガラスの含有量を大きくし、軟化点を低くすることで焼き付け電極として電極の高緻密性（製品の電気特性、メッキ液の侵入の抑止など）を維持し、且つ、メッキ付け性を両立させることができる。また、第２の電極層１２のガラス軟化点は、８１０～８６０℃である。このように、第２の電極層１２の軟化点を高くし、ガラスの添加量を少なくすることで素体２との焼結マッチングをとることができる。焼結マッチングとは、素体２のそりの抑制効果と電極の高緻密性を両立させることである。

次に、図６～図８を参照して、積層電子部品１の製造方法について説明する。図６は、積層電子部品１の製造方法を示す工程図である。図７及び図８は、積層電子部品１の製造方法の各段階における様子を示す模式図である。なお、図７及び図８では、底面電極３が四つの場合の例を示している。図７（ａ）（ｂ）（ｃ）の上段側の図は平面図を示し、下段側の図は側面図を示す。

図６に示すように、まず、絶縁層４のシートを形成する工程が実行される（ステップＳ１０）。この工程では、ＰＥＴフィルムなどの基材シート３１上に、絶縁層４を構成するペーストが塗布されることでシートが形成される（図７（ａ）参照）。次に、絶縁層４のシートにスクリーン印刷を行うことで、底面電極３の第２の電極層１２を形成する工程が実行される（ステップＳ２０）。この工程では、絶縁層４の外表面にスクリーン印刷によって第２の電極層１２に対応する形状にペーストが印刷される（図７（ｂ）参照）。なお、当該タイミングにて、他の絶縁層４のシートに、内部電極６の印刷がなされる。次に、絶縁層４の外表面にスクリーン印刷を行うことで、オーバーコート層５を形成する工程が実行される（ステップＳ３０）。この工程では、絶縁層４の外表面にスクリーン印刷によってオーバーコート層５に対応する形状にペーストが印刷される（図７（ｃ）参照）。このとき、オーバーコート層５は、第２の電極層１２の縁部を覆うように印刷されて、印刷後にプレスされる（図５参照）。

次に、印刷後の絶縁層４のシートを積層することで、焼結前の素体２である、シート積層基板４０を作成する工程が実行される（ステップＳ４０）。シート積層基板４０は、オーバーコート層５が最外層となるように、各絶縁層４が積層される（図８（ａ）参照）。次に、シート積層基板４０を所定の大きさにダイサー切断すると共に、グリーンバレルで面取り処理を行う工程が実行される（ステップＳ５０）。次に、シート積層基板４０を焼結して素体２を作成すると共に、焼成後のバレル処理を行う工程が実行される（ステップＳ６０）。これらの工程によって、角Ｒが形成された素体２が形成される（図８（ｂ）参照）。次に、スクリーン印刷のために、素体２を整列する工程が実行される（ステップＳ７０）。そして、素体２に対してスクリーン印刷を行うことによって、第１の電極層１１を形成する工程が実行される（ステップＳ８０）。この工程では、第２の電極層１２を覆うように、スクリーン印刷によって第１の電極層１１を形成する工程が実行される（図８（ｃ）参照）。第１の電極層１１は、焼き付けのための熱処理によって形成される。次に、第１の電極層１１の外表面にめっき処理を施すことによって、めっき層１４を形成する工程を実行する（ステップＳ９０）。

次に、本実施形態に係る積層電子部品１の作用・効果について説明する。

まず、図９（ａ）に示す比較例に係る積層電子部品について説明する。比較例では、第１の電極層１１が形成されていない。この場合、積層電子部品を実装した場合、熱の影響によって底面電極３に応力Ｆ１が作用する。そして、素体２の底面２Ｂと第２の電極層１２との部分Ｐ１に応力が集中する。その結果、応力が集中する部分Ｐ１から素体２の内部へ応力Ｆ２が向かって行く。このような応力Ｆ２が高サイクルで作用すると、素体２にクラックが発生する。

積層電子部品１において、底面電極３は、第１の電極層１１と、第１の電極層１１よりも素体２側に形成される第２の電極層１２と、を備える。このような第２の電極層１２の縁部２２は、素体２の一部であるオーバーコート層５で覆われている。これに対し、第１の電極層１１は、オーバーコート層５を挟んだ状態で、第２の電極層１２に積層される。このような構造では、図９（ｂ）に示すように、底面電極３に応力Ｆ１が作用することで、底面電極３の端部付近の部分Ｐ２で応力が集中する。例えば、第１の電極層１１がオーバーコート層５に対して十分な密着強度で密着されていない場合、応力をオーバーコート層５に良好に分散させることができず、素体２にクラックが発生する可能性がある。あるいいは、めっき層１４のはがれなど、底面電極３自体にダメージが発生する可能性がある。これに対し、本実施形態に係る積層電子部品１では、第１の電極層１１のガラス含有量は、第２の電極層１２のガラス含有量よりも大きい。従って、第１の電極層１１は、オーバーコート層５に対して高い密着強度にて接合されている。そのため、図９（ｂ）に示すように、底面電極３に応力Ｆ１が作用することで、底面電極３の端部付近の部分Ｐ２で応力が集中した場合、応力は、第１の電極層１１とオーバーコート層５との密着強度の高い境界部ＢＬを介して、オーバーコート層５の被覆部２３（図中、Ａで囲む領域）に分散される。これにより、素体２におけるクラックの発生、及び電極側のダメージを抑制することができる。

第１の電極層１１のガラス軟化点は、第２の電極層１２のガラス軟化点より低くてよい。この場合、第１の電極層１１を素体２に焼き付けるときに、焼き付け温度を低く抑えることができるため、第１の電極層１１が素体２と反応することを抑制できる。

第１の電極層１１と第２の電極層１２とでオーバーコート層５を挟む領域の断面視において、底面電極３が広がる方向を第１の方向Ｄ１とし、底面電極３の厚みに沿った方向を第２の方向Ｄ２とし、第１の電極層１１の第１の方向Ｄ１における端部１１ａと、第２の電極層１２の第１の方向Ｄ１における端部１２ａとの間の、第２の方向Ｄ２における距離を第１の寸法Ｌａとし、第２の電極層１２がオーバーコート層５で覆われる第１の方向Ｄ１における長さを第２の寸法Ｌｂとした場合、第１の寸法Ｌａは第２の寸法Ｌｂより小さく、且つ、第１の寸法Ｌａは１０μｍ以上であってよい。この場合、前述のような応力の分散領域を十分に確保することができる。例えば、図１０（ａ）に示すように、第１の寸法Ｌａが短すぎる場合、被覆部２３への応力の分散が不足する可能性がある。また、図１０（ｂ）に示すように、第２の寸法Ｌｂが短すぎる場合、被覆部２３への応力の分散が不足する可能性がある。これに対し、図４に示すように、第１の寸法Ｌａ、及び第２の寸法Ｌｂを適切な寸法とすることで、被覆部２３への応力の分散効果を十分に得ることができる。

第２の電極層１２は、第１の電極層１１より厚くてよい。このように、ガラス含有率が低く抵抗が低い第２の電極層１２にて底面電極３の厚みを確保することで、ガラス含有率が大きく抵抗が高い第１の電極層１１を薄く抑えることができる。

第１の電極層１１のガラス含有量は、３．８～１０．０ｗｔ％であってよい。当該範囲とすることで、第１の電極層１１のオーバーコート層５に対する密着強度を高めることができる。

次に、図１１を参照して、実施例及び比較例に係る積層電子部品に対する熱衝撃試験について説明する。図１１（ａ）に示すような底面電極３のパターンを有する積層電子部品を準備した。比較例に係る積層電子部品として、図９（ａ）のように、第１の電極層１１を省略したものを準備した。比較例及び実施例に係る積層電子部品をはんだを介して基板に接続し、－４０℃～１２５℃で昇温と降温を繰り返す。このとき、各温度で３０分保持する。このような条件にて、熱衝撃試験を実施した。図１１（ａ）の切断ラインＣＬで切断して、７個の底面電極について、素地クラック（素体２のクラック）、端子破壊（めっき層の底面電極からのはがれなど）、はんだクラックの発生について観察した。７個中の何個の底面電極に不具合が生じたかをカウントした。試験結果を図１１（ｂ）に示す。

図１１（ｂ）に示すように、比較例では、少ないサイクル数での素地クラック、及び端子破壊が確認された。なお、素地クラックとして、応力が集中する部分Ｐ１から上方へ延びて第２の電極層１２及び絶縁層４（図９参照）が破壊されるようなクラック、及び部分Ｐ１から上方へ延びて第２の電極層１２が破壊され、第２の電極層１２と絶縁層４との境界部に沿って延びるようなクラックが観察された。端子破壊として、電極－めっき間のはがれが確認された。また、５００サイクルにて７個中６個のはんだクラックの発生が確認された。はんだクラックとして、はんだの内部が破壊されるようなクラックが確認された。これに対し、実施例では、高いサイクル数であっても、素地クラック及び端子破壊が防止できていることが確認された。また、低いサイクル数では、はんだクラックの発生が抑制出来ていることが確認された。

１…積層電子部品、２…素体、３…底面電極、５…オーバーコート層、１１…第１の電極層、１２…第２の電極層。

Claims

絶縁層を積層することによって形成され、実装面とされる底面を有する素体と、
前記素体の前記底面に形成され、ガラス及び焼結金属を含む底面電極と、を備え、
前記底面電極は、ガラス及び焼結金属を含む第１の電極層と、前記第１の電極層よりも前記素体側に形成されてガラス及び焼結金属を含む第２の電極層と、を備え、
前記第２の電極層の縁部は、前記素体の一部であるオーバーコート層で覆われており、
前記第１の電極層は、前記オーバーコート層を挟んだ状態で、前記第２の電極層に積層され、
前記第１の電極層のガラス含有量は、前記第２の電極層のガラス含有量よりも大きく、
前記第１の電極層は、前記オーバーコート層を挟む部分を含め、前記素体の底面から露出する、積層電子部品。
前記第１の電極層のガラス軟化点は、前記第２の電極層のガラス軟化点より低い、請求項１に記載の積層電子部品。
前記第１の電極層と前記第２の電極層とで前記オーバーコート層を挟む領域の断面視において、前記底面電極が広がる方向を第１の方向とし、前記底面電極の厚みに沿った方向を第２の方向とし、
前記第１の電極層の前記第１の方向における端部と、前記第２の電極層の前記第１の方向における端部との間の、前記第２の方向における距離を第１の寸法とし、
前記第２の電極層が前記オーバーコート層で覆われる前記第１の方向における長さを第２の寸法とした場合、
前記第１の寸法は前記第２の寸法より小さく、且つ、前記第１の寸法は１０μｍ以上である、請求項１又は２に記載の積層電子部品。
前記第２の電極層は、前記第１の電極層より厚い、請求項１～３の何れか一項に記載の積層電子部品。
前記第１の電極層のガラス含有量は、３．８～１０．０ｗｔ％である、請求項１～４の何れか一項に記載の積層電子部品。