[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102677076B1 - 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 - Google Patents

저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 Download PDF

Info

Publication number
KR102677076B1
KR102677076B1 KR1020190024006A KR20190024006A KR102677076B1 KR 102677076 B1 KR102677076 B1 KR 102677076B1 KR 1020190024006 A KR1020190024006 A KR 1020190024006A KR 20190024006 A KR20190024006 A KR 20190024006A KR 102677076 B1 KR102677076 B1 KR 102677076B1
Authority
KR
South Korea
Prior art keywords
transistor
signal
voltage
comparison
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190024006A
Other languages
English (en)
Other versions
KR20200105187A (ko
Inventor
김현준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190024006A priority Critical patent/KR102677076B1/ko
Priority to CN201911198465.1A priority patent/CN111629161B/zh
Priority to US16/716,110 priority patent/US11330214B2/en
Priority to JP2020003368A priority patent/JP7562262B2/ja
Publication of KR20200105187A publication Critical patent/KR20200105187A/ko
Application granted granted Critical
Publication of KR102677076B1 publication Critical patent/KR102677076B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H01L27/14643—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 기술은 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서에 관한 것으로, 커런트 패스를 이용하여 비교기의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제한하기 위한 비교 장치 및 그에 따른 씨모스 이미지 센서를 제공한다. 이러한 비교 장치는, 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 및 커런트 패스를 이용하여 상기 비교 블럭의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제어하기 위한 출력 스윙 제어 블럭을 포함할 수 있다.

Description

저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서{COMPARATOR FOR LOW-BANDING NOISE, AND CMOS IMAGE SENSOR THEREOF}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS, CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 밴딩 노이즈가 발생하는 것을 완화시킬 수 있고, 버퍼를 사용하지 않으므로 면적 및 파워를 감소시킬 수 있는 비교 장치 및 그에 따른 씨모스 이미지 센서에 관한 것이다.
일반적으로, 씨모스 이미지 센서는 고체 촬상 소자와 달리 픽셀 어레이에서 출력되는 아날로그 형태의 신호(픽셀 신호)를 디지털 형태의 신호로 변환하는 동작이 필요한데, 이러한 아날로그 신호에서 디지털 신호로의 변환을 위해서 내부에 고해상도의 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)를 사용한다.
씨모스 이미지 센서는 아날로그-디지털 변환 장치의 구현 방식에 따라 싱글 아날로그-디지털 변환 장치(Single ADC)를 사용하는 방식과 컬럼 아날로그-디지털 변환 장치(Column ADC)를 사용하는 방식으로 구분될 수 있다.
본 발명의 실시예는 커런트 패스를 이용하여 비교기의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제한하기 위한 비교 장치 및 그에 따른 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 비교 장치는, 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 및 커런트 패스를 이용하여 상기 비교 블럭의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제어하기 위한 출력 스윙 제어 블럭을 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 램프 신호를 발생하기 위한 램프 신호 발생 장치; 상기 램프 신호 발생 장치로부터 인가되는 램프 신호와 상기 픽셀 어레이로부터의 각 픽셀 신호를 비교하기 위한 비교 블럭; 커런트 패스를 이용하여 상기 비교 블럭의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제어하기 위한 출력 스윙 제어 블럭; 상기 비교 블럭으로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부; 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 카운팅부와 상기 메모리부의 동작을 제어하기 위한 제어부; 및 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 커런트 패스를 이용하여 비교기의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제한함으로써, 밴딩 노이즈가 발생하는 것을 완화시킬 수 있을 뿐만 아니라 상호상관 이중 샘플링(Correlated Double Sampling, CDS) 동작 성능이 영향을 받는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 버퍼를 사용하지 않으므로, 필요로 하는 면적 및 파워를 감소시킬 수 있고, 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제도 해결할 수 있다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도이다.
도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도이다.
도 2a는 도 1a에 도시된 비교기의 일 예시도이다.
도 2b는 도 1a에 도시된 비교기의 다른 예시도이다.
도 3은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 다른 예시도이다.
도 4는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 5는 본 발명의 실시예에 따른 비교부의 구성도이다.
도 6은 본 발명의 실시예에 따른 비교 장치의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
씨모스 이미지 센서 내 아날로그-디지털 변환 장치 중 하나의 예로서, 싱글 아날로그-디지털 변환 방식은 고속으로 동작하는 하나의 아날로그-디지털 변환 장치를 사용하여 소정의 정해진 시간 내에 모든 컬럼의 픽셀 어레이에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 방식으로, 씨모스 이미지 센서의 칩 면적을 줄일 수 있는 장점이 있지만 아날로그-디지털 변환 장치가 고속으로 동작하여야 하므로 전력 소모가 큰 단점이 있다.
이에 반하여, 컬럼 아날로그-디지털 변환 방식은 간단한 구조의 아날로그-디지털 변환 장치(일예로, 싱글-슬롭 아날로그-디지털 변환 장치)를 각 컬럼마다 배치하여 구현하는 방식으로, 씨모스 이미지 센서의 칩 면적이 증가되는 단점이 있지만 각 아날로그-디지털 변환 장치가 저속으로 동작하여도 되므로 전력 소모가 적은 장점이 있다.
이러한 컬럼 아날로그-디지털 변환 방식은 픽셀 어레이의 출력 신호인 아날로그 출력 전압에 대하여 상호상관 이중 샘플링(Correlated Double Sampling, CDS)을 수행하고 그 결과 전압을 저장하며, 또한 램프 신호 발생 장치에서 생성된 램프 신호에 응답해서 상호상관 이중 샘플링 동작에서 저장된 전압을 소정의 램프 신호와 비교함으로써 디지털 코드 생성을 위한 비교 신호를 제공한다.
이를 싱글-슬롭(Single-Slope) 아날로그-디지털 변환 장치를 예로 들어 살펴보면 다음과 같다.
먼저, 싱글-슬롭 아날로그-디지털 변환 장치는 5개의 트랜지스터 또는 그 이상의 트랜지스터를 사용하는 OTA(Operational Transconductance Amplifier)나 2개의 트랜지스터 또는 그 이상의 트랜지스터를 사용하는 인버터 형태의 비교기를 사용하며, 필요에 따라 비교기를 1단 내지 3단까지 사용할 수 있다.
이때, 싱글-슬롭 아날로그-디지털 변환 장치의 1단 비교기의 경우 두 개의 입력 트랜지스터 중 하나의 입력 트랜지스터로는 램프 신호를 입력받고, 다른 하나의 입력 트랜지스터로는 픽셀 신호를 입력받는다. 그리고 비교기의 입력 트랜지스터는 동작 영역에 따라서 게이트와 소스 간의 기생 커패시터(Cgs)와 드레인과 소스 간의 기생 커패시터(Cds)의 크기가 변경된다.
여기서, 램프 신호 발생 장치는 수십 내지 수천 개의 싱글-슬롭 아날로그-디지털 변환 장치의 비교기의 입력단(기생 커패시터(Parasitic Capacitor) = Cgs and Cds)을 부하(Load)로 바라보고 있으며, 동작 시 1 스텝(Step)씩 구동된다.
그리고 동작상 램프 신호를 입력받는 입력 트랜지스터의 게이트 전압이 1 스텝씩 하강하며, 이렇게 하강하는 게이트 전압(램프 신호)이 픽셀 신호를 입력받는 입력 트랜지스터의 게이트 전압(픽셀 신호)과 동일해지면, 비교기는 비교 신호를 출력하고 카운터가 카운팅을 수행하며 메모리가 카운팅 값을 저장한다.
그런데, 비교기가 비교 신호를 출력하더라도, 램프 신호가 1스텝씩 하강하면서 기 설정된 범위(range)에 도달할 때까지 입력되므로 램프 신호를 입력받는 입력 트랜지스터의 게이트 전압이 계속 하강하게 된다.
그에 따라, 픽셀 신호를 입력받는 입력 트랜지스터의 출력 노드의 전압도 계속 하강하게 되어, 픽셀 신호를 입력받는 입력 트랜지스터의 동작 영역이 새츄레이션(Saturation) 영역에서 트라이오드(Triode) 영역 또는 리니어(Linear) 영역으로 변경되게 된다(즉, 픽셀 신호를 입력받는 입력 트랜지스터의 드레인과 소스 간의 전압(Vds) 감소로 픽셀 신호를 입력받는 입력 트랜지스터가 마치 저항처럼 보이게 됨).
이로 인하여 램프 신호를 입력받는 입력 트랜지스터와 픽셀 신호를 입력받는 입력 트랜지스터의 커먼 전압(Vcm)이 크게 변경되어, 램프 신호를 입력받는 입력 트랜지스터의 게이트와 소스 간의 기생 커패시터(Cgs)가 크게 변경된다.
이렇게 각 비교기의 동작 상태에 따라 램프 신호 발생 장치의 부하(Load)가 변경되므로 인하여 밴딩 노이즈가 발생되는 단점이 있으며, 또한 기존의 동작 포인트들이 모두 변경되게 되어 상호상관 이중 샘플링(CDS) 동작 성능이 영향을 받게 되는 단점이 있다. 여기서, 밴딩 노이즈란 개개의 회로의 동작 상태에 의해 다른 주변 회로의 동작이 영향을 받아 비선형(Non-linear) 현상이 발생하는 것으로 정의할 수 있다.
따라서 현재에는 이러한 밴딩 노이즈가 발생하는 것을 완화시키기 위해 램프 신호 발생 장치의 출력단과 각 비교기의 입력단 사이에 밴딩 현상을 감소시키기 위한 아이솔레이션(Isolation)을 위하여 버퍼를 추가로 구비하고, 램프 신호가 버퍼를 통하여 각 비교기로 입력되도록 한다.
그런데, 이러한 버퍼 추가 방식은 밴딩 노이즈가 발생하는 것을 완화시키기 위해 버퍼를 사용함에 따라 필요로 하는 면적 및 파워가 증가하고, 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제점이 있다.도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 일 예시도로서, 일반적인 싱글-슬롭 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다. 그리고 도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도이다.
도 1a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS)이라고 한다. 이러한 상호상관 이중 샘플링 동작은 비교부(40)에서 수행된다.
여기서, 비교부(40)는 복수의 비교기를 포함하고, 카운팅부(50)는 복수의 카운터를 포함하며, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 도 1a 및 도 1b를 참조하여 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 타측 단자로 입력받아 제어부(80)로부터의 제어 신호에 따라 두 신호의 값을 비교하여 비교 신호를 출력한다.
여기서, 램프 신호(Vramp)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 제어 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 제어 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
이때, 씨모스 이미지 센서에서는 도 1b에 도시된 바와 같이 리셋 신호(리셋 전압)에 대하여 1차 카운팅을 수행하고 영상 신호(시그널 전압)에 대하여 2차 카운팅을 수행한다.
도 2a는 도 1a에 도시된 비교기의 일 예시도이고, 도 2b는 도 1a에 도시된 비교기의 다른 예시도이다.
도 2a에 도시된 바와 같이, 일 예로, 비교기는 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션(Diode-Connection) 구조의 피모스 트랜지스터 PM11, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자가 피모스 트랜지스터 PM11의 게이트 단자에 연결되며, 드레인 단자가 출력 노드에 연결된 피모스 트랜지스터 PM12, 일측 단자로 램프 신호(Vramp, 즉, 램프 전압)를 입력받고, 타측 단자가 엔모스 트랜지스터 NM11의 게이트 단자에 연결된 커패시터 C11, 일측 단자로 픽셀 신호(Vpixel, 즉, 픽셀 전압)를 입력받고, 타측 단자가 엔모스 트랜지스터 NM12의 게이트 단자에 연결된 커패시터 C12, 드레인 단자가 피모스 트랜지스터 PM11의 드레인 단자에 연결되고, 게이트 단자가 커패시터 C11의 타측 단자에 연결되며, 소스 단자가 전류원(ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM11, 드레인 단자가 출력 노드에 연결되고, 게이트 단자가 커패시터 C12의 타측 단자에 연결되며, 소스 단자가 전류원(ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM12, 엔모스 트랜지스터 NM11의 드레인 단자와 게이트 단자 사이에 연결된 스위치 SW11, 및 엔모스 트랜지스터 NM12의 드레인 단자와 게이트 단자 사이에 연결된 스위치 SW12를 포함한다.
다음으로, 도 2a를 참조하여 비교기의 동작을 살펴보면, 픽셀 신호(Vpixel)에 대해 상호상관 이중 샘플링(CDS)을 수행하기 위해, 먼저 픽셀 신호(리셋 전압+시그널 전압) 중 리셋 전압(Vreset)을 샘플링하기 위해 스위치 SW11과 스위치 SW12를 온(ON)시킨다.
그에 따라, 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 단자와 드레인 단자의 전압 레벨이 동일해지며, 피모스 트랜지스터 PM11과 피모스 트랜지스터 PM12의 드레인 전압이 동일해진다.
그리고 도 2a에 도시된 비교기(Comparator)에서는 구조적으로 발생하는 오프셋(Offset) 신호를 기준으로 램프 신호(Vramp)의 커먼 전압이 커패시터 C11에 샘플링되고, 또한 오프셋 신호를 기준으로 픽셀 신호 중 리셋 전압이 커패시터 C12에 샘플링된다.
이렇게 비교기로 입력되는 램프 신호의 커먼 전압과 픽셀 신호 중 리셋 전압을 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 단자에 잡아주고, 램프 신호나 픽셀 신호의 변화량을 커패시터 C11과 커패시터 C12를 통한 교류-커플링(AC-Coupling) 형태로 감지한다.
그리고 픽셀 신호(리셋 전압+시그널 전압) 중 시그널 전압(Vsignal)을 샘플링하기 위하여 스위치 SW11과 스위치 SW12를 오프(OFF)시킨다.
이때, 순간적인 스위칭에 의한 스위칭 노이즈 신호가 커패시터 C11과 커패시터 C12에 저장된다. 그런데, 스위치 SW11과 스위치 SW12의 오프 시 각 스위치의 양 단의 신호 값이 항상 일정하므로 오프셋 신호로 간주될 수 있으며, 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12가 디퍼렌셜(Differential) 구조이기 때문에 상대적으로 상쇄되어 이상적으로는 '0'의 값으로 간주될 수 있다. 하지만, 실제 회로에서는 '0'의 값이 아니므로, 이때 발생하는 스위칭 노이즈가 이미지의 해상도 저하를 유발한다. 따라서 리셋 전압을 샘플링한 후의 코드 값과 시그널 전압을 샘플링한 후의 코드 값의 차이를 통해 이러한 스위칭 노이즈 등을 상쇄시키는 DDS(Digital Double Sampling) 동작을 통해 이미지의 해상도 저하를 최소화할 수 있다.
상기와 같이 스위치 SW11과 스위치 SW12가 오프되고, 픽셀로부터의 시그널 전압이 커패시터 C12를 통해 교류-커플링되어 엔모스 트랜지스터 NM12의 게이트 단자에 인가되면, 결과적으로 엔모스 트랜지스터 NM12의 게이트 단자에는 '리셋 전압-시그널 전압'의 전압 레벨이 샘플링된다.
이후, 램프 신호(Vramp)가 커패시터 C11을 통해 교류-커플링되어 엔모스 트랜지스터 NM11의 게이트 단자에 인가된다. 이때, 램프 신호의 전압 레벨이 하강 또는 상승함에 따라 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 전압 값이 일치하는 지점이 생기게 된다.
이처럼, 램프 신호가 인가되는 엔모스 트랜지스터 NM11의 게이트 전압이 픽셀 신호의 상호상관 이중 샘플링(CDS) 값(리셋 전압-시그널 전압)이 인가된 엔모스 트랜지스터 NM12의 게이트 전압을 크로싱하게 되면, 출력 노드의 출력 전압 값(Vout)이 '엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 전압차 x 게인'만큼 하강 또는 상승하게 된다.
이때, 출력 전압의 변화량의 크기가 엔모스 트랜지스터 NM12의 게이트 단자에 하드웨적으로 발생하게 되는 기생 커패시터에 영향을 주는 킥-백(Kick-Back) 에러가 발생하게 되며, 이는 이미지의 해상도 저하를 유발하게 된다.
따라서 도 2b에 도시된 다른 예와 같이 비교기를 구현함으로써, 출력 전압의 변화량이 엔모스 트랜지스터 NM12의 게이트 단자에 발생되는 기생 커패시터에 영향을 미치는 것을 최소화할 수 있다.
여기서, 도 2b에 도시된 바와 같이, 다른 예의 비교기는, 도 2a의 비교기 구성 요소에, 드레인 단자가 피모스 트랜지스터 PM11의 드레인 단자에 연결되고, 게이트 단자가 제 1 공급 전압(VDD)에 연결되며, 소스 단자가 엔모스 트랜지스터 NM11의 드레인 단자에 연결된 엔모스 트랜지스터 NM13, 및 드레인 단자가 출력 노드에 연결되고, 게이트 단자가 제 1 공급 전압(VDD)에 연결되며, 소스 단자가 엔모스 트랜지스터 NM12의 드레인 단자에 연결된 엔모스 트랜지스터 NM14를 더 포함한다.
이처럼, 도 2b에 도시된 다른 예의 비교기처럼 엔모스 트랜지스터 NM13과 엔모스 트랜지스터 NM14를 더 구비함으로써, 킥-백 에러(킥-백 노이즈)의 발생을 최소화할 수 있다. 여기서, 엔모스 트랜지스터 NM13과 엔모스 트랜지스터 NM14의 게이트 단자에는 제 1 공급 전압(VDD)을 연결한 자가 바이어스(Self Biasing) 구조를 가질 수 있다.
한편, 엔모스 트랜지스터 NM11의 게이트 전압이 엔모스 트랜지스터 NM12의 게이트 전압을 크로싱하게 된 후에도, 램프 신호가 1스텝씩 하강 또는 상승하면서 기 설정된 풀 전압 레벨(Full Voltage Level)까지 하강 또는 상승하므로 엔모스 트랜지스터 NM11의 게이트 전압이 계속 하강 또는 상승하게 되며, 그에 따라 출력 노드의 출력 전압 값(Vout)이 '엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 전압차 x 게인'만큼 하강 또는 상승하게 되어, 순간적으로 엔모스 트랜지스터 NM12의 동작 영역이 새츄레이션 영역에서 트라이오드 영역 또는 리니어 영역으로 변경되게 된다.
이로 인하여 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 커먼 전압(Vcm)이 크게 변경되어, 엔모스 트랜지스터 NM11의 게이트와 소스 간의 기생 커패시터(Cgs)가 크게 변경된다.
이처럼, 커먼 전압의 변화량이 커패시터 C11을 통해 램프 신호에 영향을 주게 되거나, 각 비교기의 동작 상태에 따라 램프 신호 발생 장치의 부하(Load)가 변경되므로 인하여 주변에 있는 비교기의 아날로그-디지털 변환 과정에 순간적으로 영향을 주게 되고, 이는 밴딩 노이즈로 나타나게 되며, 이러한 밴딩 노이즈는 이미지의 해상도 저하를 유발하게 된다.
따라서 이러한 밴딩 노이즈가 발생하는 것을 완화시키기 위해 도 3에 도시된 다른 예와 같이 씨모스 이미지 센서를 구현할 수 있다.
도 3은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 다른 예시도이다.
도 3에 도시된 바와 같이, 다른 예의 씨모스 이미지 센서는, 도 1a의 씨모스 이미지 센서 구성 요소에, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 버퍼링하여 비교부(40)로 출력하기 위한 버퍼링부(90)를 더 포함한다.
여기서, 버퍼링부(90)는 복수의 버퍼를 포함한다. 즉, 버퍼가 각 컬럼별로 구비된다.
이때, 첫 번째의 버퍼(91)는 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 입력받아 버퍼링한 후에 비교기(41)로 출력한다.
이처럼, 밴딩 현상을 감소시키기 위한 아이솔레이션(Isolation)을 위하여 램프 신호 발생 장치(30)의 출력단과 각 비교기(41)의 입력단 사이에 버퍼(91)를 추가로 구비하고, 램프 신호가 버퍼(91)를 통하여 각 비교기(41)로 입력되도록 함으로써, 밴딩 노이즈가 발생하는 것을 완화시킬 수 있다.
그런데, 이러한 버퍼 추가 방식은 밴딩 노이즈가 발생하는 것을 완화시키기 위해 버퍼를 사용함에 따라 필요로 하는 면적 및 파워가 증가하고, 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제점이 있다.
따라서 본 발명의 실시예에서는 커런트 패스를 이용하여 비교기의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제한함으로써, 밴딩 노이즈가 발생하는 것을 완화시킬 수 있을 뿐만 아니라 상호상관 이중 샘플링(CDS) 동작 성능이 영향을 받는 것을 방지할 수 있고, 버퍼를 사용하지 않으므로 면적 및 파워를 감소시킬 수 있고 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제도 해결할 수 있으며, 이를 도 4 및 도 5를 참조하여 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다. 여기서, 비교부(40)는 각 컬럼별로 본 발명의 실시예에 따른 비교 장치(42)를 구비한다.한편, 본 발명은 또 다른 실시예로, 전술한 본 발명의 실시예의 피모스 트랜지스터와 엔모스 트랜지스터를 서로 변경하여 구현한 형태의 비교 장치에도 적용될 수 있다.
실시예에 따라, 비교부(40)는 상호상관 이중 샘플링(Correlated Double Sampling, CDS) 구조를 포함하는 싱글-슬롭 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)로 구현될 수 있다. 아날로그-디지털 변환 장치(ADC)를 고정형 광 다이오드를 포함하는 픽셀 어레이(10)로부터 출력된 픽셀 신호를 판독하는 데 적용하기 위해, 소스 팔로워(source follower)의 불일치(mismatch)를 보상하고 리셋 잡음(reset noise)을 보상하는 데 사용될 수 있는 상관 이중 샘플링(CDS) 구조를 구현할 수 있다. 여기서 상관 이중 샘플링(CDS)은 아날로그 영역 또는 디지털 영역에서 수행될 수 있다. 실시예에 따라, 픽셀 신호에 대해 아날로그 영역에서 1차 상관 이중 샘플링(CDS)이 수행된 후, 아날로그-디지털 변환 장치(ADC)를 거쳐 변환된 디지털 신호에 대하여 디지털 영역에서 2차 상관 이중 샘플링(CDS)이 수행될 수도 있다.
아날로그 영역에서의 상관 이중 샘플링(CDS)을 수행하는 방법으로는 크게 두 가지 방법이 있을 수 있다. 하나는 상관 이중 샘플링(CDS)을 수행하기 위한 별도의 감산 회로를 사용하는 것이고 다른 하나는 비교기와 함께 상관 이중 샘플링(CDS)을 구현하는 것이다.
도 5에서는 비교기와 함께 상관 이중 샘플링(CDS)을 구현하는 비교부(40)의 예를 설명한다. 도 5(a) 및 5(b)를 참조하면, 비교부(40)는 추가적인 감산 회로를 포함하지 않을 수 있다.
도 5(a)를 참조하면, 픽셀 신호(VPIX)와 램프 전압(VRAMP)이 캐패시터(C1, C2)의 일측에 인가되고, 캐패시터(C1, C2)의 타측은 비교기에 연결될 수 있다. 비교기의 입력 전압(VIN1, V IN2)과 출력 전압(1st COMP, VOUTP)은 스위치(ØOZ, ØOZ)를 포함하는 피드백 라인을 통해 연결될 수 있다. 여기서, 스위치(ØOZ, ØOZ)의 제어는 픽셀 신호(VPIX)의 리셋 신호 및 이미지 신호의 샘플링 시점에 대응하여 이루어질 수 있다. 픽셀 신호(VPIX)와 램프 전압(VRAMP)이 각각 하나의 경로로 전달되므로, 신호의 불일치에 의한 성능 저하를 예방할 수 있다.
도 5(b)를 참조하면, 픽셀 신호(VPIX)의 리셋 신호 및 이미지 신호는 두 커플 링 커패시터에서 연속적으로 샘플링되어 캐패시터의 일측으로 인가될 수 있다. 램프 전압(VRAMP)은 차감을 수행하기 위해 커패시터의 타측을 통해 인가될 수 있다. 이러한 구조는 전력소모와 회로가 차지하는 면적을 줄이면서도 자동 제로(auto zero) 및 상관 이중 샘플링(CDS)을 수행할 수 있다.
한편, 싱글-슬롭 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)의 성능이 저하되는 것을 방지하기 위해, 도 5(a) 또는 5(b)에서 설명한 비교부(40)에 도 6에서 설명하는 비교 장치가 사용될 수 있다.
도 6은 본 발명의 실시예에 따른 비교 장치의 구성도이다. 예를 들면, 도 5에서 설명하는 비교 장치는 도 4 내지 도 5에서 설명한 비교기에 대응할 수 있다.
도 6은 도시된 바와 같이, 본 발명의 실시예에 따른 비교 장치는, 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭(410)과, 커런트 패스를 이용하여 비교 블럭(410)의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제어하기 위한 출력 스윙 제어 블럭(420)을 포함한다.
이때, 비교 블럭(410)은, 일 예로, 도 2b에서 전술한 바와 같이 구현할 수 있다. 여기서, 엔모스 트랜지스터 NM13과 엔모스 트랜지스터 NM14는 도 4에 도시된 바와 같이 게이트 단자로 제 1 공급 전압(VDD)을 인가받도록 구현할 수도 있고, 다른 예로 외부의 전압 공급부(도면에 도시되지 않음)로부터 게이트 단자로 제 3 공급 전압(VB)을 인가받도록 구현할 수도 있다.
그리고 출력 스윙 제어 블럭(420)은, 전류를 클램핑(Clamping)하기 위한 클램핑 회로를 이용하여 구현할 수 있다.
이때, 출력 스윙 제어 블럭(420)은, 비교 블럭(410)의 로드 트랜지스터 PM111 및 PM112의 게이트 단자와 제 1 공급 전압(VDD)과 제 2 공급 전압(VGNG)과 커먼 전압(VCM) 사이에 구비된다.
즉, 출력 스윙 제어 블럭(420)은, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자가 비교 블럭(410)에 연결(즉, 로드 트랜지스터 PM111 및 PM112의 게이트 단자에 연결)된 피모스 트랜지스터 PM41, 및 드레인 단자가 피모스 트랜지스터 PM41의 드레인 단자에 연결되고, 게이트 단자로 커먼 전압(VCM)을 인가받으며, 소스 단자가 전류원(ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM41을 포함한다. 이때, 커먼 전압(VCM)은 외부의 전압 공급부(도면에 도시되지 않음)로부터 공급받을 수 있다. 커먼 전압(VCM)이 그라운드 전압(VGND)으로 고정되는 경우, 출력 스윙 제어 블럭(420)에 흐르는 전류를 조절하기 어려울 수 있다. 커먼 전압(VCM)을 이용하여 출력 스윙 제어 블럭(420)에 흐르는 전류를 조절하면, 비교 블럭(410)의 동작 마진을 확보할 수 있다.
다음으로, 본 발명의 실시예에 따른 비교 장치의 동작을 살펴보면 다음과 같다.
먼저, 상호상관 이중 샘플링(CDS) 동작 시 발생되는 밴딩 노이즈를 감소시키기 위해서는 픽셀 신호를 게이트 단자로 입력받는 엔모스 트랜지스터 NM12의 동작 영역(즉, 새츄레이션 영역)과 로드 트랜지스터인 피모스 트랜지스터 PM12의 동작 영역이 확보되어야 한다.
이를 위하여 본 발명의 실시예에 따른 비교 장치에서는 피모스 트랜지스터 PM41와 엔모스 트랜지스터 NM41을 이용하여 커런트 패스를 형성하여 비교 블럭(410)의 출력 전압이 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제한한다. 즉, 비교 블럭(410)의 출력 전압이 기 정해진 전압 미만으로 하강하지 않도록 출력 스윙을 제한한다.
출력 스윙 제어 블럭(420) 내 피모스 트랜지스터 PM41와 엔모스 트랜지스터 NM41이 형성한 커런트 패스를 통하여 비교 블럭(410)의 출력 전압을 기 정해진 전압 이상으로 유지되도록 출력 스윙을 제한할 수 있다. 한편, 비교 블럭(410)의 동작 마진을 확보하기 위한 출력 스윙 제어 블럭(420)에는 2개의 트랜지스터인 피모스 트랜지스터 PM41 및 피모스 트랜지스터 PM41가 포함되어 있으나, 비교 블록(410)에는 3개씩 6개의 트랜지스터가 포함되어 있다. 이러한 트랜지스터의 개수 혹은 크기의 차이로 인한 출력 스윙 제어 블럭(420)의 성능 차이는 크지 않을 수 있다. 피모스 트랜지스터 PM41 및 피모스 트랜지스터 PM41의 드레인 노드가 하이 임피던스(high impedance)를 가지므로, 출력 스윙 제어 블럭(420)을 통해 흐르는 전류의 양이 실질적으로 크지 않을 수 있다. 이는 전류원(ITail)의 전류를 비교 블록(410) 내 전류 패스와 출력 스윙 제어 블럭(420) 내 전류 패스에 포함된 각각의 트랜지스터에서 얼마나 사용되는 지에 따라 달라질 수 있다. 하지만, 출력 스윙 제어 블럭(420)에 포함된 피모스 트랜지스터 PM41 및 피모스 트랜지스터 PM41의 크기는 비교 블럭(410)의 설계 조건과 사용 환경에 따라 결정하여 출력 스윙 제어 블럭(420)으로 인한 성능을 보다 향상시킬 수 있다.
이를 통해 엔모스 트랜지스터 NM12와 피모스 트랜지스터 PM12의 동작 영역을 유지할 수 있으므로 밴딩 노이즈를 완화시킬 수 있고, 또한 출력 노드의 출력 전압 값(Vout)의 변화량이 엔모스 트랜지스터 NM12의 게이트 단자에 발생되는 기생 커패시터에 영향을 미치는 것을 최소화할 수 있어 킥-백 에러(킥-백 노이즈)의 발생을 완화시킬 수 있으며, 기존의 버퍼를 통하여 램프 신호를 인가하는 형태로 인하여 발생하는 면적이나 파워 이슈를 최소화할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
410 : 비교 블럭 420 : 출력 스윙 제어 블럭

Claims (18)

  1. 램프 신호를 수신하는 제1 트랜지스터와 픽셀 신호를 수신하는 제2 트랜지스터를 포함하고, 상기 램프 신호와 상기 픽셀 신호를 비교하여 출력 노드로 비교 신호를 출력하는 비교 회로;
    상기 제1 트랜지스터와 상기 제2 트랜지스터와 연결되며, 상기 제2 트랜지스터를 통해 흐르는 전류의 양을 감소시키기 위한 커런트 패스를 포함하는 출력 스윙 제어 회로;
    상기 제1 트랜지스터 혹은 상기 제2 트랜지스터의 드레인단과 연결되는 소스단 및 전압원과 연결되는 게이트단을 포함하는 제5 트랜지스터; 및
    상기 제5 트랜지스터의 드레인단과 연결되는 소스단 및 상기 전압원과 연결되는 드레인단을 포함하는 제6 트랜지스터를 포함하고,
    상기 출력 스윙 제어 회로는 상기 출력 스윙 제어 회로가 없는 비교 장치에 비하여 상기 픽셀 신호의 더 큰 변화 범위를 위해 포화 영역에서 상기 제2 트랜지스터를 동작시키는,
    비교 장치.
  2. 제1항에 있어서,
    상기 커런트 패스에 흐르는 전류는 상기 제1 트랜지스터와 상기 제2 트랜지스터의 단자 사이에 전압차에 대응하는 값을 가지는,
    비교 장치.
  3. 제1항에 있어서,
    상기 제1 트랜지스터와 상기 제2 트랜지스터의 단자는 전류원에 연결되는,
    비교 장치.
  4. 제1항에 있어서,
    상기 출력 스윙 제어 회로는 상기 출력 노드의 전압이 기 설정된 값 이상으로 유지시키는,
    비교 장치.
  5. 제1항에 있어서,
    상기 픽셀 신호는 픽셀 어레이에 입사되는 광에 대응하여 전기 신호를 생성하는 광변환 소자를 포함하는 상기 픽셀 어레이로부터 수신되는,
    비교 장치.
  6. 제1항에 있어서,
    상기 출력 스윙 제어 회로는,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 연결되는 제3 트랜지스터 및 상기 제3 트랜지스터와 직렬로 연결되는 제4 트랜지스터를 포함하는,
    비교 장치.
  7. 삭제
  8. 입사되는 광에 대응하여 전기 신호를 생성하는 광변환 소자를 포함하는 픽셀 어레이;
    램프 신호를 생성하는 램프 신호 생성기;
    상기 픽셀 어레이 및 상기 램프 신호 생성기와 연결되어 상기 픽셀 어레이의 픽셀 신호 및 상기 램프 신호를 수신하고, 상기 램프 신호와 상기 픽셀 신호를 비교하는 비교 회로; 및
    상기 비교 회로와 연결되어 상기 비교 회로의 출력 전압을 기 설정된 전압 이상으로 유지시키는 출력 스윙 제어 회로를 포함하고,
    상기 출력 스윙 제어 회로는
    전류원과 연결된 소스단을 포함하는 제1 트랜지스터; 및
    상기 제1 트랜지스터의 드레인단과 연결되는 드레인단과 전압원에 연결되는 소스단을 포함하는 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터는 NMOS 트랜지스터이고, 상기 제2 트랜지스터는 PMOS 트랜지스터인,
    이미지 센서.
  9. 삭제
  10. 제8항에 있어서,
    상기 비교 회로는
    상기 전류원과 연결되는 소스단 및 상기 램프 신호 생성기와 연결되는 게이트단을 포함하는 제3 트랜지스터; 및
    상기 전류원과 연결되는 소스단과 상기 픽셀 어레이와 연결되는 게이트단을 포함하는 제4 트랜지스터를 포함하는,
    이미지 센서.
  11. 제10항에 있어서,
    상기 제4 트랜지스터는 포화 영역에서 동작하도록 구성되는,
    이미지 센서.
  12. 제10항에 있어서,
    상기 비교 회로는
    상기 전압원과 연결되는 소스단 및 상기 제3 트랜지스터와 연결되는 드레인단을 포함하는 제5 트랜지스터; 및
    상기 전압원과 연결되는 소스단, 상기 제4 트랜지스터와 연결되는 드레인단, 및 상기 제5 트랜지스터의 게이트단과 연결되는 게이트단을 포함하는 제6 트랜지스터를 더 포함하는,
    이미지 센서.
  13. 제12항에 있어서,
    상기 제2 트랜지스터의 게이트단은 상기 제5 트랜지스터 및 상기 제6 트랜지스터의 게이트단과 연결되는,
    이미지 센서.
  14. 제8항에 있어서,
    상기 비교 회로와 연결되며, 상기 비교 회로에서 출력된 신호에 기초하여 클록을 카운트하는 카운트 회로
    를 더 포함하는, 이미지 센서.
  15. 제14항에 있어서,
    상기 카운트 회로와 연결되며, 상기 카운트 회로로부터 수신된 카운팅 정보를 저장하는 저장 장치
    를 더 포함하는, 이미지 센서.
  16. 제8항에 있어서,
    상기 출력 스윙 제어 회로에 흐르는 전류량은 상기 램프 신호 및 상기 픽셀 신호의 차이에 대응하는,
    이미지 센서.
  17. 제8항에 있어서,
    상기 출력 스윙 제어 회로는 상기 비교 회로의 출력 전압을 제한하는 클램프 회로로서 동작하는,
    이미지 센서.
  18. 전원 전압과 제2 미러 회로 사이에 연결된 제1 미러 회로;
    램프 신호 및 픽셀 신호를 수신하고, 상기 램프 신호와 상기 픽셀 신호를 비교하여 출력 노드에 비교 신호를 출력하는 상기 제2 미러 회로;
    상기 제2 미러 회로와 연결되어, 상기 제2 미러 회로의 동작 마진을 확보하기 위해 공통 전압을 기초로 전류량을 조절하는 싱크 회로를 포함하고,
    상기 싱크 회로는
    전류원과 연결된 소스단을 포함하는 제1 트랜지스터; 및
    상기 제1 트랜지스터의 드레인단과 연결되는 드레인단과 전압원에 연결되는 소스단을 포함하는 제2 트랜지스터를 포함하고,
    상기 제1 트랜지스터는 NMOS 트랜지스터이고, 상기 제2 트랜지스터는 PMOS 트랜지스터인,
    비교 장치.
KR1020190024006A 2019-02-28 2019-02-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 Active KR102677076B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190024006A KR102677076B1 (ko) 2019-02-28 2019-02-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
CN201911198465.1A CN111629161B (zh) 2019-02-28 2019-11-29 比较器及包括该比较器的图像感测装置
US16/716,110 US11330214B2 (en) 2019-02-28 2019-12-16 Comparator and image sensing device including the same
JP2020003368A JP7562262B2 (ja) 2019-02-28 2020-01-14 比較装置及びそれを含むイメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190024006A KR102677076B1 (ko) 2019-02-28 2019-02-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200105187A KR20200105187A (ko) 2020-09-07
KR102677076B1 true KR102677076B1 (ko) 2024-06-21

Family

ID=72236191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190024006A Active KR102677076B1 (ko) 2019-02-28 2019-02-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Country Status (4)

Country Link
US (1) US11330214B2 (ko)
JP (1) JP7562262B2 (ko)
KR (1) KR102677076B1 (ko)
CN (1) CN111629161B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102807458B1 (ko) 2020-08-21 2025-05-16 삼성전자주식회사 디스플레이장치 및 그 제어방법
CN114374805A (zh) * 2020-10-14 2022-04-19 深圳市鸿飞精密科技有限公司 图像传感器及电子设备
US11381771B1 (en) * 2020-12-18 2022-07-05 Omnivision Technologies, Inc. Comparator first stage clamp
US11206039B1 (en) * 2020-12-18 2021-12-21 Omnivision Technologies, Inc. Comparator stage with DC cut device for single slope analog to digital converter
KR20230011089A (ko) 2021-07-13 2023-01-20 삼성전자주식회사 복수 회 픽셀 신호의 샘플링을 수행하는 이미지 센서 및 이의 동작 방법
CN114245985B (zh) * 2021-09-17 2024-07-05 汇顶科技私人有限公司 比较器及相关图像传感器及电子装置
CN113960356B (zh) * 2021-11-08 2023-12-15 成都微光集电科技有限公司 电流比较电路、检测图像太阳黑子效应的装置及方法
US20240048870A1 (en) * 2022-08-05 2024-02-08 Samsung Electronics Co., Ltd. Analog-digital converting circuit including comparator, and image sensor including the analog-digital converting circuit
CN117199092B (zh) * 2023-08-21 2024-04-16 中山大学 一种宽摆幅像素结构、图像传感器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707410B1 (en) * 2002-08-23 2004-03-16 Micron Technology, Inc. Digital pixel sensor with a dynamic comparator having reduced threshold voltage sensitivity
FR2943199B1 (fr) * 2009-03-13 2012-12-28 E2V Semiconductors Procede de lecture de signal de capteur d'image et capteur d'image.
JP5251702B2 (ja) * 2009-04-24 2013-07-31 ソニー株式会社 Ｄａ変換装置、固体撮像素子、およびカメラシステム
JP5394968B2 (ja) 2010-03-29 2014-01-22 セイコーインスツル株式会社 差動増幅回路
JP5406113B2 (ja) 2010-05-07 2014-02-05 セイコーインスツル株式会社 差動増幅回路
KR101682118B1 (ko) * 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
JP5562172B2 (ja) * 2010-08-10 2014-07-30 キヤノン株式会社 定電流回路及びそれを用いた固体撮像装置
JP2012147339A (ja) 2011-01-13 2012-08-02 Panasonic Corp 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
JP2013168880A (ja) * 2012-02-16 2013-08-29 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
KR101965632B1 (ko) * 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
JP6319946B2 (ja) 2013-04-18 2018-05-09 キヤノン株式会社 固体撮像装置及び撮像システム
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
JP6760064B2 (ja) * 2014-07-14 2020-09-23 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、および比較器の制御方法
WO2016076139A1 (ja) * 2014-11-14 2016-05-19 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
TWI669964B (zh) * 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
US10079990B2 (en) * 2016-09-27 2018-09-18 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
US9967505B1 (en) * 2017-04-13 2018-05-08 Omnivision Technologies, Inc. Comparators for double ramp analog to digital converter
KR20190012659A (ko) * 2017-07-28 2019-02-11 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Also Published As

Publication number Publication date
CN111629161A (zh) 2020-09-04
JP7562262B2 (ja) 2024-10-07
KR20200105187A (ko) 2020-09-07
US11330214B2 (en) 2022-05-10
US20200280693A1 (en) 2020-09-03
CN111629161B (zh) 2022-09-13
JP2020141399A (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
KR102677076B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US9143119B2 (en) Comparator and analog-to-digital converter using the same
JP4725608B2 (ja) 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
US10694134B2 (en) Comparison device and CMOS image sensor including the same
US9344652B2 (en) Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal
KR102600445B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
KR101841639B1 (ko) 열 병렬 싱글-슬로프 아날로그-디지털 변환기를 위한 다이나믹 바이어싱을 갖는 캐스코드 비교기
KR102469101B1 (ko) 픽셀 전원 노이즈 제거 장치 및 그 방법과, 그를 이용한 씨모스 이미지 센서
US10757356B2 (en) Comparison device and CMOS image sensor including the same
JP6532224B2 (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
US10931268B2 (en) Ramp signal generation device and CMOS image sensor including the same
US12309519B2 (en) Readout circuit for reducing noise in analog-to-digital converters and image sensing device including the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220209

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231127

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240513

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240617

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240618

End annual number: 3

Start annual number: 1

PG1601 Publication of registration