[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7571975B2 - 半導体パッケージ用ステム、半導体パッケージ - Google Patents

半導体パッケージ用ステム、半導体パッケージ Download PDF

Info

Publication number
JP7571975B2
JP7571975B2 JP2021107468A JP2021107468A JP7571975B2 JP 7571975 B2 JP7571975 B2 JP 7571975B2 JP 2021107468 A JP2021107468 A JP 2021107468A JP 2021107468 A JP2021107468 A JP 2021107468A JP 7571975 B2 JP7571975 B2 JP 7571975B2
Authority
JP
Japan
Prior art keywords
lead
hole
insulating substrate
conductive layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021107468A
Other languages
English (en)
Other versions
JP2023005501A (ja
Inventor
正夫 海沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021107468A priority Critical patent/JP7571975B2/ja
Priority to US17/806,572 priority patent/US20220416142A1/en
Priority to EP22179286.4A priority patent/EP4113589A3/en
Priority to CN202210701203.8A priority patent/CN115548861A/zh
Priority to KR1020220076125A priority patent/KR20230002068A/ko
Publication of JP2023005501A publication Critical patent/JP2023005501A/ja
Application granted granted Critical
Publication of JP7571975B2 publication Critical patent/JP7571975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H01L33/647—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L33/62—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0231—Stems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージ用ステム、及び半導体パッケージに関する。
発光素子を搭載した半導体パッケージにおいて、搭載される発光素子の発熱が大きい場合には、温度調節用の冷却素子が搭載され、冷却素子上に配置された素子搭載用絶縁基板に発光素子を搭載されることがある。
このような構造では、冷却素子が比較的厚いため、信号用のリードから発光素子までの伝送線路長が長くなり、所定の特性インピーダンスが得られない場合がある。また、冷却効率の低下を抑制するためには、冷却素子によって移動された発光素子の熱が再び発光素子へ帰還されないような考慮が必要である。
したがって、発光素子や冷却素子を搭載可能な半導体パッケージ用ステムにおいても、半導体パッケージとして用いられる場合の特性インピーダンスや冷却性能を考慮した構造が求められている。
特許第６７９４１４０号
本発明は、上記の点に鑑みてなされたものであり、特性インピーダンスや冷却性能を考慮した構造の半導体パッケージ用ステムの提供を課題とする。
本半導体パッケージ用ステムは、上面から下面に貫通する貫通孔が形成されたアイレットと、前記貫通孔に挿入された第１リードと、前記アイレットの上面に配置され、平面視で前記第１リードの一端と重複する位置に第１スルーホールが設けられた絶縁基板と、を有し、前記絶縁基板の熱伝導率は、前記第１リードの熱伝導率よりも低く、前記第１スルーホールの内壁面には第１導電層が形成され、前記第１導電層は前記絶縁基板の上面に延伸し、前記第１リードの一端側は前記第１導電層と電気的に接続され、前記第１スルーホール内の前記第１リードの一端よりも上側に空間が設けられている。
開示の技術によれば、特性インピーダンスや冷却性能を考慮した構造の半導体パッケージ用ステムを提供できる。
第１実施形態に係る半導体パッケージ用ステムを例示する図である。 第１実施形態に係る半導体パッケージを例示する図である。 比較例に係る半導体パッケージを例示する図である。 第１導電層及び第２導電層の引き回しの変形例について説明する図である。 シミュレーションの結果について説明する図（その１）である。 シミュレーションの結果について説明する図（その２）である。 シミュレーションの結果について説明する図（その３）である。 第１実施形態の変形例１に係る半導体パッケージ用ステムを例示する図である。 第１実施形態の変形例２に係る半導体パッケージ用ステムを例示する図（その１）である。 第１実施形態の変形例２に係る半導体パッケージ用ステムを例示する図（その２）である。 第１実施形態の変形例３に係る半導体パッケージ用ステムを例示する図（その１）である。 第１実施形態の変形例３に係る半導体パッケージ用ステムを例示する図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
図１は、第１実施形態に係る半導体パッケージ用ステムを例示する図であり、図１（ａ）は平面図、図（ｂ）は図１（ａ）のＡ－Ａ線に沿う部分断面図である。
図１を参照すると、第１実施形態に係る半導体パッケージ用ステム１は、アイレット１０と、第１リード２１と、第２リード２２と、第３リード２３と、第４リード２４と、第５リード２５と、第６リード２６と、第７リード２７と、第８リード２８と、封止部３０と、絶縁基板４０とを有する。半導体パッケージ用ステム１は、例えば、光通信用のステムとして用いることができる。
なお、第１リード２１と、第２リード２２と、第３リード２３と、第４リード２４と、第５リード２５と、第６リード２６と、第７リード２７と、第８リード２８とを特に区別する必要がない場合には、単に、リードと称する。
アイレット１０は、円板状の部材である。アイレット１０の直径は、特に制限がなく、目的に応じて適宜決定できるが、例えば、φ３．８ｍｍやφ５．６ｍｍ等である。アイレット１０の厚さは、特に制限がなく、目的に応じて適宜決定できるが、例えば、１．０～１．５ｍｍ程度である。アイレット１０は、例えば、鉄等の金属材料から形成できる。アイレット１０を、複数の金属層（銅層や鉄層等）が積層された金属材料（例えば、所謂クラッド材）から形成してもよい。アイレット１０の表面に金めっき等を施してもよい。
なお、本願において、円板状とは、平面形状が略円形で所定の厚さを有するものを指す。直径に対する厚さの大小は問わない。又、部分的に凹部や凸部、貫通孔等が形成されているものも含むものとする。又、本願において、平面視とは対象物をアイレット１０の上面１０ａの法線方向から視ることを指し、平面形状とは対象物をアイレット１０の上面１０ａの法線方向から視た形状を指すものとする。
アイレット１０の外縁部に、平面視において、外周側から中心側に窪んだ形状の１つ以上の切り欠き部が形成されてもよい。切り欠き部は、例えば、平面形状が略三角状や略四角状の窪みである。切り欠き部は、例えば、半導体パッケージ用ステム１に半導体素子を搭載する際の素子搭載面の位置出し等に用いることができる。又、切り欠き部は、例えば、半導体パッケージ用ステム１の回転方向の位置出し等に用いることができる。
各リードは、アイレット１０を上面１０ａから下面１０ｂに貫通する貫通孔１０ｘ内に、長手方向をアイレット１０の厚さ方向に向けて挿入され、周囲を封止部３０に封止されている。封止部３０は、例えば、ガラス等の絶縁材料から構成されている。ガラスとしては、例えば、比誘電率が約６．７に代表される軟質ガラスを用いることができる。なお、１本のリードを１つの貫通孔１０ｘ内に配置してもよいし、複数本のリードを１つの貫通孔１０ｘ内に配置してもよい。図１の例では、２本のリードを１つの貫通孔１０ｘ内に配置している。
第１リード２１及び第２リード２２の一部は、アイレット１０の上面１０ａから上側に突出している。突出量は、例えば、０．１ｍｍ～０．３ｍｍ程度である。第１リード２１及び第２リード２２以外のリードも、必要に応じ、アイレット１０の上面１０ａから上側に突出してもよい。各リードは、アイレット１０の下面１０ｂから下側に突出している。各リードのアイレット１０の下面１０ｂからの突出量は、例えば、６～１０ｍｍ程度である。各リードは、例えば、鉄ニッケル合金やコバール等の金属から構成されており、各リードの表面に、金めっき等が形成されてもよい。
第１リード２１及び第２リード２２は、隣接して配置され、半導体パッケージ用ステム１に発光素子が搭載されて半導体パッケージとして使用される際に、発光素子と電気的に接続される差動信号が通る経路となる。第１リード２１及び第２リード２２以外のリードは、例えば、ＧＮＤや、半導体パッケージ用ステム１に搭載される冷却素子と電気的に接続される信号や、半導体パッケージ用ステム１に搭載される温度センサと電気的に接続される信号等が通る経路となる。なお、リードの本数は限定されず、必要に応じて増減してよい。
絶縁基板４０は、アイレット１０の上面１０ａに配置されている。絶縁基板４０は、例えば、金錫（ＡｎＳｎ）はんだや銀ペースト等を用いてアイレット１０の上面１０ａと接合されている。絶縁基板４０の材料としては、各リードの熱伝導率よりも低い材料が選定される。具体的には、絶縁基板４０の材料としては、ガラス基板が好適に用いられる。ガラス基板を構成するガラスとしては、無アルカリガラス、石英ガラス、ソーダライムガラス、硼珪酸ガラス等が挙げられる。
絶縁基板４０は、例えば、直方体状である。アイレット１０の上面１０ａを基準とする絶縁基板４０の高さは、例えば、１ｍｍ～２ｍｍ程度である。絶縁基板４０は、平面視で第１リード２１の一端と重複する位置に第１スルーホール４０ｘを有する。また、絶縁基板４０は、平面視で第２リード２２の一端と重複する位置に第２スルーホール４０ｙを有する。第１スルーホール４０ｘ及び第２スルーホール４０ｙは、第１リード２１及び第２リード２２の長手方向に平行な方向に設けられている。
第１スルーホール４０ｘの内壁面には第１導電層４１が形成されており、第１導電層４１は絶縁基板４０の上面に延伸している。また、第２スルーホール４０ｙの内壁面には第２導電層４２が形成されており、第２導電層４２は絶縁基板４０の上面に延伸している。第１導電層４１及び第２導電層４２は、例えば、チタン、銅、ニッケル、金等から形成できる。
第１スルーホール４０ｘ及び第２スルーホール４０ｙの平面形状は、例えば、円形である。第１スルーホール４０ｘの内径は第１リード２１を挿入可能な値とされており、第２スルーホール４０ｙの内径は第２リード２２を挿入可能な値とされている。例えば、第１リード２１及び第２リード２２の直径が０．３ｍｍであれば、第１スルーホール４０ｘ及び第２スルーホール４０ｙの内径は０．４５ｍｍとすることができる。
第１リード２１の一端側はアイレット１０の上面１０ａから突出し、第１スルーホール４０ｘ内に挿入されている。第１リード２１の一端側は、導電性接合材５０を介して、第１導電層４１と電気的に接続されている。また、第２リード２２の一端側はアイレット１０の上面１０ａから突出し、第２スルーホール４０ｙ内に挿入されている。第２リード２２の一端側は、導電性接合材５０を介して、第２導電層４２と電気的に接続されている。導電性接合材５０としては、例えば、はんだ（例えば、金錫合金）、導電性ペースト（例えば、銀ペースト）等が挙げられる。第１スルーホール４０ｘ内の第１リード２１の一端よりも上側には、空間が設けられている。また、第２スルーホール４０ｙ内の第２リード２２の一端よりも上側には、空間が設けられている。
図２は、第１実施形態に係る半導体パッケージを例示する図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＢ－Ｂ線に沿う部分断面図である。
図２を参照すると、第１実施形態に係る半導体パッケージ２は、半導体パッケージ用ステム１（図１参照）と、冷却素子１００と、素子搭載用基板１１０と、発光素子１２０とを有している。なお、半導体パッケージ２において、半導体パッケージ用ステム１には、発光素子１２０の出射光を取り出すためのレンズや窓等と一体になったキャップが抵抗溶接等により固定されるが、周知の構造であるため、ここでは図示を省略している。キャップは、例えば、ステンレス鋼等の金属から形成され、内側に半導体パッケージ用ステム１の発光素子１２０等の主要部品を気密封止する。
冷却素子１００は、アイレット１０の上面１０ａに配置されている。冷却素子１００は、例えば、熱伝導性の高い接着剤等により、アイレット１０の上面１０ａの中央部近傍に固定されている。冷却素子１００は、発光するとことで発熱した発光素子１２０を冷却する冷却素子であり、例えば、ペルチェ素子である。冷却素子１００は、外部から印加する電圧を変えることにより冷却能力が調整される。
素子搭載用基板１１０は、冷却素子１００上に配置されている。素子搭載用基板１１０は、例えば、熱伝導性の高い接着剤等により、冷却素子１００上に固定されている。素子搭載用基板１１０上には、発光素子１２０が実装されている。発光素子１２０は、例えば、波長が１３１０ｎｍ等の半導体レーザチップである。
素子搭載用基板１１０上に、発光素子１２０の端子と電気的に接続された配線１１１及び１１２が形成されている。なお、図２では、配線１１１及び１１２の図示を一部省略している。配線１１１及び１１２は、素子搭載用基板１１０上の絶縁基板４０に近い側まで延伸している。配線１１１は、線状部材１３０を介して、第１導電層４１の絶縁基板４０の上面に延伸する部分と電気的に接続されている。また、配線１１２は、線状部材１３０を介して、第２導電層４２の絶縁基板４０の上面に延伸する部分と電気的に接続されている。線状部材１３０としては、例えば、ボンディングワイヤが挙げられるが、線状の部材であれば特に限定されない。
配線１１１及び１１２は、差動配線である。例えば、配線１１１には、第１リード２１、導電性接合材５０、第１導電層４１、及び線状部材１３０を介して正相信号が入力される。また、配線１１２には、第２リード２２、導電性接合材５０、第２導電層４２、及び線状部材１３０を介して正相信号を反転した逆相信号が入力される。
半導体パッケージ用ステム１は、半導体パッケージを構成したときの特性インピーダンスや冷却性能を考慮した構造とされている。これに関し、図３～図７等を参照しながら、以下に説明する。
図３は、比較例に係る半導体パッケージを例示する図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＣ－Ｃ線に沿う部分断面図である。
図３を参照すると、比較例に係る半導体パッケージ２Ｘは、絶縁基板４０を有していない点と、第１リード２１及び第２リード２２の一端が素子搭載用基板１１０の上面付近に位置している点が、半導体パッケージ２（図２参照）と相違する。
半導体パッケージ２Ｘでは、アイレット１０の上面１０ａからの第１リード２１及び第２リード２２の突出量が大きい。そのため、冷却素子１００によりアイレット１０側に移動された発光素子１２０の動作に起因する熱が、熱伝導率が比較的高く体積も比較的大きい第１リード２１及び第２リード２２を経由して発光素子１２０に帰還する。その結果、冷却素子１００による冷却効率が低下し、発光素子１２０の特性を損なう場合があった。
一方、半導体パッケージ２では、アイレット１０の上面１０ａからの第１リード２１及び第２リード２２の突出量が抑制されている。そして、リードに代えて、絶縁基板４０の第１スルーホール４０ｘ内に設けられた第１導電層４１及び第２スルーホール４０ｙ内に設けられた第２導電層４２が絶縁基板４０の上面に延伸して線状部材１３０と接続される。
絶縁基板４０は、第１リード２１及び第２リード２２よりも熱伝導率が低いため、冷却素子１００によりアイレット１０側に移動された発光素子１２０の動作に起因する熱の発光素子１２０への帰還が抑制される。また、第１導電層４１及び第２導電層４２は数μｍ程度と薄いため、熱も帰還にはほとんど寄与しない。その結果、冷却素子１００による冷却効率が低下せず、発光素子１２０は所定の特性を発揮できる。
第１リード２１及び第２リード２２が例えばコバールから形成されている場合、熱伝導率は、約１６．７Ｗ／ｍ・Ｋである。一方、絶縁基板４０がガラスから形成されている場合、熱伝導率は、約１．１Ｗ／ｍ・Ｋであり、コバールの１／１０以下である。そのため、半導体パッケージ２では、アイレット１０側から発光素子１２０側への熱の帰還を大幅に抑制できる。
なお、第１スルーホール４０ｘ内及び第２スルーホール４０ｙ内における第１リード２１及び第２リード２２の突出量を大きくすると、熱の帰還を抑制する効果が低下する。そのため、第１スルーホール４０ｘ内及び第２スルーホール４０ｙ内における第１リード２１及び第２リード２２の突出量は、第１リード２１及び第２リード２２と第１導電層４１及び第２導電層４２とを信頼性よく接合できる範囲内で少ないことが好ましい。
また、アイレット１０の上面１０ａに絶縁基板４０を配置し、絶縁基板４０に設けた第１スルーホール４０ｘ及び第２スルーホール４０ｙのスルーホール径とスルーホールピッチと絶縁基板４０の誘電率を調整選択することにより、特性インピーダンスを整合させて、反射損失を低減することができる。その結果、半導体パッケージ２では、発光素子１２０に高周波信号を良好に伝送することができる。
比較例に係る半導体パッケージ２Ｘでは、例えば、第１リード２１及び第２リード２２の直径が０．３ｍｍ、ピッチが０．７ｍｍの場合、第１リード２１および第２リード２２の差動インピーダンスは１７０Ω程度となる。
一方、半導体パッケージ２は、第１スルーホール４０ｘ及び第２スルーホール４０ｙの内径が０．４５ｍｍ、ピッチが０．７ｍｍの場合、第１リード２１および第２リード２２の差動インピーダンスを５０Ω付近とすることができる。なお、特性インピーダンスは、絶縁基板４０の材料、第１スルーホール４０ｘと第２スルーホール４０ｙの内径とピッチを変えることで調整可能である。
また、図２と図３とを比較するとわかるように、半導体パッケージ２では、半導体パッケージ２Ｘと比較して、線状部材１３０を短くできるため、寄生インダクタンスを低減できる。この点でも、高周波信号の伝送に有利となる。半導体パッケージ２Ｘでは、線状部材１３０の長さは例えば０．６５ｍｍ程度である。これに対して、半導体パッケージ２では、線状部材１３０の長さは例えば０．３１ｍｍ程度であり、半導体パッケージ２Ｘの半分以下にできる。
また、図４に示す半導体パッケージ２Ａのように、絶縁基板４０の上面に延伸する第１導電層４１及び第２導電層４２を配線１１１及び１１２と対向する部分を有するように引き回すことで、線状部材１３０をさらに短くできる。その結果、寄生インダクタンスを一層低減でき、高周波信号の伝送に一層有利となる。
〈シミュレーション〉
次に、半導体パッケージ２、２Ａ、及び２Ｘについて、シミュレーションを行った結果について、詳しく説明する。シミュレーションには、解析ソフト：ANSYS Electromagnetics Suite 2019 R3を使用した。第１リード２１及び第２リード２２は、直径０．３ｍｍのコバールとし、ピッチは０．７ｍｍとした。絶縁基板４０は、比誘電率５．５のガラス基板とし、第１スルーホール４０ｘ及び第２スルーホール４０ｙの内径を０．４５ｍｍ、ピッチを０．７ｍｍとした。
半導体パッケージ２、２Ａ、及び２Ｘについて、特性インピーダンス（Ω）を求めたところ、図５に示す結果が得られた。図５より、絶縁基板４０を有していない半導体パッケージ２Ｘでは、４０ｐｓ時の特性インピーダンスが１２０Ω程度である。これに対して、絶縁基板４０を有している半導体パッケージ２及び２Ａでは、全体を通して特性インピーダンスが５０Ω付近であり、理想に近い特性インピーダンスが得られることが確認できる。
また、半導体パッケージ２、２Ａ、及び２Ｘについて、挿入損失（ｄＢ）及び反射損失（ｄＢ）を求めたところ、図６及び図７に示す結果が得られた。図６及び図７より、絶縁基板４０を有していない半導体パッケージ２Ｘに比べて、絶縁基板４０を有している半導体パッケージ２及び２Ａでは、１５ＧＨｚ程度までの挿入損失（ｄＢ）及び反射損失（ｄＢ）が大きく改善されていることがわかる。特に、線状部材１３０を短くした半導体パッケージ２Ａでは、１０ＧＨｚ付近の反射損失（ｄＢ）が著しく改善されている。
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、差動配線のシールド性を強化する例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図８は、第１実施形態の変形例１に係る半導体パッケージ用ステムを例示する図であり、図１（ａ）に対応する部分断面図である。
図８に示すように、絶縁基板４０の側面に第３導電層４３を形成してもよい。第３導電層４３は、例えば、チタン、銅、ニッケル、金等から形成できる。絶縁基板４０の側面に第３導電層４３を設けることにより、第１スルーホール４０ｘ及び第２スルーホール４０ｙ内を通る差動配線のシールド性を強化できる。第３導電層４３は、導電性接合材５０（はんだ等）によりＧＮＤ電位となるアイレット１０と電気的に接続することが好ましい。ＧＮＤ電位となる第３導電層４３を設けたことで特性インピーダンスが低下する場合には、絶縁基板４０の材料や第１スルーホール４０ｘ及び第２スルーホール４０ｙの内径とピッチにより調整すればよい。
〈第１実施形態の変形例２〉
第１実施形態の変形例２では、シングルエンド配線の例を示す。なお、第１実施形態の変形例２において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図９は、第１実施形態の変形例２に係る半導体パッケージ用ステムを例示する図（その１）であり、図１（ａ）に対応する部分断面図である。図９の例では、絶縁基板４０には、１つの第１スルーホール４０ｘのみが設けられており、信号が通るリードは第１リード２１のみである。第１リード２１と第１導電層４１との接続については、差動配線の場合と同様である。絶縁基板４０の側面には第３導電層４３が設けられており、第３導電層４３は、導電性接合材５０（はんだ等）によりＧＮＤ電位となるアイレット１０と電気的に接続されている。
このような構造により、シングルエンド配線の場合も、所定の特性インピーダンスを確保できると共に、アイレット１０側から発光素子１２０側への熱の帰還を抑制できる。
なお、図１０（ａ）に示すように、絶縁基板４０に、信号用の第１スルーホール４０ｘに加え、１つ以上のＧＮＤ用の第３スルーホール４０ｚを設けてもよい。第３スルーホール４０ｚの内壁面には第４導電層４４が形成されており、第４導電層４４は絶縁基板４０の上面に延伸している。第４導電層４４は、例えば、チタン、銅、ニッケル、金等から形成できる。第４導電層４４は、導電性接合材５０（はんだ等）によりＧＮＤ電位となるアイレット１０と電気的に接続されている。図１０（ａ）の例では第３スルーホール４０ｚを２つ設けているが、第３スルーホール４０ｚは１つでもよく、３つ以上であってもよい。
また、図１０（ｂ）に示すように、絶縁基板４０に設ける第３スルーホール４０ｚは、絶縁基板４０の側面に面した平面視で半円状等の形状であってもよい。図１０（ｂ）に示す第３スルーホール４０ｚは、図１０（ａ）に示す第３スルーホール４０ｚを、中心を通るように縦方向に切断した形状であり、第３スルーホール４０ｚの内壁面に形成された第４導電層４４は絶縁基板４０の側面に露出している。この構造では、第３スルーホール４０ｚの内壁面に形成された第４導電層４４を導電性接合材５０（はんだ等）により容易にＧＮＤ電位となるアイレット１０と電気的に接続できる。図１０（ｂ）の例では第３スルーホール４０ｚを２つ設けているが、第３スルーホール４０ｚは１つでもよい。
〈第１実施形態の変形例３〉
第１実施形態の変形例３では、リードのバリエーションを示す。なお、第１実施形態の変形例３において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図１１は、第１実施形態の変形例３に係る半導体パッケージ用ステムを例示する図（その１）である。図１１（ａ）に示す第１リード２１Ａ及び第２リード２２Ａのように、リードは、一端側（絶縁基板４０側）が拡幅した釘状の形状であってもよい。第１リード２１Ａ及び第２リード２２Ａにおいて、例えば、拡幅した部分の径は、第１スルーホール４０ｘ及び第２スルーホール４０ｙの径よりも大きい。この場合、第１リード２１Ａ及び第２リード２２Ａは第１スルーホール４０ｘ及び第２スルーホール４０ｙには挿入されず、第１リード２１Ａ及び第２リード２２Ａの上面と第１導電層４１が導電性接合材５０（はんだ等）により接続される。
図１１（ｂ）に示す第１リード２１Ｂ及び第２リード２２Ｂのように、拡幅した一端側は、絶縁基板４０側が凸になるように湾曲していてもよい。第１リード２１Ｂ及び第２リード２２Ｂの拡幅した一端側は、例えば、半球状である。第１リード２１Ｂ及び第２リード２２Ｂの一端側の一部は、第１スルーホール４０ｘ及び第２スルーホール４０ｙ内に入り込んでいる。このような構造により、第１リード２１Ｂ及び第２リード２２Ｂと第１スルーホール４０ｘ及び第２スルーホール４０ｙの位置決めが容易となる。
図１２は、第１実施形態の変形例３に係る半導体パッケージ用ステムを例示する図（その２）である。図１２（ａ）及び図１２（ｂ）に示すように、アイレット１０の上面１０ａと絶縁基板４０の下面との間に隙間を設けてもよい。アイレット１０の上面１０ａと絶縁基板４０の下面との隙間は、例えば、０～０．３ｍｍ程度とすることができる。各リードと第１導電層４１及び第２導電層４２との接続部で寄生キャパシタンスが確認される場合は、図１２のような隙間を設けることで寄生キャパシタンスを低減できる。
以上、好ましい実施形態について詳説したが、上述した実施形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
例えば、絶縁基板４０は、各リードよりも熱伝導率の低い材料から形成されていれば、セラミック基板等を用いてもよい。ただし、アイレット１０側から発光素子１２０側への熱の帰還を抑制する効果は、セラミック基板よりも熱伝導率が低いガラス基板の方が大きい。特性インピーダンスを制御する観点では、ガラス基板とセラミック基板とは、同程度の効果を発揮する。また、導電性接合材５０として、銀ペースト等の低温熱処理が可能な材料を用いる場合には、絶縁基板４０として樹脂基板（ガラスエポキシ基板等）を用いてもよい。この場合、アイレット１０の上面１０ａと垂直な方向の熱伝導率が低い材料を選択することが好ましい。
１ 半導体パッケージ用ステム
２，２Ａ 半導体パッケージ
１０ アイレット
１０ａ 上面
１０ｂ 下面
１０ｘ 貫通孔
２１，２１Ａ，２１Ｂ 第１リード
２２，２２Ａ，２２Ｂ 第２リード
２３ 第３リード
２４ 第４リード
２５ 第５リード
２６ 第６リード
２７ 第７リード
２８ 第８リード
３０ 封止部
４０ 絶縁基板
４０ｘ 第１スルーホール
４０ｙ 第２スルーホール
４０ｚ 第３スルーホール
４１ 第１導電層
４２ 第２導電層
４３ 第３導電層
４４ 第４導電層
５０ 導電性接合材
１００ 冷却素子
１１０ 素子搭載用基板
１１１，１１２ 配線
１２０ 発光素子
１３０ 線状部材

Claims (10)

  1. 上面から下面に貫通する貫通孔が形成されたアイレットと、
    前記貫通孔に挿入された第１リードと、
    前記アイレットの上面に配置され、平面視で前記第１リードの一端と重複する位置に第１スルーホールが設けられた絶縁基板と、を有し、
    前記絶縁基板の熱伝導率は、前記第１リードの熱伝導率よりも低く、
    前記第１スルーホールの内壁面には第１導電層が形成され、前記第１導電層は前記絶縁基板の上面に延伸し、
    前記第１リードの一端側は前記第１導電層と電気的に接続され、
    前記第１スルーホール内の前記第１リードの一端よりも上側に空間が設けられている、半導体パッケージ用ステム。
  2. 前記第１リードに隣接する第２リードを有し、
    前記絶縁基板の熱伝導率は、前記第１リード及び前記第２リードの熱伝導率よりも低く、
    前記絶縁基板は、前記第２リードの一端と重複する位置に第２スルーホールを有し、
    前記第２スルーホールの内壁面には第２導電層が形成され、前記第２導電層は前記絶縁基板の上面に延伸し、
    前記第２リードの一端側は前記第２導電層と電気的に接続され、
    前記第２スルーホール内の前記第２リードの一端よりも上側に空間が設けられている、請求項１に記載の半導体パッケージ用ステム。
  3. 前記絶縁基板の側面に第３導電層が形成され、
    前記第３導電層は、前記アイレットと電気的に接続されている、請求項１又は２に記載の半導体パッケージ用ステム。
  4. 前記絶縁基板は、第３スルーホールを有し、
    前記第３スルーホールの内壁面には第４導電層が形成され、
    前記第４導電層は、前記アイレットと電気的に接続されている、請求項１又は３に記載の半導体パッケージ用ステム。
  5. 前記第３スルーホールの内壁面に形成された前記第４導電層は、前記絶縁基板の側面に露出している、請求項４に記載の半導体パッケージ用ステム。
  6. 前記第１リードは、前記一端側が拡幅している、請求項１乃至５のいずれか一項に記載の半導体パッケージ用ステム。
  7. 前記第１リードの前記一端側は、前記絶縁基板側が凸になるように湾曲し、
    前記第１リードの前記一端側の一部が前記第１スルーホール内に入り込んでいる、請求項６に記載の半導体パッケージ用ステム。
  8. 前記アイレットの上面と前記絶縁基板の下面との間に隙間を有する、請求項６又は７に記載の半導体パッケージ用ステム。
  9. 前記絶縁基板は、ガラス基板である、請求項１乃至８のいずれか一項に記載の半導体パッケージ用ステム。
  10. 請求項１乃至９のいずれか一項に記載の半導体パッケージ用ステムと、
    前記アイレットの上面に配置された冷却素子と、
    前記冷却素子上に配置された基板と、
    前記基板上に実装された発光素子と、を有し、
    前記基板上に、前記発光素子と電気的に接続された配線が形成され、
    前記配線は、線状部材を介して、前記第１導電層の前記絶縁基板の上面に延伸する部分と電気的に接続されている、半導体パッケージ。
JP2021107468A 2021-06-29 2021-06-29 半導体パッケージ用ステム、半導体パッケージ Active JP7571975B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021107468A JP7571975B2 (ja) 2021-06-29 2021-06-29 半導体パッケージ用ステム、半導体パッケージ
US17/806,572 US20220416142A1 (en) 2021-06-29 2022-06-13 Header for semiconductor package, and semiconductor package
EP22179286.4A EP4113589A3 (en) 2021-06-29 2022-06-15 Header for semiconductor package, and semiconductor package
CN202210701203.8A CN115548861A (zh) 2021-06-29 2022-06-20 半导体封装用管座以及半导体封装
KR1020220076125A KR20230002068A (ko) 2021-06-29 2022-06-22 반도체 패키지용 헤더, 및 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021107468A JP7571975B2 (ja) 2021-06-29 2021-06-29 半導体パッケージ用ステム、半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2023005501A JP2023005501A (ja) 2023-01-18
JP7571975B2 true JP7571975B2 (ja) 2024-10-23

Family

ID=82067401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021107468A Active JP7571975B2 (ja) 2021-06-29 2021-06-29 半導体パッケージ用ステム、半導体パッケージ

Country Status (5)

Country Link
US (1) US20220416142A1 (ja)
EP (1) EP4113589A3 (ja)
JP (1) JP7571975B2 (ja)
KR (1) KR20230002068A (ja)
CN (1) CN115548861A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217026A (ja) 2004-01-28 2005-08-11 Kyocera Corp 配線基板
JP2007123806A (ja) 2005-09-29 2007-05-17 Kyocera Corp 電子部品搭載用基板および電子装置
WO2010140473A1 (ja) 2009-06-02 2010-12-09 三菱電機株式会社 半導体光変調装置
JP2011171649A (ja) 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2013048198A (ja) 2011-07-28 2013-03-07 Kyocera Corp 電子部品収納用パッケージおよびそれを用いた電子装置
JP2017199906A (ja) 2016-04-25 2017-11-02 住友電工デバイス・イノベーション株式会社 光半導体装置
US20190069395A1 (en) 2017-08-31 2019-02-28 Oclaro Japan, Inc. Optical module and optical transmission equipment
JP2019186380A (ja) 2018-04-10 2019-10-24 日本ルメンタム株式会社 光モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719857B2 (ja) * 1986-04-30 1995-03-06 イビデン株式会社 半導体搭載用基板
JPH0719856B2 (ja) * 1986-04-30 1995-03-06 イビデン株式会社 半導体搭載用基板
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
JP3167296B2 (ja) * 1998-07-31 2001-05-21 日本特殊陶業株式会社 樹脂製配線基板
US20080067665A1 (en) * 2006-09-20 2008-03-20 Azniza Binti Abd Aziz Via structure
JP2012160484A (ja) * 2009-06-02 2012-08-23 Mitsubishi Electric Corp 信号伝送モジュール
CN107306009B (zh) * 2016-04-25 2021-04-13 住友电工光电子器件创新株式会社 在承载体上提供共面线的光发射器
JP6794140B2 (ja) 2016-05-23 2020-12-02 オプト エレクトロニクス ソリューションズ 光送信機及びこれを含む光モジュール
US12015242B2 (en) * 2018-11-21 2024-06-18 Mitsubishi Electric Corporation Optical module
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217026A (ja) 2004-01-28 2005-08-11 Kyocera Corp 配線基板
JP2007123806A (ja) 2005-09-29 2007-05-17 Kyocera Corp 電子部品搭載用基板および電子装置
WO2010140473A1 (ja) 2009-06-02 2010-12-09 三菱電機株式会社 半導体光変調装置
US20120045161A1 (en) 2009-06-02 2012-02-23 Mitsubishi Electric Corporation Semiconductor optical modulation device
JP2011171649A (ja) 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2013048198A (ja) 2011-07-28 2013-03-07 Kyocera Corp 電子部品収納用パッケージおよびそれを用いた電子装置
JP2017199906A (ja) 2016-04-25 2017-11-02 住友電工デバイス・イノベーション株式会社 光半導体装置
US20190069395A1 (en) 2017-08-31 2019-02-28 Oclaro Japan, Inc. Optical module and optical transmission equipment
JP2019046922A (ja) 2017-08-31 2019-03-22 日本オクラロ株式会社 光モジュール及び光伝送装置
JP2019186380A (ja) 2018-04-10 2019-10-24 日本ルメンタム株式会社 光モジュール

Also Published As

Publication number Publication date
US20220416142A1 (en) 2022-12-29
CN115548861A (zh) 2022-12-30
JP2023005501A (ja) 2023-01-18
KR20230002068A (ko) 2023-01-05
EP4113589A2 (en) 2023-01-04
EP4113589A3 (en) 2023-05-03

Similar Documents

Publication Publication Date Title
KR101430634B1 (ko) 광 모듈
US20160352069A1 (en) Semiconductor device header and semiconductor device
JP4015440B2 (ja) 光通信モジュール
US10068818B2 (en) Semiconductor element package, semiconductor device, and mounting structure
JP7382871B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
TWI840545B (zh) 半導體裝置用管座和半導體裝置
US10629505B2 (en) Electronic component mounting package and electronic device using the same
JP7571975B2 (ja) 半導体パッケージ用ステム、半導体パッケージ
US11652306B2 (en) Electronic-element mounting package and electronic device
JP4587218B2 (ja) パッケージ型半導体装置
JP2004335584A (ja) 半導体パッケージ
JP7507682B2 (ja) 半導体パッケージ用ステム
US7192201B2 (en) Optical transmitting module having a de-coupling inductor therein
JP2019186379A (ja) 光モジュール
JP2023160007A (ja) 半導体パッケージ用ステム、半導体パッケージ
JP4699138B2 (ja) 光半導体素子モジュール及びその製造方法
US20240047936A1 (en) Electronic component package and the manufacturing method thereof
JP7534407B2 (ja) 配線基体及び電子装置
JP7246590B1 (ja) 半導体レーザ光源装置
JP6671567B1 (ja) 光モジュール
JP2022153678A (ja) 電子部品搭載用パッケージ及び電子装置
JP2010177598A (ja) 光通信モジュール
JP2001217331A (ja) 半導体素子収納用パッケージ
JP2004152826A (ja) 半導体素子収納用パッケージ
JP2004165507A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241001

R150 Certificate of patent or registration of utility model

Ref document number: 7571975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150