[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7566016B2 - 制御された毛細管作用適用範囲を有する構造体 - Google Patents

制御された毛細管作用適用範囲を有する構造体 Download PDF

Info

Publication number
JP7566016B2
JP7566016B2 JP2022520350A JP2022520350A JP7566016B2 JP 7566016 B2 JP7566016 B2 JP 7566016B2 JP 2022520350 A JP2022520350 A JP 2022520350A JP 2022520350 A JP2022520350 A JP 2022520350A JP 7566016 B2 JP7566016 B2 JP 7566016B2
Authority
JP
Japan
Prior art keywords
capillary action
adhesive
contacts
fill
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022520350A
Other languages
English (en)
Other versions
JP2022552470A (ja
Inventor
ドラモンド、ケヴィン
ロンバルディ、トーマス
オストランダー、スティーブ
アラード、ステファニー
デュフォール、キャサリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022552470A publication Critical patent/JP2022552470A/ja
Application granted granted Critical
Publication of JP7566016B2 publication Critical patent/JP7566016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16014—Structure relative to the bonding area, e.g. bond pad the bump connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

本発明は、一般には表面実装電気コンポーネントに関し、より詳細には、制御された毛細管作用適用範囲を有する表面実装電気コンポーネント構造に関する。
表面実装電気コンポーネントは、典型的には、プリント回路板（ＰＣＢ）を貫通して画定されたスルーホール内に挿入されるピンを使用してＰＣＢに機械的に取り付けられる。表面実装電気コンポーネントは、ハウジングを含むことができ、ピンはこのハウジングの一部であるか、またはハウジングが成形された後でハウジング内に圧入することもできる。ピンは、多くの場合、接着剤またははんだを使用して回路板に接着される。
本発明の一実施形態は、制御された毛細管作用適用範囲を有する構造体を対象とする。構造体は、１つまたは複数の第１の接点を含む基板と、コンポーネントと、接着剤とを含む。コンポーネントは、１つまたは複数の第２の接点と、１つまたは複数の第２の接点のそれぞれから一定の距離に配置されたリブとを含む。コンポーネントは、１つまたは複数の第２の接点が１つまたは複数の第１の接点と連通し、基板とリブの対応する表面が充填空間を画定するように制御された間隙高さで互いに対向するように配置されている。接着剤は、個別点において供給され、それによって接着剤が毛細管作用により充填空間を満たすように引き込まれる。
制御された間隙高さと接着剤の流体特性とリブの構成とが、毛細管作用の圧力を確立し得る。
リブは、面取り面、不連続部、先細部および段付き部のうちの１つまたは複数を含み得る。
リブは、ハードストップ要素を含み得る。
リブは制御された間隙高さの一部に延びる引留め（ａｎｃｈｏｒ）要素を含んでもよく、また、リブは毛細管作用により接着剤の柱が引き込まれる開放部を画定するように形成されてもよい。
個別点は充填空間内にあってもよく、接着剤は毛細管作用により充填空間の残りの部分を満たすように引き込まれてもよく、または個別点は充填空間に隣接してもよく、接着剤は毛細管作用により充填空間の全体を満たすように引き込まれてもよい。
接着剤は、コンポーネントの本体を貫通して画定されたスルーホールを介して、または基板を貫通して画定されたスルーホールを介して供給されてもよい。
本発明の一実施形態は、制御された毛細管作用適用範囲を有する構造体を対象とする。構造体は、１つまたは複数の第１の接点を含む基板と、コンポーネントと、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数とを含む。コンポーネントは、１つまたは複数の第２の接点と、１つまたは複数の第２の接点のそれぞれから一定の距離に配置されたリブとを含む。リブは、ハードストップ要素を含み、コンポーネントは、１つまたは複数の第２の接点が１つまたは複数の第１の接点と連通し、基板とリブの対応する表面が、充填空間を画定するようにハードストップ要素によって確立された制御された間隙高さで互いに対向するように配置されている。毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数は個別点において供給され、それによって毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数が毛細管作用により充填空間を満たすように引き込まれる。
制御された間隙高さと、毛細管作用接着剤、グルー、エピキシおよびアンダーフィルのうちの１つまたは複数の流体特性と、リブの構成とが、毛細管作用の圧力を確立し得る。
リブは、面取り面、不連続部、先細部、および段付き部のうちの１つまたは複数を含んでもよい。
リブは、制御された間隙高さの一部に延びる引留め要素を含み、リブは、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数の柱が毛細管作用により引き込まれることが可能な開放部を画定するように形成されてもよい。
個別点は、充填空間内にあってもよく、毛細管作用接着剤、ＵＦ、グルーおよびエポキシのうちの１つまたは複数は、毛細管作用により充填空間の残りの部分を満たすように引き込まれてもよく、または個別点は充填空間に隣接してもよく、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルは、毛細管作用により充填空間全体を満たすように引き込まれてもよい。
毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数は、コンポーネントの本体を貫通して画定されたスルーホールを介して、または基板を貫通して画定されたスルーホールを介して供給されてもよい。
本発明の一実施形態は、制御された毛細管作用適用範囲を有する構造体を対象とする。構造体は、１つまたは複数の第１の接点を含む基板と、第１および第２のコンポーネントと、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数とを含む。第１および第２のコンポーネントはそれぞれ、１つまたは複数の第２の接点と、１つまたは複数の第２の接点のそれぞれから一定の距離にあるリブとを含む。第１および第２のコンポーネントはそれぞれ、それぞれの１つまたは複数の第２の接点が１つまたは複数の第１の接点のそれぞれの部分と連通し、基板とそれぞれのリブのそれぞれの対応する表面が第１および第２の充填空間を画定するように制御された間隙高さで互いに対向するように、直に隣接して配置される。毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数は、第１および第２の個別点において供給され、それによって毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数が、毛細管作用によりそれぞれ第１および第２の充填空間に引き込まれる。
本発明の一実施形態は、制御された毛細管作用適用範囲を有する構造体を組み立てる方法を対象とする。この方法は、コンポーネントの接点が基板の接点と連通するように位置決めされ、コンポーネントのリブが基板の表面に対向するように、コンポーネントを配置することと、リブが充填空間を画定するように制御された間隙高さで表面と対向するように、コンポーネントの接点を基板の接点にはんだ付けすることと、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数を個別点において供給し、それによって毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数が毛細管作用により充填空間を満たすように引き込まれることとを含む。
この方法は、制御された間隙高さを設定することと、流体特性のために毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数を選択することと、毛細管作用の圧力を確立するようにリブを構成することとをさらに含む。
個別点は充填空間内にあってもよく、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数は、毛細管作用により充填空間の残りの部分を満たすように引き込まれてもよく、または、個別点は充填空間に隣接してもよく、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数は、毛細管作用により充填空間の全体を満たすように引き込まれてもよい。
毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数の供給は、コンポーネントを貫通して画定されたスルーホールを介して供給すること、または基板を貫通して画定されたスルーホールを介して供給することを含み得る。
本発明の一実施形態は、制御された毛細管作用適用範囲を有する構造体を組み立てる方法を対象とする。この方法は、コンポーネントの接点が基板の接点と連通するように位置決めされ、コンポーネントのリブが基板の表面と対向するように、コンポーネントを配置することと、コンポーネントの接点を基板の接点にはんだ付けすることと、リブが充填空間を画定するようにハードストップによって確立された制御された間隙高さで表面に対向するように、はんだ付け時にリブと表面との間でハードストップを設定することと、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数を個別点において供給し、それによって毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数が毛細管作用により充填空間を満たすように引き込まれることとを含む。
この方法は、制御された間隙高さを設定することと、流体特性のために毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数を選択することと、毛細管作用の圧力を確立するようにリブを構成することとをさらに含む。
個別点は充填空間内にあってもよく、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数は毛細管作用により充填空間の残りの部分を満たすように引き込まれてもよく、または、個別点は充填空間に隣接してもよく、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数は毛細管作用により充填空間の全体を満たすように引き込まれてもよい。
毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数の供給は、コンポーネントを貫通して画定されたスルーホールを介して供給することを含んでもよく、または基板を貫通して画定されたスルーホールを介して供給することを含んでもよい。
その他の技術的特徴および利点も、本発明の技術により実現される。本発明の実施形態は本明細書で詳細に説明され、特許請求される主題の一部とみなされる。よりよく理解することができるように、詳細な説明および図面を参照されたい。
本明細書に記載の排他的権利の細目については、本明細書の末尾の特許請求の範囲に具体的に示され、明確に特許請求されている。本発明の実施形態の上記およびその他の特徴および利点は、添付図面とともに以下の詳細な説明を読めば明らかになる。
本発明の実施形態による、制御された毛細管作用適用範囲を有する構造体を示す斜視図である。 図１Ａの円で囲まれた部分の詳細を示す拡大側面図である。 本発明の実施形態による、図１Ａの構造体のコンポーネントの接点とリブとを示す概略図である。 図２の線３－３に沿って切り取られた図２の詳細を示す断面図である。 本発明の実施形態による、コンポーネントと接点とリブとを示す斜視図である。 本発明の実施形態による、コンポーネントと接点とリブとを示す斜視図である。 本発明の実施形態による、コンポーネントと接点とリブとを示す斜視図である。 本発明の実施形態による、コンポーネントと接点とリブとを示す斜視図である。 本発明の実施形態による、コンポーネントと接点とリブとを示す斜視図である。 本発明の実施形態による、コンポーネントと接点とリブとハードストップ要素とを示す斜視図である。 図９のハイライトされた部分の詳細を示す拡大斜視図である。 本発明の実施形態による、毛細管作用により毛細管作用接着剤がその周囲に流される引留め要素を示す側面概略図である。 本発明の実施形態による、毛細管作用により毛細管作用接着剤を毛細管作用接着剤柱として流入させる空の空間を示す側面概略図である。 本発明の実施形態による、コンポーネントを介して供給される毛細管作用接着剤を示す側面概略図である。 本発明の実施形態による、基板を介して供給される毛細管作用接着剤を示す側面概略図である。 本発明の実施形態による、制御された毛細管作用適用範囲を有する構造体を組み立てる方法を示す流れ図である。
本明細書で図示される図は例示である。本発明の範囲から逸脱することなく、図、または図中に記載されている動作には多くの変形があり得る。例えば、アクションは異なる順序で行われてもよく、またはアクションが追加、削除または変更されてもよい。また、「結合される」という用語およびその変形は、２つの要素間に連通経路を有することを記述するものであり、それらの要素間に介在要素／接続部がない、要素間の直接接続を含意しない。これらの変形はすべて本明細書の一部とみなされる。
添付図面および開示する実施形態の以下の詳細な説明では、図面に示されている様々な要素に２桁または３桁の参照番号が付されている。わずかな例外はあるが、各参照番号の左端の桁は、その要素が最初に示されている図面に対応する。
プロセッサ・パッケージは、典型的には、プロセッサ・チップと個別コンポーネントと積層上に取り付けられた覆いとを含み、積層の底部は多くの場合、ボール・グリッド・アレイ（ＢＧＡ）またはランド・グリッド・アレイ（ＬＧＡ）を含む。ＢＧＡまたはＬＧＡは、プリント回路板（ＰＣＢ）との電気接続および通信を提供する。
ＬＧＡとＢＧＡの両方の適用例で、積層は、底面のほぼ全部を覆う接点の配列をさらに含むことができる。これらの接点は、データの送受信と、プロセッサ・チップへの電力供給のために使用される。したがって、積層を貫通するいかなる穴も、それがなければ入力／出力（Ｉ／Ｏ）動作または電力伝達あるいはその両方のために使用することができるはずの面積をその分だけなくすかまたは減少させ、システムの全体的性能特性にとって不利になり得る。この理由で、スルーホール穴を必要とするピンは望ましいとは言えないとみなされる場合がある。
さらなる問題として、高速電子コンポーネントの場合、隣接する電気リード線間の材料の誘電性能がシステムの全体的性能特性にとって重要である場合が多い。特定のアンダーフィル（ＵＦ）材料は誘電体であり、良好な誘電性能を示すが、隣接する電気リード線間の空間を空気が占めることができるようにすることが、最高品質のシグナル・インテグリティを得られるようにするために典型的には好ましい。したがって、性能を犠牲にせずに表面実装電気コンポーネントに可能な限り多数のコンポーネントを収めるために、接着剤またはＵＦに要する面積を最小限にすることが多くの場合、望ましい。
上記を念頭に置いて、電気コンポーネントを取り付けるためにサイドフィル・エポキシを使用することができるが、接着剤フィレットのためにデバイス占有面積の外部にかなりの面積を必要とする。
本発明の実施形態は、選択的にアンダーフィルされる電子デバイスの構造体を提供する。この構造体は、毛細管作用アンダーフィルが特定の領域のみを流れるように促し、それによってデバイスと基板との間の間隙全体を封止することなく下にある基板にデバイスを機械的に取り付ける機構を備える。この構造体は、制御された間隙高さ（間隙高さが低いほど毛細管作用圧が高くなる）と、特定の局所材料（アンダーフィルまたはＵＦが好ましくはより高い表面エネルギーの材料の下を流れることになる）と、局所的に粗面化または活性化された表面特徴またはメッシュとを備えることができる。
本発明の１つまたは複数の実施形態は、はんだピンが不要にされ、それによって所与のコンポーネントの占有面積におけるより高い信号密度を可能にする構造体を提供することによって従来技術の上述の欠点のうちの１つまたは複数の欠点に対処する。さらに、はんだリード線が接合された後で毛細管作用接着剤を供給することができるため、構造体のコンポーネントをリフロー時に自己中央位置合わせさせることができる。また、サイドフィルされるのとは異なり、毛細管作用接着剤はコンポーネントの下を流れることができる。これは毛細管作用接着剤のために利用可能な面積を増やし、サイドフィル・フィレットをなくすことにより隣接するコンポーネント間の距離が縮小される。
次に図１Ａおよび図１Ｂを参照すると、構造体１０１が制御された毛細管作用適用範囲を備え、基板１１０と、中央処理領域１２０と、１つまたは複数のコンポーネント１３０と、接着剤１４０とを含む。基板１１０は積層で形成可能である。基板１１０は、基板１１０に沿って１つまたは複数のグループをなして配列された１つまたは複数の第１の接点（以下、「第１の接点」と呼ぶ）１１２を含む。１つまたは複数のコンポーネント１３０は、中央処理領域１２０の周囲に配置され、各コンポーネント１３０は、本体１３１と、本体上で支持された１つまたは複数の第２の接点（以下、「第２の接点」と呼ぶ）１３２と、第２の接点１３２のそれぞれから一定の距離Ｄ（図２および図３参照）にあるリブ１３３とを含む。第２の接点１３２は、リード線、電気リード線、（ボール・グリッド・アレイにおけるような）ボール、はんだボール、パッドなどとして設けることができる。リブ１３３は、本体１３１と一体に接続または成形されるか、または本体１３１上に形成されたフィーチャ、または本体１３１から材料を除去して形成されたフィーチャ、または本体１３１とは異なる材料からなり、本体１３１に取り付けられたフィーチャとすることができる。
図１Ａおよび図１Ｂに示すように、各コンポーネント１３０は、各コンポーネント１３０の第２の接点１３２が第１の接点１１２の対応する部分と連通するように、および、基板１１０と各コンポーネント１３０のリブ１３３の対応する表面部分が、充填空間１５０を画定するように制御された間隙高さＨで対向するように、基板１１０に近接して配置される（図１Ｂ参照）。接着剤１４０は、毛細管作用接着剤、グルー、低粘度エポキシおよびアンダーフィルのうちの１つまたは複数として設けることができ、各コンポーネント１３０のための１つまたは複数の個別点１４１（図１Ａ参照）において供給することができ、それによって接着剤１４０（以下、「毛細管作用接着剤１４０」と呼ぶ）が充填空間１５０を満たすように毛細管作用により引き込まれる。毛細管作用接着剤１４０が硬化すると、毛細管作用接着剤１４０はコンポーネント１３０のそれぞれを基板１１０に機械的に貼り付ける。
各コンポーネント１３０はリード線付きコンポーネントとして図示されているが、他の実施形態も存在することを理解されたい。例えば、各コンポーネント１３０は、段付きシリコン・ダイとして、またはリード線なし電気コンポーネントとして設けられてもよい。しかし、説明をわかりやすくし、簡潔にするために、以下の説明は各コンポーネントがリード線付きコンポーネントとして設けられる場合に関する。
毛細管作用接着剤１４０が各コンポーネント１３０のための充填空間１５０を満たすように毛細管作用により引き込まれた状態で、毛細管作用接着剤１４０の最終場所はリブ１３３の場所に対応する。リブ１３３は第２の接点１３２（および、第１の接点１１２と第２の接点１３２のそれぞれの配置が対応するため、第１の接点１１２も）のそれぞれから距離Ｄに配置されているため、毛細管作用接着剤１４０は第２の接点１３２および第１の接点１１２から一定の距離に維持される。このような場合またはその他の場合、第２の接点１３２および第１の接点１１２の周囲に空気が供給される。その結果として構造体１０１の誘電性能が向上する。
毛細管作用接着剤１４０の流れを駆動する毛細管作用の圧力を確立するために、制御された間隙高さＨと、毛細管作用接着剤１４０の流体特性と、各コンポーネント１３０のリブ１３３の構成とが協調的に決定され、確立され、または設定され、あるいはこれらの組合せが行われることができることを理解されたい。例えば、毛細管作用接着剤１４０を変えずに、制御された間隙高さＨを低くすると、その結果として毛細管作用圧が上昇し、充填空間１５０の長さを増大または増加させることができる。
構造体１０１は、第２の接点１３２のそれぞれを第１の接点１１２のうちの対応する１つと電気的に連通させるはんだ１６０（図１Ｂ参照）をさらに含むことができる。各コンポーネント１３０がはんだリフロー処理中に実質的に自己中央位置合わせされるように、毛細管作用接着剤１４０の供給の前にはんだ１６０のリフローを行うことができる。
本発明の実施形態によると、コンポーネント１３０は、構造体１０１内で互いに直に隣接して位置決めすることができる（図１Ｂ参照）。これは、コンポーネント１３０が基板１１０に毛細管作用接着剤１４０によって機械的に貼り付けられ、サイドフィル・フィレットまたはその他の類似したフィーチャを形成するサイドフィル接着剤によって取り付けられないことによる。そのようなサイドフィル・フィレットがない場合、コンポーネント１３０は、互いに直に隣接することができ、それによって基板１１０の表面領域を他の動作要素または機能要素による使用のために残すことができる。
図２および図３を参照すると、本発明のある特定のコンポーネント１３０の実施形態が示されている。図２に示すように、コンポーネント１３０は、リブ１３３が中央部材２０１と対向端部材２０２とを有するＨ字形状構成と、対向端部材２０２の間の中央部材２０１の両側に直線配列２０３および２０４に配列された第２の接点１３２とを有する（上述のように、第１の接点１１２も同様の配置を有することになると想定されている）。図３に示すように、第２の接点１３２は、リブ１３３の両側で第１の接点１１２のうちの対応する第１の接点１１２と接触するように本体１３１を貫通して延び、本体１３１によって支持される。毛細管作用接着剤１４０は、リブ１３３と基板１１０の間の充填空間１５０を占めるが、第２の接点１３２または第１の接点１１２とは接触しない。
図４から図８を参照すると、本発明の実施形態により、各コンポーネント１３０のリブ１３３は、複数の矩形、円形および不規則な幾何形状のうちの１つまたは複数の形状を有することができ、面取り面、不連続部、先細部および段付き部のうちの１つまたは複数の部分を含むことができる。例えば、図４（および図２）に示すように、コンポーネント１３０のリブ１３３はＨ字形構成４０１を有することができる。図示されていないが、別の実施形態によると、リブ１３３はプラス形構成、丸い、または角のあるＳ字形構成、梯子形構成、（対向端部材の間と外側とに接点が設けられている）短いＨ字形構成、Ｕ字形構成、内側に延びる拡張部を有するＵ字形構成、部材が接点配列を両断するように長手方向部材から延びる２分構成、接点がリブによって画定される１つまたは複数の空洞内に完全にまたは部分的に囲われた包囲構造、および接点が放射状部材の周囲に円周方向に配列されている環状または円形構成を有することができる。
ある特定のコンポーネント１３０のリブ１３３の以下の説明は、図４のＨ字形構成を有するリブ１３３の場合に関する。これはわかりやすく簡潔にするために行うものであり、この説明は任意の構成のリブ１３３に適用されることを理解されたい。
図４に示すように、リブ１３３の下面４１０は実質的に平らであり、平坦化されている。それに対して、図５に示すように、リブ１３３の下面４１０は面取り面５０１を有する。図６に示すように、リブ１３３の面取りされた下面４１０は不連続であり、断絶部６０１を形成し、一方、図７および図８のリブ１３３の面取りされた下面４１０は先細部７０１（図７参照）および段付き構造体８０１（図８参照）を備える。それぞれの場合において、リブ１３３の構造は毛細管作用圧の発生および対応する充填空間１５０を満たすことができる毛細管作用接着剤１４０の能力における重要因子である。具体的には、図５の面取り面５０１は、毛細管作用接着剤１４０が接触する表面積を縮小し、特定量の毛細管作用接着剤１４０が充填空間１５０の長さに沿ってさらに延びることができるようにすることに留意されたい。一方、図６、図７および図８の断絶部６０１、先細部７０１および段付き構造体は、それぞれ、毛細管作用接着剤１４０が毛細管作用により流れ続ける能力を低下または停止させやすく、これらおよびその他の場合において、完全な毛細管作用適用範囲を得るには２つ以上の個別点１４１が必要である場合がある。
図９および図１０を参照し、本発明の実施形態によると、ある特定のコンポーネント１３０のリブ１３３はハードストップ要素９０１を含むことができる。ハードストップ要素９０１はそれぞれ、対応する充填空間１５０の制御された間隙高さＨの下限を確立するハードストップ高さを有する。すなわち、コンポーネント１３０は、第２の接点１３２を第１の接点１１２に接続するためのはんだリフロー処理の開始時に基板１１０の上方の初期高さに配置可能であり、はんだリフロー処理が続くにつれて基板１１０に向かって下方に移動することができ、コンポーネント１３０のさらなる移動を防止するようにハードストップ要素９０１が最終的に基板１１０と接触することができる。ハードストップ要素９０１のそれぞれのハードストップ高さは、毛細管作用の圧力が選択された毛細管作用接着剤１４０を充填空間１５０の全体にわたって流れさせるのに十分な圧力である高さまたはその付近に設定されることになることを理解されたい。
図１１および図１２を参照すると、ある特定のコンポーネント１３０のリブ１３３は、制御された間隙高さＨの一部に延びる引留め要素１１０１を含むことができるか（図１１参照）、または、ある特定のコンポーネント１３０のリブ１３３は、毛細管作用接着剤１４０の柱が毛細管作用により引き込まれる開放部１２０１を画定するように形成することができる（図１２参照）。これらまたはその他の場合において、引留め要素１１０１および開放部１２０１は、毛細管作用接着剤１４０の指定された流れパターンを促し、容易にする役割を果たす。
図１および図４から図８を参照すると、ある特定のコンポーネント１３０のための個別点１４１は、充填空間１５０内に、または充填空間１５０に隣接して画定することができる。前者の場合、図４から図８に示すように、毛細管作用接着剤１４０は毛細管作用により充填空間１５０の残りの部分を満たすように個別点１４１から引き込まれる。後者の場合、図１に示すように、毛細管作用接着剤１４０は毛細管作用により充填空間１５０の全体を満たすように引き込まれる。
図１３および図１４を参照すると、毛細管作用接着剤１４０をコンポーネント１３０または基板１１０を介して供給することができる。すなわち、図１３に示すように、毛細管作用接着剤１４０は、コンポーネント１３０の本体１３１を貫通して画定されているスルーホール１３０１を介して基板１１０に向かって供給することができる。あるいは、図１４に示すように、毛細管作用接着剤１４０は、基板１１０を貫通して画定されているスルーホール１４０１を介してコンポーネント１３０に向かって供給することができる。これらおよびその他の場合において、個別点１４１は充填空間１５０内に画定可能であるが、必ずしもその必要はない。
図１５を参照すると、制御された毛細管作用適用範囲を有する構造体１０１を組み立てる方法が示されている。図１５に示すように、この方法は、第２の接点１３２が第１の接点１１２と連通するように位置決めされ、リブ１３３が基板１１０の表面に対向するように、コンポーネント１３０を配置すること（１５０１）を含む。この方法は、リブ１３３が、充填空間１５０を画定するように制御された間隙高さＨで基板１１０の表面に対向するように、第２の接点１３２を第１の接点１１２にはんだ付けすること（１５０２）と、毛細管作用接着剤４０を個別点１４１において供給し、それによって毛細管作用接着剤１４０が毛細管作用により充填空間１５０を満たすように引き込まれること（１５０３）をさらに含む。この方法は、充填空間１５０を画定するようにハードストップによって実質的に確立される制御された間隙高さＨでリブ１３３が基板１１０の表面に対向するように、はんだ付け動作１５０２時にリブ１３３と基板１１０の表面との間でハードストップを設定することをさらに含むことができる。
本明細書では本発明の様々な実施形態について関連する図面を参照しながら説明している。本発明の範囲から逸脱することなく本発明の他の実施形態も考案することができる。以下の説明および図面では、要素間の様々な接続および位置関係（例えば、上、下、隣接など）が記載されている。これらの接続または位置関係あるいはその両方は、特に明記されていない限り、直接的または間接的とすることができ、本発明はこの点に関して限定的であることが意図されていない。したがって、実体の結合は、直接結合または間接結合を指す場合があり、実体間の位置関係は、直接的位置関係または間接的位置関係であり得る。また、本明細書に記載の様々な作業およびプロセス・ステップは、本明細書で詳細に記載していない追加のステップまたは機能を有する、より包括的な手順またはプロセスに組み込むことができる。
本明細書に記載の方法のうちの１つまたは複数の方法は、データ信号に対する論理関数を実装するための論理ゲートを有する個別論理回路、適切な組合せ論理ゲートを有する特定用途向け集積回路（ＡＳＩＣ）、プログラマブル・ゲート・アレイ（ＰＧＡ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）など、それぞれが当技術分野でよく知られている技術のいずれかまたは組合せで実装可能である。
簡潔にするために、本発明の態様の製作および使用に関する従来技術については本明細書で詳細に説明している場合もしていない場合もある。具体的には、本明細書に記載の様々な技術的特徴を実装するためのコンピューティング・システムおよび具体的なコンピュータ・プログラムの様々な態様はよく知られている。したがって、簡潔にするために、本明細書では多くの従来の実装の詳細については、よく知られているシステムまたはプロセスあるいはその両方の詳細を示さずに、簡単に言及するにとどめるか、完全に省略している。
実施形態によっては、様々な機能または動作が、ある特定の場所で、または１つまたは複数の装置またはシステムの動作に関連して、あるいはその両方で行われることが可能である。実施形態によっては、ある特定の機能または動作の一部が第１のデバイスまたは場所で行われ、機能または動作の残りの部分が１つまたは複数の追加のデバイスまたは場所で行われることも可能である。
本明細書で使用されている用語は、特定の実施形態について説明することを目的としているに過ぎず、例示の実施形態の限定であることは意図されていない。本明細書で使用されている単数形の「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明確に別の解釈を示していない限り、複数形も含むことが意図されている。「備える（ｃｏｍｐｒｉｓｅｓ）」または「備えている（ｃｏｍｐｒｉｓｉｎｇ）」あるいはこの組合せは、本明細書で使用されている場合、記載されている特徴、整数、ステップ、動作、要素またはコンポーネントあるいはこれらの組合せの存在を明記するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素またはコンポーネントまたはこれらのグループあるいはこれらの組合せを排除しないことをさらに理解するであろう。
以下の特許請求の範囲におけるすべてのミーンズまたはステップ・プラス・ファンクション要素の対応する構造体、材料、動作、および均等物は、具体的に特許請求されている他の特許請求要素と組み合わせて機能を実行するためのあらゆる構造体、材料または動作を含むことが意図されている。実施形態は、例示と説明を目的として提示されており、網羅的であることまたは開示されている形態に限定されることは意図されていない。本発明の範囲から逸脱することなく、当業者には多くの変更および変形が明らかであろう。実施形態は、本発明の原理および実際の適用を最もよく説明するためと、当業者が企図された特定の用途に適するように様々な変更を加えた様々な実施形態のために本発明を理解することができるように選択され、説明されている。
本明細書に示す図面は例示である。本発明の範囲から逸脱することなく、図面または本明細書に記載のステップ（または動作）には多くの変形があり得る。例えば、アクションは異なる順序で行うことができ、またはアクションを追加、削除または変更することが可能である。また、「結合される」という用語は、２つの要素間に信号経路を有することを記述しており、間に介在要素／接続のない要素間の直接接続を含意しない。これらの変形はすべて本発明の一部とみなされる。
特許請求の範囲および本明細書の解釈のために以下の定義および略語を使用するものとする。本明細書で使用する「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）、「含む（ｉｎｃｌｕｄｅｓ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有している（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｓ）」、または「含有している（ｃｏｎｔａｉｎｉｎｇ）」という用語またはこれらの任意のその他の変形は、非排他的包含を含むものと意図されている。例えば、列挙されている要素を含む組成物、混合物、プロセス、方法、物、または装置は、必ずしもそれらの要素のみには限定されず、明示的に記載されていないかまたはそのような組成物、混合物、プロセス、方法、物または装置に固有の他の要素を含み得る。
さらに、本明細書では「例示の」という用語を使用して、「例、事例または例示となる」ことを意味する。「例示の」として本明細書に記載されているいずれの実施形態または設計も、必ずしも他の実施形態または設計よりも好ましいかまたは有利であるものと解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、すなわち１、２、３、４などを含むものと理解される。「複数の」という用語は、２以上の任意の整数、すなわち、２、３、４、５などを含むものと理解される。「接続」という用語は、間接的な「接続」と直接的な「接続」とを含み得る。
「約」、「実質的に」、「ほぼ」という用語およびこれらの変形は、本出願の時点で利用可能な装置に基づく特定の数量の測定に付随する程度の誤差を含むことが意図されている。例えば、「約」は、記載されている値の±８％または５％、または２％の範囲を含み得る。
本発明は、任意の可能な統合の技術詳細度のシステム、方法、またはコンピュータ・プログラム製品あるいはこれらの組合せとすることができる。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令が記憶されたコンピュータ可読記憶媒体（または複数の媒体）を含み得る。
コンピュータ可読記憶媒体は、命令実行デバイスによって使用される命令を保持し、記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学式ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、またはこれらの任意の適切な組合せであってよいが、これらには限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには、可搬コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、可搬コンパクト・ディスク読み取り専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピィ・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的に符号化されたデバイス、およびこれらの任意の適切な組合せが含まれる。本明細書で使用されるコンピュータ可読記憶媒体とは、電波またはその他の自由に伝播する電磁波、導波路またはその他の伝送媒体を伝播する電磁波（例えば光ファイバ・ケーブルを通る光パルス）、あるいはワイヤを介して伝送される電気信号などの、一過性の信号自体であると解釈すべきではない。
本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいは、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくは無線ネットワークまたはこれらの組合せを介して外部コンピュータまたは外部記憶デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、交換機、ゲートウェイ・コンピュータ、またはエッジ・サーバあるいはこれらの組合せを含み得る。各コンピューティング／処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースが、ネットワークからコンピュータ可読プログラム命令を受信し、それらのコンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体への記憶のために転送する。
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、あるいは、ＳＭＡＬＬＴＡＬＫ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語、または同様のプログラム言語などの手続き型プログラミング言語を含む、１つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードとすることができる。コンピュータ可読プログラム命令は、スタンドアロン・ソフトウェア・パッケージとして全体がユーザのコンピュータ上でまたは一部がユーザのコンピュータ上で、一部がユーザのコンピュータ上で一部がリモート・コンピュータ上で、あるいは全体がリモート・コンピュータまたはリモート・サーバ上で実行されてもよい。後者の場合、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む、任意の種類のネットワークを介してユーザのコンピュータに接続することができ、あるいは接続は（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータに対して行ってもよい。実施形態によっては、本発明の態様を実行するために、例えばプログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路が、コンピュータ可読プログラム命令の状態情報を使用して電子回路をパーソナライズすることにより、コンピュータ可読プログラム命令を実行してもよい
本発明の態様について、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品を示すフローチャート図またはブロック図あるいはその両方を参照しながら説明している。フローチャート図またはブロック図あるいはその両方の図の各ブロックおよび、フローチャート図またはブロック図あるいはその両方の図のブロックの組合せは、コンピュータ可読プログラム命令によって実装可能であることはわかるであろう。
これらのコンピュータ可読プログラム命令は、コンピュータ、またはその他のプログラマブル・データ処理装置のプロセッサにより実行される命令が、フローチャートまたはブロック図あるいはその両方のブロックで規定されている機能／動作を実装する手段を形成するようなマシンを実現するように、汎用コンピュータ、専用コンピュータまたはその他のプログラマブル・データ処理装置のプロセッサに供給することができる。これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方のブロックで規定されている機能／動作の態様を実装する命令を含む製造品を含むように、コンピュータ、プログラマブル・データ処理装置、またはその他の装置あるいはこれらの組合せに対して特定の方式で機能するように指示することができるコンピュータ可読記憶媒体に記憶することもできる。
コンピュータ可読プログラム命令は、コンピュータ、その他のプログラマブル装置またはその他のデバイス上で実行される命令がフローチャートまたはブロック図あるいはその両方のブロックで規定されている機能／動作を実装するように、コンピュータ、その他のプログラマブル装置、またはその他のデバイス上で一連の動作が実行されてコンピュータ実装プロセスを実現するようにするために、コンピュータ、その他のプログラマブル・データ処理装置、またはその他のデバイスにロードすることもできる。
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能および動作を示す。これに関連して、フローチャートまたはブロック図の各ブロックは、規定されている論理機能を実装するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または部分を表すことがある。一部の別の実装形態では、ブロックに記載されている機能は、図に記載されている順序とは異なる順序で行われてもよい。例えば、連続して示されている２つのブロックは、関与する機能に応じて、実際には、実質的に並行して実行されてもよく、またはそれらのブロックは場合によっては逆の順序で実行されてもよい。また、ブロック図またはフローチャート図あるいはその両方の図の各ブロック、およびブロック図またはフローチャート図あるいはその両方の図のブロックの組合せは、規定されている機能または動作を実行する専用ハードウェア・ベースのシステムによって実装可能であるか、または専用ハードウェアとコンピュータ命令との組合せを実施することができることにも留意されたい。
例示のために本発明の様々な実施形態に関する説明を示したが、網羅的であること、または本明細書に記載の実施形態に限定することを意図したものではない。記載されている実施形態の範囲から逸脱することなく、当業者には多くの変更および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、または市場にある技術に対する技術的改良を最もよく説明するため、あるいは当業者が本明細書に記載の実施形態を理解することができるようにするために選択されている。
本明細書に記載の本発明の好ましい実施形態では、制御された毛細管作用適用範囲を有する構造体であって、１つまたは複数の第１の接点を含む基板と、それぞれが１つまたは複数の第２の接点、および１つまたは複数の第２の接点のそれぞれから一定の距離に配置されたリブを含む第１および第２のコンポーネントであって、それぞれの１つまたは複数の第２の接点が１つまたは複数の第１の接点のそれぞれの部分と連通し、基板とそれぞれのリブのそれぞれの対応する表面が第１および第２の充填空間を画定するように制御された間隙高さで互いに対向するように、第１および第２のコンポーネントがそれぞれ互いに直に隣接して配置されているコンポーネントと、第１および第２の個別点において供給され、それによって毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数が毛細管作用によりそれぞれ第１および第２の充填空間を満たすように引き込まれる、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数とを含む構造体が提供される。
本明細書に記載の本発明の好ましい実施形態では、制御された毛細管作用適用範囲を有する構造体を組み立てる方法であって、コンポーネントの１つまたは複数の接点が基板の１つまたは複数の接点と連通するように位置決めされ、コンポーネントのリブが基板の表面に対向するように、コンポーネントを配置することと、コンポーネントの１つまたは複数の接点を基板の１つまたは複数の接点にはんだ付けすることと、充填空間を画定するようにハードストップによって確立される制御された間隙高さでリブが表面に対向するように、はんだ付け時にリブと表面との間でハードストップを設定することと、毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数を個別点において供給し、それによって毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数が毛細管作用により充填空間を満たすように引き込まれることとを含む方法が提供される。

Claims (12)

  1. 制御された毛細管作用適用範囲を有する構造体であって、
    １つまたは複数の第１の接点を含む基板と、
    １つまたは複数の第２の接点、および前記１つまたは複数の第２の接点のそれぞれから一定の距離に配置されたリブを含むコンポーネントであって、前記１つまたは複数の第２の接点が前記１つまたは複数の第１の接点と連通し、前記基板と前記リブの対応する表面が、充填空間を画定するように制御された間隙高さで互いに対向するように配置された、前記コンポーネントと、
    個別点において供給され、それによって毛細管作用により前記充填空間を満たすように引き込まれる接着剤と
    を含み、
    前記リブはハードストップ要素を含む、
    構造体。
  2. 前記接着剤は毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数を含む、請求項１に記載の構造体。
  3. 前記１つまたは複数の第２の接点のそれぞれが前記１つまたは複数の第１の接点のうちの対応する１つの第１の接点とそれによって電気的に連通するはんだをさらに含む、請求項１に記載の構造体。
  4. 前記制御された間隙高さと、前記接着剤の流体特性と、前記リブの構成とが、前記毛細管作用の圧力を確立する、請求項１に記載の構造体。
  5. 前記リブは、面取り面、不連続部、先細部および段付き部のうちの１つまたは複数を含む、請求項１に記載の構造体。
  6. 前記リブが前記制御された間隙高さの一部に延びる引留め要素を含むことと、
    前記リブが前記毛細管作用により前記接着剤の柱が引き込まれる開放部を画定することと、
    のうちの少なくとも一方である、請求項１に記載の構造体。
  7. 前記個別点は前記充填空間内にあり、前記接着剤は前記毛細管作用により前記充填空間の残りの部分を満たすように引き込まれ、または、
    前記個別点は前記充填空間に隣接し、前記接着剤は前記毛細管作用により前記充填空間の全体を満たすように引き込まれる、請求項１に記載の構造体。
  8. 前記接着剤は、前記コンポーネントを貫通して画定されたスルーホールを介して供給されるか、または、前記接着剤は前記基板を貫通して画定されたスルーホールを介して供給される、請求項１に記載の構造体。
  9. 制御された毛細管作用適用範囲を有する構造体を組み立てる方法であって、
    コンポーネントの１つまたは複数の接点が基板の１つまたは複数の接点と連通するように位置づけられ、前記コンポーネントのリブであってハードストップ要素を含む前記リブが前記基板の表面に対向するように、前記コンポーネントを配置することと、
    充填空間を画定するように前記ハードストップ要素による制御された間隙高さで前記リブが前記表面に対向するように、前記コンポーネントの前記１つまたは複数の接点を前記基板の前記１つまたは複数の接点にはんだ付けすることと、
    毛細管作用接着剤、グルー、エポキシおよびアンダーフィルのうちの１つまたは複数を個別点において供給し、それによって前記毛細管作用接着剤、前記グルー、前記エポキシおよび前記アンダーフィルのうちの前記１つまたは複数が毛細管作用により前記充填空間を満たすように引き込まれることと
    を含む、方法。
  10. 前記制御された間隙高さを設定することと、流体特性のために前記毛細管作用接着剤、前記グルー、前記エポキシおよび前記アンダーフィルのうちの前記１つまたは複数を選択することと、前記リブを前記毛細管作用の圧力を確立するように構成することとをさらに含む、請求項９に記載の方法。
  11. 前記個別点は前記充填空間内にあり、前記毛細管作用接着剤、前記グルー、前記エポキシおよび前記アンダーフィルのうちの前記１つまたは複数は前記毛細管作用により前記充填空間の残りの部分を満たすように引き込まれるか、または、
    前記個別点は前記充填空間に隣接し、前記毛細管作用接着剤、前記グルー、前記エポキシおよび前記アンダーフィルのうちの前記１つまたは複数は前記毛細管作用により前記充填空間の全体を満たすように引き込まれる、請求項９に記載の方法。
  12. 前記毛細管作用接着剤、前記グルー、前記エポキシおよび前記アンダーフィルのうちの前記１つまたは複数の前記供給は、前記コンポーネントを貫通して画定されたスルーホールを介して供給することを含むか、または、
    前記毛細管作用接着剤、前記グルー、前記エポキシおよび前記アンダーフィルのうちの前記１つまたは複数の前記供給は、前記基板を貫通して画定されたスルーホールを介して供給することを含む、請求項９に記載の方法。
JP2022520350A 2019-10-15 2020-09-16 制御された毛細管作用適用範囲を有する構造体 Active JP7566016B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/601,799 US11152226B2 (en) 2019-10-15 2019-10-15 Structure with controlled capillary coverage
US16/601,799 2019-10-15
PCT/IB2020/058613 WO2021074713A1 (en) 2019-10-15 2020-09-16 Structure with controlled capillary coverage

Publications (2)

Publication Number Publication Date
JP2022552470A JP2022552470A (ja) 2022-12-16
JP7566016B2 true JP7566016B2 (ja) 2024-10-11

Family

ID=75383076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022520350A Active JP7566016B2 (ja) 2019-10-15 2020-09-16 制御された毛細管作用適用範囲を有する構造体

Country Status (6)

Country Link
US (1) US11152226B2 (ja)
JP (1) JP7566016B2 (ja)
CN (1) CN114600564A (ja)
DE (1) DE112020003969B4 (ja)
GB (1) GB2604793B (ja)
WO (1) WO2021074713A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274992B1 (ko) 1997-12-26 2001-01-15 윤종용 플립칩과그실장방법
JP2001501381A (ja) 1997-07-08 2001-01-30 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子素子と支持基板との間の接着結合を形成するための方法
US20120217593A1 (en) 2009-11-18 2012-08-30 Markus Graf Sensor mounted in flip-chip technology at a substrate edge
JP2013008941A (ja) 2011-06-22 2013-01-10 Lg Innotek Co Ltd 発光素子モジュール
JP2019021923A (ja) 2017-07-17 2019-02-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージの製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538166A1 (fr) 1982-12-17 1984-06-22 Thomson Csf Microboitier d'encapsulation d'un composant electronique, muni d'une pluralite de connexions repliees
GB8727926D0 (en) 1987-11-28 1987-12-31 British Aerospace Surface mounting leadless components on conductor pattern supporting substrates
US5697148A (en) 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JPH10112581A (ja) 1996-08-09 1998-04-28 Denso Corp 電子部品のはんだ付け方法及び基板上にはんだ付けされた電子部品
AU5186098A (en) 1996-12-17 1998-07-15 Laboratorium Fur Physikalische Elektronik Institut Fur Quantenelektronik Method for applying a microsystem or a converter on a substrate, and device manufactured accordingly
KR100274993B1 (ko) 1997-12-26 2001-01-15 윤종용 안내리브를갖는회로기판과그실장방법
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6291264B1 (en) 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US6614122B1 (en) 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
DE10057606B4 (de) 2000-11-21 2004-04-29 Vogt Electronic Ag Anordnung zur Verbindung des Ferritkerns eines Planartransformators mit Masse
US6794225B2 (en) 2002-12-20 2004-09-21 Intel Corporation Surface treatment for microelectronic device substrate
US6800946B2 (en) 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
US6821878B2 (en) 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US20050121310A1 (en) 2003-12-03 2005-06-09 Intel Corporation Method and substrate to control flow of underfill
US7359211B2 (en) 2004-03-02 2008-04-15 Intel Corporation Local control of underfill flow on high density packages, packages and systems made therewith, and methods of making same
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060220195A1 (en) 2005-03-31 2006-10-05 Intel Corporation Structure and method to control underfill
US7038321B1 (en) 2005-04-29 2006-05-02 Delphi Technologies, Inc. Method of attaching a flip chip device and circuit assembly formed thereby
JP4535969B2 (ja) 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置
US20070099346A1 (en) 2005-11-01 2007-05-03 International Business Machines Corporation Surface treatments for underfill control
US20070269930A1 (en) 2006-05-19 2007-11-22 Texas Instruments Incorporated Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
US8159067B2 (en) 2008-08-13 2012-04-17 International Business Machines Corporation Underfill flow guide structures
US8451620B2 (en) 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
JP5002696B2 (ja) 2009-12-09 2012-08-15 日本電波工業株式会社 表面実装水晶振動子及びその製造方法
US8581406B1 (en) 2012-04-20 2013-11-12 Raytheon Company Flip chip mounted monolithic microwave integrated circuit (MMIC) structure
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9627346B2 (en) 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
US9177835B1 (en) 2014-04-17 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill dispensing with controlled fillet profile
US9349614B2 (en) 2014-08-06 2016-05-24 Invensas Corporation Device and method for localized underfill
US10325783B2 (en) 2015-06-09 2019-06-18 Infineon Technologies Ag Semiconductor device including structure to control underfill material flow
US9798088B2 (en) 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions
US9978707B1 (en) * 2017-03-23 2018-05-22 Delphi Technologies, Inc. Electrical-device adhesive barrier
DE102017223689B4 (de) 2017-12-22 2024-06-13 Infineon Technologies Ag Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501381A (ja) 1997-07-08 2001-01-30 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子素子と支持基板との間の接着結合を形成するための方法
KR100274992B1 (ko) 1997-12-26 2001-01-15 윤종용 플립칩과그실장방법
US20120217593A1 (en) 2009-11-18 2012-08-30 Markus Graf Sensor mounted in flip-chip technology at a substrate edge
JP2013008941A (ja) 2011-06-22 2013-01-10 Lg Innotek Co Ltd 発光素子モジュール
JP2019021923A (ja) 2017-07-17 2019-02-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージの製造方法

Also Published As

Publication number Publication date
GB202207002D0 (en) 2022-06-29
GB2604793B (en) 2023-12-20
DE112020003969B4 (de) 2023-10-26
US20210111039A1 (en) 2021-04-15
CN114600564A (zh) 2022-06-07
US11152226B2 (en) 2021-10-19
DE112020003969T5 (de) 2022-05-05
WO2021074713A1 (en) 2021-04-22
GB2604793A (en) 2022-09-14
JP2022552470A (ja) 2022-12-16

Similar Documents

Publication Publication Date Title
TWI637472B (zh) 包含高密度無凸塊建立層及較小密度核心或無核心基底之積體電路封裝
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
KR101874803B1 (ko) 패키지 온 패키지 구조체
JP3432982B2 (ja) 表面実装型半導体装置の製造方法
KR20180036676A (ko) 패키지와 기판 또는 다른 패키지 사이의 영역의 일부분에 언더필 재료를 포함하는 패키지를 구비한 전자 장치
JP2013222966A (ja) 密封膜を含むパッケージオンパッケージ電子装置及びその製造方法
JP2019068040A (ja) 埋め込みダイパッケージの熱性能を向上させるための新規なアーキテクチャ材料および処理
CN106797098A (zh) 插口接触部技术和构造
KR20140127156A (ko) 전기 시스템 및 그 코어 모듈
CN104766840A (zh) 电子元件模块
JP2008159742A (ja) 半導体素子の実装構造
JP7566016B2 (ja) 制御された毛細管作用適用範囲を有する構造体
JP2007165832A (ja) 電子部品の実装構造、及びその実装方法
US8976533B2 (en) Storage device and method for producing the same
JP2005085931A (ja) 半導体チップ及びその実装回路基板
KR100513422B1 (ko) 집적회로 모듈의 구조
CN211604141U (zh) 封装单元组件、指纹识别模组以及电子设备
JP2023128759A (ja) 半導体装置、電子機器、及び半導体装置の製造方法
CN113015324B (zh) 电路板组件、电子设备、加工电路板组件的方法
US20160197031A1 (en) Semiconductor device, electronic device including the same, and method of mounting semiconductor device
CN101496234B (zh) 延伸出的封装基板
JP2017050261A (ja) 光モジュールコネクタ及びプリント基板アセンブリ
CN119812137A (zh) 一种散热盖、芯片封装结构及芯片封装方法
JP2016092067A (ja) 半導体パッケージ
KR20120047098A (ko) 패키지 기판용 리드핀과 상기 리드핀을 포함하는 반도체 패키지 인쇄회로기판 및 그 제조방법.

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241001

R150 Certificate of patent or registration of utility model

Ref document number: 7566016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150