JP7563190B2

JP7563190B2 - 双方向絶縁型ｄｃ－ｄｃコンバータおよび制御方法

Info

Publication number: JP7563190B2
Application number: JP2021005501A
Authority: JP
Inventors: 一徳森田
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2021-01-18
Filing date: 2021-01-18
Publication date: 2024-10-08
Anticipated expiration: 2041-01-18
Also published as: JP2022110235A

Description

本発明は、双方向絶縁型ＤＣ－ＤＣコンバータおよび制御方法に係るものであって、例えば双方向絶縁型ＤＣ－ＤＣコンバータの変換効率に貢献可能な技術に関するものである。

種々の分野で適用（例えばバッテリシミュレータ等の産業用機器に適用）されている直流電源装置の一例として、２つの直流電源（後述の図１では第１，第２直流電源１，２）間を双方向絶縁型ＤＣ－ＤＣコンバータ（以下、単に双方向コンバータと適宜称する）により電力伝送（双方向に電力伝送）する構成がある。

電力伝送においては、例えば直流電源装置の一次側直流電力をスイッチング素子等により交流電力に変換してトランス一次側に流し、当該トランス二次側に伝送された交流電力をスイッチング素子により整流して直流電力に変換することが挙げられる。

トランスは、体積が印加電圧の周波数に依存することから、当該周波数が高い構成とした場合には、小型化することが可能となる。しかしながら、前述のようにスイッチング素子により電力を変換する場合に発生し得るスイッチング損失は、周波数にほぼ比例するものである。このため、双方向コンバータにおいて単に周波数が高くなるような構成にした場合には、当該双方向コンバータの損失が増大してしまうおそれがある。

近年、双方向コンバータの１スイッチングあたりのスイッチング損失を低減したり、当該双方向コンバータの小型化と低損失化を両立させる構成として、ＤｕａｌＡｃｔｉｖｅＢｒｉｄｇｅ方式によるものが研究されている（例えば、非特許文献１参照）。

このＤｕａｌＡｃｔｉｖｅＢｒｉｄｇｅ方式の双方向コンバータは、双方向に電圧変換可能な一対のコンバータ部（後述の図１では第１，第２コンバータ部４，１０）がトランス等によって結合された結合回路（以下、単にＤＡＢ回路と適宜称する）を備えている。そして、ＤＡＢ回路の各コンバータ部のスイッチング素子において、それぞれゲート信号を出力して適宜スイッチング制御することにより、当該各コンバータ部間で所望の電力伝送ができるような構成となっている。また、スイッチング素子に対してコンデンサを並列接続したり、トランスに対してリアクトルを直列接続した構成もある。

また、スイッチング素子のデッドタイム中にコンデンサとリアクトルによる共振現象を利用し、スイッチング素子の印加電圧をゼロにしてゼロ電圧スイッチングを図った構成もあり、当該スイッチング素子のターンオン損失をゼロにすることも可能となっている。

ところで、双方向コンバータの制御構成においては、例えばＤＡＢ回路二次側の直流出力部（後述の図１では第２平滑コンデンサ１１等）の直流電圧を検出し、その検出結果に基づいて電圧制御するものがある。この電圧制御の場合、外部からの電圧指令どおりの直流電圧を出力できるように、双方向コンバータを動作させることとなる。

しかしながら、双方向コンバータの構成部品であるトランスやスイッチング素子は、許容電流が限られているため、前述のように単なる電圧制御による制御構成の場合には、例えば起動時の突入電流や、負荷急変時の電流増大により、当該構成部品の焼損や破壊等の事態を招く可能性がある。

このような事態を抑制するものとして、電流制御を適用した制御構成が挙げられる。例えば特許文献１では、ＤＡＢ回路二次側の直流出力部の電流（負荷電流）を検出し、その検出結果に基づいて電流制御をする技術が提案されている。

非特許文献１や特許文献１に示すような双方向コンバータ（以下、単に従来コンバータＪ１と適宜称する）による電力伝送では、例えばＤＡＢ回路一次側のスイッチング素子のスイッチング制御によってトランス一次側に電圧を印加した場合、トランス二次側に電圧が誘導され、その誘導した電圧をＤＡＢ回路二次側のスイッチング素子によって整流する。ＤＡＢ回路二次側の直流出力部にコンデンサ（後述の図１では第２平滑コンデンサ１１）が接続されている場合には、当該整流によってコンデンサが充電されることとなる。

ここで、従来コンバータＪ１において、トランスの一次側，二次側のリアクトルによるインダクタンスや、コンデンサのキャパシタンスが存在する場合には、前記電力伝送において応答遅れが生じ得る。そして、前記応答遅れの後、ＤＡＢ回路二次側に接続されている負荷（接続機器等）との間の電圧差によって、当該ＤＡＢ回路二次側から負荷等に電流が流れだすこととなる。

このような応答遅れを伴う電力伝送では、ＤＡＢ回路一次側をスイッチング制御してからＤＡＢ回路二次側の直流出力部の電流の増加に至るまでには、時間がかかってしまう。すなわち、制御において無駄な時間がかかってしまい、制御応答が遅くなってしまう。

また、従来コンバータＪ１は、トランスの入出力電流（入力電流または出力電流）等を直接検出していない構成であるため、例えばＤＡＢ回路二次側の短絡などによってトランスに過電流が発生した場合には、当該トランスを保護することが困難となるおそれがある。

そもそも、ＤＡＢ回路におけるトランスを通過する電流は、当該ＤＡＢ回路のスイッチング周波数程度（例えば１０ｋＨｚ～１００ｋＨｚ程度）の高周波交流である。このような高周波交流の電流を検出するためには、検出周波数の１０倍程度のサンプリング周波数で検出することが必要、すなわち非常に高価なハードウェアを要することも考えられる。

以上のような従来コンバータＪ１の課題を解決するために、特許文献２では、ＤＡＢ回路のトランスの入出力電流等を直接検出する構成（以下、単に従来コンバータＪ２と適宜称する）を検討している。

井上重徳、赤木泰文、「双方向絶縁形ＤＣ／ＤＣコンバータの動作電圧と損失解析」、電気学会論文誌Ｄ、１２７巻２号、２００７年、ｐｐ１８９－ｐｐ１９７．比嘉隼、長野剛、伊藤淳一、「デュアルアクティブブリッジコンバータの制御法に応じたトランスの低損失化に関する検討」、平成２７年電気学会全国大会、Ｎｏ．４－０７７、ｐｐ１３０－ｐｐ１３１．

特開２０１４－０８７１３４号公報特開２０２０－１５０５７４号公報

従来コンバータＪ２の場合、ＤＡＢ回路一次側・二次側それぞれの直流電圧の差が大きくなると、スイッチング損失，導通損，銅損等も大きくなり、これにより双方向コンバータの制御応答が遅くなってしまうおそれが考えられ得る。

本発明は、かかる技術的課題を鑑みてなされたものであって、双方向コンバータの制御応答の向上や構成部品の保護に貢献可能な技術を提供することにある。

この発明の一態様は、トランスを介して結合され、第１，第２直流電源間に配置される第１，第２コンバータ部と、
第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、を備えた双方向絶縁型ＤＣ－ＤＣコンバータである。

この一態様の双方向絶縁型ＤＣ－ＤＣコンバータにおいては、第１直流電源の直流電圧は、第２直流電源の直流電圧よりも低い、または当該第２直流電源の直流電圧と同等であり、第１コンバータ部は、第１直流電源とトランスの一次側との間に接続され、第１，第２半導体スイッチング素子が直列接続された第１スイッチングアームと、第３，第４半導体スイッチング素子が直列接続された第２スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、第２コンバータ部は、第２直流電源とトランスの二次側に接続され、第５，第６半導体スイッチング素子が直列接続された第３スイッチングアームと、第７，第８半導体スイッチング素子が直列接続された第４スイッチングアームと、が並列接続された単相フルブリッジ回路を有しているものとする。

また、制御回路は、第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成するゲート信号生成部を備え、第１コンバータ部の出力電圧のパルス幅を決定する一次側パルス幅指令値と、第２コンバータ部の出力電圧のパルス幅を決定する二次側パルス幅指令値と、一次側パルス幅指令値および二次側パルス幅指令値の出力電圧の位相差を決定する位相差指令値と、を演算する。

また、ゲート信号生成部は、第２コンバータ部の各スイッチング素子のゲート信号において、トランスの入力電流または出力電流から検出した電流検出値と、一次側パルス幅指令値と、二次側パルス幅指令値と、第１コンバータ部の直流側から検出した一次側電圧検出値と、第２コンバータ部の直流側から検出した二次側電圧検出値と、三角波キャリア信号と、に基づいて、第１コンバータ部の入出力力率が１となるように生成する。

そして、前記電流検出値は、前記三角波キャリア信号の山部および谷部のうち何れか一方において、当該一方の頂点から遅延したタイミングでサンプリングされ、ローパスフィルタにより、前記三角波キャリア信号の周波数であるスイッチング周波数よりも大きい高周波成分が、当該電流検出値から除去され、前記制御回路により、前記電流検出値が電流指令値となるように制御される、ことを特徴とする。

また、制御回路は、前記遅延したタイミングでサンプリングされた電流検出値と、二次側電圧検出値と、第２コンバータ部の直流側において設定された電圧指令値と、に基づいて位相差指令値を生成することを特徴としても良い。

また、一次側パルス幅指令値をＷ₁、二次側パルス幅指令値をＷ₂、一次側電圧検出値をＶ_dc1、二次側電圧検出値をＶ_dc2、位相差指令値をθとして、下記（１）式を満たすことを特徴としても良い。

また、下記（２）式を満たすことを特徴としても良い。

他の態様は、トランスを介して結合され、第１，第２直流電源間に配置される第１，第２コンバータ部と、第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、を備えた双方向絶縁型ＤＣ－ＤＣコンバータの制御方法である。

この他の態様の双方向絶縁型ＤＣ－ＤＣコンバータの制御方法においては、第１直流電源の直流電圧は、第２直流電源の直流電圧よりも低い、または当該第２直流電源の直流電圧と同等であり、第１コンバータ部は、第１直流電源とトランスの一次側との間に接続され、第１，第２半導体スイッチング素子が直列接続された第１スイッチングアームと、第３，第４半導体スイッチング素子が直列接続された第２スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、第２コンバータ部は、第２直流電源とトランスの二次側に接続され、第５，第６半導体スイッチング素子が直列接続された第３スイッチングアームと、第７，第８半導体スイッチング素子が直列接続された第４スイッチングアームと、が並列接続された単相フルブリッジ回路を有しているものとする。

ゲート信号生成部は、第２コンバータ部の各スイッチング素子のゲート信号において、トランスの入力電流または出力電流から検出した電流検出値と、一次側パルス幅指令値と、二次側パルス幅指令値と、第１コンバータ部の直流側から検出した一次側電圧検出値と、第２コンバータ部の直流側から検出した二次側電圧検出値と、三角波キャリア信号と、に基づいて、第１コンバータ部の入出力力率が１となるように生成する。

以上示したように本発明によれば、双方向コンバータの制御応答の向上や構成部品の保護に貢献することが可能となる。

本実施形態の一例である双方向コンバータＳを説明するための直流電源装置の概略構成図（双方向コンバータＳの主回路構成を説明する図）。制御回路２００の制御構成図制御回路２００における一次側ゲート信号生成部２８１の内部構成例を示す構成図。制御回路２００の制御動作例を説明する波形図（三角波キャリア信号Ａ、被比較波、一次側スイッチング信号、交流電圧Ｖ１）。制御回路２００における二次側ゲート信号生成部２８２の内部構成例を示す構成図。制御回路２００の制御動作例を説明する波形図（三角波キャリア信号Ｂ、被比較波、二次側スイッチング信号、交流電圧Ｖ２）。制御回路２００における電流検出値のサンプリングの一例を説明する波形図（三角波キャリア信号Ａ，Ｂ、被比較波、交流電圧Ｖ１，Ｖ２、電流検出値Ｉ１，Ｉｆｉｌ）。

本発明の実施形態における双方向コンバータおよび制御方法の制御構成は、例えば、従来コンバータＪ１のように単にＤＡＢ回路二次側の直流出力部の電流検出値等に基づいて電流制御する構成や、従来コンバータＪ２のように単にＤＡＢ回路のトランスの入出力電流等を直接検出して電流制御する構成とは、全く異なるものである。

すなわち、本実施形態による制御構成は、第１，第２直流電源間のＤＡＢ回路の電力伝送の出力電力を制御する制御回路において、当該ＤＡＢ回路一次側に配置される第１コンバータ部の出力電圧のパルス幅を決定する一次側パルス幅指令値と、当該ＤＡＢ回路二次側に配置される第２コンバータ部の出力電圧のパルス幅を決定する二次側パルス幅指令値と、一次側パルス幅指令値および二次側パルス幅指令値の出力電圧の位相差を決定する位相差指令値と、を演算する。第１直流電源の直流電圧は、第２直流電源の直流電圧よりも低い、または当該第２直流電源の直流電圧と同等とする。

また、第２コンバータ部の各スイッチング素子のゲート信号においては、トランスの入力電流または出力電流から検出した電流検出値と、一次側パルス幅指令値と、二次側パルス幅指令値と、第１コンバータ部の直流側から検出した一次側電圧検出値と、第２コンバータ部の直流側から検出した二次側電圧検出値と、三角波キャリア信号と、に基づいて、当該第１コンバータ部の入出力力率が１となるように生成する。

そして、前記電流検出値においては、前記三角波キャリア信号の山部および谷部のうち何れか一方において、当該一方の頂点から遅延したサンプリング点でサンプリングされ、ローパスフィルタにより、前記三角波キャリア信号の周波数であるスイッチング周波数よりも大きい高周波成分が、当該電流検出値から除去され、前記制御回路により、前記電流検出値が電流指令値となるように制御されるものとする。

このような本実施形態の制御構成によれば、トランスの入力電流または出力電流の検出値を電流制御に適用するものであるため、例えば従来コンバータＪ１で生じ得るような制御応答遅れを抑制することができる。また、当該電流検出値によれば、トランスに発生し得る過電流の有無を適宜把握することが容易となる。

また、第２コンバータ部の各スイッチング素子のゲート信号において、第１コンバータ部の入出力力率が１となるように生成するため、例えば各スイッチング素子，リアクトル，トランスの通過電流を低減することができる。これにより、例えばＤＡＢ回路一次側・二次側それぞれの直流電圧の差が大きい場合であっても、スイッチング損，導通損，銅損を十分抑制（例えば従来コンバータＪ２と比較して十分抑制）することが可能となる。

ゆえに、双方向コンバータの制御応答の向上や構成部品の保護に貢献可能となる。このような貢献によれば、例えば直流電源装置に接続された負荷（接続機器等）について高精度な負荷運転ができ、また、当該直流電源装置の信頼性を向上できる可能性がある。

本実施形態の双方向コンバータおよび制御方法は、前述のように、ＤＡＢ回路一次側に配置される第１コンバータ部の入出力力率が１となるように、第２コンバータ部の各スイッチング素子のゲート信号を適宜生成できるものであれば、種々の分野（例えば、電力変換技術等の分野）の技術常識を適宜適用し、必要に応じて先行技術文献等を適宜参照して設計変形することが可能であり、その一例として以下に示す実施例が挙げられる。

なお、以下の実施例では、例えば互いに同様の内容について同一符号を引用する等により、詳細な説明を適宜省略しているものとする。また、主として、後述の直流電源１の直流電圧が後述の直流電源２の直流電圧よりも低い場合、または当該直流電源１，２の各直流電圧が同等の場合を想定して説明する。

《実施例》
図１に示す直流電源装置は、本実施形態の一例である双方向コンバータＳを説明するためのものである。図１に示す双方向コンバータＳは、ＤＡＢ回路１００と制御回路２００を主として備え、２つの直流電源１，２の両者間に介在して電力伝送（双方向に電力伝送）できるように構成されている。

ＤＡＢ回路１００は、直流電源１に並列に接続された第１平滑コンデンサ３と、スイッチング回路を有した第１コンバータ部４と、絶縁されたトランスとしての高周波トランス８と、スイッチング回路を有した第２コンバータ部１０と、直流電源２に並列に接続された第２平滑コンデンサ１１と、を主として備えている。

第１コンバータ部４のスイッチング回路は、例えばＩＧＢＴやＭＯＳＦＥＴ等を用いて成る複数の半導体スイッチング素子５ａ～５ｄ（以下、単にスイッチ５ａ～５ｄと適宜称する）を有した構成（フルブリッジ回路構成）である。

図１の第１コンバータ部４のスイッチング回路の場合、直列接続されたスイッチ５ａ，５ｂから成る第１スイッチングアームと、直列接続されたスイッチ５ｃ，５ｄから成る第２スイッチングアームと、が並列接続された単相フルブリッジ回路で構成されている。

そして、第１コンバータ部４の直流側が第１平滑コンデンサ３に接続され、当該第１コンバータ部４の交流側が高周波トランス８の第１巻線（一次側）８ａに接続されており、直流／交流間の双方向の電力変換を行うことが可能な構成となっている。

図１中の各スイッチ５ａ～５ｄの場合、それぞれダイオードが逆並列接続されている。また、各スイッチ５ａ～５ｄには、それぞれ並列にコンデンサ６ａ～６ｄが接続され、ゼロ電圧スイッチング回路構成となっている。このゼロ電圧スイッチング回路構成により、各スイッチ５ａ～５ｄのターンオン時において、各素子の両端電圧をほぼゼロ電圧にすることも可能となる。

また、各スイッチ５ａ～５ｄとトランス８との間の交流入出力線には、第１リアクトル７が接続され、当該第１リアクトル７と第１巻線８ａとが直列接続された構成となっている。

第２コンバータ部１０のスイッチング回路は、第１コンバータ部４の場合と同様に、例えばＩＧＢＴやＭＯＳＦＥＴ等を用いて成る複数のスイッチ１２ａ～１２ｄを有した構成（フルブリッジ回路構成）である。

図１の第２コンバータ部１０のスイッチング回路の場合、直列接続されたスイッチ１２ａ，１２ｂから成る第３スイッチングアームと、直列接続されたスイッチ１２ｃ，１２ｄから成る第４スイッチングアームと、が並列接続された単相フルブリッジ回路で構成されている。

そして、第２コンバータ部１０の直流側が第２平滑コンデンサ１１に接続され、当該第２コンバータ部１０の交流側がトランス８の第２巻線（二次側）８ｂに接続されており、直流／交流間の双方向の電力変換を行うことが可能な構成となっている。

図１中の各スイッチ１２ａ～１２ｄの場合も、それぞれダイオードが逆並列接続されている。また、各スイッチ１２ａ～１２ｄには、それぞれ並列にコンデンサ１３ａ～１３ｄが接続され、ゼロ電圧スイッチング回路構成となっている。このゼロ電圧スイッチング回路構成により、各スイッチ１２ａ～１２ｄのターンオン時において、各素子の両端電圧をほぼゼロ電圧にすることも可能となる。

また、各スイッチ１２ａ～１２ｄとトランス８との間の交流入出力線には、第２リアクトル９が接続され、当該第２リアクトル９と第２巻線８ｂとが直列接続された構成となっている。

ＤＡＢ回路１００においては、交流電流Ｉを検出する電流検出器２０が設置されている。この電流検出器２０は、前述のように交流電流Ｉを検出できるものであれば、種々の態様を適用することができ、その設置位置も適宜変更することが可能である。電流検出器２０の具体例としては、例えばホールＣＴ等のセンサを用いてなるものが挙げられる。また、電流検出器２０の設置位置においては、トランス８の一次側または二次側において交流電流Ｉを検出できる位置が挙げられる。

図１の電流検出器２０の場合、トランス８の一次側（第１コンバータ部４とトランス８の第１巻線８ａとの間）において交流電流Ｉを検出する構成となっているが、例えばスイッチ５ａ，５ｂの共通接続点と第１リアクトル７との間や、スイッチ５ｃ，５ｄの共通接続点と第１巻線８ａとの間で検出する構成であっても良い。このように検出された電流検出値（後述の図７では電流検出値Ｉ１）は、制御回路２００に入力されることとなる。

また、ＤＡＢ回路１００の第１コンバータ部４直流側には、当該直流側の直流電圧を検出する一次側電圧検出器３１が設置されている。また、第２コンバータ部１０直流側には、当該直流側の直流電圧を検出する二次側電圧検出器３２が設置されている。これら一次側電圧検出器３１，二次側電圧検出器３２は、前述のように直流電圧を検出できるものであれば、種々の態様を適用することができ、その設置位置も適宜変更することが可能である。

図１の場合、一次側電圧検出器３１は第１平滑コンデンサ３と直流電源１との間に設置され、二次側電圧検出器３２は第２平滑コンデンサ１１と直流電源２との間に設置されている。これにより、一次側電圧検出器３１，二次側電圧検出器３２は、それぞれ第１，第２平滑コンデンサ３，１１の直流電圧を検出できる構成となっている。このように検出された各電圧検出値（一次側電圧検出値，二次側電圧検出値）も、制御回路２００に入力されることとなる。

制御回路２００は、電流検出器２０で検出された電流検出値と、一次側電圧検出器３１，二次側電圧検出器３２で検出された各電圧検出値と、が入力される。また、第２コンバータ部１０直流側における所望の電圧指令値が設定されており、所望の三角波キャリア信号を生成できるようになっている。

また、制御回路２００は、電流検出値，各電圧検出値，電圧指令値，三角波キャリア信号（例えば後述の三角波キャリア信号Ａや三角波キャリア信号Ｂ）に基づいて、第１，第２コンバータ部４，１０の各スイッチ５ａ～５ｄ，１２ａ～１２ｄをそれぞれスイッチング制御するゲート信号Ｇ－５（具体的には、各スイッチ５ａ～５ｄ毎のゲート信号Ｇ－５ａ～Ｇ－５ｄ；オンオフ指令信号），Ｇ－１２（具体的には、各スイッチ１２ａ～１２ｄ毎のゲート信号Ｇ－１２ａ～Ｇ－１２ｄ；オンオフ指令信号）を生成できるようになっている。

そして、制御回路２００は、前記生成されたゲート信号Ｇ－５，Ｇ－１２を各スイッチ５ａ～５ｄ，１２ａ～１２ｄにそれぞれ送信し、第１，第２コンバータ部４，１０の各々のスイッチング回路を駆動制御できるような制御構成となっている。

以上示した双方向コンバータＳにおいては、目的に応じて適宜設計変更することができる。例えば、コンデンサ６ａ～６ｄ，１３ａ～１３ｄや第１，第２リアクトル７，９は、適宜省略しても良い。

また、制御回路２００においても、前述のように第１，第２コンバータ部４，１０の各々のスイッチング回路を駆動制御できるような制御構成であれば、種々の態様を適用することができ、具体例としては以下に示す構成例が挙げられる。

〈制御回路２００の構成例〉
図２は、制御回路２００の構成例を示すものである。図２の制御回路の場合、電圧検出ローパスフィルタ部（ＬＰＦ：Ｌｏｗ－ＰａｓｓＦｉｌｔｅｒ）２１０，２２０、電流検出ローパスフィルタ部２３０、電圧制御部（ＡＶＲ：ＡｕｔｏｍａｔｉｃＶｏｌｔａｇｅＲｅｇｕｒａｔｏｒ）２４０、電流制限部２５０、電流制御部（ＡＣＲ：ＡｕｔｏｍａｔｉｃＣｕｒｒｅｎｔＲｅｇｕｒａｔｏｒ）２６０、パルス幅演算部２７０、一次側ゲート信号生成部２８１、二次側ゲート信号生成部２８２、三角波生成部３００、ＡＤＣ部（ＡＤＣ：Ａｎａｌｏｇ－ｔｏ―ＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）３１０を、主として備えている。

電圧検出ローパスフィルタ部２１０には、一次側電圧検出器３１で検出された一次側電圧検出値が入力され、電圧検出ローパスフィルタ部２２０には、二次側電圧検出器３２で検出された二次側電圧検出値が入力される。これら電圧検出ローパスフィルタ部２１０，２２０により、前記入力された一次側電圧検出値，二次側電圧検出値の高周波のノイズ成分を、それぞれ除去できる構成となっている。

減算器２４ａは、電圧検出ローパスフィルタ部２２０の出力と電圧指令値との差分を導出するものであり、当該差分を電圧制御部２４０に入力できる構成となっている。

電圧制御部２４０は、減算器２４ａの出力に基づいて、二次側電圧検出値が電圧指令値となるように制御できる構成となっている。この電圧制御部２４０の制御構成は、例えばＰＩＤ補償器等を用いてなる構成が挙げられる。そして、電圧制御部２４０の出力は、電流指令値となって適用されることとなる。

電流制限部２５０は、電流指令値に係る許容電流値が予め設定されているものであり、電圧制御部２４０から入力された電流指令値を、許容電流値以下となるように制限できる構成となっている。

三角波生成部３００は、各スイッチ５ａ～５ｄ，１２ａ～１２ｄのスイッチング、および交流電流Ｉの検出のサンプルの基準となる三角波キャリア信号Ａを生成できる構成となっている。三角波キャリア信号Ａにおいては、当該三角波キャリア信号Ａの周波数がスイッチング周波数（ｆｃ）となり、三角波キャリア信号Ａの平均値がゼロとなるようにした正負対称（最大値１、最小値－１の正負対称）の信号である。このような三角波キャリア信号Ａにより、例えば後述の図４に示すように、当該三角波キャリア信号Ａの正の部分が山部となり、負の部分が谷部として現れることとなる。

電流検出器２０で検出した電流検出値は、電流検出ローパスフィルタ部２３０に入力され、高周波のノイズ成分が除去される。そして、電流検出ローパスフィルタ部２３０の出力と、三角波生成部３００で生成した三角波キャリア信号が、それぞれＡＤＣ部３１０に入力される。

ＡＤＣ部３１０は、電流検出ローパスフィルタ部２３０でノイズを除去した電流検出値を、デジタル値に変換してサンプリングできる構成となっている。この電流検出値の変換およびサンプリングのタイミングは、三角波キャリア信号Ａの山部および谷部のうち何れか一方であって、当該一方の頂点から遅延したサンプリング点（後述の図７では例えば記号「▽」で示されたサンプル点）としている。

減算器２６ａは、電流制限部２５０の出力とＡＤＣ部３１０の出力との差分を導出するものであり、その差分を電流制御部２６０に入力できる構成となっている。

電流制御部２６０は、減算器２６ａの出力に基づいて、電流検出値が電流指令値となるように制御できる構成となっている。この電流制御部２６０の制御構成は、例えばＰＩＤ補償器等を用いてなる構成が挙げられる。そして、電流制御部２６０の出力は、位相差指令値θとなって適用されることとなる。

位相差指令値θは、電圧検出ローパスフィルタ部２１０，２２０から出力された各電圧検出値（フィルタ後の一次側電圧検出値，二次側電圧検出値）および第１コンバータ部４の一次側パルス幅指令値Ｗ₁とともに、パルス幅演算部２７０に入力される。一次側パルス幅指令値Ｗ₁においては、例えば予め制御回路２００に設定されたパルス幅である。

パルス幅演算部２７０は、例えば後述の演算例に示すように、第２コンバータ部１０の二次側パルス幅指令値Ｗ₂を演算できる構成となっている。

一次側ゲート信号生成部２８１は、一次側パルス幅指令値Ｗ₁と、三角波生成部３００で生成された三角波キャリア信号Ａと、が入力され、ゲート信号Ｇ－５を生成できる構成となっている。

二次側ゲート信号生成部２８２は、二次側パルス幅指令値Ｗ₂と、三角波生成部３００で生成された三角波キャリア信号Ａと、位相差指令値θと、が入力され、二次側ゲート信号Ｇ－１２を生成できる構成となっている。

〈パルス幅演算部２７０による演算例〉
例えば非特許文献２に示されている内容によると、図１に示した双方向コンバータＳの第１リアクトル７に流れる電流Ｉ（つまり電流検出器２０で検出した電流検出値）を低減することにより、銅損，導通損失を抑制できることが読み取れる。

また、第１リアクトル７に流れる電流が最小となる条件の一つとしては、直流電圧が大きい方のインバータ（図１では第２コンバータ部１０のスイッチング回路）が高周波トランスやリアクトルに供給される無効電力をすべて負担し、当該直流電圧が小さい方のインバータ（本実施例においては第１コンバータ部４のスイッチング回路）を力率１で運転することが読み取れる。

そこで、パルス幅演算部２７０においては、前記非特許文献２の内容により、下記（１）式を満たすように二次側パルス幅指令値Ｗ₂を演算することが挙げられる。なお、下記（１）式において、Ｖ_dc1は第１コンバータ部４の出力電圧のパルス幅を決定する一次側電圧検出値、Ｖ_dc2は第２コンバータ部１０の出力電圧のパルス幅を決定する二次側電圧検出値、θは一次側パルス幅指令値Ｗ１および二次側パルス幅指令値Ｗ２の出力電圧の位相差を決定する位相差指令値（ｒａｄ）とする。また、一次側パルス幅指令値Ｗ₁は任意の固定値とし、Ｗ₁は０＜Ｗ₁≦１を満たし、Ｗ₂は０＜Ｗ₂≦１を満たすものとする。

この（１）式においてＶ_dc1が小さ過ぎる場合には、Ｗ₁＝１としても、力率１の運転ができなくなることが考えられ得る。このような場合、パルス幅演算部２７０においては、下記（２）式を満たす範囲で演算動作することが挙げられる。

以上のようにパルス幅演算部２７０を演算動作させることにより、図１に示した双方向コンバータＳの第１リアクトル７に流れる電流Ｉを低減し、銅損，導通損失を抑制できることとなる。

〈一次側ゲート信号生成部２８１によるゲート信号Ｇ－５の生成例〉
制御回路２００の一次側ゲート信号生成部２８１においては、例えば図３に示すような構成を適用し、下記のとおり制御動作させることが挙げられる。

図３に示す一次側ゲート信号生成部２８１の場合、演算部４００、矩形波生成部４１０、乗算器４２１，４２２、三角波比較部４３１，４３２、デッドタイム生成部４４１，４４２，４４３，４４４を、主として備えている。

この一次側ゲート信号生成部２８１には、あらかじめ制御回路２００に設定された一次側パルス幅指令値Ｗ₁が、入力される。一次側パルス幅指令値Ｗ₁は、演算部４００に入力されて１－Ｗ₁の値に変換されることとなる（すなわち、Ｗ₁は０＜Ｗ₁≦１を満たす場合には、０≦（１－Ｗ₁）＜１となる）。

矩形波生成部４１０は、三角波キャリア信号Ａに同期した２種類の矩形波信号を生成し、その生成した各矩形波信号をそれぞれ乗算器４２１，４２２に入力できる構成となっている。具体的に、三角波キャリア信号Ａの立ち上がり時（傾きが正の時）に－１、立ち下がり時（傾きが負の時）に＋１とした矩形波信号は、乗算器４２１に入力する。また、三角波キャリア信号Ａの立ち上がり時（傾きが正の時）に＋１、立ち下がり時（傾きが負の時）に－１とした矩形波信号は、乗算器４２２に入力する。

乗算器４２１では、矩形波生成部４１０で生成した矩形波信号において、演算部４００で演算した（１－Ｗ₁）を乗算することにより、第１コンバータ部４のスイッチ５ａ，５ｂに係るスイッチング信号Ｇ－５ａ，Ｇ－５ｂ用の被比較波（以下、単にＧ－５ａ，Ｇ－５ｂ用被比較波と適宜称する）にする。このＧ－５ａ，Ｇ－５ｂ用被比較波は、三角波キャリア信号Ａとともに、三角波比較部４３１に入力される。

三角波比較部４３１では、例えば図４に示すように、Ｇ－５ａ，Ｇ－５ｂ用被比較波と三角波キャリア信号Ａとの比較結果に基づいて、スイッチング信号Ｇ－５ａ，Ｇ－５ｂを生成する。

図４に示すスイッチング信号Ｇ－５ａ，Ｇ－５ｂの場合、Ｇ－５ａ，Ｇ－５ｂ用被比較波≦三角波キャリア信号Ａとなっている領域において、スイッチ５ａがスイッチングオン，スイッチ５ｂがスイッチングオフとなり、Ｇ－５ａ，Ｇ－５ｂ用被比較波＞三角波キャリア信号Ａとなっている領域においては、スイッチ５ａがスイッチングオフ，スイッチ５ｂがスイッチングオンとなるような信号になっている。

このように生成されたスイッチング信号Ｇ－５ａ，Ｇ－５ｂは、それぞれデッドタイム生成部４４１，４４２に入力される。そして、デッドタイム生成部４４１，４４２により、当該スイッチング信号Ｇ－５ａ，Ｇ－５ｂの立ち上がり部がデッドタイム分削除されて（例えば、デッドタイム分オン信号→オフ信号に修正されて）、それぞれスイッチ５ａ，５ｂ用のゲート信号Ｇ－５ａ，Ｇ－５ｂとなる。

乗算器４２２では、矩形波生成部４１０で生成した矩形波信号において、演算部４００で演算した（１－Ｗ₁）を乗算することにより、第１コンバータ部４のスイッチ５ｃ，５ｄに係るスイッチング信号Ｇ－５ｃ，Ｇ－５ｄ用の被比較波（以下、単にＧ－５ｃ，Ｇ－５ｄ用被比較波と適宜称する）にする。このＧ－５ｃ，Ｇ－５ｄ用被比較波は、三角波キャリア信号Ａとともに、三角波比較部４３２に入力される。

三角波比較部４３２では、例えば図４に示すように、Ｇ－５ｃ，Ｇ－５ｄ用被比較波と三角波キャリア信号Ａとの比較結果に基づいて、スイッチング信号Ｇ－５ｃ，Ｇ－５ｄを生成する。

図４に示すスイッチング信号Ｇ－５ｃ，Ｇ－５ｄの場合、Ｇ－５ｃ，Ｇ－５ｄ用被比較波≦三角波キャリア信号Ａとなっている領域において、スイッチ５ｃがスイッチングオフ，スイッチ５ｄがスイッチングオンとなり、Ｇ－５ｃ，Ｇ－５ｄ用被比較波＞三角波キャリア信号Ａとなっている領域においては、スイッチ５ｃがスイッチングオン，スイッチ５ｄがスイッチングオフとなるような信号になっている。

このように生成されたスイッチング信号Ｇ－５ｃ，Ｇ－５ｄは、それぞれデッドタイム生成部４４３，４４４に入力される。そして、デッドタイム生成部４４３，４４４により、当該スイッチング信号Ｇ－５ｃ，Ｇ－５ｄの立ち上がり部がデッドタイム分削除されて（例えば、デッドタイム分オン信号→オフ信号に修正されて）、それぞれスイッチ５ｃ，５ｄ用のゲート信号Ｇ－５ｃ，Ｇ－５ｄとなる。

〈二次側ゲート信号生成部２８２によるゲート信号Ｇ－１２の生成例〉
制御回路２００の二次側ゲート信号生成部２８２においては、例えば図５に示すような構成を適用し、下記のとおり制御動作させることが挙げられる。

図５に示す二次側ゲート信号生成部２８２の場合、演算部５００、位相シフト部５０１、矩形波生成部５１０、乗算器５２１，５２２、三角波比較部５３１，５３２、デッドタイム生成部５４１，５４２，５４３，５４４を、主として備えている。

この二次側ゲート信号生成部２８２には、パルス幅演算部２７０で演算された二次側パルス幅指令値Ｗ₂と、電流制御部２６０で生成された位相差指令値θと、が入力される。

演算部５００では、二次側パルス幅指令値Ｗ₂および位相差指令値θから、｛（２θ／π）＋（Ｗ₂／２）｝と、｛（２θ／π）－（Ｗ₂／２）｝と、を演算するように構成されている。

位相シフト部５０１は、三角波生成部３００から入力される三角波キャリア信号Ａを、９０度位相進みの三角波キャリア信号Ｂに変換するように構成されている。

矩形波生成部５１０は、位相シフト部５０１から出力された三角波キャリア信号Ｂが入力され、この三角波キャリア信号Ｂに同期した矩形波信号を生成し、その生成した矩形波信号を乗算器５２１，５２２に入力できる構成となっている。具体的に、三角波キャリア信号Ｂの立ち上がり時（傾きが正の時）に＋１、立ち下がり時（傾きが負の時）に－１とした矩形波信号を、乗算器５２１，５２２に入力する。

乗算器５２１では、矩形波生成部５１０で生成した矩形波信号において、演算部５００で演算した｛（２θ／π）＋（Ｗ₂／２）｝を乗算することにより、第２コンバータ部１０のスイッチ１２ａ，１２ｂに係るスイッチング信号Ｇ－１２ａ，Ｇ－１２ｂ用の被比較波（以下、単にＧ－１２ａ，Ｇ－１２ｂ用被比較波と適宜称する）にする。このＧ－１２ａ，Ｇ－１２ｂ用被比較波は、三角波キャリア信号Ｂとともに、三角波比較部５３１に入力される。

三角波比較部５３１では、例えば図６に示すように、Ｇ－１２ａ，Ｇ－１２ｂ用被比較波と三角波キャリア信号Ｂとの比較結果に基づいて、スイッチング信号Ｇ－１２ａ，Ｇ－１２ｂを生成する。

図６に示すスイッチング信号Ｇ－１２ａ，Ｇ－１２ｂの場合、Ｇ－１２ａ，Ｇ－１２ｂ用被比較波≦三角波キャリア信号Ｂとなっている領域において、スイッチ１２ａがスイッチングオン，スイッチ１２ｂがスイッチングオフとなり、Ｇ－１２ａ，Ｇ－１２ｂ用被比較波＞三角波キャリア信号Ｂとなっている領域においては、スイッチ１２ａがスイッチングオフ，スイッチ１２ｂがスイッチングオンとなるような信号になっている。

このように生成されたスイッチング信号Ｇ－１２ａ，Ｇ－１２ｂは、それぞれデッドタイム生成部５４１，５４２に入力される。そして、デッドタイム生成部５４１，５４２により、当該スイッチング信号Ｇ－１２ａ，Ｇ－１２ｂの立ち上がり部がデッドタイム分削除されて（例えば、デッドタイム分オン信号→オフ信号に修正されて）、それぞれスイッチ１２ａ，１２ｂ用のゲート信号Ｇ－１２ａ，Ｇ－１２ｂとなる。

乗算器５２２では、矩形波生成部５１０で生成した矩形波信号において、演算部５００で演算した｛（２θ／π）－（Ｗ₂／２）｝を乗算することにより、第２コンバータ部１０のスイッチ１２ｃ，１２ｄに係るスイッチング信号Ｇ－１２ｃ，Ｇ－１２ｄ用の被比較波（以下、単にＧ－１２ｃ，Ｇ－１２ｄ用被比較波と適宜称する）にする。このＧ－１２ｃ，Ｇ－１２ｄ用被比較波は、三角波キャリア信号Ｂとともに、三角波比較部５３２に入力される。

三角波比較部５３２では、例えば図６に示すように、Ｇ－１２ｃ，Ｇ－１２ｄ用被比較波と三角波キャリア信号Ｂとの比較結果に基づいて、スイッチング信号Ｇ－１２ｃ，Ｇ－１２ｄを生成する。

図６に示すスイッチング信号Ｇ－１２ｃ，Ｇ－１２ｄの場合、Ｇ－１２ｃ，Ｇ－１２ｄ用被比較波≦三角波キャリア信号Ｂとなっている領域において、スイッチ１２ｃがスイッチングオン，スイッチ１２ｄがスイッチングオフとなり、Ｇ－１２ｃ，Ｇ－１２ｄ用被比較波＞三角波キャリア信号Ｂとなっている領域においては、スイッチ１２ｃがスイッチングオフ，スイッチ１２ｄがスイッチングオンとなるような信号になっている。

このように生成されたスイッチング信号Ｇ－１２ｃ，Ｇ－１２ｄは、それぞれデッドタイム生成部５４３，５４４に入力される。そして、デッドタイム生成部５４３，５４４により、当該スイッチング信号Ｇ－１２ｃ，Ｇ－１２ｄの立ち上がり部がデッドタイム分削除されて（例えば、デッドタイム分オン信号→オフ信号に修正されて）、それぞれスイッチ１２ｃ，１２ｄ用のゲート信号Ｇ－１２ｃ，Ｇ－１２ｄとなる。

ここで、第２コンバータ部１０の出力電圧（交流電圧）を電圧Ｖ２とすると、図６のとおり、電圧Ｖ２は二次側パルス幅指令値Ｗ₂となり、三角波キャリア信号Ｂのゼロクロス点から電圧パルスの中心までの時間はθ／（２πｆｃ）となる。

〈制御回路２００におけるサンプリングの一例〉
次に、制御回路２００における電流検出値のサンプリングの一例を、図７に基づいて説明する。なお、図７においては、第１コンバータ部４の出力電圧（交流電圧）である電圧Ｖ１と、第２コンバータ部１０の出力電圧（交流電圧）である電圧Ｖ２と、電流検出器２０で検出された電流検出値Ｉ１と、を同一時間軸で描写したものとなっている。

図７に示すように、電圧Ｖ１と電流検出値Ｉ１は、パルス幅演算部２７０の演算によって力率１の関係（第１コンバータ部４の入出力力率が１）となり、同位相となる。また、三角波キャリア信号Ｂのゼロクロス点は、三角波キャリア信号Ａの山部または谷部の頂点となり、電圧Ｖ１の電圧パルスの中心となっている。よって電圧Ｖ１と電圧Ｖ２の電圧パルスの中心間の時間はθ／（２πｆｃ）となり、電圧Ｖ１と電圧Ｖ２の位相差指令値はθ［ｒａｄ］となっている。

電流検出値Ｉ１には高周波成分が少なからず含まれているが、当該電流検出値Ｉ１の基本波成分のピークにおいては、電圧Ｖ１の電圧パルスの中央、つまり三角波キャリア信号Ａの山部または谷部の頂点側となる。制御回路２００の場合、電流検出値Ｉ１においては、電流検出ローパスフィルタ部２３０に入力されるため、前記のような高周波数成分は除去されることとなる。

この電流検出ローパスフィルタ部２３０において、例えば時定数をスイッチング周波数ｆｃの３倍程度とすることにより、周波数ｆｃの基本波成分は減衰せずに、３次高調波以上の高周波数成分が低減されることとなる。このように電流検出ローパスフィルタ部２３０を通過した後の電流検出値Ｉ１の信号波形は、図７に示す電流信号Ｉｆｉｌのようにほぼ正弦波となる。

この電流信号Ｉｆｉｌは、電流検出ローパスフィルタ部２３０により、電流検出値Ｉ１よりも位相が遅れたものとなり、当該電流信号Ｉｆｉｌのピークにおいては三角波キャリア信号Ａの山部または谷部の頂点から遅延した点（一定の時間遅れた点）となる。このような遅延時間（山部または谷部の頂点から遅延した点までの時間）は、電流検出ローパスフィルタ部２３０による遅延と電流検出器２０等の検出回路により決定され、電流Ｉの振幅等に依存するようなことはない。

制御回路２００の場合、ＡＤＣ部３１０において、三角波キャリア信号Ａと任意のサンプルタイミング基準値を比較し、電流のサンプルタイミングを決定するように構成されている。これにより、例えば図７中の記号「▽」で示すサンプル点のように、常に三角波キャリア信号Ａの山部または谷部の頂点から一定の遅延時間を持ったサンプルタイミングを生成することが可能となる。

また、このようなサンプルタイミング点は、電流信号ＩｆｉｌにおいてｄＩ／ｄｔ（傾き）が最も小さくなる地点であり、他の地点でサンプルする場合と比較すると、サンプルタイミングのジッタによる影響（検出値が大きく振れるような影響）を回避し易い。

以上のような制御回路２００における電流検出値のサンプリングによれば、当該電流検出値においてスイッチング周波数よりも大きい高周波成分を除去でき、フィードバック制御の検出値として好適に利用することが可能となる。これにより、電流制御において良好な安定性が得られることにもなる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変更等が可能であることは、当業者にとって明白なことであり、このような変更等が特許請求の範囲に属することは当然のことである。

例えば、実施例においては、ＤＡＢ回路１００一次側（第１コンバータ部４）とトランス８一次側との間の交流電流Ｉから検出された電流検出値を適用しているが、ＤＡＢ回路二次側（第２コンバータ部１０）とトランス８二次側との間から検出された電流検出値を適用しても、当該実施例で示したものと同様の作用効果を奏することとなる。

また、トランス８の入力電流または出力電流を常時検出できるため、当該検出結果を適宜流用することも可能である。例えば、トランス８の入力電流または出力電流の検出値が所定値（予め設定された閾値等）を超過した場合に、ＤＡＢ回路１００の全てのスイッチ（スイッチ５ａ～５ｄ，１２ａ～１２ｄ）のゲート信号をスイッチングオフとする機能を追加（例えば図１の構成とは別に追加）することが挙げられる。これにより、例えば過電流が発生した場合に、トランス８が破壊しないように保護することが可能となる。このような保護機能における交流電流Ｉの検出点は、特に限定されるものではない（三角波キャリア信号の谷部や山部に限定されない）。

Ｓ…双方向コンバータ
１００…ＤＡＢ回路
２００…制御回路
１，２…直流電源
４，１０…第１，第２コンバータ部
５ａ～５ｄ…スイッチ（第１～第４半導体スイッチング素子）
１２ａ～１２ｄ…スイッチ（第５～第８半導体スイッチング素子）
８…トランス

Claims

トランスを介して結合され、第１，第２直流電源間に配置される第１，第２コンバータ部と、
前記第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、
を備え、
前記第１直流電源の直流電圧は、前記第２直流電源の直流電圧よりも低い、または当該第２直流電源の直流電圧と同等であり、
前記第１コンバータ部は、前記第１直流電源と前記トランスの一次側との間に接続され、
第１，第２半導体スイッチング素子が直列接続された第１スイッチングアームと、第３，第４半導体スイッチング素子が直列接続された第２スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
前記第２コンバータ部は、前記第２直流電源と前記トランスの二次側に接続され、
第５，第６半導体スイッチング素子が直列接続された第３スイッチングアームと、第７，第８半導体スイッチング素子が直列接続された第４スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
前記制御回路は、前記第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成するゲート信号生成部を備え、
前記第１コンバータ部の出力電圧のパルス幅を決定する一次側パルス幅指令値と、
前記第２コンバータ部の出力電圧のパルス幅を決定する二次側パルス幅指令値と、
前記一次側パルス幅指令値および前記二次側パルス幅指令値の出力電圧の位相差を決定する位相差指令値と、
を演算し、
前記ゲート信号生成部は、前記第２コンバータ部の各スイッチング素子のゲート信号において、
前記トランスの入力電流または出力電流から検出した電流検出値と、
前記一次側パルス幅指令値と、
前記二次側パルス幅指令値と、
前記第１コンバータ部の直流側から検出した一次側電圧検出値と、
前記第２コンバータ部の直流側から検出した二次側電圧検出値と、
三角波キャリア信号と、
に基づいて、前記第１コンバータ部の入出力力率が１となるように生成し、
前記電流検出値は、
前記三角波キャリア信号の山部および谷部のうち何れか一方において、当該一方の頂点から遅延したタイミングでサンプリングされ、
ローパスフィルタにより、前記三角波キャリア信号の周波数であるスイッチング周波数よりも大きい高周波成分が、当該電流検出値から除去され、
前記制御回路により、前記電流検出値が電流指令値となるように制御される、
ことを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータ。
前記制御回路は、前記遅延したタイミングでサンプリングされた前記電流検出値と、前記二次側電圧検出値と、前記第２コンバータ部の直流側において設定された電圧指令値と、に基づいて前記位相差指令値を生成することを特徴とする請求項１記載の双方向絶縁型ＤＣ－ＤＣコンバータ。
前記一次側パルス幅指令値をＷ_１、前記二次側パルス幅指令値をＷ_２、前記一次側電圧検出値をＶ_ｄｃ１、二次側電圧検出値をＶ_ｄｃ２、位相差指令値をθとして、下記（１）式を満たすことを特徴とする請求項１または２記載の双方向絶縁型ＤＣ－ＤＣコンバータ。
下記（２）式を満たすことを特徴とする請求項３記載の双方向絶縁型ＤＣ－ＤＣコンバータ。
トランスを介して結合され、第１，第２直流電源間に配置される第１，第２コンバータ部と、
前記第１，第２コンバータ部による電力伝送の出力電力を制御する制御回路と、
を備えた双方向絶縁型ＤＣ－ＤＣコンバータの制御方法であって、
前記第１直流電源の直流電圧は、前記第２直流電源の直流電圧よりも低い、または当該第２直流電源の直流電圧と同等であり、
前記第１コンバータ部は、前記第１直流電源と前記トランスの一次側との間に接続され、
第１，第２半導体スイッチング素子が直列接続された第１スイッチングアームと、第３，第４半導体スイッチング素子が直列接続された第２スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
前記第２コンバータ部は、前記第２直流電源とトランスの二次側に接続され、
第５，第６半導体スイッチング素子が直列接続された第３スイッチングアームと、第７，第８半導体スイッチング素子が直列接続された第４スイッチングアームと、が並列接続された単相フルブリッジ回路を有し、
前記制御回路は、前記第１，第２コンバータ部の各半導体スイッチング素子のゲート信号をそれぞれ生成するゲート信号生成部を備え、
前記第１コンバータ部の出力電圧のパルス幅を決定する一次側パルス幅指令値と、
前記第２コンバータ部の出力電圧のパルス幅を決定する二次側パルス幅指令値と、
前記一次側パルス幅指令値および前記二次側パルス幅指令値の出力電圧の位相差を決定する位相差指令値と、
を演算し、
前記ゲート信号生成部は、前記第２コンバータ部の各スイッチング素子のゲート信号において、
前記トランスの入力電流または出力電流から検出した電流検出値と、
前記一次側パルス幅指令値と、
前記二次側パルス幅指令値と、
前記第１コンバータ部の直流側から検出した一次側電圧検出値と、
前記第２コンバータ部の直流側から検出した二次側電圧検出値と、
三角波キャリア信号と、
に基づいて、前記第１コンバータ部の入出力力率が１となるように生成し、
前記電流検出値は、
前記三角波キャリア信号の山部および谷部のうち何れか一方において、当該一方の頂点から遅延したタイミングでサンプリングされ、
ローパスフィルタにより、前記三角波キャリア信号の周波数であるスイッチング周波数よりも大きい高周波成分が、当該電流検出値から除去され、
前記制御回路により、前記電流検出値が電流指令値となるように制御される、
ことを特徴とする双方向絶縁型ＤＣ－ＤＣコンバータの制御方法。