[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7544965B2 - フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法 - Google Patents

フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法 Download PDF

Info

Publication number
JP7544965B2
JP7544965B2 JP2023516454A JP2023516454A JP7544965B2 JP 7544965 B2 JP7544965 B2 JP 7544965B2 JP 2023516454 A JP2023516454 A JP 2023516454A JP 2023516454 A JP2023516454 A JP 2023516454A JP 7544965 B2 JP7544965 B2 JP 7544965B2
Authority
JP
Japan
Prior art keywords
layer
land
wiring
thickness
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023516454A
Other languages
English (en)
Other versions
JPWO2022224866A1 (ja
JPWO2022224866A5 (ja
Inventor
真悟 永田
将一郎 酒井
大介 佐藤
隼一 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Sumitomo Electric Printed Circuits Inc
Original Assignee
Sumitomo Electric Industries Ltd
Sumitomo Electric Printed Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Sumitomo Electric Printed Circuits Inc filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2022224866A1 publication Critical patent/JPWO2022224866A1/ja
Publication of JPWO2022224866A5 publication Critical patent/JPWO2022224866A5/ja
Application granted granted Critical
Publication of JP7544965B2 publication Critical patent/JP7544965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本開示は、フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法に関する。本出願は、2021年4月22日に出願した日本特許出願である特願2021-072660号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
例えば特開2016-35992号公報(特許文献1)には、セミアディティブ工法によりフレキシブルプリント回路基板を製造する方法が記載されている。セミアディティブ工法では、第1に、ベースフィルム上に下地金属層が形成される。第2に、下地金属層上にパターンニングされたレジスト層が形成される。第3に、レジスト層から露出している下地金属層上に導電パターンが電解めっきされる。第4に、レジスト層を除去するとともにレジスト層の下にあった下地金属層がエッチングにより除去される。
特開2016-35992号公報
本開示のフレキシブルプリント回路基板は、第1面と、第1面の反対面である第2面とを有する絶縁層と、第1面上に配置されている第1配線と、第2面上に配置されている第2配線と、導電層とを備えている。第1配線は、第1ランドを有する。第2配線は、第2ランドを有する。第1配線は、第1面上に配置されている第1層と、第1層上に配置されている第2層とを有する。第2配線は、第2面上に配置されている第3層と、第3層上に配置されている第4層とを有する。第1ランド及び第2ランドは、平面視において重なっている。絶縁層には、絶縁層を厚さ方向に貫通し、かつ平面視において少なくとも部分的に第1ランド及び第2ランドに重なっている貫通穴が形成されている。導電層は、第1ランド及び第2ランドに接続されるように貫通穴の内壁面上に配置されている。第2層、第4層及び導電層は、同一材料で形成されている電解めっき層である。第1ランド及び第2ランドの厚さは、絶縁層の厚さの0.5倍以上である。
図1は、フレキシブルプリント回路基板100の平面図である。 図2は、図1のII-IIにおける断面図である。 図3は、フレキシブルプリント回路基板100の製造方法の工程図である。 図4は、スパッタリング工程S21が行われた後におけるフレキシブルプリント回路基板100の断面図である。 図5は、貫通穴形成工程S22が行われた後におけるフレキシブルプリント回路基板100の断面図である。 図6は、レジスト層形成工程S23が行われた後におけるフレキシブルプリント回路基板100の断面図である。 図7は、電解めっき工程S24が行われた後におけるフレキシブルプリント回路基板100の断面図である。 図8は、電解めっき工程S24が行われている途中におけるフレキシブルプリント回路基板100の断面図である。 図9は、レジスト除去工程S25が行われた後におけるフレキシブルプリント回路基板100の断面図である。 図10は、フレキシブルプリント回路基板100Aの断面図である。 図11は、無電解めっき層60近傍におけるフレキシブルプリント回路基板100Aの断面図である。 図12は、内径Dが厚さT1よりも小さい場合における電解めっき工程S24が行われた後におけるフレキシブルプリント回路基板100の断面図である。 図13は、フレキシブルプリント回路基板100Bの断面図である。
[本開示が解決しようとする課題]
ベースフィルムの表面上に配置されている配線とベースフィルムの裏面上に配置されている配線とを接続するためには、ベースフィルムに貫通穴を形成するとともに、貫通穴の内壁面上にベースフィルムの表面上に配置されている配線とベースフィルムの裏面上に配置されている配線とを接続する導電層を形成することになる。貫通穴の内壁面上に導電層を導電パターンとともに電解めっきで形成するために、レジスト層を形成する前に、貫通穴の内壁面上に導電化処理が行われる。導電化処理は、貫通穴の内壁面上に無電解めっき層を形成することにより行われる。
上記のような工程が行われる結果、レジスト層の下には、下地金属層のみならず、無電解めっき層が存在することになる。そのため、レジスト層を除去した後のエッチングにより長い時間が必要になり、配線のアンダーカットが大きくなるおそれがある。
本開示は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本開示は、配線のアンダーカットを抑制可能なフレキシブルプリント回路基板を提供するものである。
[本開示の効果]
本開示のフレキシブルプリント回路基板によると、配線のアンダーカットを抑制可能である。
[本開示の実施形態の説明]
まず、本開示の実施形態を列記して説明する。
(1)一実施形態に係るフレキシブルプリント回路基板は、第1面と、第1面の反対面である第2面とを有する絶縁層と、第1面上に配置されている第1配線と、第2面上に配置されている第2配線と、導電層とを備えている。第1配線は、第1ランドを有する。第2配線は、第2ランドを有する。第1配線は、第1面上に配置されている第1層と、第1層上に配置されている第2層とを有する。第2配線は、第2面上に配置されている第3層と、第3層上に配置されている第4層とを有する。第1ランド及び第2ランドは、平面視において重なっている。絶縁層には、絶縁層を厚さ方向に貫通し、かつ平面視において少なくとも部分的に第1ランド及び第2ランドに重なっている貫通穴が形成されている。導電層は、第1ランド及び第2ランドに接続されるように貫通穴の内壁面上に配置されている。第2層、第4層及び導電層は、同一材料で形成されている電解めっき層である。第1ランド及び第2ランドの厚さは、絶縁層の厚さの0.5倍以上である。
上記(1)のフレキシブルプリント回路基板によると、配線のアンダーカットを抑制可能である。
(2)上記(1)のフレキシブルプリント回路基板では、第1ランド及び第2ランドの厚さが、絶縁層の厚さの0.75倍以上であってもよい。
上記(2)のフレキシブルプリント回路基板によると、導電層の信頼性を高めることができる。
(3)上記(1)又は(2)のフレキシブルプリント回路基板では、貫通穴の内壁面と導電層との間にパラジウム粒子が分散していてもよい。
上記(3)によると、導電層中にボイドが発生することを抑制できる。
(4)上記(1)から(3)のフレキシブルプリント回路基板では、貫通穴の内径が絶縁層の厚さ以上であってもよい。
(5)上記(1)から(4)のフレキシブルプリント回路基板では、第1層がスパッタ層であってもよい。
(6)一実施形態に係るフレキシブルプリント回路基板の製造方法は、絶縁層を準備する工程と、第1ランドを有する第1配線及び第2ランドを有する第2配線を形成する工程とを備えている。絶縁層は、第1面と、第1面の反対面である第2面とを有する。絶縁層には、絶縁層を厚さ方向に貫通し、かつ平面視において少なくとも部分的に第1ランド及び第2ランドに重なっている貫通穴が形成される。第1配線及び第2配線を形成する工程は、第1面上に第1層を形成する工程と、第1層上に第1レジスト層を形成する工程と、第1レジスト層から露出している第1層上に第2層を形成する工程と、第2面上に第3層を形成する工程と、第3層上に第2レジスト層を形成する工程と、第2レジスト層から露出している第3層上に第4層を形成する工程とを有する。第2層を形成する工程及び第4層を形成する工程は、電解めっきにより行われる。第2層を形成する工程及び第4層を形成する工程では、貫通穴の内壁面に沿って第2層及び第4層が成長することにより貫通穴の内壁面上に導電層が形成される。第1レジスト層及び第2レジスト層は、第2層及び第4層が形成された後に除去される。除去された第1レジスト層の下にある第1層及び除去された第2レジスト層の下にある第3層は、第2層及び第4層が形成された後に、エッチングにより除去される。第1ランド及び第2ランドの厚さは、絶縁層の厚さの0.5倍以上である。
上記(6)のフレキシブルプリント回路基板の製造方法によると、配線のアンダーカットを抑制することができる。
[本開示の実施形態の詳細]
次に、本開示の実施形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。
(実施形態に係るフレキシブルプリント回路基板の構成)
以下に、実施形態に係るフレキシブルプリント回路基板(「フレキシブルプリント回路基板100」とする)の構成を説明する。
図1は、フレキシブルプリント回路基板100の平面図である。図2は、図1のII-IIにおける断面図である。図1及び図2に示されるように、フレキシブルプリント回路基板100は、絶縁層10と、第1配線20と、第2配線30と、導電層40とを有している。
絶縁層10は、電気絶縁性及び可撓性を有する材料により形成されている。絶縁層10を構成している材料の具体例としては、ポリイミド、ポリエチレンテレフタレート及びフッ素樹脂が挙げられる。絶縁層10は、第1面10aと、第2面10bとを有している。第1面10a及び第2面10bは、絶縁層10の厚さ方向における端面である。第2面10bは、第1面10aの反対面である。絶縁層10の厚さを、厚さT1とする。厚さT1は、例えば、5μm以上100μm以下である。
第1配線20は、第1面10a上に配置されている。第1配線20は、第1ランド20aを有している。第1ランド20aは、例えば、第1配線20の端部にある。第1ランド20aは、例えば、平面視において矩形形状である。第1ランド20aの厚さを、厚さT2とする。厚さT2は、厚さT1の0.5倍以上である。厚さT2は、厚さT1の0.75倍以上であってもよい。厚さT2は、厚さT1の1.0倍以上であってもよい。厚さT2は、厚さT1の2.0倍以下であってもよい。厚さT2は、厚さT1の4.0倍以下であってもよく、厚さT1の6.0倍以下であってもよい。厚さT2は、後述する内径Dの0.5倍未満であってもよい。
第1配線20は、第1層21と、第2層22とを有している。第1層21は、例えば、銅(Cu)により形成されている。第1層21は、例えば、スパッタ層(スパッタリングにより形成された層)である。第2層22は、例えば、銅により形成されている。第2層22は、電解めっき層(電解めっきにより形成された層)である。第2層22は、第1層21上に配置されている。第1層21の厚さは、第2層22の厚さよりも小さい。
第2配線30は、第2面10b上に配置されている。第2配線30は、第2ランド30aを有している。第2ランド30aは、例えば、第2配線30の端部にある。第2ランド30aは、例えば、平面視において矩形形状である。第2ランド30aは、平面視において、第1ランド20aと重なっている。第1ランド20a及び第2ランド30aは、平面視において、互いに同一の形状及び同一の大きさであってもよい。第1ランド20a及び第2ランド30aは、平面視において、互いに異なる形状又は異なる大きさであってもよい。第2ランド30aの厚さを、厚さT3とする。厚さT3は、厚さT1の0.5倍以上である。厚さT3は、厚さT1の0.75倍以上である。厚さT3は、厚さT1の1.0倍以上であってもよい。厚さT3は、厚さT1の2.0倍以下であってもよい。厚さT3は、厚さT1の4.0倍以下であってもよく、厚さT1の6.0倍以下であってもよい。厚さT3は、後述する内径Dの0.5倍未満であってもよい。
第2配線30は、第3層31と、第4層32とを有している。第3層31は、例えば、銅により形成されている。第3層31は、例えば、スパッタ層である。第4層32は、例えば銅により形成されている。第4層32は、電解めっき層である。すなわち、第4層32は、第2層22と同一材料により形成されている電解めっき層である。第4層32は、第3層31上に配置されている。第3層31の厚さは、第4層32の厚さよりも小さい。
絶縁層10には、貫通穴10cが形成されている。貫通穴10cは、厚さ方向に沿って絶縁層10を貫通している。貫通穴10cは、平面視において、第1ランド20a及び第2ランド30aに重なっている。貫通穴10cは、平面視において、第1ランド20a及び第2ランド30aに部分的に重なっていてもよい。貫通穴10cの内径を、内径Dとする。内径Dは、厚さT1以上である。
導電層40は、貫通穴10cの内壁面上に配置されている。導電層40は、第1ランド20a及び第2ランド30aに接続されている。これにより、第1ランド20a及び第2ランド30aが、互いに導通している。導電層40は、例えば銅により形成されている。導電層40は、電解めっき層である。すなわち、導電層40は、第2層22及び第4層32と同一材料により形成されている電解めっき層である。貫通穴10cの内壁面上に配置されている導電層40は、1層構造であってもよい。
(実施形態に係るフレキシブルプリント回路基板の製造方法)
以下に、フレキシブルプリント回路基板100の製造方法を説明する。
図3は、フレキシブルプリント回路基板100の製造方法の工程図である。図3に示されるように、フレキシブルプリント回路基板100の製造方法は、準備工程S1と、配線形成工程S2とを有している。配線形成工程S2は、準備工程S1の後に行われる。
準備工程S1では、絶縁層10が準備される。準備工程S1で準備される絶縁層10には、貫通穴10cが形成されていない。配線形成工程S2は、スパッタリング工程S21と、貫通穴形成工程S22と、レジスト層形成工程S23と、電解めっき工程S24と、レジスト除去工程S25と、エッチング工程S26とを有している。
貫通穴形成工程S22は、スパッタリング工程S21の後に行われる。レジスト層形成工程S23は、貫通穴形成工程S22の後に行われる。電解めっき工程S24は、レジスト層形成工程S23の後に行われる。レジスト除去工程S25は、電解めっき工程S24の後に行われる。エッチング工程S26は、レジスト除去工程S25の後に行われる。
図4は、スパッタリング工程S21が行われた後におけるフレキシブルプリント回路基板100の断面図である。図4に示されるように、スパッタリング工程S21では、スパッタリングが行われることにより、第1面10a上に第1層21が形成されるとともに、第2面10b上に第3層31が形成される。
図5は、貫通穴形成工程S22が行われた後におけるフレキシブルプリント回路基板100の断面図である。図5に示されるように、貫通穴形成工程S22では、貫通穴10cの形成が行われる。貫通穴10cは、例えば、レーザ加工又はドリル等を用いた機械加工により形成される。
図6は、レジスト層形成工程S23が行われた後におけるフレキシブルプリント回路基板100の断面図である。図6に示されるように、レジスト層形成工程S23では、第1層21上及び第3層31上に、レジスト層50が形成される。レジスト層50の形成においては、第1に、レジスト層50を構成する感光性の有機材料が成膜される。第2に、成膜されたレジスト層50を構成する感光性の有機材料に対して露光及び現像が行われる。これにより、パターンニングがされたレジスト層50が、第1層21上及び第3層31上に形成される。
図7は、電解めっき工程S24が行われた後におけるフレキシブルプリント回路基板100の断面図である。図7に示されるように、電解めっき工程S24では、フレキシブルプリント回路基板100がめっき液中に浸漬されるとともに、第1層21及び第3層31が通電される。これにより、レジスト層50から露出している第1層21上に第2層22が電解めっきされ、レジスト層50から露出している第3層31上に第4層32が電解めっきされる。
図8は、電解めっき工程S24が行われている途中におけるフレキシブルプリント回路基板100の断面図である。図8に示されるように、厚さT2及び厚さT3が厚さT1の0.5倍以上である場合、電解めっき工程S24が行われている際に、第2層22は、貫通穴10cの内壁面に沿って第1面10aから第2面10bに向かう方向にも成長する。また、この場合、電解めっき工程S24が行われている際に、第4層32は、貫通穴10cの内壁面に沿って第2面10bから第1面10aに向かう方向にも成長する。貫通穴10cの内壁面に沿って成長した第2層22及び第4層32が一体化されることにより、導電層40となる。
図9は、レジスト除去工程S25が行われた後におけるフレキシブルプリント回路基板100の断面図である。図9に示されるように、レジスト除去工程S25では、レジスト層50の除去が行われる。エッチング工程S26では、除去されたレジスト層50の下にあった第1層21及び第3層31が、エッチングにより除去される。このエッチングは、ウェットエッチング又はドライエッチングにより行われる。以上により、図1及び図2に示される構造のフレキシブルプリント回路基板100が製造される。
(実施形態に係るフレキシブルプリント回路基板の効果)
以下に、フレキシブルプリント回路基板100の効果を、比較例に係るフレキシブルプリント回路基板(「フレキシブルプリント回路基板100A」とする)と比較しながら説明する。
図10は、フレキシブルプリント回路基板100Aの断面図である。図10に示されるように、フレキシブルプリント回路基板100Aは、さらに、無電解めっき層60を有している。無電解めっき層60は、第1層21と第2層22との間、第3層31と第4層32との間及び貫通穴10cの内壁面と導電層40との間に配置されている。
その他の点に関して、フレキシブルプリント回路基板100Aは、フレキシブルプリント回路基板100と共通している。なお、無電解めっき層60は、貫通穴形成工程S22が行われた後であってレジスト層形成工程S23が行われる前に形成される。
図11は、無電解めっき層60近傍におけるフレキシブルプリント回路基板100Aの断面図である。エッチング工程S26において第1層21(第3層31)に加えて無電解めっき層60も除去する必要があるため、フレキシブルプリント回路基板100Aでは、エッチング工程S26に要する時間が長くなる。また、フレキシブルプリント回路基板100Aでは、第1層21(第3層31)と無電解めっき層60との界面において、エッチングが進行しやすい。そのため、フレキシブルプリント回路基板100Aでは、図11に示されるように、第2層22(第4層32)の下にアンダーカットが生じやすい。第1配線20のアンダーカットとは、第1配線20の底部にある第1層21、第2層22及び無電解めっき層60の少なくともいずれか又はこれらの層の間の界面の少なくともいずれかが第1配線20の上部と比較して過剰にエッチングされることより第1配線20の底部が凹状になる現象をいう。同様に、第2配線30のアンダーカットとは、第2配線30の底部にある第3層31、第4層32及び無電解めっき層60の少なくともいずれか又はこれらの層の間の界面の少なくともいずれかが第2配線30の上部と比較して過剰にエッチングされることより第2配線30の底部が凹状になる現象をいう。
他方で、フレキシブルプリント回路基板100では、無電解めっき層60が形成されていないため、エッチング工程S26に要する時間が短くなるとともに、第1層21と無電解めっき層60との界面が存在しない。そのため、フレキシブルプリント回路基板100によると、第2層22及び第4層32の下にアンダーカットが生じることが抑制される。
図12は、内径Dが厚さT1よりも小さい場合における電解めっき工程S24が行われた後におけるフレキシブルプリント回路基板100の断面図である。図12に示されるように、内径Dが厚さT1より小さい場合には、電解めっき工程S24において、第2層22及び第4層32が貫通穴10cの内壁面に沿って成長せず、貫通穴10cを跨いでしまうことがある。内径Dが厚さT1以上である場合には、第2層22及び第4層32が貫通穴10cの内壁面に沿って成長しやすくなり、導電層40により第1ランド20aと第2ランド30aとの間の電気的接続を確保しやすくなる。
厚さT2及び厚さT3が厚さT1の1倍以上である場合、貫通穴10cの内壁面上における導電層40のピール強度を高めることができる。厚さT2及び厚さT3が厚さT1の2.0倍以下、4.0倍以下又は6.0倍以下の場合、貫通穴10cの内壁面上における導電層40のピール強度を高めることができる。厚さT2及び厚さT3が内径Dの0.5倍未満である場合、貫通穴10c内の一部が導電層40で埋まり、ボイドが発生することが抑制される。
(実施例)
導電層40の信頼性を評価するために、フレキシブルプリント回路基板100に対してヒートショック試験を行った。ヒートショック試験では、厚さT1、厚さT2及び厚さT3を変化させた。内径Dは、100μmで一定とされた。ヒートショック試験は、30分間で温度を-40℃から130℃の範囲内で変化させることを1サイクルとし、これを1000サイクル繰り返した。
ヒートショック試験では、上記の熱サイクルが加わる前及び上記の熱サイクルが1000サイクル加わった後に、第1ランド20aと第2ランド30aとの間の電気抵抗値(すなわち、導電層40の電気抵抗値)が測定された。ヒートショック試験では、サンプル毎に1000000か所の導電層40について電気抵抗値が測定された。
ヒートショック試験では、上記の熱サイクルが1000サイクル加わった後に第1ランド20aと第2ランド30aとの間の電気抵抗値が初期値の±5パーセントの範囲内にある場合に「A」と評価された。また、上記の熱サイクルが加わる前から第1ランド20aと第2ランド30aとの間で電気的接続がなされていない場合に「C」と評価された。
さらに、上記の熱サイクルが加わる前では第1ランド20aと第2ランド30aとの間で電気的接続がなされているが、上記の熱サイクルが1000サイクル加わった後に第1ランド20aと第2ランド30aとの間の電気抵抗値が初期値の±5パーセントの範囲外となった場合に、「B」と評価された。
Figure 0007544965000001
表1に示されるように、厚さT2及び厚さT3が厚さT1の0.5倍未満である場合には、ヒートショック試験の結果は、全てCであった。他方で、厚さT2及び厚さT3が厚さT1の0.5倍以上である場合には、ヒートショック試験の結果は、全てB以上であった。このことから、厚さT2及び厚さT3が厚さT1の0.5倍以上であるとの条件が満たされることにより、導電層40が貫通穴10cの内壁面上に適正に形成され、第1ランド20aと第2ランド30aとの間の電気的接続がなされることが、明らかになった。
また、厚さT2及び厚さT3が厚さT1の0.75倍以上である場合、ヒートショック試験の結果は、全てAであった。このことから、厚さT2及び厚さT3が厚さT1の0.75倍以上とすることにより導電層40のヒートショックに対する信頼性が改善されることが、明らかになった。
(変形例)
以下に、変形例に係るフレキシブルプリント回路基板100(「フレキシブルプリント回路基板100B」とする)を説明する。ここでは、フレキシブルプリント回路基板100と異なる点を主に説明し、重複する説明は繰り返さないものとする。
図13は、フレキシブルプリント回路基板100Bの断面図である。図13に示されるように、フレキシブルプリント回路基板100Bは、パラジウム粒子70をさらに有している。パラジウム粒子70は、貫通穴10cの内壁面と導電層40との間に分散されている。その他の点に関して、フレキシブルプリント回路基板100Aは、フレキシブルプリント回路基板100と共通している。なお、パラジウム粒子70は、貫通穴形成工程S22が行われた後であってレジスト層形成工程S23が行われる前に貫通穴10cの内壁面上に配置される。
フレキシブルプリント回路基板100では、第2層22が貫通穴10cの内壁面に沿って第1面10aから第2面10b側に向かって成長するとともに、第4層32が貫通穴10cの内壁面に沿って第2面10bから第1面10a側に向かって成長することにより導電層40が形成されるため、第1面10aから第2面10b側に向かって成長してきた第2層22と第2面10bから第1面10a側に向かって成長してきた第4層32とが接触する部分の近傍に、ボイドが発生することがある。
他方で、フレキシブルプリント回路基板100Bでは、第1面10aから第2面10b側に向かう第2層22の成長及び第2面10bから第1面10a側に向かう第4層32の成長に加え、パラジウム粒子70を核とする貫通穴10cの内壁面上での電解めっき層の成長も、導電層40の形成に寄与する。そのため、フレキシブルプリント回路基板100Bによると、上記のようなボイドが導電層40中に発生することが抑制される。
今回開示された実施形態は全ての点で例示であって、制限的なものではないと考えられるべきである。本開示の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
10 絶縁層、10a 第1面、10b 第2面、10c 貫通穴、20 第1配線、20a 第1ランド、21 第1層、22 第2層、30 第2配線、30a 第2ランド、31 第3層、32 第4層、40 導電層、50 レジスト層、60 無電解めっき層、70 パラジウム粒子、100,100A,100B フレキシブルプリント回路基板、D 内径、S1 準備工程、S2 配線形成工程、S21 スパッタリング工程、S22 貫通穴形成工程、S23 レジスト層形成工程、S24 電解めっき工程、S25 レジスト除去工程、S26 エッチング工程、T1,T2,T3 厚さ。

Claims (6)

  1. 第1面と、前記第1面の反対面である第2面とを有する絶縁層と、
    前記第1面上に配置されている第1配線と、
    前記第2面上に配置されている第2配線と、
    導電層とを備え、
    前記第1配線は、第1ランドを有し、
    前記第2配線は、第2ランドを有し、
    前記第1配線は、前記第1面上に配置されている第1層と、前記第1層上に配置されている第2層とを有し、
    前記第2配線は、前記第2面上に配置されている第3層と、前記第3層上に配置されている第4層とを有し、
    前記第1ランド及び前記第2ランドは、平面視において重なっており、
    前記絶縁層には、前記絶縁層を厚さ方向に貫通し、かつ平面視において少なくとも部分的に前記第1ランド及び前記第2ランドに重なっている貫通穴が形成されており、
    前記導電層は、前記第1ランド及び前記第2ランドに接続されるように前記貫通穴の内壁面上に直接配置されており、
    前記第2層、前記第4層及び前記導電層は、同一材料で形成されている電解めっき層であり、
    前記第1ランド及び前記第2ランドの厚さは、前記絶縁層の厚さの0.5倍以上である、フレキシブルプリント回路基板。
  2. 前記第1ランド及び前記第2ランドの厚さは、前記絶縁層の厚さの0.75倍以上である、請求項1に記載のフレキシブルプリント回路基板。
  3. 第1面と、前記第1面の反対面である第2面とを有する絶縁層と、
    前記第1面上に配置されている第1配線と、
    前記第2面上に配置されている第2配線と、
    パラジウム粒子と、
    導電層とを備え、
    前記第1配線は、第1ランドを有し、
    前記第2配線は、第2ランドを有し、
    前記第1配線は、前記第1面上に配置されている第1層と、前記第1層上に配置されている第2層とを有し、
    前記第2配線は、前記第2面上に配置されている第3層と、前記第3層上に配置されている第4層とを有し、
    前記第1ランド及び前記第2ランドは、平面視において重なっており、
    前記絶縁層には、前記絶縁層を厚さ方向に貫通し、かつ平面視において少なくとも部分的に前記第1ランド及び前記第2ランドに重なっている貫通穴が形成されており、
    前記パラジウム粒子は、前記貫通穴の内壁面上に直接配置されており、
    前記導電層は、前記第1ランド及び前記第2ランドに接続されるように前記パラジウム粒子上に直接配置されており、
    前記第2層、前記第4層及び前記導電層は、同一材料で形成されている電解めっき層であり、
    前記第1ランド及び前記第2ランドの厚さは、前記絶縁層の厚さの0.5倍以上である、フレキシブルプリント回路基板。
  4. 前記貫通穴の内径は、前記絶縁層の厚さ以上である、請求項1に記載のフレキシブルプリント回路基板。
  5. 前記第1層は、スパッタ層である、請求項1から請求項4のいずれか1項に記載のフレキシブルプリント回路基板。
  6. 絶縁層を準備する工程と、
    第1ランドを有する第1配線及び第2ランドを有する第2配線を形成する工程とを備え、
    前記絶縁層は、第1面と、前記第1面の反対面である第2面とを有し、
    前記絶縁層には、前記絶縁層を厚さ方向に貫通し、かつ平面視において少なくとも部分的に前記第1ランド及び前記第2ランドに重なっている貫通穴が形成され、
    前記第1配線及び前記第2配線を形成する工程は、前記第1面上に第1層を形成する工程と、前記第1層上に第1レジスト層を形成する工程と、前記第1レジスト層から露出している前記第1層上に第2層を形成する工程と、前記第2面上に第3層を形成する工程と、前記第3層上に第2レジスト層を形成する工程と、前記第2レジスト層から露出している前記第3層上に第4層を形成する工程とを有し、
    前記第2層を形成する工程及び前記第4層を形成する工程は、電解めっきにより行われ、
    前記第2層を形成する工程及び前記第4層を形成する工程では、前記貫通穴の内壁面に沿って前記第2層及び前記第4層が成長することにより、前記貫通穴の前記内壁面の直上に導電層が形成され、
    前記第1レジスト層及び前記第2レジスト層は、前記第2層及び前記第4層が形成された後に除去され、
    除去された前記第1レジスト層の下にある前記第1層及び除去された前記第2レジスト層の下にある前記第3層は、前記第2層及び前記第4層が形成された後に、エッチングにより除去され、
    前記第1ランド及び前記第2ランドの厚さは、前記絶縁層の厚さの0.5倍以上である、フレキシブルプリント回路基板の製造方法。
JP2023516454A 2021-04-22 2022-04-12 フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法 Active JP7544965B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021072660 2021-04-22
JP2021072660 2021-04-22
PCT/JP2022/017552 WO2022224866A1 (ja) 2021-04-22 2022-04-12 フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法

Publications (3)

Publication Number Publication Date
JPWO2022224866A1 JPWO2022224866A1 (ja) 2022-10-27
JPWO2022224866A5 JPWO2022224866A5 (ja) 2023-06-28
JP7544965B2 true JP7544965B2 (ja) 2024-09-03

Family

ID=83722990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023516454A Active JP7544965B2 (ja) 2021-04-22 2022-04-12 フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法

Country Status (4)

Country Link
US (1) US20230413451A1 (ja)
JP (1) JP7544965B2 (ja)
CN (1) CN116530222A (ja)
WO (1) WO2022224866A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102686052A (zh) 2011-03-16 2012-09-19 钒创科技股份有限公司 软性印刷电路板及其制造方法
JP2013149871A (ja) 2012-01-20 2013-08-01 Asahi Kasei E-Materials Corp フレキシブル配線板
JP5686964B2 (ja) 2008-09-15 2015-03-18 マクニール−ピーピーシー・インコーポレーテツド ワイプ組立体を使用した拭く方法
KR101555014B1 (ko) 2014-04-07 2015-09-22 (주) 화인켐 미세배선용 인쇄회로기판 및 이의 제조방법
JP2018526774A (ja) 2015-10-23 2018-09-13 エルジー・ケム・リミテッド 二次電池用カートリッジ及びこれを含むバッテリーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5686964B2 (ja) 2008-09-15 2015-03-18 マクニール−ピーピーシー・インコーポレーテツド ワイプ組立体を使用した拭く方法
CN102686052A (zh) 2011-03-16 2012-09-19 钒创科技股份有限公司 软性印刷电路板及其制造方法
JP2013149871A (ja) 2012-01-20 2013-08-01 Asahi Kasei E-Materials Corp フレキシブル配線板
KR101555014B1 (ko) 2014-04-07 2015-09-22 (주) 화인켐 미세배선용 인쇄회로기판 및 이의 제조방법
JP2018526774A (ja) 2015-10-23 2018-09-13 エルジー・ケム・リミテッド 二次電池用カートリッジ及びこれを含むバッテリーモジュール

Also Published As

Publication number Publication date
CN116530222A (zh) 2023-08-01
WO2022224866A1 (ja) 2022-10-27
JPWO2022224866A1 (ja) 2022-10-27
US20230413451A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
JP5566720B2 (ja) 多層配線基板及びその製造方法
US7516545B2 (en) Method of manufacturing printed circuit board having landless via hole
JP5504149B2 (ja) 多層配線基板
JP2011138869A (ja) 多層配線基板の製造方法及び多層配線基板
JP5566771B2 (ja) 多層配線基板
WO2010001554A1 (ja) 電子回路部品およびその製造方法
KR101055501B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP5258729B2 (ja) 配線回路基板およびその製造方法
JP2011171398A (ja) 多層配線基板の製造方法及び多層配線基板
TWI488558B (zh) 多層配線基板之製造方法
KR20060047598A (ko) 배선 회로 기판 및 그 제조 방법
US20150101857A1 (en) Printed circuit board and method for manufacturing the same
JP7544965B2 (ja) フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法
JP2013106034A (ja) プリント回路基板の製造方法
JP5865769B2 (ja) 多層配線基板の製造方法
JP2007214568A (ja) 回路基板構造
JP2005166910A (ja) プリント配線板およびその製造方法
KR20050046565A (ko) 양면 배선 회로 기판
JP2009146926A (ja) 多層配線板及びその製造方法
TWI394246B (zh) 封裝基板及其製法
WO2020195526A1 (ja) プリント配線板及びプリント配線板の製造方法
JP3651027B2 (ja) 多層配線基板の製造方法
JP2004158703A (ja) プリント配線板とその製造方法
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240822

R150 Certificate of patent or registration of utility model

Ref document number: 7544965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150