[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5504149B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP5504149B2
JP5504149B2 JP2010285410A JP2010285410A JP5504149B2 JP 5504149 B2 JP5504149 B2 JP 5504149B2 JP 2010285410 A JP2010285410 A JP 2010285410A JP 2010285410 A JP2010285410 A JP 2010285410A JP 5504149 B2 JP5504149 B2 JP 5504149B2
Authority
JP
Japan
Prior art keywords
main surface
terminal
wiring board
multilayer wiring
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010285410A
Other languages
English (en)
Other versions
JP2011155251A (ja
JP2011155251A5 (ja
Inventor
真之介 前田
哲夫 鈴木
篤彦 杉本
達也 伊藤
琢也 半戸
訓 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2010285410A priority Critical patent/JP5504149B2/ja
Publication of JP2011155251A publication Critical patent/JP2011155251A/ja
Publication of JP2011155251A5 publication Critical patent/JP2011155251A5/ja
Application granted granted Critical
Publication of JP5504149B2 publication Critical patent/JP5504149B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有する一方で、両面にビルドアップ層を順次形成していくいわゆるコア基板を製品として有しない多層配線基板に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
この種のパッケージを構成するＩＣチップ搭載用配線基板としては、コア基板の表面及び裏面にビルドアップ層を形成した多層配線基板が実用化されている。この多層配線基板においては、コア基板として、例えば、補強繊維に樹脂を含浸させた樹脂基板（ガラスエポキシ基板など）が用いられている。そして、そのコア基板の剛性を利用して、コア基板の表面及び裏面に樹脂絶縁層と導体層とを交互に積層することにより、ビルドアップ層が形成されている。つまり、この多層配線基板において、コア基板は、補強の役割を果たしており、ビルドアップ層と比べて非常に厚く形成されている。また、コア基板には、表面及び裏面に形成されたビルドアップ層間の導通を図るための配線（具体的には、スルーホール導体など）が貫通形成されている。
ところで近年では、半導体集積回路素子の高速化に伴い、使用される信号周波数が高周波帯域となってきている。この場合、コア基板を貫通する配線が大きなインダクタンスとして寄与し、高周波信号の伝送ロスや回路誤動作の発生につながり、高速化の妨げとなってしまう。この問題を解決するために、多層配線基板を、コア基板を有さない基板とすることが提案されている（例えば特許文献１参照）。この多層配線基板は、比較的に厚いコア基板を省略することにより全体の配線長を短くしたものであるため、高周波信号の伝送ロスが低減され、半導体集積回路素子を高速で動作させることが可能となる。
特許文献１に開示されている製造方法では、仮基板の片面に金属箔を配置し、その金属箔の上に複数の導体層及び複数の樹脂絶縁層を交互に積層してなるビルドアップ層を形成する。その後、仮基板から金属箔を分離して、金属箔上にビルドアップ層が形成された構造体を得る。そして、金属箔をエッチングにより除去して、ビルドアップ層の最外層の表面（樹脂絶縁層の表面や複数の接続端子の表面）を露出させることで多層配線基板を製造している。
特開２００７−１５８１７４号公報（図７など）
ところで、上記特許文献１において、比較的面積が大きな接続端子（例えば、マザーボードに接続される母基板接続端子）の表面が最外層の樹脂絶縁層と面一となるよう形成された多層配線基板が開示されている。この多層配線基板では、母基板接続端子と樹脂絶縁層との境界部分に応力が加わり、特に母基板接続端子の内面のエッジに応力が集中する場合がある。このため、図３０に示されるように、母基板接続端子１０１の内面のエッジを起点として樹脂絶縁層１０２側にクラック１０３が発生するといった問題が生じてしまう。
また、特許文献１には、ビルドアップ層の最外層にソルダーレジストを形成した多層配線基板が開示されている。多層配線基板において、母基板接続端子の表面側外周部をソルダーレジストで被覆することにより、母基板接続端子と樹脂絶縁層との境界部分に加わる応力が緩和される。ところが、多層配線基板において、最外層にソルダーレジストを形成する場合、そのソルダーレジストと内層の各樹脂絶縁層とは熱膨張係数が異なるため、それらの熱膨張係数差に応じて基板の反りが発生してしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、樹脂絶縁層におけるクラックの発生を防止して信頼性の高い多層配線基板を提供することにある。
そして上記課題を解決するための手段としては、同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には複数の開口部が形成され、前記複数の開口部に対応して配置された前記第２主面側接続端子は、端子外面及び端子内面を有するとともに、前記端子外面は、前記最外層の樹脂絶縁層の外側主面よりも内層側に位置し、かつ前記端子内面のエッジは、前記外側主面から前記端子内面の端部までの長さが前記外側主面から前記端子内面の中央部までの長さよりも短くなるように丸くなっており、 前記第２主面側接続端子の端子側面は、前記端子内面から前記端子外面に向けて連続して一面にて形成されていることを特徴とする多層配線基板がある。
従って、上記手段に記載の発明によると、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層及び複数の導体層が交互に積層され、コア基板を含まないコアレス配線基板として多層配線基板が形成されている。この多層配線基板において、積層構造体の第２主面側に設けられる複数の第２主面側接続端子は、露出状態にある最外層の樹脂絶縁層に形成された複数の開口部に対応して配置されている。具体的には、第２主面側接続端子は、端子外面が最外層の樹脂絶縁層の外側主面よりも内層側に位置しているので、最外層の樹脂絶縁層がソルダーレジストとして機能し、第２主面側接続端子の端子外面にはんだを確実に形成することができる。また、第２主面側接続端子は、最外層の樹脂絶縁層の内側に埋まり込んだ状態となるが、端子内面のエッジが丸くなっているので、そのエッジ部分での応力集中が回避される。このため、樹脂絶縁層にクラックが発生するリスクが減り、従来に比べて多層配線基板の信頼性が向上する。
第２主面側において露出状態にある最外層の樹脂絶縁層の外側主面を基準面とした場合、その外側主面から端子内面の端部までの長さは、外側主面から端子内面の中央部までの長さよりも短くなっていてもよい。また、当該外側主面を基準面とした場合における外側主面から端子内面までの長さは、端子内面の中央部から端部に行くに従って徐々に短くなっていてもよい。これらの構造であると、端子内面の端部での応力集中が回避される。このため、樹脂絶縁層にクラックが発生するリスクが減り、従来に比べて多層配線基板の信頼性が向上する。
複数の開口部に対応して配置された複数の第２主面側接続端子は、端子外面が凹形状であることが好ましく、端子外面の最深部が最外層の樹脂絶縁層の内側主面よりも内層側の位置にあることがより好ましい。このように第２主面側接続端子を形成すると、端子外面に対するはんだの接触面積が増すため、はんだ接続の強度を高めることができる。
複数の開口部に対応して配置された複数の第２主面側接続端子は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有していてもよい。このようにすれば、第２主面側接続端子の上面にはんだをファインピッチで形成することができる。
複数の開口部に対応して配置された複数の第２主面側接続端子は、接続対象が母基板であり第１主面側接続端子よりも面積の大きい複数の母基板接続端子であってもよい。この場合、比較的面積が大きい母基板接続端子を母基板に確実に接続することができる。
また、第２主面側接続端子は、母基板が接続される主面側に設けられてもよいし、その主面の反対側、例えばＩＣチップが搭載される主面側に設けられてもよい。
積層構造体の第２主面側において露出状態にある最外層の樹脂絶縁層の外側主面から最も近い導体層までに相当する厚さは、積層構造体における他の樹脂絶縁層の厚さよりも大きいことが好ましい。このようにすると、端子外面が最外層の樹脂絶縁層の外側主面よりも内層側に位置するように第２主面側接続端子を確実に形成することが可能となり、応力が緩和され図３０に記載のクラックが抑制できる。
複数の樹脂絶縁層に形成されたビア導体は、いずれも第２主面側から第１主面側に向うに従って拡径した形状を有していてもよい。また逆に、複数の樹脂絶縁層に形成されたビア導体は、いずれも第１主面側から第２主面側に向うに従って拡径した形状を有していてもよい。このようにすると、コア基板を有さないコアレス配線基板を比較的容易に製造することができる。
複数の樹脂絶縁層は、光硬化性を付与していない樹脂絶縁材料、例えば熱硬化性の樹脂絶縁材料の硬化物を主体とした同じビルドアップ材を用いて形成されたものであることが好ましい。この場合、各接続端子が形成される最外層の樹脂絶縁層は、内層の樹脂絶縁層と同じ絶縁性に優れたビルドアップ材で形成されるため、各接続端子の間隔を狭くすることができ、多層配線基板の高集積化が可能となる。
樹脂絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
導体層は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層や接続端子を形成したり、導電性ペースト等の印刷により導体層や接続端子を形成したりすることも可能である。
多層配線基板の製造方法としては、金属箔を剥離可能な状態で片面に積層配置してなる支持基材を準備するとともに、後に前記第２主面側接続端子となるべき金属導体部を前記金属箔上に形成する金属導体部形成工程と、前記金属導体部形成工程後、前記金属導体部のエッジに丸みをつける丸み付け工程と、前記丸み付け工程後、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、前記ビルドアップ工程後、前記支持基材を除去して前記金属箔を露出させる基材除去工程と、前記ビルドアップ工程後、前記金属導体部の一部を残しつつ前記積層構造体における前記金属箔をエッチング除去することによって、前記第２主面側接続端子を形成する接続端子形成工程とを含む方法がある。このように多層配線基板を製造すれば、第２主面側接続端子の端子外面を最外層の樹脂絶縁層の外側主面よりも内層側に位置させることができる。また、第２主面側接続端子の端子内面のエッジを丸くすることができる。このように第２主面側接続端子を形成すれば、樹脂絶縁層にクラックが発生するリスクを減らすことができ、従来に比べて信頼性の高い多層配線基板を製造することができる。また、第２主面側接続端子となるべき金属導体部を先にパターン形成した後、積層構造体における内層の導体層が積層されるので、第２主面側接続端子と内層の導体層との位置ズレを防止することができる。さらに、基材除去工程後に第２主面側接続端子のパターン形成を行う必要がないため、比較的容易に多層配線基板を製造することができる。
第１の実施の形態における多層配線基板の概略構成を示す断面図。 多層配線基板の概略構成を示す平面図。 多層配線基板の概略構成を示す平面図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 第２の実施の形態における多層配線基板の概略構成を示す断面図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 多層配線基板の製造方法を示す説明図。 別の実施の形態の母基板接続端子を示す拡大断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 別の実施の形態における多層配線基板の概略構成を示す断面図。 従来の多層配線基板を示す拡大断面図。
［第１の実施の形態］
以下、本発明を多層配線基板に具体化した第１の実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態の多層配線基板の概略構成を示す拡大断面図である。また、図２は、上面側から見た多層配線基板の平面図であり、図３は、下面側から見た多層配線基板の平面図である。
図１に示されるように、多層配線基板１０は、コア基板を含まずに形成されたコアレス配線基板であって、同じ樹脂絶縁材料を主体とした４層の樹脂絶縁層２１，２２，２３，２４と銅からなる導体層２６とを交互に積層して多層化した配線積層部３０（積層構造体）を有している。各樹脂絶縁層２１〜２４は、光硬化性を付与していない樹脂絶縁材料、具体的には熱硬化性エポキシ樹脂の硬化物を主体としたビルドアップ材を用いて形成されている。多層配線基板１０において、配線積層部３０の上面３１側（第１主面側）には、複数の接続端子４１，４２（第１主面側接続端子）が配置されている。
図１及び図２に示されるように、本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側に配置される複数の接続端子４１，４２として、接続対象がＩＣチップであるＩＣチップ接続端子４１と、接続対象がチップコンデンサであるコンデンサ接続端子４２とが存在している。配線積層部３０の上面３１側において、複数のＩＣチップ接続端子４１は、基板中央部に設けられたチップ搭載領域４３にてアレイ状に配置されている。また、コンデンサ接続端子４２は、ＩＣチップ接続端子４１よりも面積の大きい接続端子であり、チップ搭載領域４３よりも外周側に配置されている。
一方、図１及び図３に示されるように、配線積層部３０の下面３２側（第２主面側）には、接続対象がマザーボード（母基板）であるＬＧＡ（ランドグリッドアレイ）用の複数の接続端子４５（第２主面側接続端子としての母基板接続端子）がアレイ状に配置されている。これら母基板接続端子４５は、上面３１側のＩＣチップ接続端子４１及びコンデンサ接続端子４２よりも面積の大きな接続端子である。
樹脂絶縁層２１，２２，２３，２４には、それぞれビア穴３３及びフィルドビア導体３４が設けられている。各ビア導体３４は、いずれも同一方向に（図１では下面側から上面側に向かうに従って）拡径した形状を有し、各導体層２６、ＩＣチップ接続端子４１、コンデンサ接続端子４２、及び母基板接続端子４５を相互に電気的に接続している。
配線積層部３０の上面３１側において、最外層に露出する第４層の樹脂絶縁層２４には開口部３５が形成されるとともに、開口部３５内には、上面の高さが樹脂絶縁層２４の表面（基準面）よりも低くなるような状態でＩＣチップ接続端子４１が形成されている。また、ＩＣチップ接続端子４１は、主体をなす銅層の上面のみを銅以外のめっき層４６（具体的には、ニッケル−金めっき層）で覆った構造を有している。そして、露出したＩＣチップ接続端子４１の上面に、図示しないはんだバンプを介してＩＣチップがフリップチップ接続されるようになっている。
コンデンサ接続端子４２は、銅層を主体として構成されており、その上面の高さが樹脂絶縁層２４の表面よりも高くなるように形成されている。つまり、本実施の形態の多層配線基板１０において、ＩＣチップ接続端子４１の上面とコンデンサ接続端子４２の上面との高さは異なっており、相対的に面積の大きいコンデンサ接続端子４２の上面の高さが、相対的に面積の小さいＩＣチップ接続端子４１の上面の高さよりも高くなっている。また、コンデンサ接続端子４２は、主体をなす銅層の上面及び側面を銅以外のめっき層４７（具体的には、ニッケル−金めっき層）で覆った構造を有している。そして、コンデンサ接続端子４２上には、図示しないはんだを介してチップコンデンサの外部端子が接続されるようになっている。
配線積層部３０の下面３２側において、露出状態にある最外層の樹脂絶縁層２１には複数の開口部３７が形成されるとともに、それら複数の開口部３７に対応して母基板接続端子４５が配置されている。具体的には、母基板接続端子４５は、銅層を主体として構成されており、端子外面４５ａが最外層の樹脂絶縁層２１の表面２１ａ（外側主面）よりも内側に位置している。また、母基板接続端子４５は、端子外面４５ａが凹形状であり、端子内面４５ｂのエッジ４５ｃが丸くなっている。ここで、最外層の樹脂絶縁層２１の表面２１ａ（外側主面）を基準面とした場合、その表面２１ａから端子内面４５ｂの端部までの長さＸは、表面２１ａから端子内面４５ｂの中央部までの長さＹよりも短くなっている。また、表面２１ａから端子内面４５ｂまでの長さは、端子内面４５ｂの中央部から端部に行くに従って徐々に短くなっている、と把握することもできる。本実施の形態において、母基板接続端子４５の端子外面４５ａは、端子外周側ほど傾斜角度が大きく、かつ端子中央が最深部となるような椀状に湾曲している。さらに、母基板接続端子４５は、主体をなす銅層の上面のみを銅以外のめっき層４８（具体的には、ニッケル−金めっき層）で覆った構造を有している。そして、母基板接続端子４５上には、図示しないはんだを介してマザーボードが接続されるようになっている。
また、配線積層部３０の下面３２側において、露出状態にある最外層の樹脂絶縁層２１の外側主面２１ａから最も近い導体層２６までに相当する厚さＬ１（本実施の形態では樹脂絶縁層２１の厚さ）は、配線積層部３０における他の樹脂絶縁層２２〜２４の厚さＬ２よりも大きくなっている。本実施の形態の多層配線基板１０では、最外層の樹脂絶縁層２１を厚く形成することにより、母基板接続端子４５を開口部３７の内側に位置させるようにしている。
上記構成の多層配線基板１０は例えば以下の手順で作製される。
先ず、ビルドアップ工程において、十分な強度を有する支持基板（ガラスエポキシ基板など）を準備し、その支持基板上に、樹脂絶縁層２１〜２４及び導体層２６をビルドアップして配線積層部３０を形成する。
詳述すると、図４に示されるように、支持基板５０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層５１を形成することにより、支持基板５０及び下地樹脂絶縁層５１からなる基材５２を得る。そして、図５に示されるように、基材５２の片面（具体的には下地樹脂絶縁層５１の上面）に、積層金属シート体５４を配置する。ここで、下地樹脂絶縁層５１上に積層金属シート体５４を配置することにより、以降の製造工程で積層金属シート体５４が下地樹脂絶縁層５１から剥がれない程度の密着性が確保される。積層金属シート体５４は、２枚の銅箔５５，５６（一対の金属箔）を剥離可能な状態で密着させてなる。具体的には、金属めっき（例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき）を介して銅箔５５、銅箔５６が配置された積層金属シート体５４が形成されている。
その後、母基板接続端子４５となるべき金属導体部を積層金属シート体５４上に形成する（金属導体部形成工程）。具体的には、図６に示されるように、積層金属シート体５４の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行う。その結果、母基板接続端子４５に対応した箇所に開口部を有する所定のパターンのめっきレジスト５７を形成する。そして、めっきレジスト５７を形成した状態で選択的に電解銅めっきを行って、積層金属シート体５４上に金属導体部５８を形成した後、めっきレジスト５７を剥離する（図７参照）。
金属導体部形成工程後、樹脂絶縁層との密着性を高めるために金属導体部５８表面の粗化（ＣＺ処理）を行う（図８参照）。このとき、金属導体部５８表面が粗化されるとともに、金属導体部５８のエッジが丸くなる（丸み付け工程）。
その後、金属導体部５８が形成された積層金属シート体５４を包むようにシート状の樹脂絶縁層２１を配置し、樹脂絶縁層２１を貼り付ける（図９参照）。ここで、樹脂絶縁層２１は、積層金属シート体５４及び金属導体部５８と密着するとともに、積層金属シート体５４の周囲領域において下地樹脂絶縁層５１と密着することで、積層金属シート体５４を封止する。
そして、図１０に示されるように、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２１の所定の位置（金属導体部５８の上部の位置）にビア穴３３を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層２１上に導体層２６をパターン形成する（図１１参照）。
また、第２層〜第４層の樹脂絶縁層２２〜２４及び導体層２６についても、上述した第１層の樹脂絶縁層２１及び導体層２６と同様の手法によって形成し、樹脂絶縁層２１上に積層していく。そして、最外層の樹脂絶縁層２４に対してレーザー穴加工を施すことにより複数の開口部３５を形成する（図１２参照）。次いで、過マンガン酸カリウム溶液やＯ２プラズマなどにて各開口部３５内のスミアを除去するデスミア工程を行う。
上述したビルドアップ工程によって、基材５２上に積層金属シート体５４、樹脂絶縁層２１〜２４及び導体層２６を積層した配線積層体６０を形成する。なお図１２に示されるように、配線積層体６０において積層金属シート体５４上に位置する領域が、多層配線基板１０の配線積層部３０となる部分である。また、配線積層体６０において開口部３５によって露出される導体層２６の一部がＩＣチップ接続端子４１となる。
その後、無電解銅めっきを行い、樹脂絶縁層２４の開口部３５内及び各樹脂絶縁層２１〜２４を覆う全面めっき層を形成する（全面めっき工程）。なお、銅めっきはこのとき開口部３５の内面にも形成される。
そして、配線積層体６０の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、コンデンサ接続端子４２に対応した箇所に開口部を有するパターンのめっきレジストを形成する。その後、めっきレジストを形成した状態で選択的にパターンめっきを行うことで複数の開口部３５のうちの一部のものについてその内部にフィルドビア導体を形成するとともに、フィルドビア導体の上部にコンデンサ接続端子４２を形成する（フィルドビア導体形成工程）。
フィルドビア導体形成工程後、図１３に示すように、セミアディティブ法でパターニングすることによって、フィルドビア導体６３及びコンデンサ接続端子４２を残しつつ全面めっき層を除去する（全面めっき層除去工程）。
全面めっき層除去工程、配線積層体６０をダイシング装置（図示略）により切断し、配線積層部３０の周囲領域を除去する（切断工程）。この際、図１３に示すように、配線積層部３０とその周囲部６４との境界（図１３では矢印で示す境界）において、配線積層部３０の下方にある基材５２（支持基板５０及び下地樹脂絶縁層５１）ごと切断する。この切断によって、樹脂絶縁層２１にて封止されていた積層金属シート体５４の外縁部が露出した状態となる。つまり、周囲部６４の除去によって、下地樹脂絶縁層５１と樹脂絶縁層２１との密着部分が失われる。この結果、配線積層部３０と基材５２とは積層金属シート体５４のみを介して連結した状態となる。
ここで、図１４に示されるように、積層金属シート体５４における一対の銅箔５５，５６の界面にて剥離することで、配線積層部３０から基材５２を除去して配線積層部３０（樹脂絶縁層２１）の下面上にある銅箔５５を露出させる（基材除去工程）。
その後、配線積層部３０の下面３２側において、金属導体部５８の一部を残しつつ銅箔５５をエッチング除去することによって、母基板接続端子４５を形成する（接続端子形成工程）。具体的には、配線積層部３０の上面３１上において、エッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、上面３１の表面全体を覆うエッチングレジストを形成する。この状態で、配線積層部３０に対してエッチングを行うことで、銅箔５５を全体的に除去するとともに、金属導体部５８の下側の一部を除去する。この結果、樹脂絶縁層２４に開口部３７が形成されるとともに、開口部３７内に残った金属導体部５８が母基板接続端子４５となる（図１５参照）。またここでは、金属導体部５８の端部側よりも中央部側の方が効率よくエッチング除去されるため、母基板接続端子４５の端子外面４５ａは凹形状となる。なお、端子外面４５ａにおける凹形状の形成度合は、エッチング液の濃度、温度、処理時間などのエッチング条件を変更することで調整される。
その後、ＩＣチップ接続端子４１の表面、コンデンサ接続端子４２の表面、母基板接続端子４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層４６，４７，４８を形成する（めっき工程）。以上の工程を経ることで図１の多層配線基板１０を製造する。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施の形態の多層配線基板１０では、配線積層部３０の下面３２側において、露出状態にある最外層の樹脂絶縁層２１に形成された複数の開口部３７内に母基板接続端子４５が設けられている。この母基板接続端子４５は、端子外面４５ａが最外層の樹脂絶縁層２１の外側主面２１ａよりも内層側に位置している。この場合、最外層の樹脂絶縁層２１がソルダーレジストとして機能し、母基板接続端子４５の端子外面４５ａにはんだを確実に形成することができる。また、母基板接続端子４５は、最外層の樹脂絶縁層２１の内側に埋まり込んだ状態となるが、端子内面４５ｂのエッジ４５ｃが丸くなっているので、そのエッジ部分での応力集中が回避される。このため、樹脂絶縁層２１にクラックが発生するリスクが減り、従来に比べて多層配線基板１０の信頼性が向上する。
（２）本実施の形態の多層配線基板１０では、母基板接続端子４５の端子外面４５ａは、凹形状となるよう形成されているので、端子外面４５ａ上に形成されるはんだとの接触面積が増し、はんだ接続の強度を高めることができる。
（３）本実施の形態の多層配線基板１０において、母基板接続端子４５は、端子外面４５ａのみをめっき層４８で覆った構造を有しているので、その端子外面４５ａにはんだを確実に形成することができる。
（４）本実施の形態の多層配線基板１０では、配線積層部３０の下面３２側において、露出状態にある最外層の樹脂絶縁層２１の外側主面２１ａから最も近い導体層２６までに相当する厚さＬ１は、配線積層部３０における他の樹脂絶縁層２２〜２４の厚さＬ２よりも大きくなっている。このようにすると、樹脂絶縁層２１の外側主面２１ａよりも内層側に端子外面４５ａが位置するように母基板接続端子４５を確実に形成することができる。
（５）本実施の形態では、母基板接続端子４５となるべき金属導体部５８を先にパターン形成した後、配線積層部３０における内層の導体層２６が積層されるので、母基板接続端子４５と内層の導体層２６との位置ズレを防止することができる。さらに、基材除去工程後に母基板接続端子４５のパターン形成を行う必要がないため、比較的容易に多層配線基板１０を製造することができる。
（６）本実施の形態の多層配線基板１０では、配線積層部３０の上面３１側に形成される複数の接続端子４１，４２は、接続対象の種類ごとに上面の高さが異なっている。具体的には、複数の接続端子４１，４２として、接続対象がＩＣチップであるＩＣチップ接続端子４１と、接続対象がチップコンデンサであるコンデンサ接続端子４２が存在しており、ＩＣチップ接続端子４１は、最外層にて露出する樹脂絶縁層２４の表面よりも低く、コンデンサ接続端子４２は、樹脂絶縁層２４の表面よりも高くなっている。このようにすると、ＩＣチップをフリップチップ接続するためのはんだバンプをＩＣチップ接続端子４１上にファインピッチで確実に形成することができ、ＩＣチップを確実に接続することができる。また、チップコンデンサを接続するためのはんだをコンデンサ接続端子４２に確実に形成することができ、チップコンデンサを確実に接続することができる。
（７）本実施の形態の多層配線基板１０において、配線積層部３０の上面３１側に露出する樹脂絶縁層２４には開口部３５が形成されるとともに、開口部３５内には、上面の高さが樹脂絶縁層２４の表面よりも低くなるような状態でＩＣチップ接続端子４１が形成されている。このようにすると、ＩＣチップ接続端子４１上の開口部３５内にてはんだボールを容易に位置決めすることができ、ＩＣチップ接続端子４１上におけるはんだバンプの形成をより確実に行うことができる。
（８）本実施の形態の多層配線基板１０において、コンデンサ接続端子４２は、その上面及び側面をめっき層４７で覆った構造を有しているので、上面及び側面にはんだを付着させることができる。よって、部品接合時には比較的大きくて好適形状のはんだフィレットを確実に形成することができる。また、ＩＣチップ接続端子４１は、その上面をめっき層４６で覆った構造を有しているので、ＩＣチップ接続端子４１の上面にはんだバンプを確実に形成することができる。ここで、コンデンサ接続端子４２の間隔はＩＣチップ接続端子４１の間隔よりも広く、またコンデンサ接続端子４２はサイズが比較的大きいため、コンデンサ接続端子４２の上面及び側面に形成されたはんだによってチップコンデンサを十分な強度で確実にはんだ接続することができる。一方、ＩＣチップ接続端子４１の間隔は狭いため、ＩＣチップ接続端子４１の横方向（基板平面方向）にはんだバンプが膨らむと、端子間のショートが問題となる。これに対して本実施形態では、ＩＣチップ接続端子４１の上面のみにはんだバンプが形成されていて、はんだバンプが横方向に膨らむことがないので、はんだバンプを介した端子間のショートを回避することができる。
（９）本実施の形態の多層配線基板１０において、複数の樹脂絶縁層２１〜２４は、光硬化性を付与していない樹脂絶縁材料の硬化物を主体とした同じビルドアップ材を用いて形成されている。つまり、最外層の樹脂絶縁層２４は、内層の樹脂絶縁層２２，２３と同じ絶縁性に優れたビルドアップ材で形成されている。このため、ＩＣチップ接続端子４１やコンデンサ接続端子４２の端子間隔を狭くすることができ、多層配線基板１０の高集積化が可能となる。また、多層配線基板１０では、最外層にソルダーレジストが形成されていないので、各樹脂絶縁層２１〜２４とソルダーレジストとの熱膨張係数差に起因して生じる多層配線基板１０の反りを回避することができる。
［第２の実施の形態］
次に、本実施の形態を具体化した第２の実施の形態を図面に基づき説明する。図１６は、本実施の形態の多層配線基板１０Ａの概略構成を示す拡大断面図である。上述した第１の実施の形態の多層配線基板１０において、母基板接続端子４５とその母基板接続端子４５に接続されるビア導体３４とは同じ最外層の樹脂絶縁層２１内に形成されていた。これに対し、本実施の形態の多層配線基板１０Ａでは、母基板接続端子４５とビア導体３４とが別々の樹脂絶縁層２０，２１内に形成されている。なお、多層配線基板１０Ａにおける他の構成（接続端子４１，４２、導体層２６、及び樹脂絶縁層２２〜２４の構成）については、第１の実施の形態と同じ構成である。
本実施の形態では、配線積層部３０Ａの下面３２側において、露出状態にある最外層の樹脂絶縁層２０の外側主面２０ａから最も近い導体層２６までに相当する厚さＬ１は、樹脂絶縁層２０と樹脂絶縁層２１との２層分の厚さである。従って、樹脂絶縁層２０の外側主面２０ａから最も近い導体層２６までに相当する厚さＬ１は、他の樹脂絶縁層２２〜２４の厚さＬ２よりも大きくなっている。
本実施の形態の多層配線基板１０Ａは以下の手順で作製される。
先ず、基材５２の片面（下地樹脂絶縁層５１の上面）に、積層金属シート体５４を配置する。その後、図１７に示されるように、積層金属シート体５４を包むようにシート状の樹脂絶縁層２０を配置し、樹脂絶縁層２０を貼り付ける。ここで、樹脂絶縁層２０は、積層金属シート体５４と密着するとともに、その積層金属シート体５４の周囲領域において下地樹脂絶縁層５１と密着することで、積層金属シート体５４を封止する。
そして、母基板接続端子４５となるべき金属導体部５８を積層金属シート体５４上に形成する（金属導体部形成工程）。具体的には、例えばエキシマレーザーやＵＶレーザーなどを用いてレーザー加工を施すことによって、樹脂絶縁層２０に母基板接続端子４５に対応した所定のパターンの開口部７１を形成する（図１８参照）。その後、電解銅めっきを行い、積層金属シート体５４上に金属導体部５８を形成する（図１９参照）。
金属導体部形成工程後、樹脂絶縁層との密着性を高めるために金属導体部５８表面の粗化（ＣＺ処理）を行う（図２０参照）。このとき、金属導体部５８表面が粗化されるとともに、金属導体部５８のエッジが丸くなる（丸み付け工程）。
その後、金属導体部５８が形成された樹脂絶縁層２０の上面にシート状の樹脂絶縁層２１を配置し、樹脂絶縁層２１を貼り付ける（図２１参照）。
そして、図２２に示されるように、例えばエキシマレーザーやＵＶレーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２１の所定の位置（金属導体部５８の上部の位置）にビア穴３３を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層２１上に導体層２６をパターン形成する（図２３参照）。
また、樹脂絶縁層２２〜２４及び導体層２６についても、上述した樹脂絶縁層２１及び導体層２６と同様の手法によって形成し、樹脂絶縁層２１上に積層していく。そして、第１の実施の形態と同様に、最外層の樹脂絶縁層２４に対してレーザー穴加工を施すことにより複数の開口部３５を形成した後、全面めっき工程、フィルドビア導体形成工程、全面めっき層除去工程等を行うことで、配線積層体６０Ａの上面にＩＣチップ接続端子４１やコンデンサ接続端子４２を形成する（図２４参照）。
全面めっき層除去工程、配線積層体６０Ａをダイシング装置（図示略）により切断し、配線積層部３０Ａの周囲領域を除去する（切断工程）。そして、基材除去工程を行い、積層金属シート体５４における一対の銅箔５５，５６の界面にて剥離することで、図２５に示すように配線積層部３０Ａから基材５２を除去して配線積層部３０Ａ（樹脂絶縁層２０）の下面３２上にある銅箔５５を露出させる。
その後、配線積層部３０の下面３２側において、金属導体部５８の一部を残しつつ銅箔５５をエッチング除去することによって、母基板接続端子４５を形成する（図２６参照）。そして、ＩＣチップ接続端子４１Ａの表面、コンデンサ接続端子４２の表面、母基板接続端子４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層４６，４７，４８を形成する（めっき工程）。以上の工程を経ることで図１６の多層配線基板１０Ａを製造する。
本実施の形態の多層配線基板１０Ａにおいても、上記第１の実施の形態と同様の効果を得ることができる。
なお、本発明の各実施の形態は以下のように変更してもよい。
・上記第２の実施の形態では、母基板接続端子４５における凹形状の端子外面４５ａは、最深部が最外層の樹脂絶縁層２０の内側主面２０ｂよりも外側に位置していたがこれに限定されるものではない。図２７に示されるように、端子外面４５ａの最深部を深く形成して、端子外面４５ａの最深部が最外層の樹脂絶縁層２０の内側主面２０ｂよりも内側に位置するように母基板接続端子４５を形成してもよい。このように母基板接続端子４５を形成すると、端子外面４５ａにおけるはんだとの接触面積が増すため、はんだ接続の強度を十分に高めることができる。
・上記各実施の形態の多層配線基板１０，１０Ａにおいて、上面３１側に形成されるコンデンサ接続端子４２をセミアディティブ法にてパターン形成していたが、サブトラクティブ法にてパターン形成してもよい。なおこの場合、図２８に示す多層配線基板１０Ｂのように、コンデンサ接続端子４２Ａは、上面よりも下面のほうが面積の大きい断面台形状に形成される。このようにすると、コンデンサ接続端子４２Ａと樹脂絶縁層２４との接触面積が増すため、端子強度を十分に確保することができる。また、多層配線基板１０Ｂのように、開口部３５内に充填されたフィルドビア導体６３によってＩＣチップ接続端子４１Ａを形成してもよい。さらに、図２９に示す多層配線基板１０Ｃのように、ＩＣチップ接続端子４１と同様に、開口部３５内にて露出するようコンデンサ接続端子４２Ｂを形成してもよい。なお、このコンデンサ接続端子４２Ｂは、ＩＣチップ接続端子４１とほぼ同じ高さとなる。
・上記各実施の形態では、エッチングによって母基板接続端子４５の端子外面４５ａを凹形状としていたが、これに限定するものではない。例えば、レーザー加工などによって凹形状の端子外面４５ａを形成してもよい。また、複数回のエッチング処理を行うことによって凹形状の端子外面４５ａを形成してもよい。具体的には、１回目のエッチングで母基板接続端子４５よりも小さな凹部を形成した後に、２回目のエッチングを段階的に行うことによって、凹形状の端子外面４５ａを形成してもよい。
・上記各実施の形態では、複数の樹脂絶縁層２１〜２４に形成される複数の導体層２６は、下面３２側から上面３１側に向かうに従って拡径したビア導体３４により互いに接続されていたが、これに限定されるものではない。複数の樹脂絶縁層２１〜２４に形成されるビア導体３４は同一方向に拡径した形状であればよく、上面３１側から下面３２側に向かうに従って拡径したビア導体により、複数の導体層２６を互いに接続してもよい。
・上記各実施の形態では、各接続端子４１，４２，４５を被覆するめっき層４６，４７，４８は、ニッケル−金めっき層であったが、銅以外のめっき層であればよく、例えば、ニッケル−パラジウム−金めっき層などの他のめっき層に変更してもよい。
次に、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
（１）同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には複数の開口部が形成され、前記複数の開口部に対応して配置された前記第２主面側接続端子は、端子外面が前記最外層の樹脂絶縁層の外側主面よりも内層側に位置し、かつ端子内面のエッジが丸くなっており、前記第１主面側には、接続対象の異なる少なくとも２種類の第１主面側接続端子が存在するとともに、前記第１主面側接続端子の上面の高さが、前記接続対象の種類ごとに異なっていることを特徴とする多層配線基板。
（２）同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板の製造方法であって、金属箔を剥離可能な状態で片面に積層配置してなる支持基材を準備するとともに、後に前記第２主面側接続端子となるべき金属導体部を前記金属箔上に形成する金属導体部形成工程と、前記金属導体部形成工程後、前記金属導体部のエッジに丸みをつける丸み付け工程と、前記丸み付け工程後、複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化することにより積層構造体を形成するビルドアップ工程と、前記ビルドアップ工程後、前記支持基材を除去して前記金属箔を露出させる基材除去工程と、前記ビルドアップ工程後、前記金属導体部の一部を残しつつ前記積層構造体における前記金属箔をエッチング除去することによって、前記第２主面側接続端子を形成する接続端子形成工程とを含むことを特徴とする多層配線基板の製造方法。
１０，１０Ａ〜１０Ｃ…多層配線基板
２０〜２４…樹脂絶縁層
２０ａ，２１ａ…外側主面
２０ｂ…内側主面
２６…導体層
３０，３０Ａ…積層構造体としての配線積層部
３１…第１主面としての上面
３２…第２主面としての下面
３４…ビア導体
３７…開口部
４１，４１Ａ…第１主面側接続端子としてのＩＣチップ接続端子
４２，４２Ａ，４２Ｂ…第１主面側接続端子としてのコンデンサ接続端子
４５…第２主面側接続端子としての母基板接続端子
４５ａ…端子外面
４５ｂ…端子内面
４５ｃ…エッジ
４８…めっき層
Ｘ…外側主面から端子内面の端部までの長さ
Ｙ…外側主面から端子内面の中央部までの長さ

Claims (8)

  1. 同じ樹脂絶縁材料を主体とする複数の樹脂絶縁層及び複数の導体層を交互に積層して多層化した積層構造体を有し、前記積層構造体の第１主面側には複数の第１主面側接続端子が配置され、前記積層構造体の第２主面側には複数の第２主面側接続端子が配置され、前記複数の導体層は、前記複数の樹脂絶縁層に形成され、前記第１主面側または前記第２主面側に向うに従って拡径したビア導体により接続されている多層配線基板であって、
    前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層には複数の開口部が形成され、
    前記複数の開口部に対応して配置された前記第２主面側接続端子は、端子外面及び端子内面を有するとともに、前記端子外面は、前記最外層の樹脂絶縁層の外側主面よりも内層側に位置し、かつ前記端子内面のエッジは、前記外側主面から前記端子内面の端部までの長さが前記外側主面から前記端子内面の中央部までの長さよりも短くなるように丸くなっており、
    前記第２主面側接続端子の端子側面は、前記端子内面から前記端子外面に向けて連続して一面にて形成されている
    ことを特徴とする多層配線基板。
  2. 前記複数の開口部に対応して配置された前記複数の第２主面側接続端子は、前記端子外面が凹形状であることを特徴とする請求項１に記載の多層配線基板。
  3. 前記複数の開口部に対応して配置された前記複数の第２主面側接続端子は、前記端子外面が凹形状であるとともに、前記端子外面の最深部が前記最外層の樹脂絶縁層の内側主面よりも内層側の位置にあることを特徴とする請求項１に記載の多層配線基板。
  4. 前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層の前記外側主面を基準面とした場合、前記外側主面から前記端子内面までの長さは、前記端子内面の中央部から端部に行くに従って徐々に短くなることを特徴とする請求項１乃至３のいずれか１項に記載の多層配線基板。
  5. 前記複数の開口部に対応して配置された前記複数の第２主面側接続端子は、主体をなす銅層の上面のみを銅以外のめっき層で覆った構造を有していることを特徴とする請求項１乃至４のいずれか１項に記載の多層配線基板。
  6. 前記複数の開口部に対応して配置された前記複数の第２主面側接続端子は、接続対象が母基板であり前記第１主面側接続端子よりも面積の大きい複数の母基板接続端子であることを特徴とする請求項１乃至５のいずれか１項に記載の多層配線基板。
  7. 前記積層構造体の前記第２主面側において露出状態にある最外層の樹脂絶縁層の外側主面から最も近い導体層までに相当する厚さは、前記積層構造体における他の樹脂絶縁層の厚さよりも大きいことを特徴とする請求項１乃至６のいずれか１項に記載の多層配線基板。
  8. 前記複数の樹脂絶縁層に形成された前記ビア導体は、いずれも前記第２主面側から前記第１主面側に向うに従って拡径した形状を有することを特徴とする請求項１乃至７のいずれか１項に記載の多層配線基板。
JP2010285410A 2009-12-28 2010-12-22 多層配線基板 Expired - Fee Related JP5504149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010285410A JP5504149B2 (ja) 2009-12-28 2010-12-22 多層配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009296912 2009-12-28
JP2009296912 2009-12-28
JP2010285410A JP5504149B2 (ja) 2009-12-28 2010-12-22 多層配線基板

Publications (3)

Publication Number Publication Date
JP2011155251A JP2011155251A (ja) 2011-08-11
JP2011155251A5 JP2011155251A5 (ja) 2013-06-27
JP5504149B2 true JP5504149B2 (ja) 2014-05-28

Family

ID=44175926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010285410A Expired - Fee Related JP5504149B2 (ja) 2009-12-28 2010-12-22 多層配線基板

Country Status (5)

Country Link
US (1) US8581388B2 (ja)
JP (1) JP5504149B2 (ja)
KR (1) KR101323541B1 (ja)
CN (1) CN102111951B (ja)
TW (1) TWI449480B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6166879B2 (ja) * 2011-09-06 2017-07-19 株式会社 大昌電子 片面プリント配線板およびその製造方法
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP6110084B2 (ja) * 2012-07-06 2017-04-05 株式会社 大昌電子 プリント配線板およびその製造方法
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
WO2016143117A1 (ja) * 2015-03-12 2016-09-15 三井金属鉱業株式会社 キャリア付き金属箔及び配線基板の製造方法
CN106576430B (zh) * 2015-03-31 2019-06-14 株式会社棚泽八光社 印刷基板及其制造方法
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
JP6816723B2 (ja) * 2015-10-22 2021-01-20 Ａｇｃ株式会社 配線基板の製造方法
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN111554641A (zh) * 2020-05-11 2020-08-18 上海天马微电子有限公司 半导体封装件及其制作方法
US20240321707A1 (en) * 2021-02-05 2024-09-26 Qorvo Us, Inc. Electronic device comprising a single dielectric layer for solder mask and cavity and method for fabricating the same
JP7003340B1 (ja) * 2021-03-09 2022-01-20 三菱電機株式会社 回路基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899265B2 (ja) 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2003133711A (ja) 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
JP2007173622A (ja) * 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP5179920B2 (ja) 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2011181542A (ja) * 2010-02-26 2011-09-15 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2011155251A (ja) 2011-08-11
TW201134329A (en) 2011-10-01
TWI449480B (zh) 2014-08-11
US20110156272A1 (en) 2011-06-30
CN102111951B (zh) 2014-09-17
US8581388B2 (en) 2013-11-12
KR20110076805A (ko) 2011-07-06
KR101323541B1 (ko) 2013-10-29
CN102111951A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
JP5504149B2 (ja) 多層配線基板
JP5566720B2 (ja) 多層配線基板及びその製造方法
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
JP5623308B2 (ja) 多層配線基板及びその製造方法
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP5566771B2 (ja) 多層配線基板
JP5848110B2 (ja) 多層配線基板の製造方法
KR101281410B1 (ko) 다층 배선기판
JP5462777B2 (ja) 多層配線基板の製造方法
JP2012094662A (ja) 多層配線基板の製造方法
JP5638269B2 (ja) 多層配線基板
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5504149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees