[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7498811B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7498811B2
JP7498811B2 JP2023010280A JP2023010280A JP7498811B2 JP 7498811 B2 JP7498811 B2 JP 7498811B2 JP 2023010280 A JP2023010280 A JP 2023010280A JP 2023010280 A JP2023010280 A JP 2023010280A JP 7498811 B2 JP7498811 B2 JP 7498811B2
Authority
JP
Japan
Prior art keywords
transistor
layer
oxide semiconductor
circuit
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023010280A
Other languages
English (en)
Other versions
JP2023033646A (ja
Inventor
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023033646A publication Critical patent/JP2023033646A/ja
Priority to JP2024088613A priority Critical patent/JP2024103658A/ja
Application granted granted Critical
Publication of JP7498811B2 publication Critical patent/JP7498811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/022—Manufacture or treatment of image sensors covered by group H10F39/12 of image sensors having active layers comprising only Group II-VI materials, e.g. CdS, ZnS or CdTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、撮像装置およびその動作方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を
一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
トランジスタに適用可能な半導体材料として酸化物半導体が注目されている。例えば、酸
化物半導体として酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ系酸化物半導体を用いてトランジス
タを作製する技術が開示されている（特許文献１および特許文献２参照）。
また、酸化物半導体を有するトランジスタを画素回路の一部に用いる構成の撮像装置が特
許文献３に開示されている。
また、８Ｋ４Ｋの撮像に対応する１億３３００万画素を有するＣＭＯＳ（Ｃｏｍｐｌｅｍ
ｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）撮像素子に関す
る技術が非特許文献１に開示されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２０１１－１１９７１１号公報
Ｒ．Ｆｕｎａｔｓｕ ｅｔ ａｌ．，"１３３Ｍｐｉｘｅｌ ６０ｆｐｓ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ ３２－Ｃｏｌｕｍｎ Ｓｈａｒｅｄ Ｈｉｇｈ－Ｓｐｅｅｄ Ｃｏｌｕｍｎ－Ｐａｒａｌｌｅｌ ＳＡＲ ＡＤＣｓ"，ＩＥＥＥ ＩＳＳＣＣ Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２０１５．
８Ｋ４Ｋ画像などの高精細画像ではデータ量が膨大であり、当該データを圧縮処理するこ
とにより伝送データ量を低減させることが好ましい。
一方で、撮像装置で取得したデータを圧縮することでデータ伝送の負荷は低減するが、デ
ータの圧縮に要するデジタル画像処理に膨大な電力を費やすことになる。
したがって、本発明の一態様では、低消費電力の撮像装置を提供することを目的の一つと
する。または、連続するフレームにおいて差分のデータを取得する撮像装置を提供するこ
とを目的の一つとする。または、画像データを効率良く圧縮することができる撮像装置を
提供することを目的の一つとする。または、ノイズの少ない画像を撮像することができる
撮像装置を提供することを目的の一つとする。または、高速動作に適した撮像装置を提供
することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一
つとする。または、集積度の高い撮像装置を提供することを目的の一つとする。または、
低照度下で撮像することができる撮像装置を提供することを目的の一つとする。または、
ダイナミックレンジの広い撮像装置を提供することを目的の一つとする。または、広い温
度範囲において使用可能な撮像装置を提供することを目的の一つとする。または、高開口
率の撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供
することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つ
とする。または、上記撮像装置の駆動方法を提供することを目的の一つとする。または、
新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、フレーム間の差分データを取得することによって撮像データを圧縮す
ることができる撮像装置に関する。
本発明の一態様は、画素と、第１の回路と、第２の回路と、第３の回路と、を有する撮像
装置であって、画素は電荷蓄積部に保持された第１の電位を出力する機能を有し、画素は
電荷蓄積部に保持された第２の電位を出力する機能を有し、第１の電位は第１のフレーム
の撮像データと第２のフレームの撮像データとの差分データに相当し、第２の電位は電荷
蓄積部を初期化した時のデータに相当し、第１の回路は第１の電位と第２の電位の差分の
絶対値を基準電位に対して加算、または減算した第３の電位を出力する機能を有し、第２
の回路は第３の電位をｎビット（ｎは１以上の自然数）の第１のデジタルデータに変換す
る機能を有し、第２の回路は第３の電位の基準電位に対する大小関係を１ビットの第２の
デジタルデータに変換する機能を有し、第２の回路は第１のデジタルデータおよび第２の
デジタルデータを組み合わせたｎ＋１ビットのデジタルデータを出力する機能を有し、第
３の回路はｎ＋１ビットのデジタルデータを圧縮して記憶する機能を有することを特徴と
する撮像装置である。
画素は、第１乃至第５のトランジスタ、第１の容量素子、第２の容量素子、第３の容量素
子および光電変換素子を有し、光電変換素子の一方の電極は、第１のトランジスタのソー
スまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレイ
ンの他方は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第
１のトランジスタのソースまたはドレインの他方は、第１の容量素子の一方の電極と電気
的に接続され、第１のトランジスタのソースまたはドレインの他方は、第２の容量素子の
一方の電極と電気的に接続され、第２の容量素子の他方の電極は、第３のトランジスタの
ソースまたはドレインの一方と電気的に接続され、第２の容量素子の他方の電極は、第４
のトランジスタのゲート電極と電気的に接続され、第２の容量素子の他方の電極は、第３
の容量素子の一方の電極と電気的に接続され、第４のトランジスタのソースまたはドレイ
ンの一方は、第５のトランジスタのソースまたはドレインの一方と電気的に接続されてい
る構成とすることができる。
第１のトランジスタ乃至第３のトランジスタは、チャネルが形成される領域に酸化物半導
体を有していてもよい。酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、
Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
第１の回路は、第６のトランジスタと、第７のトランジスタと、第４の容量素子と、第５
の容量素子と、を有し、第６のトランジスタのソースまたはドレインの一方は第７のトラ
ンジスタのソースまたはドレインの一方と電気的に接続され、第６のトランジスタのソー
スまたはドレインの一方は第４の容量素子の一方の電極と電気的に接続され、第７のトラ
ンジスタのソースまたはドレインの他方は第５の容量素子の一方の電極と電気的に接続さ
れ、第４の容量素子の他方の電極は画素と電気的に接続されている構成とすることができ
る。
第２の回路は、第１のコンパレータ回路と、第２のコンパレータ回路と、論理和回路と、
第１のラッチ回路と、第２のラッチ回路と、カウンター回路と、第１の配線と、第２の配
線と、第３の配線と、第１乃至第ｎ＋１（ｎは１以上の自然数）のバッファ回路と、を有
し、第１のコンパレータ回路は第１の入力端子、第２の入力端子および第１の出力端子を
有し、第２のコンパレータ回路は第３の入力端子、第４の入力端子および第２の出力端子
を有し、論理和回路は第５の入力端子、第６の入力端子および第３の出力端子を有し、第
１のラッチ回路は第７の入力端子、第８の入力端子および第４の出力端子を有し、第２の
ラッチ回路は第９の入力端子、第１０の入力端子および第５の出力端子を有し、カウンタ
ー回路は第１１の入力端子、第１２の入力端子およびｎ個の第６の出力端子を有し、第１
の配線は第１の基準電位を供給することができ、第２の配線は第２の基準電位を供給する
ことができ、第３の配線はクロック信号を供給することができ、第１の入力端子は第１の
回路と電気的に接続され、第２の入力端子は第１の配線と電気的に接続され、第３の入力
端子は第２の配線と電気的に接続され、第４の入力端子は第１の回路と電気的に接続され
、第１の出力端子は第５の入力端子と電気的に接続され、第１の出力端子は第７の入力端
子と電気的に接続され、第２の出力端子は第６の入力端子と電気的に接続され、第８の入
力端子は第３の配線と電気的に接続され、第４の出力端子は第９の入力端子と電気的に接
続され、第１０の入力端子は第３の出力端子と電気的に接続され、第５の出力端子は第ｎ
＋１のバッファ回路の入力端子と電気的に接続され、第１１の入力端子は第３の出力端子
と電気的に接続され、第１２の入力端子は第３の配線と電気的に接続され、ｎ個の第６の
出力端子のそれぞれは第１乃至第ｎのバッファ回路の入力端子のそれぞれと電気的に接続
されている構成とすることができる。
第３の回路は記憶素子アレイと、第４の回路と、第５の回路と、第６の回路と、第７の回
路、第８の回路と、第９の回路と、第１０の回路と、第１１の回路と、第１２の回路と、
第１３の回路と、第１４の回路と、第１５の回路と、を有し、第４の回路は入力されたデ
ジタルデータを符号化処理する機能を有し、第５の回路は符号化したデジタルデータを一
時的に記憶する機能を有し、第６の回路は複数ビットのデジタルデータを１ビットのデジ
タルデータに分割する機能を有し、第７の回路は書き込み用の行デコーダとしての機能を
有し、第８の回路は書き込み用の列デコーダとしての機能を有し、第９の回路は読み出し
用の行デコーダとしての機能を有し、第１０の回路は読み出し用の列デコーダとしての機
能を有し、第１１の回路は記憶素子アレイの書き込みアドレスを制御する機能を有し、第
１２の回路は記憶素子アレイの読み出しアドレスを制御する機能を有し、第１３の回路は
第４の回路および第５の回路で指定されるアドレスの差に相当するデジタルデータを算出
する機能を有し、第１４の回路はデジタルデータをアナログデータに変換する機能を有し
、第１５の回路はアナログデータに応じて周波数の異なるクロック信号を生成する機能を
有する構成とすることができる。
第３の回路に記憶されるデジタルデータは、ランレングス圧縮またはハフマン圧縮された
データであることが好ましい。
光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を用いることができる。
例えば、セレンとしては非晶質セレンまたは結晶セレンを用いることができる。
本発明の一態様を用いることで、低消費電力の撮像装置を提供することができる。または
、連続するフレームにおいて差分のデータを取得する撮像装置を提供することができる。
または、画像データを効率良く圧縮することができる撮像装置を提供することができる。
または、ノイズの少ない画像を撮像することができる撮像装置を提供することができる。
または、高速動作に適した撮像装置を提供することができる。または、解像度の高い撮像
装置を提供することができる。または、集積度の高い撮像装置を提供することができる。
または、低照度下で撮像することができる撮像装置を提供することができる。または、ダ
イナミックレンジの広い撮像装置を提供することができる。または、広い温度範囲におい
て使用可能な撮像装置を提供することができる。または、高開口率の撮像装置を提供する
ことができる。または、信頼性の高い撮像装置を提供することができる。または、新規な
撮像装置などを提供することができる。または、上記撮像装置の駆動方法を提供すること
ができる。または、新規な半導体装置などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
撮像装置を説明する斜視図および上面図。 端子の接続の形態を説明する図。 撮像装置を説明する上面図。 画素アレイおよび周辺回路の分割の形態を説明する上面図。 撮像装置の画素を説明する回路図および撮像装置の動作を説明するタイミングチャート。 撮像装置の画素を説明する回路図および撮像装置の動作を説明するタイミングチャート。 ＣＤＳ回路の回路図およびＡ／Ｄ変換回路のブロック図。 コンパレータ回路の動作を説明するタイミングチャート。 Ａ／Ｄ変換回路の動作を説明する図。 Ａ／Ｄ変換回路の動作を説明する図。 デジタルデータを記憶する機能を有する回路のブロック図。 画素回路を説明する図。 画素回路を説明する図。 画素回路を説明する図。 撮像装置の構成を説明する断面図。 撮像装置の動作を説明する図。 光電変換素子の構成を説明する断面図。 光電変換素子の接続形態を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図および回路図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。 ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（Ｄ／Ａ変換回路、Ａ／Ｄ変換回路、ガンマ補正回路など）、電位レベル変換回路
（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路な
ど）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出
来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号
生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能
である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された
信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、Ｘ
とＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、Ｘ
とＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大き
さによって大きさが決定される。したがって、「接地」「ＧＮＤ」「グラウンド」などと
記載されている場合であっても、必ずしも、電位が０ボルトであるとは限らないものとす
る。例えば、回路で最も低い電位を基準として、「接地」や「ＧＮＤ」を定義する場合も
ある。または、回路で中間くらいの電位を基準として、「接地」や「ＧＮＤ」を定義する
場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定されるこ
ととなる。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様は、画素内で基準フレームと対象フレームの差分データを検出することの
できる画素回路の構成、当該差分データを圧縮率が高くなるように効率的にＡ－Ｄ変換す
ることのできる周辺回路の構成、およびその動作方法である。圧縮により符号化された差
分データは記憶素子に書き込まれ、順次読み出される。このとき、データ量に応じてクロ
ック信号の周波数を低下させることができる。読み出されたデータは外部回路により伸張
され、基準フレームに付加することにより画像を構成する。
したがって、本発明の一態様の撮像装置では、画像データを効率良く圧縮し、クロック周
波数を適宜低減できることなどから消費電力を抑えることができる。また、周辺回路には
ノイズを低減する回路を備え、低照度下においてもノイズの少ない画像を撮像することが
できる。
図１（Ａ）は本発明の一態様の撮像装置の外観斜視図である。当該撮像装置は積層構成で
あり、層３１および層３２を有する。図１（Ｂ）は層３１の上面図であり、図１（Ｃ）は
層３２の上面図である。
層３１は、複数の画素回路２０がマトリクス状に配置された画素アレイ２１を有する。各
画素回路２０に接続される行配線の一方の端部には端子Ｔが設けられる。また、各画素回
路２０に接続される列配線の一方の端部には端子Ｑが設けられる。つまり、端子Ｔは行数
分設けられ、端子Ｑは、列数分設けられる。なお、図１等には、例としてＴ１乃至Ｔ６お
よびＱ１乃至Ｑ３が示されている。
層３２は、画素アレイ２１の駆動、データの変換、データの読み出し、およびデータを記
憶するための周辺回路２６（回路２２、回路２３、回路２４、回路２５など）を有する。
ここで、回路２２には行数分の端子Ｔ’が設けられる。また、回路２３は列数分設けられ
る。すなわち、端子Ｑ’は列数分設けられる。なお、図１等には、例としてＴ１’乃至Ｔ
６’およびＱ１’乃至Ｑ３’が示されている。
層３１および層３２は重ねて設けられ、図２に示すように上述した端子Ｔおよび端子Ｔ’
、端子Ｑおよび端子Ｑ’はそれぞれ重なるように配置されており、電気的な接続を有する
。このような構成にすることによって、配線長を短くすることができ、配線抵抗および寄
生容量などの影響を抑えられることから高速動作や省電力化が可能となる。また、周辺回
路２６上に画素回路２０や配線を設けることができることから、撮像装置を小型化するこ
とができる。なお、周辺回路２６の一部は、層３２の外部に設けられていてもよい。
回路２２乃至回路２５は、高速動作とＣＭＯＳ回路での構成を両立させるため、シリコン
を用いたトランジスタ（以下、Ｓｉトランジスタ）を用いて作製することが好ましい。例
えば、層３２をシリコン基板とし、当該シリコン基板に上記回路を形成することができる
。また、画素アレイ２１は、酸化物半導体を用いたトランジスタ（以下、ＯＳトランジス
タ）を用いて作製することが好ましい。なお、回路２２乃至回路２５を構成する一部のト
ランジスタを画素アレイ２１と同じ面上に設けてもよい。
図１（Ａ）、（Ｂ）、（Ｃ）は画素アレイ２１を駆動するための周辺回路２６を分割しな
い例である。一方で、８Ｋ４Ｋなど膨大な数の画素を駆動するには周辺回路２６を高速で
動作させなければならず、周辺回路２６を複数に分割し、並行して駆動させることが好ま
しい。
例えば、図３（Ａ）に示すように、画素アレイ全体を画素アレイ２１ａおよび画素アレイ
２１ｂの二つに分割する。また、図３（Ｂ）に示すように、画素アレイ２１ａに対応する
周辺回路２６ａおよび画素アレイ２１ｂに対応する周辺回路２６ｂを層３２に設ける。こ
のように周辺回路２６を分割し、並行して動作させることでクロック周波数を低下させる
ことができる。
なお、図３（Ａ）、（Ｂ）では、図４（Ａ）に示すように画素アレイ２１ａ乃至画素アレ
イ２１ｂおよび周辺回路２６ａ乃至周辺回路２６ｂの２分割にする形態を示したが、分割
数はこれに限らない。例えば、図４（Ｂ）に示すように画素アレイ２１ａ乃至画素アレイ
２１ｄおよび周辺回路２６ａ乃至周辺回路２６ｄの４分割にしてもよい。または、図４（
Ｃ）に示すように画素アレイ２１ａ乃至画素アレイ２１ｈおよび周辺回路２６ａ乃至周辺
回路２６ｈの８分割にしてもよい。または、図４（Ｄ）に示すように画素アレイ２１ａ乃
至画素アレイ２１ｑおよび周辺回路２６ａ乃至周辺回路２６ｑの１６分割にしてもよい。
または、３２分割など垂直方向の画素数が等分に割り切れる任意の数で分割することもで
きる。または、図４（Ｅ）に示すように、画素アレイ２１および周辺回路２６を水平垂直
方向に等分割してもよい。
図５（Ａ）は画素回路２０の回路図である。画素回路２０において、光電変換素子ＰＤの
一方の電極は、トランジスタ４１のソースまたはドレインの一方と電気的に接続される。
トランジスタ４１のソースまたはドレインの他方は、トランジスタ４２のソースまたはド
レインの一方と電気的に接続される。トランジスタ４１のソースまたはドレインの他方は
、容量素子Ｃ１の一方の電極と電気的に接続される。トランジスタ４１のソースまたはド
レインの他方は、容量素子Ｃ２の一方の電極と電気的に接続される。容量素子Ｃ２の他方
の電極は、トランジスタ４３のソースまたはドレインの一方と電気的に接続される。容量
素子Ｃ２の他方の電極は、トランジスタ４４のゲート電極と電気的に接続される。容量素
子Ｃ２の他方の電極は、容量素子Ｃ３の一方の電極と電気的に接続される。トランジスタ
４４のソースまたはドレインの一方は、トランジスタ４５のソースまたはドレインの一方
と電気的に接続される。
ここで、トランジスタ４１のソースまたはドレインの他方、トランジスタ４２のソースま
たはドレインの一方、容量素子Ｃ１の一方の電極および容量素子Ｃ２の一方の電極が接続
されるノードＦＤ１を第１の電荷蓄積部とする。また、容量素子Ｃ２の他方の電極、トラ
ンジスタ４３のソースまたはドレインの一方、トランジスタ４４のゲート電極および容量
素子Ｃ３の一方の電極が接続されるノードＦＤ２を第２の電荷蓄積部とする。
光電変換素子ＰＤの他方の電極は、配線７１（ＶＰＤ）に電気的に接続される。トランジ
スタ４２のソースまたはドレインの他方は、配線７２（ＶＰＲ）に電気的に接続される。
容量素子Ｃ１の他方の電極は、配線７３（ＶＳＳ）に電気的に接続される。トランジスタ
４３のソースまたはドレインの他方は、配線７４（ＶＦＲ）に電気的に接続される。容量
素子Ｃ３の他方の電極は、配線７５（ＶＣ）に電気的に接続される。トランジスタ４４の
ソースまたはドレインの他方は、配線７６（ＶＯ）に電気的に接続される。トランジスタ
４５のソースまたはドレインの他方は、配線９１（ＯＵＴ１）に電気的に接続される。
配線７１（ＶＰＤ）、配線７２（ＶＰＲ）、配線７３（ＶＳＳ）、および配線７４（ＶＦ
Ｒ）、配線７５（ＶＣ）および配線７６（ＶＯ）は、電源線としての機能を有することが
できる。例えば、配線７２（ＶＰＲ）、配線７３（ＶＳＳ）、配線７４（ＶＦＲ）および
配線７５（ＶＣ）は、低電位電源線として機能させることができる。配線７１（ＶＰＤ）
および配線７６（ＶＯ）は、高電位電源線として機能させることができる。
トランジスタ４１のゲート電極は、配線６１（ＴＸ）と電気的に接続される。トランジス
タ４２のゲート電極は、配線６２（ＰＲ）と電気的に接続される。トランジスタ４３のゲ
ート電極は、配線６３（ＦＲ）と電気的に接続される。トランジスタ４５のゲート電極は
、配線６４（ＳＥ）と電気的に接続される。
配線６１（ＴＸ）、配線６２（ＰＲ）、配線６３（ＦＲ）および配線６４（ＳＥ）は、ト
ランジスタの導通を制御する信号線として機能させることができる。
トランジスタ４１は、光電変換素子ＰＤの出力に応じてノードＦＤ１の電位を制御するた
めの転送トランジスタとして機能させることができる。トランジスタ４２は、ノードＦＤ
１の電位を初期化するリセットトランジスタとして機能させることができる。トランジス
タ４３は、ノードＦＤ２の電位を初期化するリセットトランジスタとして機能させること
ができる。トランジスタ４４は、ノードＦＤ２の電位に応じた出力を行う増幅トランジス
タとして機能させることができる。トランジスタ４５は、画素回路２０を選択する選択ト
ランジスタとして機能させることができる。
なお、上述した画素回路２０の構成は一例であり、一部のトランジスタ、一部の容量素子
、または一部の配線等が含まれない場合もある。または、上述した構成に含まれないトラ
ンジスタ、容量素子、配線等が含まれる場合もある。また、一部の配線の接続形態が上述
した構成とは異なる場合もある。
図５（Ａ）に示す画素回路２０の動作の一例を図５（Ｂ）に示すタイミングチャートを用
いて説明する。期間Ａ（時刻Ｔ１乃至Ｔ６）は基準フレームのデータを取得する期間に相
当し、期間Ｂ（時刻Ｔ７乃至Ｔ１２）は１フレーム目の差分データを取得する期間に相当
し、期間Ｃ（時刻Ｔ１３乃至Ｔ１８）は２フレーム目の差分データを取得する期間に相当
する。なお、配線７１（ＶＰＤ）、配線７６（ＶＯ）を高電位（”Ｈ”）、配線７２（Ｖ
ＰＲ）、配線７３（ＶＳＳ）、配線７４（ＶＦＲ）および配線７５（ＶＣ）を低電位（”
Ｌ”）とする。
まず、期間Ａにおける基準フレームの撮像データの取得動作を説明する。時刻Ｔ１におい
て、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｈ”、配線６３（ＦＲ）を”Ｈ”
とすると、ノードＦＤ１は配線７２（ＶＰＲ）の電位にリセットされ、ノードＦＤ２は配
線７４（ＶＦＲ）の電位にリセットされる。
時刻Ｔ２において、配線６２（ＰＲ）を”Ｌ”、配線６３（ＦＲ）を”Ｌ”とすると、ノ
ードＦＤ１の電位は照度に応じて上昇し始める。また、容量結合によりノードＦＤ２の電
位も上昇し始める。このとき、ノードＦＤ１の電位変化はａ倍されてノードＦＤ２に伝わ
るものとする。
時刻Ｔ３において、配線６１（ＴＸ）を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ
２の電位は保持される。このとき、ノードＦＤ１の電位をｘとすると、ノードＦＤ２の電
位はａｘとなる。表１に各時刻におけるノードＦＤ１およびノードＦＤ２の電位を示す。
なお、リセット時の電位は０とする。
時刻Ｔ４において、配線６４（ＳＥ）を”Ｈ”とすると、ノードＦＤ２の電位に応じた信
号（画像信号）が配線９１（ＯＵＴ１）に出力される。
時刻Ｔ５において、配線６３（ＦＲ）を”Ｈ”とすると、ノードＦＤ２は配線７４（ＶＦ
Ｒ）の電位にリセットされ、当該リセット電位に応じた信号（リセット信号）が配線９１
（ＯＵＴ１）に出力される。
時刻Ｔ４、Ｔ５においては、配線９１（ＯＵＴ１）に出力された二つの信号から後述する
回路２８の動作によって、その差分が取り出される。当該差分は、画素におけるノイズが
除去された正味の画像信号に相当する。以上が基準フレームの撮像データの取得動作であ
る。
なお、時刻Ｔ５において、ノードＦＤ２の電位が配線７４（ＶＦＲ）の電位にリセットさ
れると、容量結合によりノードＦＤ１の電位も低下する。このとき、ノードＦＤ２の電位
変化はｂ倍されてノードＦＤ１に伝わるものとすると、ノードＦＤ１の電位は（１－ａｂ
）ｘとなる。
次に、期間Ｂにおける１フレーム目の差分データの取得動作を説明する。なお、ここでは
１フレーム目の差分データが０、すなわち基準フレームと同じ画像が取得される場合を説
明する。時刻Ｔ７において、配線６１（ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｈ”とす
ると、ノードＦＤ１は配線７２（ＶＰＲ）の電位にリセットされ、ノードＦＤ２の電位は
容量結合により（ａ２ｂ－ａ）ｘとなる。
時刻Ｔ８において、配線６２（ＰＲ）を”Ｌ”とすると、ノードＦＤ１の電位は照度に応
じて上昇し始める。また、容量結合によりノードＦＤ２の電位も上昇し始める。
時刻Ｔ９において、配線６１（ＴＸ）を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ
２の電位は保持される。このとき、ノードＦＤ１の電位をｘとすると、ノードＦＤ２の電
位はａ２ｂｘとなる。
時刻Ｔ１０において、配線６４（ＳＥ）を”Ｈ”とすると、ノードＦＤ２の電位に応じた
信号（画像信号）が配線９１（ＯＵＴ１）に出力される。
時刻Ｔ１１において、配線６３（ＦＲ）を”Ｈ”とすると、ノードＦＤ２は配線７４（Ｖ
ＦＲ）の電位にリセットされ、当該リセット電位に応じた信号（リセット信号）が配線９
１（ＯＵＴ１）に出力される。以上が１フレーム目の差分データの取得動作である。
次に、期間Ｃにおける２フレーム目の差分データの取得動作を説明する。なお、ここでは
２フレーム目の差分データが０である場合を説明する。時刻Ｔ１３において、配線６１（
ＴＸ）を”Ｈ”、配線６２（ＰＲ）を”Ｈ”とすると、ノードＦＤ１は配線７２（ＶＰＲ
）の電位にリセットされ、ノードＦＤ２の電位は容量結合により（ａ２ｂ２－ａ）ｘとな
る。
時刻Ｔ１４において、配線６２（ＰＲ）を”Ｌ”とすると、ノードＦＤ１の電位は照度に
応じて上昇し始める。また、容量結合によりノードＦＤ２の電位も上昇し始める。
時刻Ｔ１５において、配線６１（ＴＸ）を”Ｌ”とすると、ノードＦＤ１およびノードＦ
Ｄ２の電位は保持される。このとき、ノードＦＤ１の電位をｘとすると、ノードＦＤ２の
電位はａ２ｂ２ｘとなる。
時刻Ｔ１６において、配線６４（ＳＥ）を”Ｈ”とすると、ノードＦＤ２の電位に応じた
信号（画像信号）が配線９１（ＯＵＴ１）に出力される。
時刻Ｔ１７において、配線６３（ＦＲ）を”Ｈ”とすると、ノードＦＤ２は配線７４（Ｖ
ＦＲ）の電位にリセットされ、当該リセット電位に応じた信号（リセット信号）が配線９
１（ＯＵＴ１）に出力される。以上が２フレーム目の差分データの取得動作である。
以上のように動作させることで基準フレームと後続するフレームとの差分データを検出す
ることができる。なお、差分データが０である場合、時刻Ｔ９、Ｔ１５などではノードＦ
Ｄ２の電位は略リセット電位となることが好ましいが、容量結合の影響によりノードＦＤ
２の電位はリセット電位とは異なる値をとる。したがって、ノードＦＤ２の電位を補正し
て正味の撮像データを取り出すことが好ましい。当該補正は外部回路におけるハードウェ
ア処理やソフトウェア処理などによって、基準フレームのデータと差分データとを組み合
わせる際に行えばよい。
なお、ノードＦＤ１の容量をできるだけ大きくすれば上記補正が不要となる場合もある。
また、一般的な設計の範囲においても、ｂが１よりも十分に小さくなれば電位変動の蓄積
は問題にならない。
例えば、容量素子Ｃ１の容量を５２ｆＦ、容量素子Ｃ２の容量を２９ｆＦ、寄生容量を含
めた容量素子Ｃ３の容量を２ｆＦとした場合、ａ＝２９／（２９＋２）＝０．９４、ｂ＝
２９／（２９＋５２）＝０．３６である。したがって、ノードＦＤ２の電位は時刻Ｔ９に
おいてａ２ｂｘ＝０．３２ｘ、時刻Ｔ１５においてａ３ｂ２ｘ＝０．１１ｘとなり、差分
データを取得するたびに０に近づく。撮像装置が取得できる画像データを１３ビットとし
た場合、差分データ取得の８フレーム目にはノードＦＤ２の電位は１階調以下となり、補
正が不要となる。また、１０ビットでは６フレーム目、８ビットでは５フレーム目で同様
に補正が不要になる。すなわち、画像データのビット数により異なるが補正を要するフレ
ームメモリは限定的である。
また、時刻Ｔ８、時刻Ｔ１４のノードＦＤ１の電位変化をそれぞれｙ、ｚとしたとき、時
刻Ｔ９において、ノードＦＤ２の電位はＶＦＤ２＝（ａ２ｂ－ａ）ｘ＋ａｙとなる。ａお
よびｂは定数であり、ｘは基準フレームで読み出された既知の値なのでｙ＝（ＶＦＤ２－
（ａ２ｂ－ａ）ｘ）／ａを得ることができる。また、時刻Ｔ１５において、ノードＦＤ２
の電位はＶＦＤ２＝（ａ３ｂ２－ａ２ｂ）ｘ＋（ａ２ｂ－ａ）ｙ＋ａｚとなる。ａおよび
ｂは定数であり、ｘおよびｙは既知なのでｚ＝（ＶＦＤ２－（ａ３ｂ２－ａ２ｂ）ｘ－（
ａ２ｂ－ａ）ｙ）／ａを得ることができる。このように外部回路で本来の値を演算により
得ることができる。また、上記ｂ＝０．３６の例では８フレーム分のデータを用いて演算
すればよい。
また、画素回路２０は、図６（Ａ）に示す構成であってもよい。図６（Ａ）に示す画素回
路２０は、光電変換素子ＰＤの接続される向きが図５（Ａ）に示す画素回路２０と異なる
。この場合、画素回路２０は、図６（Ｂ）のタイミングチャートに従って動作させること
ができる。なお、配線７２（ＶＰＲ）、配線７４（ＶＦＲ）、配線７６（ＶＯ）を高電位
（”Ｈ”）、配線７１（ＶＰＤ）配線７３（ＶＳＳ）および配線７５（ＶＣ）を低電位（
”Ｌ”）とする。
また、各時刻におけるノードＦＤ１およびノードＦＤ２の電位は表２に示す通りとなる。
なお、時刻Ｔ３、Ｔ９、Ｔ１５におけるノードＦＤ１の電位を－ｘとし、ノードＦＤ１の
電位変化はａ倍されてノードＦＤ２に伝わり、ノードＦＤ２の電位変化はｂ倍されてノー
ドＦＤ１に伝わるものとする。当該構成においても、必要に応じて補正を行うことで本来
のノードＦＤ２の値を得ることができる。
周辺回路２６は画素回路２０を駆動する機能を有する回路２２（ロードライバ）と、画素
回路２０から出力されるアナログデータからノイズを除去し、デジタルデータに変換する
機能を有する回路２３と、当該デジタルデータを読み出す画素列を選択する機能を有する
回路２４（カラムドライバ）と、当該デジタルデータを記憶する機能を有する回路２５と
、を有する（図１（Ｃ）参照）。
図７は回路２３の一態様を示す回路図およびブロック図である。回路２３は画素回路２０
が配線９１（ＯＵＴ１）に適切な信号電位を出力するための電流源となる回路２７と、配
線９１（ＯＵＴ１）に出力された信号に対してＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂ
ｌｅ Ｓａｍｐｌｉｎｇ）動作を行うための回路２８（ＣＤＳ回路）と、回路２８から出
力されたアナログデータをデジタルデータに変換する機能を有する回路２９（Ａ／Ｄ変換
回路）と、を有する。なお、回路２８を設けない構成とすることもできる。
回路２７はトランジスタ４８を有し、トランジスタ４８のソースまたはドレインの一方に
配線９１（ＯＵＴ１）が電気的に接続され、ソースまたはドレインの他方には電源線が接
続される。当該電源線は、例えば低電位電源線とすることができる。
回路２８は、トランジスタ４６、トランジスタ４７、容量素子Ｃ４および容量素子Ｃ５を
有する構成とすることができる。トランジスタ４６のソースまたはドレインの一方はトラ
ンジスタ４７のソースまたはドレインの一方と電気的に接続される。トランジスタ４６の
ソースまたはドレインの一方は容量素子Ｃ４の一方の電極と電気的に接続される。トラン
ジスタ４７のソースまたはドレインの他方は容量素子Ｃ５の一方の電極と電気的に接続さ
れる。容量素子Ｃ４の他方の電極は配線９１（ＯＵＴ１）と電気的に接続される。トラン
ジスタ４６のソースまたはドレインの他方は、例えば高電位電源線（ＣＤＳＶＤＤ）と電
気的に接続される。容量素子Ｃ５の他方の電極は、例えば低電位電源線（ＣＤＳＶＳＳ）
と電気的に接続される。
図５（Ａ）に示す画素回路２０を用いた場合の回路２８の動作の一例を説明する。まず、
回路２７のトランジスタ４８を導通させ、回路２８のトランジスタ４６およびトランジス
タ４７を導通させる。次に、画素回路２０から配線９１（ＯＵＴ１）に撮像データの電位
を出力し、配線９２（ＯＵＴ２）に基準電位（ＣＤＳＶＤＤ）を保持する。その後、トラ
ンジスタ４６を非導通として画素回路２０から配線９１（ＯＵＴ１）にリセット電位（こ
こでは撮像データの電位よりも低い電位、例えばＧＮＤ電位とする）を出力する。このと
き、配線９２（ＯＵＴ２）は、撮像データの電位とリセット電位の差分の絶対値を基準電
位（ＣＤＳＶＤＤ）から減算した電位となる。したがって、基準電位（ＣＤＳＶＤＤ）か
ら正味の撮像データの電位を差し引いた、ノイズの少ない電位信号を回路２９に供給する
ことができる。
なお、リセット電位が撮像データの電位よりも高い電位（例えばＶＤＤ電位など）である
場合、配線９２（ＯＵＴ２）は撮像データの電位とリセット電位の差分の絶対値を基準電
位（ＣＤＳＶＤＤ）に加算した電位となる。
回路２９は、コンパレータ回路５１（ＣＯＭＰ１）と、コンパレータ回路５２（ＣＯＭＰ
２）と、論理和回路５３（ＯＲ）と、ラッチ回路５４（ＬＡＴ１）と、ラッチ回路５５（
ＬＡＴ２）と、カウンター回路５６（ＣＯＵＮＴ）と、配線６５（ＲＡＭＰ１）と、配線
６６（ＲＡＭＰ２）と、配線６７（ＣＬＫ）と、バッファ回路５７ａ（ＢＵＦ）と、バッ
ファ回路５７ｂ（ＢＵＦ）を有する。なお、バッファ回路５７ｂ（ＢＵＦ）は複数であり
、カウンター回路５６（ＣＯＵＮＴ）のビット数をｎビット（ｎは１以上の自然数）とす
ると、ｎ個設けられる。したがって、回路２９からはｎ＋１ビットのデジタルデータを出
力することができる。
コンパレータ回路５１（ＣＯＭＰ１）は、第１の入力端子（＋）、第２の入力端子（－）
および第１の出力端子を有する。コンパレータ回路５２（ＣＯＭＰ２）は、第３の入力端
子（＋）、第４の入力端子（－）および第２の出力端子を有する。論理和回路５３（ＯＲ
）は、第５の入力端子、第６の入力端子および第３の出力端子を有する。ラッチ回路５４
（ＬＡＴ１）は、第７の入力端子、第８の入力端子および第４の出力端子を有する。ラッ
チ回路５５（ＬＡＴ２）は、第９の入力端子、第１０の入力端子および第５の出力端子を
有する。カウンター回路５６（ＣＯＵＮＴ）は、第１１の入力端子、第１２の入力端子お
よびｎ個の第６の出力端子を有する。
コンパレータ回路５１（ＣＯＭＰ１）において、第１の入力端子（＋）は配線９２（ＯＵ
Ｔ２）と電気的に接続され、第２の入力端子（－）は配線６５（ＲＡＭＰ１）と電気的に
接続され、第１の出力端子は論理和回路５３（ＯＲ）の第５の入力端子およびラッチ回路
５４（ＬＡＴ１）の第７の入力端子と電気的に接続される。
コンパレータ回路５２（ＣＯＭＰ２）において、第３の入力端子（＋）は配線６６（ＲＡ
ＭＰ２）と電気的に接続され、第４の入力端子（－）は配線９２（ＯＵＴ２）と電気的に
接続され、第２の出力端子は論理和回路５３（ＯＲ）の第６の入力端子と電気的に接続さ
れる。
論理和回路５３（ＯＲ）において、第３の出力端子はラッチ回路５５（ＬＡＴ２）の第１
０の入力端子およびカウンター回路５６（ＣＯＵＮＴ）の第１１の入力端子と電気的に接
続される。
ラッチ回路５４（ＬＡＴ１）において、第８の入力端子は配線６７（ＣＬＫ）およびカウ
ンター回路５６（ＣＯＵＮＴ）の第１２の入力端子と電気的に接続され、第４の出力端子
はラッチ回路５５（ＬＡＴ２）の第９の入力端子と電気的に接続される。
ラッチ回路５５（ＬＡＴ２）において、第５の出力端子はバッファ回路５７ａ（ＢＵＦ）
の入力端子と電気的に接続される。
カウンター回路５６（ＣＯＵＮＴ）において、ｎ個の第６の出力端子のそれぞれはｎ個の
バッファ回路５７ｂの入力端子のそれぞれと電気的に接続される。
回路２９の動作を図８乃至図１０を用いて説明する。図８（Ａ）、（Ｂ）は回路２９に入
力されるスロープ信号であるＲＡＭＰ１、ＲＡＭＰ２と、コンパレータ回路５１（ＣＯＭ
Ｐ１）およびコンパレータ回路５２（ＣＯＭＰ２）の出力信号を示すタイミングチャート
である。
ＲＡＭＰ１はコンパレータ回路５１（ＣＯＭＰ１）に入力され、ＲＡＭＰ２はコンパレー
タ回路５２（ＣＯＭＰ２）に入力される。ＲＡＭＰ１およびＲＡＭＰ２の起点の電位は、
回路２８に入力される基準電位（ＣＤＳＶＤＤ）とすることができ、基準フレームと対象
フレームの差分データが０であるときの電位（以下、Ｖ０）に相当する。なお、ＲＡＭＰ
１の終点の電位はＶ０より高電位側、ＲＡＭＰ２の終点の電位はＶ０より低電位側とし、
掃引の初期において、ＲＡＭＰ１とＲＡＭＰ２はＶ０で交差させてもよい。
本発明の一態様では、基準フレームと対象フレームの差分データを利用して画像を構成す
る。連続する数フレーム間では、出力データに変化がない画素が多数であることが多い。
つまり、当該数フレーム間においては、同一画素における差分データは０となることが多
い。０を効率的に取得するには、Ｖ０をスロープ信号の起点とすることが好ましい。また
、０を効率的に表現できる符号化処理を用いることで、画像データの圧縮率を高めること
ができる。また、二つのスロープ信号を同時に掃引することで、クロック周波数を低減し
、消費電力を抑えることもできる。
一方で、基準フレームと対象フレームの差分データが０であるときにカウンター回路５６
（ＣＯＵＮＴ）が中央値のデータを出力する形態とすると、１階調の変化がある場合に全
ビットの出力数値が反転することがある。差分データを取得する場合は、このような変化
が頻繁に起こりやすいため、画像データの圧縮率を高めることができなくなる。このよう
な観点からもＶ０をスロープ信号の起点とすることが好ましい。
回路２８から出力された撮像データ（ＤＡＴＡ）がＶ０より高電位側にある場合（図８（
Ａ）参照）の回路２９の動作を説明する。
時刻Ｔ１にスロープ信号の掃引が始まるとコンパレータ回路５１（ＣＯＭＰ１）は”Ｈ”
を出力し、コンパレータ回路５２（ＣＯＭＰ２）は”Ｌ”を出力する。
図９（Ａ）に、時刻Ｔ１における各回路の出力信号を示す。論理和回路５３（ＯＲ）が”
Ｈ”を出力するとカウンター回路５６（ＣＯＵＮＴ）はデジタルデータのカウントを開始
する。また、ラッチ回路５４（ＬＡＴ１）が”Ｈ”を出力するとラッチ回路５５（ＬＡＴ
２）は”Ｈ”を出力する。
時刻Ｔ２においてＲＡＭＰ１が撮像データ（ＤＡＴＡ）の電位より大きくなると、コンパ
レータ回路５１（ＣＯＭＰ１）の出力は”Ｈ”から”Ｌ”に変化し、コンパレータ回路５
２（ＣＯＭＰ２）は”Ｌ”を出力する。
図９（Ｂ）に、時刻Ｔ２における各回路の出力信号を示す。論理和回路５３（ＯＲ）が”
Ｌ”を出力するとカウンター回路５６（ＣＯＵＮＴ）はデジタルデータのカウントを終了
し、当該デジタルデータを保持する。また、ラッチ回路５４（ＬＡＴ１）が”Ｌ”を出力
するとラッチ回路５５（ＬＡＴ２）は”Ｈ”を保持する。したがって、ラッチ回路５５（
ＬＡＴ２）の第５の出力端子には時刻Ｔ２直前の電位である”Ｈ”が保持された状態とな
る。
時刻Ｔ３以降において、カウンター回路５６（ＣＯＵＮＴ）から出力されるｎビットのデ
ータおよびラッチ回路５５（ＬＡＴ２）の第５の出力端子に保持された１ビットのデータ
（”Ｈ”＝”１”）が、バッファ回路５７ａまたはバッファ回路５７ｂを介して配線９３
（ＯＵＴ３）に出力される。
回路２８から出力された撮像データ（ＤＡＴＡ）がＶ０より低電位側にある場合（図８（
Ｂ）参照）の回路２９の動作を説明する。
時刻Ｔ１にスロープ信号の掃引が始まるとコンパレータ回路５１（ＣＯＭＰ１）は”Ｌ”
を出力し、コンパレータ回路５２（ＣＯＭＰ２）は”Ｈ”を出力する。
図１０（Ａ）に、時刻Ｔ１における各回路の出力信号を示す。論理和回路５３（ＯＲ）が
”Ｈ”を出力するとカウンター回路５６（ＣＯＵＮＴ）はデジタルデータのカウントを開
始する。また、ラッチ回路５４（ＬＡＴ１）が”Ｌ”を出力するとラッチ回路５５（ＬＡ
Ｔ２）は”Ｌ”を出力する。
時刻Ｔ２においてＲＡＭＰ２が撮像データ（ＤＡＴＡ）の電位より小さくなると、コンパ
レータ回路５１（ＣＯＭＰ１）は”Ｌ”を出力し、コンパレータ回路５２（ＣＯＭＰ２）
の出力は”Ｈ”から”Ｌ”に変化する。
図１０（Ｂ）に、時刻Ｔ２における各回路の出力信号を示す。論理和回路５３（ＯＲ）が
”Ｌ”を出力するとカウンター回路５６（ＣＯＵＮＴ）はデジタルデータのカウントを終
了し、当該デジタルデータを保持する。また、ラッチ回路５４（ＬＡＴ１）が”Ｌ”を出
力するとラッチ回路５５（ＬＡＴ２）は”Ｌ”を保持する。したがって、ラッチ回路５５
（ＬＡＴ２）の第５の出力端子には時刻Ｔ２直前の電位である”Ｌ”が保持された状態と
なる。
時刻Ｔ３以降において、カウンター回路５６（ＣＯＵＮＴ）から出力されるｎビットのデ
ータおよびラッチ回路５５（ＬＡＴ２）の第５の出力端子に保持された１ビットのデータ
（”Ｌ”＝”０”）が、バッファ回路５７ａまたはバッファ回路５７ｂを介して配線９３
（ＯＵＴ３）に出力される。
第５の出力端子に保持された１ビットのデータは、回路２８から出力された撮像データ（
ＤＡＴＡ）がＶ０より高電位側にあるか低電位側にあるか情報を表す。つまり、差分デー
タの正負の情報を表す。したがって、当該１ビットのデータは、便宜的に最上位ビットま
たは最下位ビットとすることが好ましいが、他のビット位置であってもよい。以上のよう
な動作によって変化の小さいデジタルデータを多く出力することができるため、当該デジ
タルデータの符号化の際に圧縮率を高めることができる。
図１１は回路２５の一態様を示すブロック図である。回路２５は入力されたデジタルデー
タを符号化処理する機能を有する回路７０１と、当該符号化したデジタルデータを一時的
に記憶する機能を有する回路７０２（レジスタ）と、複数ビットのデジタルデータを１ビ
ットのデジタルデータに分割する機能を有する回路７０３（パラレルシリアル変換回路）
と、当該デジタルデータを記憶する機能を有する記憶素子アレイ４００と、書き込み用の
行デコーダとしての機能を有する回路４０１と、書き込み用の列デコーダとしての機能を
有する回路４０２と、読み出し用の行デコーダとしての機能を有する回路４０３と、読み
出し用の列デコーダとしての機能を有する回路４０４と、書き込みのメモリアドレスを制
御する機能を有する回路４０５と、読み出しのメモリアドレスを制御する機能を有する回
路４０６と、回路４０５および回路４０６で指定される書き込みと読み出しのアドレスの
差を算出する機能を有する回路４０７と、当該アドレスの差をアナログデータに変換する
機能を有する回路４０８（Ｄ／Ａ変換回路）と、当該アナログデータに応じてクロック信
号を生成する機能を有する回路４０９（電圧制御発振回路）と、を有する。なお、記憶素
子アレイ４００には、マルチポートのＳＲＡＭを用いることができる。
ここで、符号化処理の一例としてハフマン圧縮について説明する。例えば、差分データが
０のとき２ビットのデータ”１０”を出力し、差分データが＋１のとき３ビットのデータ
”１１０”を出力し、差分データが－１のとき、３ビットのデータ”１１１”を出力する
。差分データが上記以外の場合、１ビットのデータ”０”および元の画像データを出力す
る。元画像データが１４ビットの場合は１５ビット、元画像データが８ビットの場合は９
ビットの出力データとなる。
なお、ある８ビットの自然画の各画素の画像データに本圧縮を適用すると、データ量は１
１２％に増加することが見積もられる。画像データに０や１が少なく、８ビットが９ビッ
トに増えた影響が大きいためである。したがって、本発明の一態様に適用する場合、基準
フレームの画像の読み出しの際は圧縮を行わずに画像データを直接出力してもよい。
一方で、ある８ビットの連続した自然画の各画素の差分データについて本圧縮を適用する
と、データ量は６０％程度に圧縮されることが見積もられる。このとき、差分データは０
が３０％、±１が３５％を占める。さらに±２まで拡張して次の値を割り当てると、デー
タ量は５５％程度になることが見積もられる。
また、他の符号化処理の一例としてランレングス圧縮について説明する。画像データは８
ビットとし、差分データがプラスかマイナスかの情報を最上位ビットに表すものとする。
すなわち、０は”００００００００”＋１は”０００００００１”＋２は”００００００
１０”－１は”１０００００００”－２は”１００００００１”であるとする。
ビット毎にランレングス変換を行う。データが０、＋１、０、－１の順に得られたとき最
下位ビット（０ビット目）は０、１、０、０であり、１ビット目は０、０、０、０である
。最上位ビット（７ビット目）は０、０、０、１である。差分画像データであることから
、６ビット目の変化が最も少なくなる。初期値を例えば０として、０または１が続いた数
をカウントする。ビットが変化したらカウント値を出力し、カウンター回路をリセットす
る。カウンター回路が飽和したら例えば０を出力することによって外部回路は飽和による
出力か変化による出力かを判定できる。
ある自然画の差分画像において、カウンター回路のビット幅を８ビットにするとデータ量
は約１１７％に見積もられる。０ビット目や７ビット目のように変化が激しいビットでは
、小さいカウント値が頻繁に出力されるためデータ量が増加してしまう。ビット幅を２ビ
ットにするとデータ量は７９％になることが見積もられる。この場合６ビット目のように
０が続く場合、カウンター回路の飽和による出力が増える。そこで、７ビット目から０ビ
ット目のビット幅を順に２、１１、８、７、６、４、２、２とするとデータ量は５４％に
なることが見積もられる。圧縮率は元画像に依存するが、ビット毎に異なるビット幅のカ
ウンター回路を用いることが有効である。
上述したハフマン圧縮を用いた符号化を回路２５に適用した場合の動作の一例を説明する
。
配線９３（ＯＵＴ３）に出力されたデータは回路７０１に入力される。ここで、入力され
るデータは８ビットとする。回路７０１ではデータが０か、＋１か、－１か、それ以外か
を比較判定し出力値を決める。回路７０１の入力データが０である場合は、回路７０２に
２を出力し、回路７０３に１０ｘｘｘｘｘｘｘを出力する。ここで、ｘは０または１であ
る。
回路７０１の入力データが＋１のとき、回路７０２に３、回路７０３に１１０ｘｘｘｘｘ
ｘを出力する。回路７０１の入力データが－１のとき、回路７０２に３、回路７０３に１
１１ｘｘｘｘｘｘを出力する。回路７０１の入力データが上記以外のｄｄｄｄｄｄｄｄの
とき、回路７０２に９、回路７０３に０ｄｄｄｄｄｄｄｄを出力する。
回路７０１に次のデータが入力される前に、回路７０２は０になるまでデクリメントを繰
り返す。回路７０２の値が１減るたびに回路４０５の値をインクリメントする。また、回
路７０３は１ビットデータを左シフトして、上位１ビットを回路４０２に出力する。回路
４０１および回路４０２は、回路４０５のアドレス値をデコードして回路７０３から入力
された１ビットデータを記憶素子アレイ４００に書き込む。
読み出しは、回路４０３および回路４０４で行われ、回路４０５および回路４０６で指定
される書き込みと読み出しのアドレスの差を回路４０７で算出する。回路４０７から出力
されたデジタルデータは回路４０８でアナログデータに変換され、回路４０９に出力され
る。回路４０９では当該アナログデータに応じてクロック信号を生成し、回路４０６に供
給する。このような回路構成により、回路４０６に供給するクロック信号の周波数をデー
タ量に応じて調整することができ、消費電力を低減させることができる。また、記憶素子
アレイ４００から読み出されたデジタルデータ（圧縮された差分データ）は、外部回路に
よって伸張され、基準フレームに付加されることで対象フレームの画像を構成することが
できる。
画素回路２０は、図１２（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。図１２（Ａ
）はトランジスタ４２を設けない構成である。当該構成では、配線７１（ＶＰＤ）の電位
を低電位とすることによりノードＦＤ１の電位をリセットすることができる。図１２（Ｂ
）はトランジスタ４４のソースまたはドレインの一方が配線９１（ＯＵＴ）に接続する構
成である。また、図１２（Ｃ）に示すように、画素回路２０が有するトランジスタは、ｐ
－ｃｈ型トランジスタを含んでいてもよい。
また、画素回路２０に用いるトランジスタは、図１３（Ａ）乃至図１３（Ｃ）に示すよう
に、トランジスタ４１乃至トランジスタ４５にバックゲートを設けた構成であってもよい
。図１３（Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御する
ことができる。図１３（Ａ）では、一例としてバックゲートが低電位を供給する配線７５
（ＶＣ）または配線７７（ＶＳＳ２）と接続する例を示しているが、いずれか一つの配線
に接続する構成であってもよい。また、図１３（Ｂ）はフロントゲートと同じ電位がバッ
クゲートに印加される構成であり、オン電流を増加させ、かつオフ電流を減少させること
ができる。また、図１３（Ｃ）は所望のトランジスタが適切な電気特性を有するように、
図１３（Ａ）および図１３（Ｂ）の構成などを組み合わせた構成である。なお、バックゲ
ートが設けられないトランジスタがあってもよい。また、図５（Ａ）、図６（Ａ）、１２
（Ａ）乃至図１２（Ｃ）、および１３（Ａ）乃至図１３（Ｃ）の構成は、必要に応じて組
み合わせることができる。
画素回路２０は、図１４に示すようにトランジスタ４２乃至トランジスタ４５を複数の画
素で共用する形態としてもよい。図１４では垂直方向の複数の画素でトランジスタ４２乃
至トランジスタ４５を共用する構成を例示しているが、水平方向または水平垂直方向の複
数の画素で共用してもよい。このような構成とすることで、一画素あたりが有するトラン
ジスタ数を削減させることができる。
また、図１４ではトランジスタ４２乃至トランジスタ４５が４画素で共用される形態を図
示しているが、２画素、３画素または５画素以上で共用される形態あってもよい。なお、
当該構成と図５（Ａ）、図６（Ａ）、１２（Ａ）乃至図１２（Ｃ）、および１３（Ａ）乃
至図１３（Ｃ）に示す構成は任意に組み合すことができる。
本発明の一態様の撮像装置の具体的な構成例について、図面を参照して説明する。図１５
（Ａ）は、図５（Ａ）に示す画素回路２０における光電変換素子ＰＤ、トランジスタ４１
、トランジスタ４２および容量素子Ｃ１の具体的な接続形態の一例を示している。なお、
図１５（Ａ）にはトランジスタ４３、トランジスタ４４およびトランジスタ４５は図示さ
れていない。トランジスタ４１乃至トランジスタ４５および容量素子Ｃ１は層１１００、
光電変換素子ＰＤは層１２００に設けることができる。
なお、本実施の形態で説明する断面図において、配線、電極およびコンタクトプラグ（導
電体８１）を個別の要素として図示しているが、それらが電気的に接続している場合にお
いては、同一の要素として設けられる場合もある。また、配線と電極が導電体８１を介し
て接続される形態は一例であり、電極が配線と直接接続される場合もある。
また、各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８２
および絶縁層８３等が設けられる。例えば、絶縁層８２および絶縁層８３等は、酸化シリ
コン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル
樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８２および絶縁層８
３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やト
ランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に
含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
画素回路２０の構成要素であるトランジスタ４１乃至トランジスタ４５には、オフ電流の
低いＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは極めて低いオフ電流
特性を有するため、撮像のダイナミックレンジを拡大することができる。図５（Ａ）に示
す画素回路２０の回路構成では、光電変換素子ＰＤに入射される光の強度が小さいときに
ノードＡＮおよびノードＦＤの電位が小さくなる。ＯＳトランジスタは極めてオフ電流が
低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確
に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダ
イナミックレンジを広げることができる。
また、トランジスタ４１およびトランジスタ４３の低いオフ電流特性によってノードＦＤ
１およびノードＦＤ２で電荷を保持できる期間を極めて長くすることができる。そのため
、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグロ
ーバルシャッタ方式を適用することができる。なお、本発明の一態様の撮像装置は、ロー
リングシャッタ方式で動作させることもできる。
図１６（Ａ）、（Ｂ）を用いて撮像装置の動作方式の説明を行う。なお、図１６（Ａ）、
（Ｂ）において、”Ｅ”は露光期間、”Ｒ”は読み出し期間を意味する。また、ｎは任意
のｎ番目（ｎは２以上の自然数）のフレームである第ｎのフレームを意味する。また、ｎ
－１は第ｎのフレームの一つ前のフレーム、ｎ＋１は第ｎのフレームの一つ後のフレーム
を意味する。また、Ｌｉｎｅ［１］は画素アレイ２１の１行目、Ｌｉｎｅ［Ｍ］は画素ア
レイ２１のＭ行目（図１６においてＭは４以上の自然数）を意味する。
図１６（Ａ）はローリングシャッタ方式の動作方法を模式化した図である。ローリングシ
ャッタ方式は、行毎に露光とデータの読み出しを順次行う動作方法である。全画素におい
て撮像の同時性がないため、動体の撮像においては画像に歪が生じる。
図１６（Ｂ）はグローバルシャッタ方式の動作方法を模式化した図である。グローバルシ
ャッタ方式は、全画素で同時に露光を行い、その後行毎にデータを読み出す動作方法であ
る。したがって、動体の撮像であっても歪のない画像を得ることができる。
ＯＳトランジスタは、シリコンを活性領域または活性層に用いたトランジスタよりも電気
特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。した
がって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙
機などへの搭載にも適している。
また、ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有する。
セレン系材料を光電変換層とした光電変換素子では、アバランシェ増倍を利用するために
比較的高い電圧（例えば、１０Ｖ以上）を印加して動作させることが好ましい。したがっ
て、ＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせ
ることで、信頼性の高い撮像装置とすることができる。
図１５（Ａ）において、各トランジスタはバックゲートを有する形態を例示しているが、
図１５（Ｂ）に示すように、バックゲートを有さない形態であってもよい。また、図１５
（Ｃ）に示すように一部のトランジスタ、例えばトランジスタ４１のみにバックゲートを
有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジス
タのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロン
トゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲート有無に関
する形態は、本実施の形態で説明する他の画素の構成にも適用することができる。
層１２００に設けられる光電変換素子ＰＤは、様々な形態の素子を用いることができる。
図１５（Ａ）では、セレン系材料を光電変換層５６１に用いた形態を図示している。セレ
ン系材料を用いた光電変換素子ＰＤは、可視光に対する外部量子効率が高い特性を有する
。また、セレン系材料は光吸収係数が高いため、光電変換層５６１を薄くしやすい利点を
有する。セレン系材料を用いた光電変換素子ＰＤでは、アバランシェ現象により入射され
る光量に対する電子の増幅が大きい高感度のセンサとすることができる。つまり、セレン
系材料を光電変換層５６１に用いることで、画素面積が縮小しても十分な光電流を得るこ
とができる。したがって、セレン系材料を用いた光電変換素子ＰＤは、低照度環境におけ
る撮像にも適しているといえる。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレ
ンは、一例として、非晶質セレンを成膜後に熱処理することで得ることができる。結晶セ
レンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させ
ることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光
吸収係数が高い特性を有する。
図１５（Ａ）では、光電変換層５６１は単層として図示しているが、図１７（Ａ）に示す
ように受光面側に正孔注入阻止層５６８として酸化ガリウム、酸化セリウムまたはＩｎ－
Ｇａ－Ｚｎ酸化物などを設けてもよい。または、図１７（Ｂ）に示すように、電極５６６
側に電子注入阻止層５６９として酸化ニッケルまたは硫化アンチモンなどを設けてもよい
。または、図１７（Ｃ）に示すように、正孔注入阻止層５６８および電子注入阻止層５６
９を設ける構成としてもよい。なお、図５（Ａ）および図６（Ａ）に示すように、画素回
路２０では光電変換素子ＰＤの接続の向きが異なる構成とすることができる。したがって
、図１７（Ａ）乃至図１７（Ｃ）に示す正孔注入阻止層５６８および電子注入阻止層５６
９を入れ替える構成であってもよい。
光電変換層５６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよ
い。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であって
もよい。ＣＩＳおよびＣＩＧＳでは、セレンの単体と同様にアバランシェ増倍を利用する
光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子ＰＤは、例えば、金属材料などで形成された電極５６
６と透光性導電層５６２との間に光電変換層５６１を有する構成とすることができる。ま
た、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するために硫化カドミウムや
硫化亜鉛等のｎ型半導体を接して設けてもよい。
図１５（Ａ）では透光性導電層５６２と配線７１は直接接する構成としているが、図１８
（Ａ）に示すように配線８８を介して両者が接する構成としてもよい。また、図１５（Ａ
）では光電変換層５６１および透光性導電層５６２を画素回路間で分離しない構成として
いるが、図１８（Ｂ）に示すように回路間で分離する構成としてもよい。また、画素間に
おいては、電極５６６を有さない領域には絶縁体で隔壁５６７を設け、光電変換層５６１
および透光性導電層５６２に亀裂が入らないようにすることが好ましいが、図１８（Ｃ）
、（Ｄ）に示すように隔壁５６７を設けない構成としてもよい。
また、電極５６６および配線７１等は多層としてもよい。例えば、図１９（Ａ）に示すよ
うに、電極５６６を導電層５６６ａおよび導電層５６６ｂの二層とし、配線７１を導電層
７１ａおよび導電層７１ｂの二層とすることができる。図１９（Ａ）の構成においては、
例えば、導電層５６６ａおよび導電層７１ａを低抵抗の金属等を選択して形成し、導電層
５６６ｂおよび導電層７１ｂを光電変換層５６１とコンタクト特性の良い金属等を選択し
て形成するとよい。このような構成とすることで、光電変換素子ＰＤの電気特性を向上さ
せることができる。また、一部の金属は透光性導電層５６２と接触することにより電蝕を
起こすことがある。そのような金属を導電層７１ａに用いた場合でも導電層７１ｂを介す
ることによって電蝕を防止することができる。
導電層５６６ｂおよび導電層７１ｂには、例えば、モリブデンやタングステンなどを用い
ることができる。また、導電層５６６ａおよび導電層７１ａには、例えば、アルミニウム
、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、図１９（Ｂ）に示すように透光性導電層５６２と配線７１は導電体８１および配線
８８を介して接続してもよい。また、絶縁層８２等が多層である構成であってもよい。例
えば、図１９（Ｂ）に示すように、絶縁層８２が絶縁層８２ａおよび絶縁層８２ｂを有し
、かつ絶縁層８２ａと絶縁層８２ｂとのエッチングレート等が異なる場合は、導電体８１
は段差を有するようになる。層間絶縁膜や平坦化膜に用いられるその他の絶縁層が多層で
ある場合も同様に導電体８１は段差を有するようになる。ここでは絶縁層８２が２層であ
る例を示したが、絶縁層８２およびその他の絶縁層は３層以上の構成であってもよい。
隔壁５６７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔
壁５６７は、トランジスタ等に対する遮光、および／または１画素あたりの受光部の面積
を確定するために黒色等に着色されていてもよい。
また、光電変換素子ＰＤには、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ
型ダイオード素子などを用いてもよい。
例えば、図２０は光電変換素子ＰＤにｐｉｎ型の薄膜フォトダイオードを用いた例である
。当該フォトダイオードは、ｎ型の半導体層５６５、ｉ型の半導体層５６４、およびｐ型
の半導体層５６３が順に積層された構成を有している。ｉ型の半導体層５６４には非晶質
シリコンを用いることが好ましい。また、ｐ型の半導体層５６３およびｎ型の半導体層５
６５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シ
リコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオード
は可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
図２０に示す光電変換素子ＰＤでは、カソードとして作用するｎ型の半導体層５６５がト
ランジスタ４１と電気的な接続を有する電極５６６と接する構成となっている。また、ア
ノードとして作用するｐ型の半導体層５６３が配線８８を介して配線７１と電気的な接続
を有する。つまり、図２０は、図６（Ａ）に示す回路図に従った構成の一例である。
なお、光電変換素子ＰＤのアノードおよびカソードと電極層および配線との接続形態を逆
とすれば、図５（Ａ）に示す回路図に従った構成とすることができる。
いずれの場合においても、ｐ型の半導体層５６３が受光面となるように光電変換素子ＰＤ
を形成することが好ましい。ｐ型の半導体層５６３を受光面とすることで、光電変換素子
ＰＤの出力電流を高めることができる。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子ＰＤの構成、ならび
に光電変換素子ＰＤおよび配線の接続形態は、図２１（Ａ）、（Ｂ）、（Ｃ）に示す例で
あってもよい。なお、光電変換素子ＰＤの構成、光電変換素子ＰＤと配線の接続形態はこ
れらに限定されず、他の形態であってもよい。
図２１（Ａ）は、光電変換素子ＰＤのｐ型の半導体層５６３と接する透光性導電層５６２
を設けた構成である。透光性導電層５６２は電極として作用し、光電変換素子ＰＤの出力
電流を高めることができる。
透光性導電層５６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸
化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを
含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、グラフェンまた
は酸化グラフェン等を用いることができる。また、透光性導電層５６２は単層に限らず、
異なる膜の積層であっても良い。
図２１（Ｂ）は、透光性導電層５６２と配線７１が導電体８１および配線８８を介して接
続された構成である。なお、光電変換素子ＰＤのｐ型の半導体層５６３と配線７１が導電
体８１および配線８８を介して接続された構成とすることもできる。なお、図２１（Ｂ）
においては、透光性導電層５６２を設けない構成とすることもできる。
図２１（Ｃ）は、光電変換素子ＰＤを覆う絶縁層にｐ型の半導体層５６３が露出する開口
部が設けられ、当該開口部を覆う透光性導電層５６２と配線７１が電気的な接続を有する
構成である。
また、光電変換素子ＰＤには、図２２に示すように、シリコン基板６００を光電変換層と
したフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子ＰＤは、成膜
工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製す
るこができる。また、セレン系材料は高抵抗であり、図１５（Ａ）に示すように、光電変
換層５６１を回路間で分離しない構成とすることもできる。したがって、本発明の一態様
の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基板
６００を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工
程などの難度の高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板６００が積層された
構成としてもよい。例えば、図２３（Ａ）に示すように、シリコン基板６００に活性領域
を有するトランジスタ６１０およびトランジスタ６２０を有する層１４００が画素回路と
重なる構成とすることができる。図２３（Ｂ）はトランジスタのチャネル幅方向の断面図
に相当する。
ここで、図２３（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示して
いるが、図２４（Ａ）に示すようにプレーナー型であってもよい。または、図２４（Ｂ）
に示すように、シリコン薄膜の活性層６５０を有するトランジスタであってもよい。また
、活性層６５０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏ
ｒ）の単結晶シリコンとすることができる。
シリコン基板６００に形成された回路は、画素回路が出力する信号を読み出す機能や当該
信号を変換する処理などを行う機能を有することができ、例えば、図２４（Ｃ）に示す回
路図のようなＣＭＯＳインバータを含む構成とすることができる。トランジスタ６１０（
ｎ－ｃｈ型）およびトランジスタ６２０（ｐ－ｃｈ型）のゲートは電気的に接続される。
また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソー
スまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまた
はドレインの他方はそれぞれ別の配線に電気的に接続される。
シリコン基板６００に形成された回路は、例えば、図１（Ｃ）に示す回路２２、回路２３
、回路２４、回路２５などに相当する。
また、シリコン基板６００はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン
、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
ここで、図２２および図２３（Ａ）、（Ｂ）に示すように、酸化物半導体を有するトラン
ジスタが形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオー
ド）が形成される領域との間には絶縁層８０が設けられる。
トランジスタ６１０およびトランジスタ６２０の活性領域近傍に設けられる絶縁層中の水
素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ６
１０およびトランジスタ６２０の信頼性を向上させる効果がある。一方、トランジスタ４
１等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体
層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ４１等
の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用い
たトランジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の
層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設ける
ことが好ましい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ６
１０およびトランジスタ６２０の信頼性が向上することができる。また、一方の層から他
方の層への水素の拡散が抑制されることでトランジスタ４１等の信頼性も向上させること
ができる。
絶縁層８０としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
図２３（Ａ）、（Ｂ）に示すような構成では、シリコン基板６００に形成される回路（例
えば駆動回路）と、トランジスタ４１等と、光電変換素子ＰＤとを重なるように形成する
ことができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を
高めることができる。例えば、画素数が４Ｋ２Ｋ、８Ｋ４Ｋまたは１６Ｋ８Ｋなどの撮像
装置に用いることが適する。なお、画素回路２０が有するトランジスタ４４およびトラン
ジスタ４５をＳｉトランジスタで形成し、トランジスタ４１、トランジスタ４２、トラン
ジスタ４３、光電変換素子ＰＤ等と、重なる領域を有する構成とすることもできる。
また、本発明の一態様の撮像装置は、図２５に示す構成とすることができる。図２５に示
す撮像装置は図２３（Ａ）に示す撮像装置の変形例であり、ＯＳトランジスタおよびＳｉ
トランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ６２０はｐ－ｃｈ型と
し、層１１００に設けるＯＳトランジスタであるトランジスタ６１０はｎ－ｃｈ型とする
。ｐ－ｃｈ型トランジスタのみをシリコン基板６００に設けることで、ウェル形成やｎ型
不純物層形成など工程を省くことができる。
図２５に示す撮像装置は、光電変換素子ＰＤにセレン等を用いた例を示したが、図２０と
同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
図２５に示す撮像装置において、トランジスタ６１０は、層１１００に形成するトランジ
スタ４１およびトランジスタ４２と同一の工程で作製することができる。したがって、撮
像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図２６に示すように、シリコン基板６６０に形成さ
れた光電変換素子ＰＤおよびその上に形成されたＯＳトランジスタで構成された画素を有
する構成と、回路が形成されたシリコン基板６００とを貼り合わせた構成としてもよい。
このような構成とすることで、シリコン基板６６０に形成する光電変換素子ＰＤの実効的
な面積を大きくすることが容易になる。また、シリコン基板６００に形成する回路を微細
化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができ
る。
また、図２６の変形例として、図２７に示すように、ＯＳトランジスタおよびＳｉトラン
ジスタで回路を構成する形態であってもよい。このような構成とすることで、シリコン基
板６６０に形成する光電変換素子ＰＤの実効的な面積を向上することが容易になる。また
、シリコン基板６００に形成する回路を微細化したＳｉトランジスタで高集積化すること
で高性能な半導体装置を提供することができる。
図２７の構成の場合、シリコン基板６００に形成されたＳｉトランジスタおよびその上に
形成されたＯＳトランジスタでＣＭＯＳ回路を構成することができる。ＯＳトランジスタ
は極めてオフ電流が低いため、静的なリーク電流が極めて少ないＣＭＯＳ回路を構成する
ことができる。
なお、本実施の形態における撮像装置が有するトランジスタおよび光電変換素子の構成は
一例である。したがって、例えば、トランジスタ４１乃至トランジスタ４５のいずれか、
または一つ以上を活性領域または活性層にシリコン等を有するトランジスタで構成するこ
ともできる。また、トランジスタ６１０およびトランジスタ６２０の両方また一方を活性
層に酸化物半導体層を有するトランジスタで構成することもできる。
図２８（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当
該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子ＰＤが
形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に
対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション
膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハ
フニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部の
カラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニ
ウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体
膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける
構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５
３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば
、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０
ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの
色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができ
る。
また、図２８（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５
０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られ
る撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線
撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮
るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０
に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる
。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤで
検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装
置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐ
ｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、Ｃ
ｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものを用いることがで
きる。
セレン系材料を用いた光電変換素子ＰＤにおいては、Ｘ線等の放射線を電荷に直接変換す
ることができるため、シンチレータを不要とする構成とすることもできる。
また、図２８（Ｃ）に示すように、カラーフィルタ２５３０ａ、カラーフィルタ２５３０
ｂおよびカラーフィルタ２５３０ｃ上にマイクロレンズアレイ２５４０を設けてもよい。
マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを
通り、光電変換素子ＰＤに照射されるようになる。なお、図２８（Ａ）、（Ｂ）、（Ｃ）
に示す層１２００以外の領域を層１６００とする。
図２９は、本発明の一態様の画素回路２０および図２８（Ｃ）に示すマイクロレンズアレ
イ２５４０等の具体的な積層構成を例示する図である。図２９は、図２３（Ａ）に示す画
素の構成を用いた例である。図２７に示す画素を用いる場合は、図３０に示すような構成
となる。
このように、光電変換素子ＰＤ、画素回路２０が有する回路、および駆動回路のそれぞれ
が互いに重なる領域を有するように構成することができるため、撮像装置を小型化するこ
とができる。
また、図２９および図３０に示すように回折格子１５００を設けた構成としてもよい。回
折格子１５００を介した被写体の像（回折画像）を画素に取り込み、画素における撮像画
像から演算処理により入力画像（被写体の像）を構成することができる。また、レンズの
替わりに回折格子１５００を用いることで撮像装置のコストを下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコ
ン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹
脂膜、ポリイミド樹脂膜などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜
と有機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することが
できる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。ま
た、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもでき
る。
回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい。間隔
Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。当該間隔は空間でも
よいし、透光性を有する材料を封止層または接着層として設けてもよい。例えば、窒素や
希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、アクリル樹脂、
エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。またはシリコーンオ
イルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設けない場合に
おいても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設けてもよい。
また、撮像装置は、図３１（Ａ１）および図３１（Ｂ１）に示すように湾曲させてもよい
。図３１（Ａ１）は、撮像装置を同図中の二点鎖線Ｙ１－Ｙ２に沿って湾曲させた状態を
示している。図３１（Ａ２）は、図３１（Ａ１）中の二点鎖線Ｘ１－Ｘ２で示した部位の
断面図である。図３１（Ａ３）は、図３１（Ａ１）中の二点鎖線Ｙ１－Ｙ２で示した部位
の断面図である。
図３１（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３－Ｘ４に沿って湾曲させ、かつ、同
図中の二点鎖線Ｙ３－Ｙ４に沿って湾曲させた状態を示している。図３１（Ｂ２）は、図
３１（Ｂ１）中の二点鎖線Ｘ３－Ｘ４で示した部位の断面図である。図３１（Ｂ３）は、
図３１（Ｂ１）中の二点鎖線Ｙ３－Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置の小型化や軽量化を容易とする
ことができる。また、撮像された画像の品質を向上させる事ができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない
。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくて
もよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。例
えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域な
どが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されな
い。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジス
タ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域など
は、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明
の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トラ
ンジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲル
マニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、
窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例
えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジ
スタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域な
どは、酸化物半導体を有していなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
図３２（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図で
ある。図３２（Ａ）は上面図であり、図３２（Ａ）に示す一点鎖線Ｂ１－Ｂ２方向の断面
が図３２（Ｂ）に相当する。また、図３２（Ａ）に示す一点鎖線Ｂ３－Ｂ４方向の断面が
図３４（Ａ）に相当する。また、一点鎖線Ｂ１－Ｂ２方向をチャネル長方向、一点鎖線Ｂ
３－Ｂ４方向をチャネル幅方向と呼称する。
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電
層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１
６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１
６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい
。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図３２（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導
電層１４０および導電層１５０とそれぞれ接しており、導電層１４０および導電層１５０
として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗化す
ることができる。
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで
酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残
留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵
抗のｎ型となる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
また、本発明の一態様のトランジスタは、図３２（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３２（Ｃ）はトランジスタ１０２の上面図であり、図３２（Ｃ）に示す一点鎖線Ｃ
１－Ｃ２方向の断面が図３２（Ｄ）に相当する。また、図３２（Ｃ）に示す一点鎖線Ｃ３
－Ｃ４方向の断面は、図３４（Ｂ）に相当する。また、一点鎖線Ｃ１－Ｃ２方向をチャネ
ル長方向、一点鎖線Ｃ３－Ｃ４方向をチャネル幅方向と呼称する。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層
として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同
様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶
縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当
該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高
いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図３２（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３２（Ｅ）はトランジスタ１０３の上面図であり、図３２（Ｅ）に示す一点鎖線Ｄ
１－Ｄ２方向の断面が図３２（Ｆ）に相当する。また、図３２（Ｅ）に示す一点鎖線Ｄ３
－Ｄ４方向の断面は、図３４（Ａ）に相当する。また、一点鎖線Ｄ１－Ｄ２方向をチャネ
ル長方向、一点鎖線Ｄ３－Ｄ４方向をチャネル幅方向と呼称する。
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接
する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶
縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０
に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０およ
び導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層
１５０に接する絶縁層（平坦化膜）などを有していてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図３２（Ｆ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶
縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域
２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生
じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互
作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁
材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
また、本発明の一態様のトランジスタは、図３３（Ａ）、（Ｂ）に示す構成であってもよ
い。図３３（Ａ）はトランジスタ１０４の上面図であり、図３３（Ａ）に示す一点鎖線Ｅ
１－Ｅ２方向の断面が図３３（Ｂ）に相当する。また、図３３（Ａ）に示す一点鎖線Ｅ３
－Ｅ４方向の断面は、図３４（Ａ）に相当する。また、一点鎖線Ｅ１－Ｅ２方向をチャネ
ル長方向、一点鎖線Ｅ３－Ｅ４方向をチャネル幅方向と呼称する。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部
を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
また、図３３（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および
領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる
。
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３
２と同様に低抵抗化することができる。
また、領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領
域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４
および領域３３５の長さが１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート
電界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３
５の低抵抗化を行わない場合もある。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図３３（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３３（Ｃ）はトランジスタ１０５の上面図であり、図３３（Ｃ）に示す一点鎖線Ｆ
１－Ｆ２方向の断面が図３３（Ｄ）に相当する。また、図３３（Ｃ）に示す一点鎖線Ｆ３
－Ｆ４方向の断面は、図３４（Ａ）に相当する。また、一点鎖線Ｆ１－Ｆ２方向をチャネ
ル長方向、一点鎖線Ｆ３－Ｆ４方向をチャネル幅方向と呼称する。
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電
層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電
層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５
２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接す
る絶縁層などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
また、本発明の一態様のトランジスタは、図３３（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３３（Ｅ）はトランジスタ１０６の上面図であり、図３３（Ｅ）に示す一点鎖線Ｇ
１－Ｇ２方向の断面が図３３（Ｆ）に相当する。また、図３３（Ａ）に示す一点鎖線Ｇ３
－Ｇ４方向の断面は、図３４（Ａ）に相当する。また、一点鎖線Ｇ１－Ｇ２方向をチャネ
ル長方向、一点鎖線Ｇ３－Ｇ４方向をチャネル幅方向と呼称する。
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電
層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁
層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電
層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、
必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜
）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１
５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０お
よび導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸
素の供給を容易とすることができる。
トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびト
ランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を
高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物とし
ては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリ
ウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、
亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物
の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠
損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を
形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。
なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
また、本発明の一態様のトランジスタは、図３５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３４（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層１７３を第２のゲート電極層（バックゲート）として用い
ることで、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図３５（
Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の
幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１
７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図３４（Ｄ）に示すように、導電層１７０と導電層１
７３とをコンタクトホールを介して電気的に接続すればよい。
また、図３２および図３３におけるトランジスタ１０１乃至トランジスタ１０６では、酸
化物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であって
もよい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図３６
（Ｂ）、（Ｃ）または図３６（Ｄ）、（Ｅ）に示す酸化物半導体層１３０と入れ替えるこ
とができる。
図３６（Ａ）は酸化物半導体層１３０の上面図であり、図３６（Ｂ）、（Ｃ）は、二層構
造である酸化物半導体層１３０の断面図である。また、図３６（Ｄ）、（Ｅ）は、三層構
造である酸化物半導体層１３０の断面図である。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図３７（Ａ）、（Ｂ）に示す構成であってもよ
い。図３７（Ａ）はトランジスタ１０７の上面図であり、図３７（Ａ）に示す一点鎖線Ｈ
１－Ｈ２方向の断面が図３７（Ｂ）に相当する。また、図３７（Ａ）に示す一点鎖線Ｈ３
－Ｈ４方向の断面が図３９（Ａ）に相当する。また、一点鎖線Ｈ１－Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３－Ｈ４方向をチャネル幅方向と呼称する。
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５
０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層
１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機
能を付加してもよい。
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０
との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、ト
ランジスタ１０１と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３７（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３７（Ｃ）はトランジスタ１０８の上面図であり、図３７（Ｃ）に示す一点鎖線Ｉ
１－Ｉ２方向の断面が図３７（Ｄ）に相当する。また、図３７（Ｃ）に示す一点鎖線Ｉ３
－Ｉ４方向の断面が図３９（Ｂ）に相当する。また、一点鎖線Ｉ１－Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３－Ｉ４方向をチャネル幅方向と呼称する。
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７
０の端部と一致しない点がトランジスタ１０７と異なる。
また、本発明の一態様のトランジスタは、図３７（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３７（Ｅ）はトランジスタ１０９の上面図であり、図３７（Ｅ）に示す一点鎖線Ｊ
１－Ｊ２方向の断面が図３７（Ｆ）に相当する。また、図３７（Ｅ）に示す一点鎖線Ｊ３
－Ｊ４方向の断面が図３９（Ａ）に相当する。また、一点鎖線Ｊ１－Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３－Ｊ４方向をチャネル幅方向と呼称する。
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸
化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６
０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導
電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５
および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４
０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および
導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３８（Ａ）、（Ｂ）に示す構成であってもよ
い。図３８（Ａ）はトランジスタ１１０の上面図であり、図３８（Ａ）に示す一点鎖線Ｋ
１－Ｋ２方向の断面が図３８（Ｂ）に相当する。また、図３８（Ａ）に示す一点鎖線Ｋ３
－Ｋ４方向の断面が図３９（Ａ）に相当する。また、一点鎖線Ｋ１－Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３－Ｋ４方向をチャネル幅方向と呼称する。
トランジスタ１１０は、領域３３１および領域３３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３８（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３８（Ｃ）はトランジスタ１１１の上面図であり、図３８（Ｃ）に示す一点鎖線Ｌ
１－Ｌ２方向の断面が図３８（Ｄ）に相当する。また、図３８（Ｃ）に示す一点鎖線Ｌ３
－Ｌ４方向の断面が図３９（Ａ）に相当する。また、一点鎖線Ｌ１－Ｌ２方向をチャネル
長方向、一点鎖線Ｌ３－Ｌ４方向をチャネル幅方向と呼称する。
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５
１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化
物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層
１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を
通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および
導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１
５２に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６
０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、
トランジスタ１０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図３８（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３８（Ｅ）はトランジスタ１１２の上面図であり、図３８（Ｅ）に示す一点鎖線Ｍ
１－Ｍ２方向の断面が図３８（Ｆ）に相当する。また、図３８（Ｅ）に示す一点鎖線Ｍ３
－Ｍ４方向の断面が図３９（Ａ）に相当する。また、一点鎖線Ｍ１－Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３－Ｍ４方向をチャネル幅方向と呼称する。
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において
酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）であ
る点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化
物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と
同様の構成を有する。
また、本発明の一態様のトランジスタは、図４０（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３９（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図４０（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
また、本発明の一態様のトランジスタは、図４１（Ａ）および図４１（Ｂ）に示す構成と
することもできる。図４１（Ａ）は上面図であり、図４１（Ｂ）は、図４１（Ａ）に示す
一点鎖線Ｎ１－Ｎ２、および一点鎖線Ｎ３－Ｎ４に対応する断面図である。なお、図４１
（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４１（Ａ）および図４１（Ｂ）に示すトランジスタ１１３は、基板１１５と、基板１１
５上の絶縁層１２０と、絶縁層１２０上の酸化物半導体層１３０（酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）と、酸化物半導体層１３０に接
し、間隔を開けて配置された導電層１４０および導電層１５０と、酸化物半導体層１３０
ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０を有する。なお、酸化物
半導体層１３０ｃ、絶縁層１６０および導電層１７０は、トランジスタ１１３上の絶縁層
１９０に設けられた酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび絶縁層１２
０に達する開口部に設けられている。
トランジスタ１１３の構成は、前述したその他のトランジスタの構成と比較して、ソース
電極またはドレイン電極となる導電体とゲート電極となる導電体の重なる領域が少ないた
め、寄生容量を小さくすることができる。したがって、トランジスタ１１３は、高速動作
を必要とする回路の要素として適している。トランジスタ１１３の上面は、図４１（Ｂ）
に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）
法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図４２（Ａ）、（Ｂ）に示す上面図（酸化物半導体層１
３０、導電層１４０および導電層１５０のみを図示）のように酸化物半導体層１３０の幅
（ＷＯＳ）よりも導電層１４０および導電層１５０の幅（ＷＳＤ）が長く形成されていて
もよいし、短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とするこ
とで、ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気
特性を向上させることができる。また、図４２（Ｃ）に示すように、導電層１４０および
導電層１５０が酸化物半導体層１３０と重なる領域のみに形成されていてもよい。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１３）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ
（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。したがって、酸化物半導体層１３０ｂを厚くすることでオン電流が向上
する場合がある。
以上の構成とすることで、トランジスタの電気特性を向上することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明す
る。
基板１１５には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処
理された金属基板などを用いることができる。または、トランジスタやフォトダイオード
が形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラ
グとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン
基板にｐ－ｃｈ型のトランジスタを形成する場合は、ｎ－型の導電型を有するシリコン基
板を用いることが好ましい。または、ｎ－型またはｉ型のシリコン層を有するＳＯＩ基板
であってもよい。また、シリコン基板に設けるトランジスタがｐ－ｃｈ型である場合は、
トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが
好ましい。（１１０）面にｐ－ｃｈ型トランジスタを形成することで、移動度を高くする
ことができる。
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶
縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含
む絶縁膜であることがより好ましい。絶縁層１２０は、ＴＤＳ法で測定した酸素原子に換
算した酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１０
０℃以上５００℃以下の範囲とする。また、基板１１５が他のデバイスが形成された基板
である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平
坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積
んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層を用いればよい。
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３
０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層
１３０ｂとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。したがって、酸化物半導体層１３０ｂは半導体として機能する領域を有するといえる
が、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは絶縁体または半絶縁体とし
て機能する領域を有するともいえる。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸
素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが
好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のス
タビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇ
ｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ－Ｚｎ酸化物、Ｓｎ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、Ｚｎ－Ｍｇ酸化物、Ｓｎ－Ｍｇ
酸化物、Ｉｎ－Ｍｇ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－
Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ酸化物、Ｓｎ－Ｇａ－Ｚｎ酸化物、Ａｌ－Ｇａ－Ｚｎ酸化
物、Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ
－Ｃｅ－Ｚｎ酸化物、Ｉｎ－Ｐｒ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－Ｓｍ－
Ｚｎ酸化物、Ｉｎ－Ｅｕ－Ｚｎ酸化物、Ｉｎ－Ｇｄ－Ｚｎ酸化物、Ｉｎ－Ｔｂ－Ｚｎ酸化
物、Ｉｎ－Ｄｙ－Ｚｎ酸化物、Ｉｎ－Ｈｏ－Ｚｎ酸化物、Ｉｎ－Ｅｒ－Ｚｎ酸化物、Ｉｎ
－Ｔｍ－Ｚｎ酸化物、Ｉｎ－Ｙｂ－Ｚｎ酸化物、Ｉｎ－Ｌｕ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－
Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ酸化物、Ｉ
ｎ－Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ
酸化物を用いることができる。
ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、本明細書においては、Ｉｎ－Ｇａ－Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ
。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、少なく
ともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ
またはＨｆ等の金属）を含むＩｎ－Ｍ－Ｚｎ酸化物であるとき、酸化物半導体層１３０ａ
をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩｎ：Ｍ
：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ
３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも
大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以
上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層
１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることが
できる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下
してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いての
ＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さ
らに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの厚
さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは
３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１３
０ｃより厚い方が好ましい。
酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、
酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性（ｉ型）または実質的に
真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密
度が、１×１０１９／ｃｍ３未満であること、１×１０１５／ｃｍ３未満であること、１
×１０１３／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、１×１０
－９／ｃｍ３以上であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられる水素濃度が、２
×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、
より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａ
ｔｏｍｓ／ｃｍ３以下であって、１×１０１７ａｔｏｍｓ／ｃｍ３以上になる領域を有す
るように制御する。また、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であって、５×１０１６
ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させること
がある。酸化物半導体層の結晶性を低下させないためには、シリコン濃度を１×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満であり、１×
１０１８ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。また、炭素濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満であって、６×１０１７ａｔｏ
ｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、上述のように高純度化された酸化物半導体層をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数
ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上
記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタの
ようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜
と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こ
り、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化
物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１
３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ
、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６、１：１０：１（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化物、Ｇａ：Ｚｎ＝１０：
１などのＧａ－Ｚｎ酸化物を用いることができる。また、酸化物半導体層１３０ｂにはＩ
ｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、３：１：２、４：２：３、また
は４：２：４．１（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化物などを用いることができる
。なお、上記酸化物をスパッタターゲットとして成膜を行った場合、成膜される酸化物半
導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃの原子数比は
必ずしも同一とならず、プラスマイナス４０％程度の差を有する。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、チャネ
ルは酸化物半導体層１３０ｂに形成される。酸化物半導体層１３０は伝導帯下端のエネル
ギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような
構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ－Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。トランジスタ１０５、トランジスタ１
０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１およ
び導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用
いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
また、導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしても
よい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型
化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０お
よび導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接
触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことがで
きる。ｎ型の半導体層としては、窒素が添加されたＩｎ－Ｇａ－Ｚｎ酸化物、酸化亜鉛、
酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、Ｎ、Ｚｒ
などを、不純物として含んでいてもよい。
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を
大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オ
フ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハ
フニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したが
って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウム
を用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる
。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の
放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半
導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。絶縁層１２０
および絶縁層１６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜また
は酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放
出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０
１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、
膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理
による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ－Ｍｎなどの合金や上記材料とＣｕまたはＣｕ－Ｍｎなどの合金との積層を用い
てもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステ
ンを用いて導電層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態２に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態２に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１
２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもでき
る。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅
が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては上面に垂直な方向からのゲート電界に加えて、側面
に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的
にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を
高められる。
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート
電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また
、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上さ
せることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性
の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパ
ッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ
法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａ
ｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍ
ｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバ
ーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（
アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の
原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらない
ように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。ある
いは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層
を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に
積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数
回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガ
ス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり
、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメ
チルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる
ことができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチ
ルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル
亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）など
がある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４
ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ－Ｏ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ
－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変え
てＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含ま
ないＯ３ガスを用いる方が好ましい。
酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる
。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、
酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中
の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用い
ることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例
えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態４）
以下では、本発明の一態様に用いることのできる酸化物半導体層の構造について説明する
。
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌ
ｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－
ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置
が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さな
い、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏ
ｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域に
おいて周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一
方、ａ－ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な
構造である。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物
半導体に近い。
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一種である。
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解
析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４の
結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行う
と、図４３（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
－ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し
、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を
行っても、図４３（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図４３（Ｃ）に示すよ
うに（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、Ｘ
ＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロー
ブ径が３００ｎｍの電子線を入射させると、図４３（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４３（Ｅ）
に示す。図４３（Ｅ）より、リング状の回折パターンが確認される。したがって、プロー
ブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペレ
ットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４３（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因する
と考えられる。また、図４３（Ｅ）における第２リングは（１１０）面などに起因すると
考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉ
ｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる
。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウ
ンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ
－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図４４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによ
って観察することができる。
図４４（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上
面と平行となる。
また、図４４（Ｂ）および図４４（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４４（Ｄ）および図４４（Ｅ）は、
それぞれ図４４（Ｂ）および図４４（Ｃ）を画像処理した像である。以下では、画像処理
の方法について説明する。まず、図４４（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得
したＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残
すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：
Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像
処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフ
ィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子
配列を示している。
図４４（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図４４（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線
で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近
傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角
形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制して
いることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子間の結合距離
が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどに
よって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複
数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡ
ＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐｌ
ａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもでき
る。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混
入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ－ＯＳ
は不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０－９個／ｃｍ３以上のキ
ャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性
または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く
、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対し
、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない
。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎｍ
の領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図４５
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図４５（Ｂ）に示す。図４５（Ｂ）より、リング状の領域
内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍの
電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入
射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、
図４５（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
図４５（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に
１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは
、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見ら
れない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質
酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを、
ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物
半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
図４６に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４６（Ａ）は
電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４６（Ｂ
）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの高
分解能断面ＴＥＭ像である。図４６（Ａ）および図４６（Ｂ）より、ａ－ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ
ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－
Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている
。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同
程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以
下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎ
Ｏ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応す
る。
図４７は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である
。なお、上述した格子縞の長さを結晶部の大きさとしている。図４７より、ａ－ｌｉｋｅ
ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなってい
くことがわかる。図４７より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ－
／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ
－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図４７よ
り、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは、
それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射お
よびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条件
は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領域
の直径を２３０ｎｍとした。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、
不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡＣ
－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。所
望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、
加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組
み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、
ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態では、イメージセンサチップを収めたパッケージおよびモジュールの一例に
ついて説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用
いることができる。
図４８（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である
。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カ
バーガラス８２０および両者を接着する接着剤８３０等を有する。
図４８（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、
半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有
する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図４８（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケ
ージの斜視図であり、図４８（Ｄ）は、当該パッケージの断面図である。パッケージ基板
８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスル
ーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０
は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続され
ている。
また、図４９（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメ
ラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチ
ップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５
等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮
像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられて
おり、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図４９（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８
１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆ
ｌａｔ ｎｏ－ ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例で
あり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよ
い。
図４９（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュ
ールの斜視図であり、図４９（Ｄ）は、当該カメラモジュールの断面図である。ランド８
４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチッ
プ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続され
ている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等
への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込む
ことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本発明の一態様に係る撮像装置、および当該撮像装置を含む電子機器として、表示機器、
パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話
、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチ
ルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ
）、自動販売機などが挙げられる。これら電子機器の具体例を図５０に示す。
図５０（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する
。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像
装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定する
ものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメ
ラとも呼ばれる。
図５０（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、
操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ
９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられて
いる。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様
の撮像装置を備えることができる。
図５０（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９
６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得
するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図５０（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタ
ッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つ
として本発明の一態様の撮像装置を備えることができる。
図５０（Ｅ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図５０（Ｅ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。当該携帯型ゲーム機における画像を取得するための部品の一つとして本発明の一
態様の撮像装置を備えることができる。
図５０（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有
する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。
当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮
像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
２０ 画素回路
２１ 画素アレイ
２１ａ 画素アレイ
２１ｂ 画素アレイ
２１ｄ 画素アレイ
２１ｈ 画素アレイ
２１ｑ 画素アレイ
２２ 回路
２３ 回路
２４ 回路
２５ 回路
２６ 周辺回路
２６ａ 周辺回路
２６ｂ 周辺回路
２６ｄ 周辺回路
２６ｈ 周辺回路
２６ｑ 周辺回路
２７ 回路
２８ 回路
２９ 回路
３１ 層
３２ 層
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
４４ トランジスタ
４５ トランジスタ
４６ トランジスタ
４７ トランジスタ
４８ トランジスタ
５１ コンパレータ回路
５２ コンパレータ回路
５３ 論理和回路
５４ ラッチ回路
５５ ラッチ回路
５６ カウンター回路
５７ａ バッファ回路
５７ｂ バッファ回路
６１ 配線
６２ 配線
６３ 配線
６４ 配線
６５ 配線
６６ 配線
６７ 配線
７１ 配線
７１ａ 導電層
７１ｂ 導電層
７２ 配線
７３ 配線
７４ 配線
７５ 配線
７６ 配線
７７ 配線
８０ 絶縁層
８１ 導電体
８２ 絶縁層
８２ａ 絶縁層
８２ｂ 絶縁層
８３ 絶縁層
８８ 配線
９１ 配線
９２ 配線
９３ 配線
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１５ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０ｂ 酸化物半導体層
１３０ｃ 酸化物半導体層
１４０ 導電層
１４１ 導電層
１４２ 導電層
１５０ 導電層
１５１ 導電層
１５２ 導電層
１６０ 絶縁層
１７０ 導電層
１７１ 導電層
１７２ 導電層
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
１９０ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
４００ 記憶素子アレイ
４０１ 回路
４０２ 回路
４０３ 回路
４０４ 回路
４０５ 回路
４０６ 回路
４０７ 回路
４０８ 回路
４０９ 回路
５６１ 光電変換層
５６２ 透光性導電層
５６３ 半導体層
５６４ 半導体層
５６５ 半導体層
５６６ 電極
５６６ａ 導電層
５６６ｂ 導電層
５６７ 隔壁
５６８ 正孔注入阻止層
５６９ 電子注入阻止層
６００ シリコン基板
６１０ トランジスタ
６２０ トランジスタ
６５０ 活性層
６６０ シリコン基板
７０１ 回路
７０２ 回路
７０３ 回路
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
２５００ 絶縁層
２５１０ 遮光層
２５２０ 有機樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (3)

  1. カラーフィルタと、
    遮光層と、
    酸化ハフニウム層と、
    光電変換素子と、
    第１のトランジスタと、
    第１乃至第４の導電層と、
    第１乃至第３の絶縁層と、
    第２のトランジスタと、を有し、
    前記遮光層は、金属を有し、
    前記光電変換素子の光電変換層は、シリコンを有し、
    前記光電変換素子の受光面を下向きに配置した場合において、前記酸化ハフニウム層は、前記光電変換素子の受光面より下方に配置された領域を有し、
    前記遮光層は、前記酸化ハフニウム層より下方に配置された領域を有し、
    前記カラーフィルタは、前記遮光層より下方に配置された領域を有し、
    前記第１のトランジスタと、前記第２のトランジスタと、前記第１乃至第４の導電層と、前記第１乃至第３の絶縁層は、それぞれ前記光電変換素子の上方に配置された領域を有し、
    前記第１のトランジスタは、前記第２のトランジスタよりも、前記光電変換素子に近い側に配置され、
    前記第１の導電層は、容量素子の電極の一方として機能する領域を有し、
    前記第１の導電層は、前記第１の絶縁層を介して前記第２の導電層と対向する領域を有し、
    前記第２の導電層は、前記容量素子の電極の他方として機能する領域を有し、
    前記第２の絶縁層は、前記第１の導電層の下面に接する領域と、前記第３の導電層の下面に接する領域と、を有し、
    前記第３の絶縁層は、前記第２の導電層の上面に接する領域と、前記第１のトランジスタのゲート配線の上面に接する領域と、を有し、
    前記光電変換素子のカソードは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第１の導電層は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記光電変換素子のアノードは、前記第３の導電層を介して前記第４の導電層と電気的に接続され、
    前記遮光層は、前記第４の導電層と重なりを有するように配置され、
    前記第２のトランジスタは、前記第１のトランジスタと貼り合わせ界面を介して異なる側に配置されている、撮像装置。
  2. マイクロレンズアレイと、
    カラーフィルタと、
    遮光層と、
    酸化ハフニウム層と、
    光電変換素子と、
    第１のトランジスタと、
    第１乃至第４の導電層と、
    第１乃至第３の絶縁層と、
    第２のトランジスタと、を有し、
    前記遮光層は、金属を有し、
    前記光電変換素子の光電変換層は、シリコンを有し、
    前記光電変換素子の受光面を下向きに配置した場合において、前記酸化ハフニウム層は、前記光電変換素子の受光面より下方に配置された領域を有し、
    前記遮光層は、前記酸化ハフニウム層より下方に配置された領域を有し、
    前記カラーフィルタは、前記遮光層より下方に配置された領域を有し、
    前記マイクロレンズアレイは、前記カラーフィルタより下方に配置された領域を有し、
    前記第１のトランジスタと、前記第２のトランジスタと、前記第１乃至第４の導電層と、前記第１乃至第３の絶縁層は、それぞれ前記光電変換素子の上方に配置された領域を有し、
    前記第１のトランジスタは、前記第２のトランジスタよりも、前記光電変換素子に近い側に配置され、
    前記第１の導電層は、容量素子の電極の一方として機能する領域を有し、
    前記第１の導電層は、前記第１の絶縁層を介して前記第２の導電層と対向する領域を有し、
    前記第２の導電層は、前記容量素子の電極の他方として機能する領域を有し、
    前記第２の絶縁層は、前記第１の導電層の下面に接する領域と、前記第３の導電層の下面に接する領域と、を有し、
    前記第３の絶縁層は、前記第２の導電層の上面に接する領域と、前記第１のトランジスタのゲート配線の上面に接する領域と、を有し、
    前記光電変換素子のカソードは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第１の導電層は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記光電変換素子のアノードは、前記第３の導電層を介して前記第４の導電層と電気的に接続され、
    前記遮光層は、前記第４の導電層と重なりを有するように配置され、
    前記第２のトランジスタは、前記第１のトランジスタと貼り合わせ界面を介して異なる側に配置されている、撮像装置。
  3. 請求項１又は請求項２において、
    前記遮光層は、タングステンを有する、撮像装置。

JP2023010280A 2015-08-03 2023-01-26 撮像装置 Active JP7498811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024088613A JP2024103658A (ja) 2015-08-03 2024-05-31 撮像装置、モジュール及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015153120 2015-08-03
JP2015153120 2015-08-03
JP2022005832A JP7219357B2 (ja) 2015-08-03 2022-01-18 撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022005832A Division JP7219357B2 (ja) 2015-08-03 2022-01-18 撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024088613A Division JP2024103658A (ja) 2015-08-03 2024-05-31 撮像装置、モジュール及び電子機器

Publications (2)

Publication Number Publication Date
JP2023033646A JP2023033646A (ja) 2023-03-10
JP7498811B2 true JP7498811B2 (ja) 2024-06-12

Family

ID=57987319

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2016152431A Active JP6756537B2 (ja) 2015-08-03 2016-08-03 撮像装置、モジュール及び電子機器
JP2020143226A Active JP7012796B2 (ja) 2015-08-03 2020-08-27 撮像装置
JP2022005832A Active JP7219357B2 (ja) 2015-08-03 2022-01-18 撮像装置
JP2023010280A Active JP7498811B2 (ja) 2015-08-03 2023-01-26 撮像装置
JP2024088613A Pending JP2024103658A (ja) 2015-08-03 2024-05-31 撮像装置、モジュール及び電子機器

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2016152431A Active JP6756537B2 (ja) 2015-08-03 2016-08-03 撮像装置、モジュール及び電子機器
JP2020143226A Active JP7012796B2 (ja) 2015-08-03 2020-08-27 撮像装置
JP2022005832A Active JP7219357B2 (ja) 2015-08-03 2022-01-18 撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024088613A Pending JP2024103658A (ja) 2015-08-03 2024-05-31 撮像装置、モジュール及び電子機器

Country Status (2)

Country Link
US (1) US9876946B2 (ja)
JP (5) JP6756537B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
US9876946B2 (en) * 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
US10250247B2 (en) 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
KR102593880B1 (ko) 2016-03-18 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US12068339B2 (en) * 2017-05-02 2024-08-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102181951B1 (ko) 2017-10-30 2020-11-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
WO2020021398A1 (ja) * 2018-07-27 2020-01-30 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN112640109B (zh) 2018-09-11 2024-09-17 索尼半导体解决方案公司 固态图像传感器
WO2020075031A1 (ja) 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 撮像装置および電子機器
JPWO2022064317A1 (ja) * 2020-09-25 2022-03-31
JP7593092B2 (ja) 2020-12-21 2024-12-03 日本電気株式会社 撮像装置および撮像方法および撮像装置の制御プログラム
US20240266378A1 (en) * 2021-06-17 2024-08-08 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
CN118984848A (zh) 2022-03-24 2024-11-19 纳美仕有限公司 树脂组合物、粘接剂、密封材料、固化物、半导体装置及电子部件
TWI805358B (zh) * 2022-05-11 2023-06-11 國立清華大學 影像感測器晶片及其感測方法
CN119631422A (zh) * 2022-06-07 2025-03-14 新加坡国立大学 成像仪像素

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013127829A (ja) 2011-12-16 2013-06-27 Toppan Printing Co Ltd 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性デュアルポートメモリ
JP2014197862A (ja) 2012-02-29 2014-10-16 株式会社半導体エネルギー研究所 イメージセンサ
JP6756537B2 (ja) 2015-08-03 2020-09-16 株式会社半導体エネルギー研究所 撮像装置、モジュール及び電子機器

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4366846B2 (ja) * 2000-08-22 2009-11-18 日本ビクター株式会社 固体撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1301028A1 (en) * 2001-10-05 2003-04-09 STMicroelectronics Limited Improvements in or relating to CMOS Image sensors
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3913070B2 (ja) * 2002-02-04 2007-05-09 新電元工業株式会社 Ｘ線光電変換器
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8089035B2 (en) * 2008-04-16 2012-01-03 Tower Semiconductor Ltd. CMOS image sensor with high sensitivity wide dynamic range pixel for high resolution applications
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011049901A (ja) * 2009-08-27 2011-03-10 Panasonic Corp 固体撮像装置、撮像装置
EP3051588A1 (en) 2009-11-06 2016-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010176837A (ja) * 2010-03-25 2010-08-12 Sony Corp 信号処理回路
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2013042643A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Photodetector and method for driving photodetector
JP6151632B2 (ja) * 2013-12-20 2017-06-21 富士フイルム株式会社 撮像モジュール及び撮像装置
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
WO2016030801A1 (en) 2014-08-29 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102441803B1 (ko) 2014-09-02 2022-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
US9584707B2 (en) 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013127829A (ja) 2011-12-16 2013-06-27 Toppan Printing Co Ltd 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性デュアルポートメモリ
JP2014197862A (ja) 2012-02-29 2014-10-16 株式会社半導体エネルギー研究所 イメージセンサ
JP6756537B2 (ja) 2015-08-03 2020-09-16 株式会社半導体エネルギー研究所 撮像装置、モジュール及び電子機器

Also Published As

Publication number Publication date
JP7219357B2 (ja) 2023-02-07
US9876946B2 (en) 2018-01-23
JP2017034677A (ja) 2017-02-09
JP2022048209A (ja) 2022-03-25
JP6756537B2 (ja) 2020-09-16
JP2020198631A (ja) 2020-12-10
US20170041517A1 (en) 2017-02-09
JP2024103658A (ja) 2024-08-01
JP7012796B2 (ja) 2022-01-28
JP2023033646A (ja) 2023-03-10

Similar Documents

Publication Publication Date Title
JP7498811B2 (ja) 撮像装置
JP7700328B2 (ja) 撮像装置
JP7004469B2 (ja) 撮像装置
JP6960025B2 (ja) 撮像装置
JP6737633B2 (ja) 撮像装置および電子機器
JP7085595B2 (ja) 撮像装置
JP7463572B2 (ja) 撮像装置
JP2025026586A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240531

R150 Certificate of patent or registration of utility model

Ref document number: 7498811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150