[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7382210B2 - 配線基板、電子装置及び配線基板の製造方法 - Google Patents

配線基板、電子装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP7382210B2
JP7382210B2 JP2019206690A JP2019206690A JP7382210B2 JP 7382210 B2 JP7382210 B2 JP 7382210B2 JP 2019206690 A JP2019206690 A JP 2019206690A JP 2019206690 A JP2019206690 A JP 2019206690A JP 7382210 B2 JP7382210 B2 JP 7382210B2
Authority
JP
Japan
Prior art keywords
electrode
metal plate
wiring
wiring board
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019206690A
Other languages
English (en)
Other versions
JP2021082638A (ja
Inventor
隆幸 松本
元 中西
行範 羽鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019206690A priority Critical patent/JP7382210B2/ja
Priority to US17/094,656 priority patent/US11452210B2/en
Publication of JP2021082638A publication Critical patent/JP2021082638A/ja
Application granted granted Critical
Publication of JP7382210B2 publication Critical patent/JP7382210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板、電子装置及び配線基板の製造方法に関するものである。
従来、半導体チップやチップキャパシタなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。電子部品は、配線基板の層間絶縁層に形成された開口部内に配置されている。このような配線基板は例えば以下のように製造することができる。
まず、支持基板を準備し、この支持基板上に配線層を形成し、次いで所要の層数のビルドアップ配線層と層間絶縁層とを積層する。続いて、所定の層間絶縁層にレーザ加工により開口部を形成し、その開口部内に電子部品を配置した後、開口部を充填するとともに電子部品を全体的に被覆する絶縁層を形成する。次いで、電子部品と電気的に接続される配線層を絶縁層上に形成する。その後、最終的に支持基板を除去する。
特開２０１２－１９１２０４号公報
ところが、従来の配線基板では、ビア配線とビルドアップ配線層との接続部分において電気抵抗が上昇する場合がある。この場合には、ビア配線とビルドアップ配線層との間の電気的接続信頼性が低下するという問題がある。
本発明の一観点によれば、第１電極と、電子部品が実装される実装部を含む配線とを有する第１金属板と、前記第１電極の上面に拡散接合された第２電極を有する第２金属板と、を有し、前記第２金属板は、前記実装部を露出し、前記電子部品を収容可能な大きさに形成された第１開口部を有する。
本発明の一観点によれば、電気的接続信頼性の低下を抑制できるという効果を奏する。
一実施形態の電子装置を示す概略断面図（図３～図６における１－１線断面図）である。 一実施形態の電子装置を示す概略断面図（図３～図６における２－２線断面図）である。 一実施形態の電子装置を示す概略平面図である。 一実施形態の電子装置を示す概略平面図である。 一実施形態の電子装置を示す概略平面図である。 一実施形態の電子装置を示す概略平面図である。 一実施形態の電子装置の適用例を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略平面図である。 一実施形態の電子装置の製造方法を示す概略断面図（図８における９－９線断面図）である。 （ａ）～（ｃ）は、一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略平面図である。 一実施形態の電子装置の製造方法を示す概略断面図（図１２における１３－１３線断面図）である。 一実施形態の電子装置の製造方法を示す概略平面図である。 一実施形態の電子装置の製造方法を示す概略断面図（図１４における１５－１５線断面図）である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 一実施形態の電子装置の製造方法を示す概略断面図である。 変更例の電子装置の製造方法を示す概略断面図である。 変更例の電子装置を示す概略平面図である。 変更例の電子装置を示す概略断面図である。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが各図面で同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（電子装置１０の概略構成）
まず、図１～図６に従って、電子装置１０の構造について説明する。
図１に示すように、電子装置１０は、配線基板２０と、配線基板２０に実装された１つ又は複数の電子部品９０とを有している。
図１及び図２に示すように、配線基板２０は、例えば、金属板３０と、金属板３０の上面に拡散接合された金属板４０と、金属板４０の上面に拡散接合された金属板５０とを有している。配線基板２０は、金属板３０の上面に実装された１つ又は複数（ここでは、１つ）の電子部品６０と、金属板３０，４０，５０間に形成され、電子部品６０を被覆する絶縁層７０とを有している。すなわち、配線基板２０は、電子部品６０を内蔵した配線基板である。なお、図１は、図３～図６に示した１－１線断面における電子装置１０の断面構造を示したものであり、図２は、図３～図６に示した２－２線断面における電子装置１０の断面構造を示したものである。また、図２では、電子部品９０の図示を省略している。
（配線基板２０の概略構成）
配線基板２０は、例えば、直方体状に形成されている。本例の配線基板２０の平面形状は、矩形状に形成されている。配線基板２０の大きさは、例えば、平面視で、４ｍｍ×４ｍｍ～１０ｍｍ×１０ｍｍ程度とすることができる。配線基板２０の厚さは、例えば、０．４ｍｍ～１．１ｍｍ程度とすることができる。ここで、本明細書において、「平面視」とは、対象物を金属板５０の上面の法線方向（図１の上下方向）から視ることを言い、「平面形状」とは、対象物を金属板５０の上面の法線方向から視た形状のことを言う。
金属板３０，４０，５０の材料としては、例えば、銅（Ｃｕ）やＣｕ合金を用いることができる。金属板３０，４０，５０の材料としては、例えば、４２アロイ等の鉄－ニッケル（Ｆｅ－Ｎｉ）合金を用いることができる。なお、金属板３０，４０，５０の材料は、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。金属板３０の厚さは、例えば、０．１ｍｍ～０．３ｍｍ程度とすることができる。金属板４０の厚さは、例えば、０．２ｍｍ～０．５ｍｍ程度とすることができる。金属板５０の厚さは、例えば、０．１ｍｍ～０．３ｍｍ程度とすることができる。金属板３０，４０，５０の厚さは、互いに同じ厚さに設定してもよいし、互いに異なる厚さに設定してもよい。
絶縁層７０の材料としては、例えば、ポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層７０の下面から上面までの厚さは、例えば、０．４ｍｍ～１．１ｍｍ程度とすることができる。
（金属板３０の構造）
次に、図１～図４に従って、金属板３０の構造について説明する。
図３及び図４に示すように、金属板３０は、複数の電極３１と、複数の配線３３と、複数の配線３６とを有している。これら複数の電極３１と複数の配線３３と複数の配線３６とは、例えば、同一平面上に形成されている。金属板３０には、その金属板３０を厚さ方向に貫通して、複数の電極３１と複数の配線３３と複数の配線３６とを画定する開口部３０Ｘが形成されている。なお、図３は、金属板３０及び絶縁層７０を上方から視た平面図であり、図４は、金属板３０及び絶縁層７０を下方から視た平面図である。
（電極３１の構成）
複数の電極３１は、互いに離間して形成されている。複数の電極３１は、例えば、配線基板２０（電子装置１０）の外周領域に形成されている。複数の電極３１は、例えば、配線基板２０の外形をなす四辺のうち対向する二辺に対応して設けられ、その対向する二辺が並ぶ方向（図中左右方向）に互いに対向して設けられている。
図４に示すように、各電極３１は、例えば、本体部３１Ａと、突出部３１Ｂと、複数の突出部３１Ｃとを有している。各電極３１では、例えば、本体部３１Ａと突出部３１Ｂと複数の突出部３１Ｃとが連続して一体に形成されている。
本体部３１Ａは、例えば、直方体状に形成されている。本体部３１Ａは、例えば、べた状に形成されている。本体部３１Ａは、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、配線基板２０の外周縁側から配線基板２０の内周側に延びるようにべた状に形成されている。本体部３１Ａの幅寸法は、例えば、配線基板２０の外形をなす各辺の長さの０．３倍～０．７倍の長さに設定することができる。ここで、本明細書における各部材の幅寸法は、配線基板２０（電子装置１０）の外側面を一周する方向である配線基板２０（電子装置１０）の外周方向に沿って延びる寸法である。
突出部３１Ｂは、例えば、本体部３１Ａの側面から外方に突出するように形成されている。突出部３１Ｂは、例えば、本体部３１Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。突出部３１Ｂは、例えば、本体部３１Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。突出部３１Ｂは、例えば、本体部３１Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。
図１に示すように、突出部３１Ｂの厚さは、例えば、本体部３１Ａの厚さよりも薄く形成されている。突出部３１Ｂの厚さは、例えば、本体部３１Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。突出部３１Ｂは、本体部３１Ａの下面側から金属板４０側に凹むように形成されている。すなわち、突出部３１Ｂの上面は本体部３１Ａの上面と略面一に形成される一方で、突出部３１Ｂの下面は本体部３１Ａの下面よりも上方の位置に形成されている。突出部３１Ｂの下面は、絶縁層７０によって被覆されている。
図４に示すように、複数の突出部３１Ｃは、例えば、突出部３１Ｂの側面のうち配線基板２０の外周縁側に位置する側面から枝分かれして形成されている。複数の突出部３１Ｃは、例えば、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。本例では、配線基板２０の外形をなす辺に沿って１０個の突出部３１Ｃが所定の間隔を空けて設けられている。各突出部３１Ｃは、突出部３１Ｂの側面のうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。各突出部３１Ｃの幅寸法は、例えば、本体部３１Ａの幅寸法よりも小さく設定されている。図１に示すように、各突出部３１Ｃの厚さは、例えば、本体部３１Ａの厚さと同じ厚さに形成されている。このため、各突出部３１Ｃと本体部３１Ａとの間に形成された突出部３１Ｂは溝状に形成されている。
電極３１の外側面３１Ｓ、つまり各突出部３１Ｃの配線基板２０外周縁側の外側面３１Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。電極３１の外側面３１Ｓは、例えば、絶縁層７０の外側面７０Ｓよりも配線基板２０の内周側に後退した位置に形成されている。このため、配線基板２０の外側面には、絶縁層７０の外側面７０Ｓと電極３１の外側面３１Ｓとによって構成される段差部２０Ｘが形成されている。
図４に示すように、段差部２０Ｘは、例えば、配線基板２０の外周方向の全周に亘って連続して形成されている。すなわち、電極３１の外側面３１Ｓ以外の側面を被覆する絶縁層７０の外側面７０Ｔは、絶縁層７０の外側面７０Ｓよりも配線基板２０の内周側に後退した位置に形成されている。このとき、絶縁層７０の外側面７０Ｔは、例えば、電極３１の外側面３１Ｓと略面一に形成されている。
図１に示すように、電極３１の下面３１Ｕ、具体的には本体部３１Ａ及び突出部３１Ｃの下面３１Ｕは、絶縁層７０の下面７０Ｕから露出されている。電極３１の下面３１Ｕは、例えば、絶縁層７０の下面７０Ｕと略面一に形成されている。
絶縁層７０から露出された電極３１の外側面３１Ｓ及び下面３１Ｕには、金属層８０が形成されている。金属層８０は、例えば、電極３１の外側面３１Ｓ全面及び下面３１Ｕ全面を被覆するように形成されている。金属層８０は、例えば、電極３１の外側面３１Ｓと下面３１Ｕとを連続して被覆するように形成されている。金属層８０の側面は、例えば、絶縁層７０の外側面７０Ｓよりも配線基板２０の内周側に後退した位置に形成されている。金属層８０の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／銀（Ａｇ）層（Ｎｉ層とＡｇ層をこの順番で積層した金属層）などを用いることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層、Ａｇ層はＡｇ又はＡｇ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層、Ａｇ層としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。なお、金属層８０の代わりに、例えば、電極３１の外側面３１Ｓ及び下面３１Ｕに、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を形成するようにしてもよい。ＯＳＰ膜としては、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。
（配線３３の構成）
図３に示すように、各配線３３は、電子部品６０の実装領域に設けられている。ここで、本例における電子部品６０の実装領域は、電極３１よりも配線基板２０の内周側に設けられている。配線３３は、電極３１と一体に形成された配線３４と、電極３１と離れて設けられた複数の配線３５とを有している。
配線３４は、例えば、複数の電極３１のうち一部の電極３１と連続して一体に形成されている。配線３４は、例えば、一部の電極３１から配線基板２０の内周側に突出するように形成されている。配線３４は、例えば、一部の電極３１の突出部３１Ｂから配線基板２０の内周側に突出するように形成されている。配線３４は、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、電極３１から配線基板２０の内周側に延びるように形成されている。配線３４は、例えば、その全体が電子部品６０の実装領域に設けられている。本例の配線３４は、その全体が実装部として機能する。
図１に示すように、配線３４の厚さは、例えば、電極３１の突出部３１Ｂの厚さと同じ厚さに形成されている。配線３４の厚さは、例えば、電極３１の本体部３１Ａの厚さよりも薄く形成されている。配線３４の厚さは、例えば、本体部３１Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。配線３４は、本体部３１Ａの下面側から金属板４０側に凹むように形成されている。配線３４の下面は、例えば、絶縁層７０によって被覆されている。
図４に示すように、複数の配線３５は、互いに離間して設けられている。複数の配線３５は、例えば、電子部品６０の実装領域の外周領域に形成されている。複数の配線３５は、例えば、電子部品６０の実装領域の外周縁に沿って所定の間隔を空けて設けられている。複数の配線３５は、例えば、配線３４と協働して、電子部品６０の実装領域の外周縁を囲むように形成されている。
各配線３５は、例えば、電子部品６０の実装領域内に設けられた実装部３５Ａと、実装部３５Ａに接続された接続部３５Ｂと、接続部３５Ｂに接続された突出部３５Ｃと、突出部３５Ｃに接続された突出部３５Ｄとを有している。各配線３５では、例えば、実装部３５Ａと接続部３５Ｂと突出部３５Ｃと突出部３５Ｄとが連続して一体に形成されている。接続部３５Ｂは、例えば、実装部３５Ａと突出部３５Ｃ，３５Ｄとを接続するように形成されている。
接続部３５Ｂは、例えば、直方体状に形成されている。接続部３５Ｂの平面形状は、例えば、帯状に形成されている。接続部３５Ｂは、例えば、所定の幅を有し、配線基板２０の外周縁側から内周側に延びるように形成されている。接続部３５Ｂの幅寸法は、例えば、電極３１の本体部３１Ａの幅寸法よりも小さく形成されている。接続部３５Ｂの厚さは、例えば、本体部３１Ａの厚さと同じ厚さに形成されている。
実装部３５Ａは、例えば、接続部３５Ｂの側面のうち配線基板２０の内周側に位置する側面から配線基板２０の内周側に突出するように形成されている。実装部３５Ａの平面形状は、例えば、帯状に形成されている。実装部３５Ａは、所定の幅を有し、接続部３５Ｂから配線基板２０の内周側に延びるように形成されている。
図２に示すように、実装部３５Ａの厚さは、例えば、接続部３５Ｂの厚さよりも薄く形成されている。実装部３５Ａの厚さは、例えば、接続部３５Ｂの厚さの０．３倍～０．７倍程度の厚さに設定することができる。実装部３５Ａは、接続部３５Ｂの下面側から金属板４０側に凹むように形成されている。実装部３５Ａの下面は、例えば、絶縁層７０によって被覆されている。
突出部３５Ｃは、例えば、接続部３５Ｂの側面から配線基板２０の外周縁側に向かって突出するように形成されている。突出部３５Ｃの厚さは、例えば、実装部３５Ａの厚さと同じ厚さに形成されている。突出部３５Ｃの厚さは、例えば、接続部３５Ｂの厚さよりも薄く形成されている。突出部３５Ｃは、接続部３５Ｂの下面側から金属板４０側に凹むように形成されている。突出部３５Ｃの下面は、絶縁層７０によって被覆されている。
図４に示すように、突出部３５Ｄは、例えば、突出部３５Ｃの側面から配線基板２０の外周縁側に向かって突出するように形成されている。例えば、配線３５では、１つの接続部３５Ｂ（突出部３５Ｃ）に対して１つ又は複数の突出部３５Ｄが形成されている。各突出部３５Ｄの幅寸法は、例えば、突出部３１Ｃの幅寸法と同じ長さに設定されている。
図２に示すように、各突出部３５Ｄの厚さは、例えば、接続部３５Ｂの厚さと同じ厚さに形成されている。このため、接続部３５Ｂと突出部３５Ｄとの間に形成された突出部３５Ｃは溝状に形成されている。
配線３５の外側面３５Ｓ、つまり各突出部３５Ｄの配線基板２０の外周縁側の外側面３５Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線３５の外側面３５Ｓは、例えば、絶縁層７０の外側面７０Ｓよりも配線基板２０の内周側に後退した位置に形成されている。
図３に示した配線３４，３５は、例えば、電子部品６０搭載用の配線である。配線３４の上面及び各配線３５の実装部３５Ａの上面には、金属層８１が形成されている。複数の金属層８１は、例えば、電子部品６０の外周縁に沿って形成されている。各金属層８１は、例えば、配線３４の上面又は実装部３５Ａの上面に部分的に形成されている。各金属層８１は、例えば、平面視円形状に形成されている。図２に示すように、各金属層８１は、電子部品６０のバンプ６１に対応して形成されている。すなわち、各金属層８１は、電子部品６０が金属板３０に実装された際に、電子部品６０のバンプ６１と対向する位置に形成されている。金属層８１としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ａｇ層などを用いることができる。
配線３５の下面、具体的には接続部３５Ｂ及び突出部３５Ｄの下面は、絶縁層７０の下面７０Ｕから露出されている。配線３５の下面は、例えば、絶縁層７０の下面７０Ｕと略面一に形成されている。配線３５の下面には、例えば、金属層８０が形成されている。金属層８０は、例えば、配線３５の下面全面を被覆するように形成されている。
（配線３６の構成）
図３及び図４に示すように、複数の配線３６は、例えば、配線基板２０の角部に形成されている。複数の配線３６は、例えば、配線基板２０の四隅（４箇所の角部）に形成されている。各配線３６は、例えば、電極３１及び配線３４，３５と離間して形成されている。
図４に示すように、各配線３６は、例えば、本体部３６Ａと、突出部３６Ｂと、複数の突出部３６Ｃとを有している。各配線３６では、例えば、本体部３６Ａと突出部３６Ｂと突出部３６Ｃとが連続して形成されている。
本体部３６Ａの平面形状は、例えば、多角形状に形成されている。本体部３６Ａの厚さは、例えば、本体部３１Ａの厚さと同じ厚さに形成されている。
突出部３６Ｂは、例えば、本体部３６Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。突出部３６Ｂの厚さは、例えば、突出部３１Ｂと同じ厚さに形成されている。突出部３６Ｂの厚さは、例えば、本体部３６Ａの厚さよりも薄く形成されている。突出部３６Ｂは、本体部３６Ａの下面側から上面側に凹むように形成されている。突出部３６Ｂの下面は、例えば、絶縁層７０によって被覆されている。
複数の突出部３６Ｃは、例えば、突出部３６Ｂの側面のうち配線基板２０の外周縁側に位置する側面から枝分かれして形成されている。複数の突出部３６Ｃは、例えば、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。各突出部３６Ｃは、本体部３６Ａの側面のうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。
突出部３６Ｃの幅寸法は、例えば、突出部３１Ｃの幅寸法と同じ長さに設定されている。各突出部３６Ｃの厚さは、例えば、本体部３６Ａの厚さと同じ厚さに形成されている。このため、本体部３６Ａと突出部３６Ｃとの間に形成された突出部３６Ｂは溝状に形成されている。
配線３６の外側面３６Ｓ、つまり各突出部３６Ｃの配線基板２０の外周縁側の外側面３６Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線３６の外側面３６Ｓは、例えば、絶縁層７０の外側面７０Ｓよりも配線基板２０の内周側に後退した位置に形成されている。
配線３６の下面、具体的には本体部３６Ａ及び突出部３６Ｃの下面は、絶縁層７０から露出されている。配線３６の下面は、例えば、絶縁層７０の下面７０Ｕ（図１参照）と略面一に形成されている。配線３６の下面には、例えば、金属層８０（図１参照）が形成されている。
（金属板４０の構造）
次に、金属板４０の構造について説明する。
図１及び図２に示すように、金属板４０の下面は、拡散接合によって金属板３０の上面に接合されている。これにより、金属板４０は、金属板３０と電気的に接続されている。ここで、拡散接合とは、接合する金属材料同士を密着させ、真空や不活性ガス等の雰囲気中で、加圧・加熱することで金属材料同士の接合面に生じる原子の拡散を利用して金属材料同士を原子レベルで接合する技術である。なお、拡散接合によって接合された金属板３０と金属板４０とは、界面の無い状態で（すなわち、隙間が全く無い状態で）一体化され、金属板３０の上面と金属板４０の下面とが直接接合される。ここで、本実施形態の各図面では、金属板３０と金属板４０とを分かり易くするために、両者を実線にて区別している。但し、実際には、金属板３０と金属板４０との界面は消失していることがあり、境界が明確ではないことがある。
金属板４０は、電子部品６０の実装領域を露出する開口部４０Ｙを有している。開口部４０Ｙは、例えば、電子部品６０の実装領域に位置する金属板３０、具体的には配線３４と配線３５の実装部３５Ａとを露出するように形成されている。開口部４０Ｙは、電子部品６０を収容可能な大きさに形成されている。
図５に示すように、金属板４０は、例えば、複数の電極４１と、複数の配線４５と、複数の配線４６とを有している。これら複数の電極４１と複数の配線４５と複数の配線４６とは、例えば、同一平面上に形成されている。金属板４０には、その金属板４０を厚さ方向に貫通して、複数の電極４１と複数の配線４５と複数の配線４６を画定する開口部４０Ｘが形成されている。開口部４０Ｘは、開口部４０Ｙを含んでいる。なお、図５は、金属板４０及び絶縁層７０を下方から視た平面図である。
（電極４１の構成）
複数の電極４１は、互いに離間して形成されている。複数の電極４１は、配線基板２０の外周領域に形成されている。複数の電極４１は、例えば、配線基板２０の外形をなす四辺のうち対向する二辺に対応して設けられ、その対向する二辺が並ぶ方向（図中左右方向）に互いに対向して設けられている。
各電極４１は、例えば、本体部４１Ａと、突出部４１Ｂとを有している。各電極４１では、本体部４１Ａと突出部４１Ｂとが連続して一体に形成されている。
本体部４１Ａは、例えば、直方体状に形成されている。本体部４１Ａは、例えば、べた状に形成されている。本体部４１Ａは、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、配線基板２０の外周縁側から配線基板２０の内周側に延びるようにべた状に形成されている。本体部４１Ａの幅寸法は、例えば、配線基板２０の外形をなす各辺の長さの０．３倍～０．７倍の長さに設定することができる。
突出部４１Ｂは、例えば、本体部４１Ａの側面から外方に突出するように形成されている。突出部４１Ｂは、例えば、本体部４１Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。突出部４１Ｂは、例えば、本体部４１Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。突出部４１Ｂは、例えば、本体部４１Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。
図１に示すように、突出部４１Ｂの厚さは、例えば、本体部４１Ａの厚さよりも薄く形成されている。突出部４１Ｂの厚さは、例えば、本体部４１Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。突出部４１Ｂは、本体部４１Ａの下面側から金属板５０側に凹むように形成されている。すなわち、突出部４１Ｂの上面は本体部４１Ａの上面と略面一に形成される一方で、突出部４１Ｂの下面は本体部４１Ａの下面よりも上方の位置に形成されている。突出部４１Ｂの下面は、例えば、絶縁層７０によって被覆されている。
電極４１は、電極３１と平面視で重なる位置に形成されている。電極４１の下面は、拡散接合によって電極３１の上面に接合されている。例えば、本体部４１Ａの下面は、拡散接合によって電極３１の上面に接合されている。このとき、本体部４１Ａは、例えば、本体部３１Ａと突出部３１Ｂ，３１Ｃの一部と平面視で重なるように形成されている。また、突出部４１Ｂは、例えば、突出部３１Ｂ，３１Ｃの一部と平面視で重なるように形成されている。電極４１は、電子部品６０の実装領域に位置する金属板３０（具体的には、配線３４と配線３５の実装部３５Ａ）を露出するように形成されている。電極４１の側面のうち配線基板２０の内周側に位置する側面は、金属板４０の開口部４０Ｙの内側面を構成している。
電極４１の外側面４１Ｓ、つまり突出部４１Ｂの配線基板２０外周縁側の外側面４１Ｓは、絶縁層７０の外側面７０Ｓから露出されている。電極４１の外側面４１Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。このとき、絶縁層７０から露出される電極４１（突出部４１Ｂ）の外側面４１Ｓは、本体部４１Ａの側面よりも面積が小さく形成されている。すなわち、本実施形態では、突出部４１Ｂを本体部４１Ａよりも薄く形成することで、絶縁層７０から露出される外側面４１Ｓの面積が本体部４１Ａの側面の面積よりも小さくなっている。
（配線４５の構成）
図５に示すように、複数の配線４５は、互いに離間して形成されている。複数の配線４５は、配線基板２０の外周領域に形成されている。複数の配線４５は、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。本例では、配線基板２０の外形をなす辺のうち電極４１の形成されていない辺に沿って５個の配線４５が所定の間隔を空けて設けられている。
図２に示すように、各配線４５は、配線３５の一部と平面視で重なる位置に形成されている。各配線４５は、例えば、配線３５のうち電子部品６０の実装領域よりも外周側に位置する部分（具体的には、接続部３５Ｂ及び突出部３５Ｃ，３５Ｄ）と平面視で重なるように形成されている。各配線４５は、電子部品６０の実装領域内に位置する金属板３０を露出するように形成されている。各配線４５は、配線３３のうち配線３４（図４参照）と配線３５の実装部３５Ａと平面視で重ならない位置に形成されている。配線４５の側面のうち配線基板２０の内周側に位置する側面は、金属板４０の開口部４０Ｙの内側面を構成している。
図５に示すように、各配線４５は、例えば、本体部４５Ａと、突出部４５Ｂと、突出部４５Ｃとを有している。各配線４５では、例えば、本体部４５Ａと突出部４５Ｂと突出部４５Ｃとが連続して一体に形成されている。
本体部４５Ａは、例えば、直方体状に形成されている。本体部４５Ａの平面形状は、例えば、帯状に形成されている。本体部４５Ａは、例えば、所定の幅を有し、配線基板２０の外周縁側から内周側に延びるように形成されている。本体部４５Ａの幅寸法は、例えば、電極４１の本体部４１Ａの幅寸法よりも小さく設定されている。本体部４５Ａの幅寸法は、例えば、接続部３５Ｂ（図４参照）の幅寸法と同じ長さに設定されている。本体部４５Ａの厚さは、例えば、本体部４１Ａの厚さと同じ厚さに形成されている。
突出部４５Ｂは、例えば、本体部４５Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。突出部４５Ｃは、例えば、突出部４５Ｂのうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。例えば、配線４５では、１つの突出部４５Ｂに対して１つ又は複数の突出部４５Ｃが形成されている。各突出部４５Ｃの幅寸法は、例えば、突出部３５Ｄ（図４参照）の幅寸法と同じ長さに設定されている。
図２に示すように、突出部４５Ｂ，４５Ｃの厚さは、例えば、本体部４５Ａの厚さよりも薄く形成されている。突出部４５Ｂ，４５Ｃの厚さは、例えば、突出部４１Ｂ（図１参照）の厚さと同じ厚さに形成されている。突出部４５Ｂ，４５Ｃは、本体部４５Ａの下面側から上面側に凹むように形成されている。突出部４５Ｂ，４５Ｃの下面は、例えば、絶縁層７０によって被覆されている。
配線４５の下面は、拡散接合によって配線３５の上面に接合されている。例えば、本体部４５Ａの下面が拡散接合によって接続部３５Ｂの上面に接合されている。本体部４５Ａは、接続部３５Ｂの一部と平面視で重なるように形成されている。突出部４５Ｂは、例えば、突出部３５Ｃと平面視で重なるように形成されている。突出部４５Ｃは、例えば、突出部３５Ｄと平面視で重なるように形成されている。突出部４５Ｂ，４５Ｃは、例えば、金属板３０，４０，５０の積層方向（図中上下方向）において突出部３５Ｃ，３５Ｄと離間して設けられている。
配線４５の外側面４５Ｓ、つまり各突出部４５Ｃの配線基板２０の外周縁側の外側面４５Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線４５の外側面４５Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。
（配線４６の構成）
図５に示すように、複数の配線４６は、例えば、配線基板２０の角部に形成されている。配線４６は、例えば、配線基板２０の四隅に形成されている。各配線４６は、例えば、複数の電極４１及び複数の配線４５と離間して形成されており、複数の電極４１及び複数の配線４５と電気的に絶縁されている。
各配線４６は、例えば、本体部４６Ａと、突出部４６Ｂと、複数の突出部４６Ｃとを有している。各配線４６では、例えば、本体部４６Ａと突出部４６Ｂと突出部４６Ｃとが連続して形成されている。
本体部４６Ａの平面形状は、例えば、多角形状に形成されている。本体部４６Ａの平面形状は、例えば、本体部３６Ａ（図４参照）の平面形状と同じ形状に形成されている。本体部４６Ａの厚さは、例えば、本体部４１Ａの厚さと同じ厚さに形成されている。
突出部４６Ｂは、例えば、本体部４６Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。複数の突出部４６Ｃは、例えば、突出部４６Ｂの側面のうち配線基板２０の外周縁側に位置する側面から枝分かれして形成されている。複数の突出部４６Ｃは、例えば、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。各突出部４６Ｃは、突出部４６Ｂの側面から配線基板２０の外周縁側に向かって突出するように形成されている。突出部４６Ｃの幅寸法は、例えば、突出部４５Ｃの幅寸法と同じ長さに設定されている。
突出部４６Ｂ，４６Ｃの厚さは、例えば、本体部４６Ａの厚さよりも薄く形成されている。突出部４６Ｂ，４６Ｃの厚さは、例えば、突出部４１Ｂの厚さと同じ厚さに形成されている。突出部４６Ｂ，４６Ｃは、本体部４６Ａの下面側から上面側に凹むように形成されている。突出部４６Ｂ，４６Ｃの下面は、例えば、絶縁層７０によって被覆されている。
配線４６は、配線３６（図４参照）と平面視で重なる位置に形成されている。配線４６の下面は、拡散接合によって配線３６（図４参照）の上面に接合されている。例えば、本体部４６Ａの下面が拡散接合によって本体部３６Ａ（図４参照）の上面に接合されている。
配線４６の外側面４６Ｓ、つまり各突出部４６Ｃの配線基板２０の外周縁側の外側面４６Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線４６の外側面４６Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。
（金属板５０の構造）
次に、金属板５０の構造について説明する。
図１及び図２に示すように、金属板５０の下面は、拡散接合によって金属板４０の上面に接合されている。これにより、金属板５０は、金属板４０と電気的に接続されている。ここで、本実施形態の各図面では、金属板４０と金属板５０とを分かり易くするために、両者を実線にて区別している。但し、実際には、金属板４０と金属板５０との界面は消失していることがあり、境界が明確ではないことがある。
金属板５０は、電子部品６０の実装領域を露出する開口部５０Ｙを有している。開口部５０Ｙは、例えば、電子部品６０の実装領域に位置する金属板３０、具体的には配線３４と配線３５の実装部３５Ａとを露出するように形成されている。開口部５０Ｙは、電子部品６０を収容可能な大きさに形成されている。
図６に示すように、金属板５０は、例えば、複数の電極５１と、複数の配線５５と、複数の配線５６とを有している。これら複数の電極５１と複数の配線５５と複数の配線５６とは、例えば、同一平面上に形成されている。金属板５０には、その金属板５０を厚さ方向に貫通して、複数の電極５１と複数の配線５５と複数の配線５６を画定する開口部５０Ｘが形成されている。開口部５０Ｘは、開口部５０Ｙを含んでいる。なお、図６は、金属板５０及び絶縁層７０を上方から視た平面図である。
（電極５１の構成）
複数の電極５１は、互いに離間して形成されている。複数の電極５１は、配線基板２０の外周領域に形成されている。複数の電極５１は、例えば、配線基板２０の外形をなす四辺のうち対向する二辺に対応して設けられ、その対向する二辺が並ぶ方向（図中左右方向）に互いに対向して設けられている。
各電極５１は、例えば、本体部５１Ａと、突出部５１Ｂとを有している。各電極５１では、本体部５１Ａと突出部５１Ｂとが連続して一体に形成されている。
本体部５１Ａは、例えば、直方体状に形成されている。本体部５１Ａは、例えば、べた状に形成されている。本体部５１Ａは、例えば、配線基板２０の外形をなす辺に沿って延びる所定の幅を有し、配線基板２０の外周縁側から配線基板２０の内周側に延びるようにべた状に形成されている。本体部５１Ａの幅寸法は、例えば、配線基板２０の外形をなす各辺の長さの０．３倍～０．７倍の長さに設定することができる。
突出部５１Ｂは、例えば、本体部５１Ａの側面から外方に突出するように形成されている。突出部５１Ｂは、例えば、本体部５１Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。突出部５１Ｂは、例えば、本体部５１Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。突出部５１Ｂは、例えば、本体部５１Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。
図１に示すように、突出部５１Ｂの厚さは、例えば、本体部５１Ａの厚さよりも薄く形成されている。突出部５１Ｂの厚さは、例えば、本体部５１Ａの厚さの０．３倍～０．７倍程度の厚さに設定することができる。突出部５１Ｂは、本体部５１Ａの上面側から金属板４０側に凹むように形成されている。すなわち、突出部５１Ｂの下面は本体部５１Ａの下面と略面一に形成される一方で、突出部５１Ｂの上面は本体部５１Ａの上面よりも下方の位置に形成されている。突出部５１Ｂの上面は、例えば、絶縁層７０によって被覆されている。
電極５１は、電極３１，４１と平面視で重なる位置に形成されている。電極５１の下面は、拡散接合によって電極４１の上面に接合されている。本体部５１Ａ及び突出部５１Ｂの下面は、拡散接合によって本体部４１Ａ及び突出部４１Ｂの上面に接合されている。このとき、本体部５１Ａ及び突出部５１Ｂは、例えば、電極３１の本体部３１Ａ及び電極４１と平面視で重なるように形成されている。電極５１は、例えば、電子部品６０の実装領域に位置する金属板３０（具体的には、配線３４と配線３５の実装部３５Ａ）を露出するように形成されている。すなわち、電極５１の側面のうち配線基板２０の内周側に位置する側面は、金属板５０の開口部５０Ｙの内側面を構成している。
電極５１の外側面５１Ｓ、つまり突出部５１Ｂの配線基板２０外周縁側の外側面５１Ｓは、絶縁層７０の外側面７０Ｓから露出されている。電極５１の外側面５１Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。このとき、絶縁層７０から露出される電極５１（突出部５１Ｂ）の外側面５１Ｓは、本体部５１Ａの側面よりも面積が小さく形成されている。すなわち、本実施形態では、突出部５１Ｂを本体部５１Ａよりも薄く形成することで、絶縁層７０から露出される外側面５１Ｓの面積が本体部５１Ａの側面の面積よりも小さくなっている。
電極５１の上面、具体的には本体部５１Ａの上面は、絶縁層７０から露出されている。本体部５１Ａの上面は、例えば、絶縁層７０の上面と略面一に形成されている。絶縁層７０から露出された電極５１の上面は、電子部品９０と接続される電極パッドとして機能する。絶縁層７０から露出された電極５１の上面には、金属層８２が形成されている。金属層８２は、例えば、本体部５１Ａの上面全面を被覆するように形成されている。金属層８２の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ａｇ層などを用いることができる。なお、金属層８２の代わりに、例えば、本体部５１Ａの上面に、ＯＳＰ処理などの酸化防止処理を施して形成されるＯＳＰ膜を形成するようにしてもよい。
（配線５５の構成）
図６に示すように、複数の配線５５は、互いに離間して形成されている。複数の配線５５は、配線基板２０の外周領域に形成されている。複数の配線５５は、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。本例では、配線基板２０の外形をなす辺のうち電極５１の形成されていない辺に沿って５個の配線５５が所定の間隔を空けて設けられている。
図２に示すように、各配線５５は、配線３５の一部と平面視で重なる位置に形成されている。各配線５５は、例えば、配線３５のうち電子部品６０の実装領域よりも外側に位置する部分（具体的には、接続部３５Ｂ及び突出部３５Ｃ，３５Ｄ）と平面視で重なるように形成されている。各配線５５は、電子部品６０の実装領域に位置する金属板３０を露出するように形成されている。各配線５５は、配線３３のうち配線３４と配線３５の実装部３５Ａと平面視で重ならない位置に形成されている。配線５５の側面のうち配線基板２０の内周側に位置する側面は、金属板５０の開口部５０Ｙの内側面を構成している。
図６に示すように、各配線５５は、例えば、本体部５５Ａと、突出部５５Ｂと、突出部５５Ｃとを有している。各配線５５では、例えば、本体部５５Ａと突出部５５Ｂと突出部５５Ｃとが連続して一体に形成されている。
本体部５５Ａは、例えば、直方体状に形成されている。本体部５５Ａの平面形状は、例えば、帯状に形成されている。本体部５５Ａは、例えば、所定の幅を有し、配線基板２０の外周縁側から内周側に延びるように形成されている。本体部５５Ａの平面形状は、例えば、本体部４５Ａ（図５参照）の平面形状よりも小さく形成されている。本体部５５Ａの幅寸法は、例えば、電極５１の本体部５１Ａの幅寸法よりも小さく設定されている。本体部５５Ａの幅寸法は、例えば、接続部３５Ｂ（図４参照）及び本体部４５Ａ（図５参照）の幅寸法と同じ長さに設定されている。本体部５５Ａの厚さは、例えば、本体部５１Ａの厚さと同じ厚さに形成されている。
突出部５５Ｂは、例えば、本体部５５Ａの側面から外方に突出するように形成されている。突出部５５Ｂは、例えば、本体部５５Ａの側面から配線基板２０の内周側に向かって突出するように形成されている。突出部５５Ｂは、例えば、本体部５５Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。
突出部５５Ｃは、例えば、突出部５５Ｂのうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。例えば、配線５５では、１つの突出部５５Ｂに対して１つ又は複数の突出部５５Ｃが形成されている。各突出部５５Ｃの幅寸法は、例えば、本体部５１Ａの幅寸法よりも小さく設定されている。各突出部５５Ｃの幅寸法は、例えば、突出部３５Ｄ（図４参照）の幅寸法と同じ長さに設定されている。
図２に示すように、突出部５５Ｂ，５５Ｃの厚さは、例えば、本体部５５Ａの厚さよりも薄く形成されている。突出部５５Ｂ，５５Ｃの厚さは、例えば、突出部５１Ｂ（図１参照）の厚さと同じ厚さに形成されている。突出部５５Ｂ，５５Ｃは、本体部５５Ａの上面側から下面側に凹むように形成されている。突出部５５Ｂ，５５Ｃの上面は、例えば、絶縁層７０によって被覆されている。
配線５５の下面は、拡散接合によって配線４５の上面に接合されている。例えば、配線５５の下面全体が配線４５の上面全体に接合されている。
配線５５の外側面５５Ｓ、つまり各突出部５５Ｃの配線基板２０の外周縁側の外側面５５Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線５５の外側面５５Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。
配線５５の上面、具体的には本体部５５Ａの上面は、絶縁層７０から露出されている。本体部５５Ａの上面は、例えば、絶縁層７０と略面一に形成されている。本体部５５Ａの上面には、例えば、金属層８２が形成されている。金属層８２は、例えば、本体部５５Ａの上面全面を被覆するように形成されている。
（配線５６の構成）
図６に示すように、複数の配線５６は、例えば、配線基板２０の角部に形成されている。配線５６は、例えば、配線基板２０の四隅に形成されている。各配線５６は、例えば、複数の電極５１及び複数の配線５５と離間して形成されており、複数の電極５１及び複数の配線５５と電気的に絶縁されている。
各配線５６は、例えば、本体部５６Ａと、突出部５６Ｂと、複数の突出部５６Ｃとを有している。各配線５６では、例えば、本体部５６Ａと突出部５６Ｂと突出部５６Ｃとが連続して形成されている。
本体部５６Ａの平面形状は、例えば、矩形状に形成されている。本体部５６Ａの平面形状は、例えば、本体部３６Ａ（図４参照）及び本体部４６Ａ（図５参照）の平面形状よりも小さく形成されている。本体部５６Ａの厚さは、例えば、本体部５１Ａの厚さと同じ厚さに形成されている。
突出部５６Ｂは、例えば、本体部５６Ａの側面から配線基板２０の外周方向に向かって突出するように形成されている。突出部５６Ｂは、例えば、本体部５６Ａの側面から配線基板２０の外周縁側に向かって突出するように形成されている。複数の突出部５６Ｃは、例えば、突出部５６Ｂの側面のうち配線基板２０の外周縁側に位置する側面から枝分かれして形成されている。複数の突出部５６Ｃは、例えば、配線基板２０の外周縁に沿って所定の間隔を空けて設けられている。各突出部５６Ｃは、突出部５６Ｂの側面のうち配線基板２０の外周縁側に位置する側面から配線基板２０の外周縁側に向かって突出するように形成されている。突出部５６Ｃの幅寸法は、例えば、突出部５５Ｃの幅寸法と同じ長さに設定されている。
突出部５６Ｂ，５６Ｃの厚さは、例えば、本体部５６Ａの厚さよりも薄く形成されている。突出部５６Ｂ，５６Ｃの厚さは、例えば、突出部５１Ｂの厚さと同じ厚さに形成されている。突出部５６Ｂ，５６Ｃは、本体部５６Ａの上面側から下面側に凹むように形成されている。突出部５６Ｂ，５６Ｃの上面は、例えば、絶縁層７０によって被覆されている。
配線５６は、配線４６（図５参照）と平面視で重なる位置に形成されている。配線５６の下面は、拡散接合によって配線４６（図５参照）の上面に接合されている。例えば、配線５６の下面全体が配線４６（図５参照）の上面全体に接合されている。
配線５６の外側面５６Ｓ、つまり各突出部５６Ｃの配線基板２０の外周縁側の外側面５６Ｓは、例えば、絶縁層７０の外側面７０Ｓから露出されている。配線５６の外側面５６Ｓは、例えば、絶縁層７０の外側面７０Ｓと略面一に形成されている。
配線５６の上面、つまり本体部５６Ａの上面は、例えば、絶縁層７０から露出されている。本体部５６Ａの上面は、例えば、絶縁層７０の上面と略面一に形成されている。本体部５６Ａの上面には、例えば、金属層８２（図１参照）が形成されている。
（金属板３０，４０，５０の構造）
図１及び図２に示すように、配線基板２０では、金属板３０の上面に金属板４０が拡散接合により接合され、金属板４０の上面に金属板５０が拡散接合により接合されている。このとき、金属板４０，５０には、電子部品６０の実装領域に位置する金属板３０（具体的には、配線３４及び配線３５の実装部３５Ａ）を露出する開口部４０Ｙ，５０Ｙがそれぞれ形成されている。配線基板２０では、開口部４０Ｙ，５０Ｙと、それら開口部４０Ｙ，５０Ｙに露出する金属板３０とによって、電子部品６０を収容するキャビティ２０Ｚが形成されている。すなわち、キャビティ２０Ｚの底面は、配線３４及び配線３５の実装部３５Ａによって構成され、キャビティ２０Ｚの内側面は、開口部４０Ｙ，５０Ｙの内側面によって構成されている。
（電子部品６０の構造）
図１に示すように、電子部品６０は、キャビティ２０Ｚに収容されている。電子部品６０は、金属板３０の上面に実装されている。例えば、電子部品６０は、配線３４の上面及び配線３５の実装部３５Ａの上面に実装されている。
電子部品６０としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。電子部品６０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品６０は半導体チップである。半導体チップとしては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
本例の電子部品６０は、配線３３にフリップチップ実装されている。例えば、電子部品６０の回路形成面（ここでは、上面）に形成された端子（図示略）上に配設されたバンプ６１が、配線３４，３５の上面に形成された金属層８１に接合されている。これにより、電子部品６０の端子は、バンプ６１及び金属層８１を介して配線３４，３５と電気的に接続されている。
（絶縁層７０の構造）
図１及び図２に示すように、絶縁層７０は、金属板３０と金属板４０と金属板５０との間の空間、及び金属板３０，４０，５０と電子部品６０との間の空間を充填するように形成されている。絶縁層７０は、例えば、金属板３０，４０，５０にそれぞれ形成された開口部３０Ｘ，４０Ｘ，５０Ｘを充填するように形成されている。詳述すると、絶縁層７０は、各電極３１間、各配線３３間、各配線３６（図３参照）間、及び電極３１と配線３３と配線３６との間を充填するように形成されている。絶縁層７０は、各電極４１間、各配線４５間、各配線４６（図５参照）間、及び電極４１と配線４５と配線４６との間を充填するように形成されている。絶縁層７０は、各電極５１間、各配線５５間、各配線５６（図６参照）間、及び電極５１と配線５５と配線５６との間を充填するように形成されている。絶縁層７０は、例えば、電子部品６０を全体的に被覆するように形成されている。
図１に示すように、金属板５０の上面には、１つ又は複数（ここでは、１つ）の電子部品９０が実装されている。電子部品９０は、例えば、電極５１の上面に実装されている。電子部品９０としては、例えば、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品や、半導体チップ、トランジスタやダイオードなどの能動部品を用いることができる。電子部品９０としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品９０は、チップインダクタである。
電子部品９０は、例えば、複数の電極５１の間に形成された開口部５０Ｘを跨がるように、その開口部５０Ｘの両側に形成された２つの電極５１の上面に実装されている。電子部品９０は、例えば、電極５１の上面に形成された金属層８２上に実装されている。電子部品９０は、例えば、導電性を有する接合材９１を介して金属層８２に接合されている。例えば、電子部品９０の端子（図示略）は、接合材９１を介して金属層８２に接合されている。これにより、電子部品９０の端子は、接合材９１及び金属層８２を介して電極５１と電気的に接続されている。そして、電子部品９０の端子は、例えば、電極５１，４１，３１と配線３４と金属層８１とを介して電子部品６０と電気的に接続されている。ここで、電子部品９０は、例えば、電子部品６０の一部と平面視で重なるように設けられている。
接合材９１としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることができる。はんだとしては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
（電子装置１０の適用例）
次に、図７に従って、電子装置１０の実装形態の一例について説明する。
電子装置１０は、例えば、マザーボード等の実装用の配線基板１００に実装される。ここで、配線基板１００の上面には、複数の配線層１０１が形成されている。電子装置１０は、電極３１がはんだ層１１１によって配線層１０１に接合されている。例えば、電極３１の外側面３１Ｓ及び下面３１Ｕに形成された金属層８０は、はんだ層１１１により配線層１０１に接合されている。このとき、金属層８０が、電極３１の下面３１Ｕだけではなく、電極３１の外側面３１Ｓにも形成されている。すなわち、金属層８０が立体的に形成されている。これにより、金属層８０とはんだ層１１１とが立体的に接合されるため、好適なフィレットを有するはんだ層１１１が形成される。このようなはんだ層１１１は、接合強度が高い。したがって、電極３１の下面３１Ｕのみに金属層８０が形成される場合に比べて、電極３１（金属層８０）と配線層１０１との接続信頼性を向上させることができる。
配線層１０１の材料としては、例えば、銅や銅合金を用いることができる。はんだ層１１１の材料としては、例えば、鉛フリーはんだを用いることができる。鉛フリーはんだとしては、例えば、Ｓｎ－Ａｇ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｚｎ－Ｂｉ系のはんだを用いることができる。
（電子装置１０の製造方法）
次に、電子装置１０の製造方法について説明する。なお、説明の便宜上、最終的に電子装置１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図８に示す工程では、大判の金属板３０Ａを準備する。金属板３０Ａは、例えば、金属板３０が形成される個別領域Ａ１がマトリクス状（ここでは、２×２）に複数個連設されている。なお、図８に示した例では、金属板３０Ａが４個の個別領域Ａ１を有するが、個別領域Ａ１の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ１に着目して説明を行う。
図８に示すように、金属板３０Ａの各個別領域Ａ１には、平面視格子状に形成されたフレーム部３７と、フレーム部３７から個別領域Ａ１の平面視中央部に向かって延在された電極３１及び配線３３，３６とを画定する開口部３０Ｘが形成されている。このとき、各個別領域Ａ１に形成された電極３１、配線３３及び配線３６は、フレーム部３７を介して、隣接する個別領域Ａ１に形成された電極３１、配線３３及び配線３６と連結されている。電極３１は、本体部３１Ａと突出部３１Ｂ，３１Ｃとを有している。配線３３は、配線３４と配線３５とを有している。配線３５は、実装部３５Ａと接続部３５Ｂと突出部３５Ｃ，３５Ｄとを有している。配線３６は、本体部３６Ａと突出部３６Ｂ，３６Ｃとを有している。なお、個別領域Ａ１は、図１に示した電子装置１０に相当する構造体が形成された後、最終的に一点鎖線で示した切断線に沿って切断されて個片化され、各々個別の電子装置１０となる。すなわち、各個別領域Ａ１において一点鎖線で囲まれた領域よりも外側の部分、つまりフレーム部３７は、最終的に廃棄される部分である。なお、図８は、図９に示した構造体を下方から視た平面図である。
本例では、図９に示すように、フレーム部３７の下面と、電極３１の突出部３１Ｂの下面と、配線３４の下面と、配線３５の実装部３５Ａの下面とに凹部３０Ｚが形成されている。同様に、図８に示すように、配線３５の突出部３５Ｃの下面と配線３６の突出部３６Ｂの下面に凹部３０Ｚが形成されている。すなわち、本例のフレーム部３７、電極３１、配線３４，３５及び配線３６は下面側から薄化されている。フレーム部３７には、凹部３０Ｚが形成されることにより、突起部３７Ａが形成されている。突起部３７Ａの厚さは、例えば、電極３１の本体部３１Ａと同じ厚さに形成されている。このため、突起部３７Ａの下面は、本体部３１Ａの下面と同一平面上に形成されている。突起部３７Ａは、例えば、各フレーム部３７の延出方向に沿って所定の間隔を空けて設けられている。
以上説明した開口部３０Ｘ及び凹部３０Ｚは、例えば、以下に説明するエッチング加工により形成することができる。なお、図９は、図８に示した９－９線断面における左上の１つの個別領域Ａ１の断面構造を主に示した断面図である。また、これ以降の図１０、図１１、図１３、図１５～図２６に示した断面図も同様の部分の断面構造を主に示している。
まず、図１０（ａ）に示す工程では、平板状の金属板３０Ａを準備する。
次に、図１０（ｂ）に示す工程では、金属板３０Ａの上面に開口パターン１２０Ｘを有するレジスト層１２０を形成するとともに、金属板３０Ａの下面に開口パターン１２１Ｘ，１２１Ｙを有するレジスト層１２１を形成する。開口パターン１２０Ｘ，１２１Ｘは、開口部３０Ｘ（図１参照）の形成領域に対応する部分の金属板３０Ａの上面及び下面をそれぞれ露出するように形成される。開口パターン１２１Ｙは、凹部３０Ｚ（図９参照）の形成領域に対応する部分の金属板３０Ａの下面を露出するように形成される。
レジスト層１２０，１２１の材料としては、例えば、感光性のドライフィルム又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムを用いる場合には、金属板３０Ａの上面又は下面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層１２０，１２１を形成する。なお、液状のフォトレジストを用いる場合にも、液状のフォトレジストを塗布後、同様の工程を経て、レジスト層１２０，１２１を形成することができる。
続いて、図１０（ｃ）に示す工程では、レジスト層１２０，１２１をエッチングマスクとして、金属板３０Ａを両面からウェットエッチングして開口部３０Ｘ及び凹部３０Ｚを形成する。具体的には、レジスト層１２０，１２１の開口パターン１２０Ｘ，１２１Ｘから露出された金属板３０Ａを両面からエッチング除去して開口部３０Ｘを形成する。この開口部３０Ｘの形成により、各個別領域Ａ１に、フレーム部３７と、電極３１と、配線３４，３５を有する配線３３と、配線３６（図８参照）とが画定される。また、本工程では、レジスト層１２１の開口パターン１２１Ｙから露出された金属板３０Ａを下面からエッチング（ハーフエッチング）し、金属板３０Ａを下面側から所要の深さまで除去して薄化する。これにより、開口パターン１２１Ｙから露出された金属板３０Ａに凹部３０Ｚが形成され、フレーム部３７、電極３１、配線３３及び配線３６（図８参照）が下面側から薄化される。なお、本工程で使用されるエッチング液は、金属板３０Ａの材料に応じて適宜選択することができる。例えば、金属板３０Ａとして銅板を用いる場合には、エッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を使用することができ、金属板３０Ａの両面からスプレーエッチングにて本工程を実施することができる。
次いで、レジスト層１２０，１２１を例えばアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトン、エタノールなど）により除去する。これにより、図９に示すように、開口部３０Ｘ及び凹部３０Ｚが形成され、各個別領域Ａ１に金属板３０が形成される。以上の製造工程により、図８及び図９に示した構造体を製造することができる。
なお、本例では、開口部３０Ｘ及び凹部３０Ｚをエッチング加工により形成するようにしたが、例えば、プレス加工により開口部３０Ｘ及び凹部３０Ｚを形成することもできる。
次に、図１１に示す工程では、配線３４の上面及び配線３５の実装部３５Ａの上面に金属層８１を形成する。本例では、配線３４の上面の一部に部分的に金属層８１を形成するとともに、実装部３５Ａの上面の一部に部分的に金属層８１を形成する。金属層８１は、例えば、配線３４，３５の上面のうち電子部品６０（図１参照）の実装領域の外周縁近傍に形成される。金属層８１は、例えば、金属板３０Ａを給電層に利用する電解めっき法により形成することができる。例えば、金属層８１の形成領域以外の金属板３０Ａの表面全面を被覆するレジスト層を形成し、そのレジスト層をめっきマスクとした電解めっき法により、レジスト層から露出される金属板３０Ａ上に金属層８１が形成される。また、スパージャ方式により金属層８１を形成してもよい。あるいは、金属板３０Ａの上面全面に金属層８１を形成するようにしてもよい。
次に、図１２及び図１３に示す工程では、大判の金属板４０Ａを準備する。金属板４０Ａは、例えば、金属板４０が形成される個別領域Ａ２がマトリクス状（ここでは、２×２）に複数個連設されている。なお、図１２に示した例では、金属板４０Ａが４個の個別領域Ａ２を有するが、個別領域Ａ２の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ２に着目して説明を行う。
図１２に示すように、金属板４０Ａの各個別領域Ａ２には、平面視格子状に形成されたフレーム部４７と、フレーム部４７から個別領域Ａ２の平面視中央部に向かって延在された電極４１及び配線４５，４６とを画定する開口部４０Ｘが形成されている。このとき、各個別領域Ａ２に形成された電極４１、配線４５及び配線４６は、フレーム部４７を介して、隣接する個別領域Ａ２に形成された電極４１、配線４５及び配線４６と連結されている。電極４１は、本体部４１Ａと突出部４１Ｂとを有している。配線４５は、本体部４５Ａと突出部４５Ｂ，４５Ｃとを有している。配線４６は、本体部４６Ａと突出部４６Ｂ，４６Ｃとを有している。開口部４０Ｘは、各個別領域Ａ２の平面視中央部に形成された開口部４０Ｙを有している。なお、各個別領域Ａ２は、図８に示した金属板３０Ａの個別領域Ａ１に対応して形成されている。各個別領域Ａ２の平面形状は、各個別領域Ａ１（図８参照）の平面形状と同じ大きさに形成されている。各個別領域Ａ２は、図１に示した電子装置１０に相当する構造体が形成された後、最終的に一点鎖線で示した切断線に沿って切断されて個片化され、各々個別の電子装置１０となる。このため、各個別領域Ａ２において一点鎖線で囲まれた領域よりも外側の部分、つまりフレーム部４７は、最終的に廃棄される部分である。なお、図１２は、図１３に示した構造体を下方から視た平面図である。
本例では、図１３に示すように、フレーム部４７の下面と、電極４１の突出部４１Ｂの下面とに凹部４０Ｚが形成されている。同様に、図１２に示すように、配線４５の突出部４５Ｂ，４５Ｃの下面と配線４６の突出部４６Ｂ，４６Ｃの下面とに凹部４０Ｚが形成されている。すなわち、本例のフレーム部４７、電極４１、配線４５及び配線４６は下面側から薄化されている。フレーム部４７には、凹部４０Ｚが形成されることにより、突起部４７Ａが形成されている。突起部４７Ａの厚さは、例えば、電極４１の本体部４１Ａと同じ厚さに形成されている。このため、突起部４７Ａの下面は、本体部４１Ａの下面と同一平面上に形成されている。突起部４７Ａは、例えば、各フレーム部４７の延出方向に沿って所定の間隔を空けて設けられている。突起部４７Ａは、例えば、図８に示した突起部３７Ａに対応する位置に設けられている。
なお、開口部４０Ｘ及び凹部４０Ｚは、図１０（ａ）～図１０（ｃ）に示した工程と同様の工程を実施することによって形成することができる。
次に、図１４及び図１５に示す工程では、大判の金属板５０Ａを準備する。金属板５０Ａは、例えば、金属板５０が形成される個別領域Ａ３がマトリクス状（ここでは、２×２）に複数個連設されている。なお、図１４に示した例では、金属板５０Ａが４個の個別領域Ａ３を有するが、個別領域Ａ３の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ３に着目して説明を行う。
図１４に示すように、金属板５０Ａの各個別領域Ａ３には、平面視格子状に形成されたフレーム部５７と、フレーム部５７から個別領域Ａ３の平面視中央部に向かって延在された電極５１及び配線５５，５６とを画定する開口部５０Ｘが形成されている。このとき、各個別領域Ａ３に形成された電極５１、配線５５及び配線５６は、フレーム部５７を介して、隣接する個別領域Ａ３に形成された電極５１、配線５５及び配線５６と連結されている。電極５１は、本体部５１Ａと突出部５１Ｂとを有している。配線５５は、本体部５５Ａと突出部５５Ｂ，５５Ｃとを有している。配線５６は、本体部５６Ａと突出部５６Ｂ，５６Ｃとを有している。開口部５０Ｘは、各個別領域Ａ３の平面視中央部に形成された開口部５０Ｙを有している。なお、各個別領域Ａ３は、図８に示した金属板３０Ａの個別領域Ａ１及び図１２に示した金属板４０Ａの個別領域Ａ２に対応して形成されている。なお、各個別領域Ａ３内の構造体は、製造工程の途中において一点鎖線で示した切断線に沿って切断される。このため、各個別領域Ａ３において一点鎖線で囲まれた領域よりも外側の部分、つまりフレーム部５７は、最終的に廃棄される部分である。なお、図１４は、図１５に示した構造体を上方から視た平面図である。
本例では、図１５に示すように、フレーム部５７の上面と、電極５１の突出部５１Ｂの上面とに凹部５０Ｚが形成されている。同様に、図１４に示すように、配線５５の突出部５５Ｂ，５５Ｃの上面と配線５６の突出部５６Ｂ，５６Ｃの上面とに凹部５０Ｚが形成されている。すなわち、本例のフレーム部５７、電極５１、配線５５及び配線５６は上面側から薄化されている。フレーム部５７には、凹部５０Ｚが形成されることにより、突起部５７Ａが形成されている。突起部５７Ａの厚さは、例えば、電極５１の本体部５１Ａと同じ厚さに形成されている。このため、突起部５７Ａの上面は、本体部５１Ａの上面と同一平面上に形成されている。突起部５７Ａは、例えば、各フレーム部５７の延出方向に沿って所定の間隔を空けて設けられている。突起部５７Ａは、例えば、図８に示した突起部３７Ａに対応する位置に設けられている。
なお、開口部５０Ｘ及び凹部５０Ｚは、図１０（ａ）～図１０（ｃ）に示した工程と同様の工程を実施することによって形成することができる。
次に、図１６に示す工程では、金属板３０Ａの上方に、金属板４０Ａと、金属板５０Ａとを順に配置する。このとき、個別領域Ａ１，Ａ２，Ａ３が互いに平面視で重なるように、金属板３０Ａ，４０Ａ，５０Ａを配置する。すなわち、個別領域Ａ１，Ａ２，Ａ３が上下に整列するように、金属板３０Ａ，４０Ａ，５０Ａを配置する。具体的には、金属板３０Ａの電極３１と金属板４０Ａの電極４１とが対向し、電極４１と金属板５０Ａの電極５１とが対向するように金属板３０Ａ，４０Ａ，５０Ａを配置する。また、金属板４０Ａの開口部４０Ｙと金属板５０Ａの開口部５０Ｙが配線３４及び配線３５の実装部３５Ａと平面視で重なるように金属板３０Ａ，４０Ａ，５０Ａを配置する。図示は省略するが、実装部３５Ａを除いた配線３５と配線４５と配線５５とがそれぞれ上下に整列し、配線３６，４６，５６がそれぞれ上下に整列するように、金属板３０Ａ，４０Ａ，５０Ａを配置する。このとき、図８に示したフレーム部３７の突起部３７Ａと、図１２に示したフレーム部４７の突起部４７Ａと、図１４に示したフレーム部５７の突起部５７Ａとが平面視で重なるように配置される。
続いて、図１７に示す工程では、金属板３０Ａと金属板４０Ａと金属板５０Ａとを拡散接合により接合する。拡散接合は、金属板３０Ａの上面に金属板４０Ａを重ね合わせ、金属板４０Ａの上面に金属板５０Ａを重ね合わせて、真空中で加熱及び加圧して接合を行う。例えば、金属板３０Ａ，４０Ａ，５０Ａの材料として銅を用いる場合には、加熱温度を５００～８００℃程度とすることができ、圧力を０．００５～０．０１５ｋＮ／ｍｍ２程度とすることができる。ここで、拡散接合によって接合された金属板３０Ａと金属板４０Ａとは、界面の無い状態で一体化され、金属板３０Ａの上面と金属板４０Ａの下面とが直接接合される。同様に、拡散接合によって接合された金属板４０Ａと金属板５０Ａとは、界面の無い状態で一体化され、金属板４０Ａの上面と金属板５０Ａの下面とが直接接合される。
本工程において、フレーム部３７，４７，５７では、突起部３７Ａ（図８参照）と突起部４７Ａ（図１２参照）と突起部５７Ａ（図１４参照）とが上下に整列されているため、それら突起部３７Ａ，４７Ａ，５７Ａを通じてフレーム部３７，４７，５７に対して圧力を好適に加えることができる。すなわち、凹部３０Ｚ，４０Ｚ，５０Ｚの形成によりフレーム部３７，４７，５７が薄く形成された場合であっても、突起部３７Ａ，４７Ａ，５７Ａを設けたことにより、フレーム部３７，４７，５７に対して圧力を好適に加えることができる。本工程により、突起部３７Ａの上面に突起部４７Ａが拡散接合され、突起部４７Ａの上面に突起部５７Ａが拡散接合される。
次いで、図１８に示す工程では、回路形成面に形成されたバンプ６１を有する電子部品６０を準備する。次いで、各個別領域Ａ１の配線３３の上面に電子部品６０を実装する。例えば、各個別領域Ａ１の配線３４の上面及び配線３５の実装部３５Ａの上面に形成された金属層８１上に、電子部品６０のバンプ６１をフリップチップ接合する。
次に、図１９に示す工程では、金属板３０Ａの下面にテープ１３０を接着する。例えば、テープ１３０の粘着剤（図示略）が塗布されている側の面を金属板３０Ａの下面に貼り付ける。例えば、金属板３０Ａの下面にシート状のテープ１３０を熱圧着によりラミネートする。ここで、テープ１３０の材料としては、例えば、耐薬品性や耐熱性に優れた材料を用いることができる。テープ１３０の材料としては、例えば、ポリイミド樹脂やポリエステル樹脂を用いることができる。また、テープ１３０の粘着剤としては、後工程のモールディングによって形成される絶縁層７０（図１参照）から容易に剥離することのできる材料を用いることができる。このような粘着剤の材料としては、例えば、シリコーン系の粘着材料を用いることができる。
続いて、図２０に示す工程では、テープ１３０の上面に、金属板３０Ａ，４０Ａ，５０Ａ及び電子部品６０を封止する絶縁層７０を形成する。例えば、テープ１３０の上面に、開口部３０Ｘ，４０Ｘ，５０Ｘ及び凹部３０Ｚ，４０Ｚ，５０Ｚを充填し、金属板５０Ａの上面を被覆し、電子部品６０を全体的に被覆する絶縁層７０を形成する。絶縁層７０は、例えば、樹脂モールド成形法により形成することができる。例えば、絶縁層７０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図１９に示した構造体を金型内に収容し、その金型内に、圧力（例えば、５～１０ＭＰａ）を印加して流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることにより、絶縁層７０を形成する。本工程の封止処理中において、テープ１３０は、モールド樹脂の金属板３０Ａの下面への漏れ出し（「モールドフラッシュ」ともいう。）を抑制する役割を果たす。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
本工程において、金属板３０Ａ，４０Ａ，５０Ａにそれぞれ凹部３０Ｚ，４０Ｚ，５０Ｚが形成されている。このため、これら凹部３０Ｚ，４０Ｚ，５０Ｚを通じて各個別領域Ａ１，Ａ２，Ａ３の内周側の領域に樹脂を好適に充填することができる。
そして、所要の封止処理を終えると、絶縁層７０で覆われた構造体を上記金型から取り出す。その後、テープ１３０を金属板３０Ａ及び絶縁層７０から除去（剥離）する。例えば、金属板３０Ａ及び絶縁層７０からテープ１３０を機械的に剥離する。これにより、図２１に示すように、金属板３０Ａの下面と絶縁層７０の下面７０Ｕとが外部に露出される。このとき、テープ１３０（図２０参照）の上面に接していた金属板３０Ａの下面と絶縁層７０の下面７０Ｕとは略面一に形成されている。なお、この段階では、金属板３０Ａの下面側に、剥離したテープ１３０の粘着剤の一部等が残存している可能性がある。そこで、その残存している可能性のある粘着剤を、例えば、アッシング（酸素プラズマを用いたドライエッチング）で除去するようにしてもよい。
次に、図２２に示す工程では、図２１に示した構造体を厚さ方向の中途位置までハーフカット（研磨）し、溝部３８を形成する。本例のハーフカットでは、金属板３０Ａのフレーム部３７（図２１参照）を除去し、金属板３０Ａを厚さ方向に貫通する溝部３８を形成する。これにより、電極３１の外側面３１Ｓが外部に露出されるとともに、電極４１の本体部４１Ａの側面を被覆する部分の絶縁層７０の下面の一部が外部に露出される。溝部３８は、例えば、金属板３０Ａ，４０Ａにおける切断領域（一点鎖線参照）よりも幅が広く形成される。また、溝部３８の内側面は、電極４１の本体部４１Ａの側面よりも個別領域Ａ１，Ａ２の外周縁側に形成されている。このため、仮に溝部３８が設計値よりも深く形成された場合であっても、本体部４１Ａの側面が研磨されることを好適に抑制できる。溝部３８の形成は、例えば、ダイシングブレードやスライサーを用いて行うことができる。なお、本工程により、電極３１と配線３５と配線３６（図８参照）とが分離される。
続いて、図２３に示す工程では、金属板５０Ａの上面が外部に露出されるように、絶縁層７０の上面を研磨する。例えば、金属板５０Ａの上面と絶縁層７０の上面とが面一になるように、絶縁層７０の上面を研磨する。絶縁層７０の研磨には、バフ研磨やブラスト処理が用いられる。なお、モールドフラッシュ等によって金属板３０Ａの下面を覆う絶縁層７０が形成されている場合には、絶縁層７０の下面７０Ｕも同様に研磨し、モールドフラッシュを除去してもよい。
次いで、図２４に示す工程では、絶縁層７０から露出された金属板３０Ａの側面及び下面に金属層８０を形成するとともに、絶縁層７０から露出された金属板５０Ａの上面に金属層８２を形成する。金属層８０，８２は、例えば、金属板３０Ａ，４０Ａ，５０Ａを給電層に利用する電解めっき法により形成することができる。
以上の製造工程により、各個別領域Ａ１，Ａ２，Ａ３に、図１に示した配線基板２０に相当する構造体を製造することができる。
次に、ダイシングソー等により、図中の一点鎖線で示す切断位置における絶縁層７０、フレーム部４７，５７を切断し、個別の配線基板２０に個片化する。このとき、本例の切断位置は、各個別領域Ａ１，Ａ２，Ａ３において、電極３１の外側面３１Ｓを被覆する金属層８０の側面よりも外側の位置に設定されている。これにより、ダイシングソー等によって金属層８０の表面が損傷することを好適に抑制できる。また、本工程により、図２５に示すように、切断面である、電極４１の外側面４１Ｓと電極５１の外側面５１Ｓと絶縁層７０の外側面７０Ｓとが略面一に形成される。
以上の製造工程により、複数の配線基板２０を一括して製造することができる。なお、個片化後の配線基板２０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
続いて、各配線基板２０に対して各種の電気検査（オープン、ショート等）を実施する。この電気検査により、各配線基板２０について良否が判定される。
次いで、図２６に示す工程では、電気検査により良品と判定された配線基板２０に電子部品９０を実装する。配線基板２０の電極５１の上面に形成された金属層８２上に、電子部品９０を接合材９１により実装する。
以上の製造工程により、図１に示した電子装置１０を製造することができる。なお、電子装置１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、本実施形態の作用効果を説明する。
（１）電極３１の上面に電極４１を拡散接合するようにした。これにより、拡散接合によって電極３１と電極４１とを一体化できるため、電極３１と電極４１との接続部分において電気抵抗が上昇することを好適に抑制できる。換言すると、ビア配線を通じてビルドアップ配線層同士を接続する場合に比べて、電極３１と電極４１とを低抵抗で接続することができる。このため、電極３１と電極４１との電気的接続の信頼性を向上させることができる。
（２）また、拡散接合によって電極３１と電極４１とを一体化できるため、電極３１と電極４１とを直接接合することができる。このため、例えば接合材を介して電極３１と電極４１とを接合する場合に比べて、電極３１と電極４１とを低抵抗で接続することができる。このため、電極３１と電極４１との電気的接続の信頼性を向上させることができる。
（３）金属板４０は、電子部品６０が実装される配線３４及び実装部３５Ａを露出し、電子部品６０を収容可能な大きさに形成された開口部４０Ｙを有している。このため、金属板３０と金属板４０とを拡散接合した後に、金属板３０に電子部品６０を実装することができる。これにより、簡易な製造工程により配線基板２０を製造することができるため、配線基板２０の組立信頼性を向上させることができる。
（４）電極３１の本体部３１Ａをべた状に形成し、電極４１の本体部４１Ａをべた状に形成した。そして、本体部３１Ａの上面に本体部４１Ａを拡散接合した。これにより、ビルドアップ配線層に対してビア配線を接続する場合に比べて、電極３１と電極４１との接合面積を広く確保できる。このため、電極３１と電極４１とを低抵抗で接続することができ、電極３１と電極４１との電気的接続の信頼性を向上させることができる。
（５）べた状に形成された本体部３１Ａを有する電極３１と、べた状に形成された本体部４１Ａを有する電極４１とを通じて、電子部品６０，９０等で発生する熱を放熱することができる。これにより、電子部品６０，９０等で発生する熱を、体積が大きく形成された電極３１，４１から効率良く放熱することができる。この結果、電子部品６０，９０の温度上昇を抑制することができる。
（６）本体部３１Ａよりも薄い突出部３１Ｂを電極３１に設け、本体部４１Ａよりも薄い突出部４１Ｂを電極４１に設けた。これら突出部３１Ｂ，４１Ｂを設けたことにより、電極３１と電極４１との間に隙間が形成される。この構成によれば、絶縁層７０を形成する際に、電極３１と電極４１との間の隙間を通じて電極３１，４１よりも内周側の領域に樹脂を好適に充填することができる。このため、べた状の本体部３１Ａ，４１Ａ同士を接合した場合であっても、樹脂の充填性が低下することを好適に抑制できる。
（７）フレーム部３７に凹部３０Ｚを設け、フレーム部４７に凹部４０Ｚを設けた。これら凹部３０Ｚ，４０Ｚを設けたことにより、フレーム部３７とフレーム部４７との間に隙間が形成される。この構成によれば、絶縁層７０を形成する際に、フレーム部３７とフレーム部４７との間の隙間を通じてフレーム部３７，４７よりも内周側の領域に樹脂を好適に充填することができるため、樹脂の充填性を向上させることができる。
（８）フレーム部３７に所定の間隔を空けて突起部３７Ａを設け、フレーム部４７に所定の間隔を空けて突起部４７Ａを設けた。そして、突起部３７Ａと突起部４７Ａとを平面視で重なるように配置した。この構成によれば、金属板３０と金属板４０とを拡散接合する際に、突起部３７Ａと突起部４７Ａとが上下に整列されるため、それら突起部３７Ａ，４７Ａを通じてフレーム部３７，４７に対して圧力を好適に加えることができる。このため、凹部３０Ｚ，４０Ｚの形成によりフレーム部３７，４７が薄く形成された場合であっても、フレーム部３７，４７に対して圧力を好適に加えることができる。
（９）電極４１の上面に電極５１を拡散接合するようにした。この構成によれば、電子部品６０の実装面である金属板３０の上面から電極５１の上面までの厚さを厚く形成することができる。この構成によれば、電子部品６０の厚さが厚くなった場合であっても、電極４１，５１の厚さを厚くすることによって、金属板３０の上面から電極５１の上面までの厚さを、電子部品６０を内蔵可能な厚さに容易に調整することができる。
（１０）電極３１の外側面３１Ｓと電極３１の下面３１Ｕとを連続して被覆するように金属層８０を形成した。この構成によれば、金属層８０を立体的に形成することができる。これにより、例えば金属層８０とはんだ層１１１とが立体的に接合されるため、好適なフィレットを有するはんだ層１１１が形成される。このようなはんだ層１１１は、接合強度が高い。したがって、電極３１の下面３１Ｕのみに金属層８０が形成される場合に比べて、電極３１（金属層８０）と配線層１０１との接続信頼性を向上させることができる。
（１１）電子部品９０を、電子部品６０と平面視で重なる位置に実装するようにした。これにより、例えばリードフレーム上に複数の電子部品を横並びに実装する場合に比べて、電子装置１０の平面形状を小型化することができる。
（１２）金属板３０と金属板４０と金属板５０とを個別に製造することが可能である。このため、金属板３０，４０，５０の材料を個々に選択することができ、広い用途に対応することができる。
（１３）本体部３１Ａよりも薄い突出部３１Ｂの下面を覆うように絶縁層７０を形成するようにしたため、絶縁層７０と電極３１との密着性を向上させることができる。また、接続部３５Ｂよりも薄い突出部３５Ｃの下面を覆うように絶縁層７０を形成するようにしたため、絶縁層７０と配線３５との密着性を向上させることができる。本体部３６Ａよりも薄い突出部３６Ｂの下面を覆うように絶縁層７０を形成するようにしたため、絶縁層７０と配線３６との密着性を向上させることができる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記実施形態の製造方法では、個別の配線基板２０に個片化した後に、その配線基板２０に電子部品９０を実装するようにしたが、これに限定されない。
例えば図２７に示すように、配線基板２０の個片化の前に、各個別領域Ａ１，Ａ２，Ａ３における電極５１の上面に電子部品９０を実装するようにしてもよい。この場合には、電子部品９０を実装した後に、ダイシングソー等により、図中の一点鎖線で示す切断位置における絶縁層７０、フレーム部４７，５７を切断し、個別の電子装置１０に個片化する。
・上記実施形態では、配線基板２０に１つの電子部品９０を実装するようにしたが、配線基板２０に複数の電子部品を実装するようにしてもよい。
例えば図２８に示すように、配線基板２０に、電子部品９０と、複数の電子部品９２とを実装するようにしてもよい。電子部品９２としては、例えば、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品や、半導体チップ、トランジスタやダイオードなどの能動部品を用いることができる。電子部品９２としては、例えば、シリコン製の部品やセラミック製の部品を用いることができる。本実施形態の電子部品９２は、チップコンデンサである。
電子部品９２は、例えば、配線５５と配線５６との間に形成された開口部５０Ｘを跨がるように、その開口部５０Ｘの両側に形成された配線５５，５６の上面に実装されている。電子部品９２は、例えば、配線５５，５６の上面に形成された金属層８２上に実装されている。
・上記実施形態の金属板３０，３０Ａにおける凹部３０Ｚの形成を省略してもよい。
・上記実施形態の金属板４０，４０Ａにおける凹部４０Ｚの形成を省略してもよい。
・上記実施形態の金属板５０，５０Ａにおける凹部５０Ｚの形成を省略してもよい。
・図２９に示すように、配線基板２０から金属板５０（図１参照）を省略してもよい。この場合には、電極４１の上面、具体的には本体部４１Ａの上面が絶縁層７０の上面から露出される。絶縁層７０から露出された電極４１の上面は、例えば、電子部品９０と接続される電極パッドとして機能する。絶縁層７０から露出された電極４１の上面には、金属層８２が形成される。この場合の絶縁層７０は、例えば、金属板３０と金属板４０との間の空間、及び金属板３０，４０と電子部品６０との間の空間を充填するように形成されている。
・上記実施形態では、電極３１の外側面３１Ｓ及び下面３１Ｕを連続して被覆するように金属層８０を形成したが、これに限定されない。例えば、電極３１の下面３１Ｕのみを被覆するように金属層８０を形成してもよい。
・上記実施形態では、金属層８０，８１，８２を電解めっき法により形成するようにした。これに限らず、金属層８０，８１，８２を無電解めっき法により形成するようにしてもよい。
・上記実施形態の配線基板２０に内蔵する電子部品６０の数は特に限定されない。例えば、金属板３０の上面に２つ以上の電子部品６０を実装するようにしてもよい。また、配線基板２０に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
・上記実施形態における電子部品６０，９０の実装の形態は、様々に変形・変更することが可能である。電子部品６０，９０の実装の形態としては、例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらを組み合わせた形態が挙げられる。
・上記実施形態の電子装置１０において、金属板５０の上面に実装される電子部品９０を、モールド樹脂等により樹脂封止するようにしてもよい。すなわち、配線基板２０の上面に、電子部品９０を封止する封止樹脂を形成するようにしてもよい。
・上記実施形態における配線基板２０の構造は特に限定されない。例えば、上記実施形態では、３層の金属板３０，４０，５０を積層するようにしたが、４層以上の金属板を積層するようにしてもよい。また、電極３１，４１，５１、配線３３，３４，３５，３６，４５，４６，５５，５６の配置や平面形状などは様々に変形・変更することが可能である。
・上記実施形態では、図１６及び図１７に示した工程において、金属板３０Ａと金属板４０Ａと金属板５０Ａとを一括して拡散接合するようにした。これに限らず、例えば、金属板３０Ａと金属板４０Ａと金属板５０Ａとを個別に拡散接合するようにしてもよい。この場合には、例えば、まず、金属板３０Ａの上面に金属板４０Ａを拡散接合する。その後、金属板４０Ａの上面に金属板５０Ａを拡散接合する。
・上記実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
１０ 電子装置
２０ 配線基板
３０，３０Ａ 金属板（第１金属板）
３０Ｚ 凹部（第１凹部）
３１ 電極（第１電極）
３１Ａ 本体部（第１本体部）
３１Ｂ 突出部（第１突出部）
３１Ｓ 外側面
３１Ｕ 下面
３３ 配線
３４ 配線（実装部）
３５ 配線
３５Ａ 実装部
３７ フレーム部（第１フレーム部）
３７Ａ 突起部（第１突起部）
４０，４０Ａ 金属板（第２金属板）
４０Ｙ 開口部（第１開口部）
４０Ｚ 凹部（第２凹部）
４１ 電極（第２電極）
４１Ａ 本体部（第２本体部）
４１Ｂ 突出部（第２突出部）
４７ フレーム部（第２フレーム部）
４７Ａ 突起部（第２突起部）
５０，５０Ａ 金属板（第３金属板）
５０Ｙ 開口部（第２開口部）
５１ 電極（第３電極）
５１Ａ 本体部
５１Ｂ 突出部
５７ フレーム部
５７Ａ 突起部
６０ 電子部品
７０ 絶縁層
７０Ｓ 外側面
７０Ｕ 下面
８０，８１，８２ 金属層
９０，９２ 電子部品

Claims (11)

  1. 第１電極と、電子部品が実装される実装部を含む配線とを有する第１金属板と、
    前記第１電極の上面に拡散接合された第２電極を有する第２金属板と、を有し、
    前記第２金属板は、前記実装部を露出し、前記電子部品を収容可能な大きさに形成された第１開口部を有する配線基板。
  2. 前記第１電極は、べた状に形成された第１本体部を有し、
    前記第２電極は、べた状に形成され、前記第１本体部の上面に拡散接合された第２本体部を有する請求項１に記載の配線基板。
  3. 前記第１電極は、前記第１本体部の側面から外方に突出し、前記第１本体部よりも薄く形成された第１突出部を有し、
    前記第２電極は、前記第２本体部の側面から外方に突出し、前記第２本体部よりも薄く形成された第２突出部を有する請求項２に記載の配線基板。
  4. 前記第１金属板は、前記第１電極及び前記配線を支持する第１フレーム部を有し、
    前記第２金属板は、前記第２電極を支持する第２フレーム部を有し、
    前記第１フレーム部は、前記第１本体部よりも薄く形成された第１凹部と、所定の間隔を空けて形成され前記第１本体部と同じ厚さに形成された第１突起部とを有し、
    前記第２フレーム部は、前記第２本体部よりも薄く形成された第２凹部と、所定の間隔を空けて形成され前記第２本体部と同じ厚さに形成された第２突起部とを有し、
    前記第１突起部の上面に前記第２突起部が拡散接合されている請求項３に記載の配線基板。
  5. 前記第２電極の上面に拡散接合された第３電極を有する第３金属板を更に有し、
    前記第３金属板は、前記実装部を露出し、前記電子部品を収容可能な大きさに形成された第２開口部を有し、
    前記第２開口部は、前記第１開口部上に形成されている請求項１から請求項４のいずれか１項に記載の配線基板。
  6. 前記第１開口部内に収容され、前記実装部に実装された電子部品と、
    前記第１金属板と前記第２金属板と前記電子部品との間を充填し、前記電子部品を被覆する絶縁層と、を更に有し、
    前記第２電極の上面は、前記絶縁層から露出する電極パッドを有する請求項１から請求項４のいずれか１項に記載の配線基板。
  7. 前記第１開口部及び前記第２開口部内に収容され、前記実装部に実装された電子部品と、
    前記第１金属板と前記第２金属板と前記第３金属板と前記電子部品との間を充填し、前記電子部品を被覆する絶縁層と、を更に有し、
    前記第３電極の上面は、前記絶縁層から露出する電極パッドを有する請求項５に記載の配線基板。
  8. 前記第１電極の側面のうち前記配線基板の外周縁側に位置する外側面と前記第１電極の下面とは、前記絶縁層から露出されており、
    前記第１電極の前記外側面と前記第１電極の下面とを連続して被覆する金属層を更に有する請求項６又は請求項７に記載の配線基板。
  9. 請求項６から請求項８のいずれか１項に記載の配線基板と、
    前記電極パッドの上面を被覆する金属層と、
    前記電極パッドの上面に形成された前記金属層に実装された電子部品と、を有する電子装置。
  10. 金属板をプレス加工又はエッチング加工し、第１電極と、電子部品が実装される実装部を含む配線とを有する第１金属板を形成する工程と、
    金属板をプレス加工又はエッチング加工し、第２電極と第１開口部とを有する第２金属板を形成する工程と、
    前記第１電極と前記第２電極とが平面視で重なり、且つ前記実装部と前記第１開口部とが平面視で重なるように、第１金属板の上面に前記第２金属板を重ねる工程と、
    前記第１電極の上面に前記第２電極を拡散接合する工程と、
    を有する配線基板の製造方法。
  11. 前記第１電極の上面に前記第２電極を拡散接合した後に、
    前記第１開口部に露出する前記実装部に前記電子部品を実装する工程と、
    前記第１金属板と前記第２金属板と前記電子部品との間を充填し、前記電子部品を被覆する絶縁層を形成する工程と、
    を有する請求項１０に記載の配線基板の製造方法。
JP2019206690A 2019-11-15 2019-11-15 配線基板、電子装置及び配線基板の製造方法 Active JP7382210B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019206690A JP7382210B2 (ja) 2019-11-15 2019-11-15 配線基板、電子装置及び配線基板の製造方法
US17/094,656 US11452210B2 (en) 2019-11-15 2020-11-10 Wiring substrate and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019206690A JP7382210B2 (ja) 2019-11-15 2019-11-15 配線基板、電子装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021082638A JP2021082638A (ja) 2021-05-27
JP7382210B2 true JP7382210B2 (ja) 2023-11-16

Family

ID=75909093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019206690A Active JP7382210B2 (ja) 2019-11-15 2019-11-15 配線基板、電子装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11452210B2 (ja)
JP (1) JP7382210B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7467214B2 (ja) 2020-04-22 2024-04-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175375A (ja) 2013-03-06 2014-09-22 Nichia Chem Ind Ltd パッケージ集合体
JP2017130493A (ja) 2016-01-18 2017-07-27 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP2020129637A (ja) 2019-02-12 2020-08-27 新光電気工業株式会社 電子装置及び電子装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
JPH06104369A (ja) * 1992-09-19 1994-04-15 Sumitomo Metal Ind Ltd 多層リードフレーム
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
US8745860B2 (en) 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US20150060123A1 (en) * 2013-09-04 2015-03-05 Texas Instruments Incorporated Locking dual leadframe for flip chip on leadframe packages
JP2015080812A (ja) * 2013-10-24 2015-04-27 株式会社東芝 接合方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175375A (ja) 2013-03-06 2014-09-22 Nichia Chem Ind Ltd パッケージ集合体
JP2017130493A (ja) 2016-01-18 2017-07-27 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP2020129637A (ja) 2019-02-12 2020-08-27 新光電気工業株式会社 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
JP2021082638A (ja) 2021-05-27
US20210153355A1 (en) 2021-05-20
US11452210B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
TWI527175B (zh) 半導體封裝件、基板及其製造方法
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2011040602A (ja) 電子装置およびその製造方法
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
TWI381509B (zh) 半導體封裝及其製造方法
US9607860B2 (en) Electronic package structure and fabrication method thereof
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
JP2009094434A (ja) 半導体装置およびその製造方法
CN116631953A (zh) 半导体封装体及其制造方法
US9773763B2 (en) Semiconductor device
JP7269755B2 (ja) 電子装置および電子装置の製造方法
JP7382210B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
US9190354B2 (en) Semiconductor device and manufacturing method of the same
JP4494249B2 (ja) 半導体装置
JP2005150344A (ja) 半導体装置およびその製造方法
US11227813B2 (en) Electronic apparatus
JP3926736B2 (ja) 配線基板及びその製造方法並びに半導体装置
CN111710672A (zh) 一种半导体封装件及其制备方法
JP7483595B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2007096083A (ja) 混成集積回路装置
CN116864461A (zh) 半导体封装件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7382210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150