[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7365787B2 - 半導体装置、電力変換装置、及び半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7365787B2
JP7365787B2 JP2019089523A JP2019089523A JP7365787B2 JP 7365787 B2 JP7365787 B2 JP 7365787B2 JP 2019089523 A JP2019089523 A JP 2019089523A JP 2019089523 A JP2019089523 A JP 2019089523A JP 7365787 B2 JP7365787 B2 JP 7365787B2
Authority
JP
Japan
Prior art keywords
case
substrate
uneven shape
side wall
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019089523A
Other languages
English (en)
Other versions
JP2020188042A (ja
Inventor
智香 松井
純司 藤野
聡 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019089523A priority Critical patent/JP7365787B2/ja
Publication of JP2020188042A publication Critical patent/JP2020188042A/ja
Application granted granted Critical
Publication of JP7365787B2 publication Critical patent/JP7365787B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置、電力変換装置、及び半導体装置の製造方法に関するものである。
半導体モジュールにおいて、上蓋、側壁、内壁の一体成形よりなり、上蓋に開口部を有し、かつ上蓋の下面に微細な凹凸形状を形成した樹脂ケースを用いて、エポキシ樹脂を上蓋の開口部から充填し、シリコンゴム層上にエポキシ樹脂層を形成する技術が開示されている(例えば、特許文献1参照)。この構成により、エポキシ樹脂とケース下面との接触面積を多くでき、また開口部端縁ではエポキシ樹脂が突出部に当たって落下するので充填速度が和らげられ、上蓋下面に生ずる空気層を減ずることができるため、空気層とシリコンゴム層間のエポキシ樹脂層にヒビが入ることを防止できる。
実開平6-34254号公報
しかしながら、特許文献1に記載された技術では、充填された封止材中に発生した気泡の脱泡はできず、気泡がケース内部の側壁に付着し残留することによって、半導体装置の絶縁性を低下させるおそれがあるという課題があった。
本開示は、上述の課題を解決するためになされたもので、ケース内側の側壁部へ気泡が付着することを抑制する半導体装置、電力変換装置、及び半導体装置の製造方法を提供することを目的とする。
本開示にかかる半導体装置は、一方の面に導体層を有する基板と、前記基板と平行な方向に延在し、前記基板を収容するように開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状が形成された側壁部を有したケースと、前記基板の前記導体層上に接合部を介して搭載された半導体素子と、少なくとも一部が前記ケースの外部に配置された外部電極と、前記半導体素子及び前記外部電極を接続する電極接続部と、前記ケースの内部を封止する封止部とを備えたものである。
本開示にかかる電力変換装置は、本開示の半導体装置を有し、入力される電力を変換して出力する主変換回路と、前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えたものである。
本開示にかかる半導体装置の製造方法は、基板の一方の面に形成された導体層上に配置された接合材上に半導体素子を搭載する半導体素子搭載工程と、前記接合材を硬化させ接合部を形成し、前記接合部を介して前記導体層及び前記半導体素子を接合する接合部形成工程と、開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側に凹凸形状が形成された側壁部を有したケースを、前記開口部が前記基板を収容するように設置するケース設置工程と、電極接続部によって前記半導体素子、及び少なくとも一部が前記ケースの外部に配置された外部電極を接続する電極接続工程と、前記ケース内に封止材を注入し封止部を形成する封止部形成工程とを備えたものである。
本開示によれば、ケース内側の側壁部へ気泡が付着することを抑制できる。
実施の形態1にかかるパワーモジュールを示す長辺側の断面図。 実施の形態1にかかる封止前のパワーモジュールを示す上面図。 実施の形態1にかかる凹凸形状の拡大図。 実施の形態1にかかるパワーモジュールの製造方法の工程を示す図。 実施の形態1にかかるパワーモジュールの製造方法を示す工程図。 実施の形態1にかかるパワーモジュールの一部を示す概略構成図。 実施の形態1にかかる凹凸形状の上面断面図。 実施の形態1にかかる封止前のパワーモジュールを示す上面図。 実施の形態1にかかる凹凸形状を示す変形例。 実施の形態2にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図。
実施の形態1.
図1は、実施の形態1にかかるパワーモジュールを示す長辺側の断面図であり、図2は、実施の形態1にかかる封止前のパワーモジュールを示す上面図である。本実施の形態では、半導体装置としてパワーモジュールの例を記載する。
実施の形態1にかかるパワーモジュール10は、基板1、半導体素子であるダイオード素子3及びトランジスタ素子4、内側の側壁部に凹凸形状51が形成されたケース5、ケースに配置された外部電極であるソース電極61、ドレイン電極62、及び信号端子63、並びにワイヤ7及びワイヤ70を備える。さらに、パワーモジュール10では、基板1の導体層11側がベース板2に設置される。
以下、詳細を説明する。
基板1には、一方の面に導体層11が形成され、もう一方の面に導体層12が形成される。基板1の導体層11側がベース板2に配置される。導体層12上には接合部(図示せず)が形成される。
ダイオード素子3及びトランジスタ素子4は、それぞれ表面に表面電極31、41、及び裏面に裏面電極(図示せず)が形成される。ダイオード素子3及びトランジスタ素子4は、接合部上に搭載され、それぞれ接合部を介して裏面電極と導体層12とが接合される。
ケース5は、開口部が形成された底部、及び底部に対し垂直方向に延在し、内側の全体に凹凸形状51が形成された側壁部を有し、開口部が基板1を収容するように接着剤8、例えばシリコーン樹脂によって基板1に設置される。
外部電極であるソース電極61、ドレイン電極62、及び信号端子63は、少なくとも一部がケース5の外部に配置される。
ソース電極61は、電極接続部、例えばワイヤ7を介してダイオード素子3の表面電極31及びトランジスタ素子4の表面電極41と電気的に接続される。
ドレイン電極62及び導体層12は、はんだ又はろう等を介して電気的に接続される。
信号端子63は、ワイヤ70を介してトランジスタ素子4の信号電極42、例えばゲート電極、温度センサー電極と電気的に接続される。
図3は、実施の形態1にかかる凹凸形状の拡大図である。
凹凸形状51は、ケース5内側の側壁部(以下、「側壁部」という)に繰り返し形成された鋸歯状の凸部であり、隣り合う凸部の頂点の間隔を、ピッチaとする。このとき、凹凸形状51は底部に対し垂直方向に延伸している。
ここで、ピッチaを側壁部への付着を抑制すべき気泡の直径よりも短く形成する。例えば、直径0.5mm以下の気泡の付着を抑制する場合、ピッチaは0.5mm未満にする。
液体と気体の界面では、表面積を小さくする方向に表面張力が働くため、平滑な側壁部に付着した気泡は側壁部から離れづらい。一方、凹凸形状51が形成されたケース5では、ピッチaよりも直径の大きい気泡はピッチaに収まらないため安定しづらく、側壁部から離れやすくなるため、気泡が側壁部に付着することなく液面へと浮上する。
以上のとおり、パワーモジュール10の凹凸形状51の凸部の間隔は、予め定められた抑制する気泡の直径よりも短く形成される。
これによって、ピッチaよりも直径が大きい気泡は側壁部へ付着せず、封止材90の液面へ浮上し脱泡されるため、側壁部へ気泡が付着することを抑制でき、パワーモジュール10の絶縁性の低下を防ぐことができる。
図4は、実施の形態1にかかるパワーモジュールの製造方法を示す工程図であり、図5は実施の形態1にかかるパワーモジュールの製造方法を示す工程図である。
図4(a)に示すように、一方の面に導体層11が形成され、他方の導体層12が形成された基板1の導体層11側をベース板2に設置する。導体層12上に接合材(図示せず)、例えば板状のはんだを配置する。配置された接合材上に、半導体素子であるダイオード素子3及びトランジスタ素子4を搭載する(半導体素子搭載工程)。基板1に配置された接合材を、例えばリフロー炉を用いて加熱硬化させ、ダイオード素子3及びトランジスタ素子4のそれぞれの裏面に形成された裏面電極(図示せず)と導体層12とをそれぞれ接合する接合部(図示せず)を形成する(接合部形成工程)。
図4(b)に示すように、開口部が形成された底部、及び底部に対し垂直方向に延在し、金型又はレーザ加工等によって鋸歯状の凹凸形状51が形成された側壁部を有したケース5の底部の外側に接着剤8を塗布し、底部が基板1と平行になるように基板1上に設置する。ケース5が設置された基板1を、例えば50℃以上150℃以下のオーブンで30分間加熱して接着剤8を硬化させることにより、ケース5は基板1に設置される(ケース設置工程)。
また、ケース5には、例えばインサート成型によって、予め外部電極となるソース電極61、ドレイン電極62(図示せず)、及び信号端子63を配置する。このとき、外部電極の少なくとも一部がケース5の外部に配置される。
図4(c)に示すように、ワイヤ7を介してソース電極61、ダイオード素子3の表面に形成された表面電極31、及びトランジスタ素子4のの表面に形成された表面電極41を電気的に接続する(電極接続工程)。また、はんだ又はろう等を介してドレイン電極62及び導体層12を電気的に接続し、ワイヤ70を介して信号端子63及びトランジスタ素子4の信号電極42を電気的に接続する。
図4(d)に示すように、ケース5の内部に封止材90を充填し、例えば加熱により硬化させ、封止部9を形成する(封止部形成工程)。
以上のとおり、パワーモジュール10の製造方法は、基板1の一方の面に形成された導体層12上に配置された接合材上に半導体素子3、4を搭載する半導体素子搭載工程と、接合材を硬化させ接合部を形成し、接合部を介して導体層12及び半導体素子3、4を接合する接合部形成工程と、開口部が形成された底部、及び底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状51が形成された側壁部を有したケース5を、開口部が基板1を収容するように設置するケース設置工程と、電極接続部によって半導体素子3、4、及び少なくとも一部がケース5の外部に配置された外部電極を接続する電極接続工程と、ケース5内に封止材90を注入し封止部9を形成する封止部形成工程とを備えたものである。
これによって、気泡は側壁部へ付着せず、封止材90の液面へ浮上し脱泡されるため、側壁部へ気泡が付着することを抑制でき、絶縁性の低下を防ぐことができるパワーモジュール10を製造できる。
なお、パワーモジュール10の製造方法は、封止部形成工程において、封止材90が充填されたケース5を、例えば真空デシケータに投入して減圧することにより、気泡の体積を増大させ脱泡する脱泡工程をさらに備えてもよい。
また、パワーモジュール10の製造方法は、封止部形成工程において、封止材90が充填されたケース5に、例えば10Hz以上1kHz以下の振動数で振動を与え脱泡する脱泡工程、ケース5を傾けて脱泡する脱泡工程等を備えてもよい。
これによって、封止材90に残留した気泡の脱泡を加速させることができる。
また、図6は、実施の形態1にかかるパワーモジュールの一部を示す概略構成図であり、図7は、実施の形態1にかかる凹凸形状の上面断面図である。図6のA-A断面、B-B断面、及びC-C断面を、それぞれ図7に示す。ケース5の側壁部の基板1側をA-A断面とし、基板1側から鉛直上方向に向かってB-B断面、C-C断面とする。
図7に示すように、凹凸形状51が形成された側壁部を、基板1側から鉛直上方向に向かうにしたがってパワーモジュール10の外側に傾斜させる。このとき、例えば凹凸形状51の凹部の頂点の位置を一定とし、基板1側から鉛直上方向に向かうにしたがって凸部の頂点をパワーモジュール10の外側にゆるやかに傾斜させればよい。
以上のとおり、凹凸形状51が形成された側壁部は、基板1側から鉛直上方向に向かうにしたがって外側に傾斜する。
これによって、気泡は側壁部に形成された凹凸形状51の傾斜を伝って封止材90の液面へと導かれるため、効率よく脱泡できる。
また、図8は、実施の形態1にかかる封止前のパワーモジュールを示す上面図であり、図9は、実施の形態1にかかる凹凸形状を示す変形例である。
側壁部に鋸歯状の凹凸形状51を形成する例を示したが、側壁部に図8に示すように四角形の凹凸形状51を形成してもよい。図9(a)、図9(b)に示すように、端部の角が取れた凹凸形状51を形成してもよい。また、半円状の凹凸形状51を形成してもよい。
それぞれ凹凸形状51の隣り合う凸部の頂点の間隔をピッチaとし、ピッチaを側壁部への付着を抑制すべき気泡の直径よりも短く形成することによって、気泡は側壁部へ付着せず、封止材90の液面へ浮上し脱泡されるため、側壁部へ気泡が付着することを抑制でき、絶縁性の低下を防ぐことができる
さらに、凹凸形状51のそれぞれの一辺の長さ、深さ、又は角度等を変化させ、凹凸形状51をそれぞれ異なる形状としてもよい。ピッチaは一定でなくてもよい。
また、凹凸形状51はケース5内部の長辺側の側壁部にのみ形成した例を示したが、短辺側の側壁部に形成してもよく、長辺側及び短辺側のいずれの側壁部に形成してもよい。
また、ケース5の長辺側の側壁部全体に凹凸形状51を形成した例を示したが、側壁部の一部のみに形成してもよい。すなわち、側壁部の少なくとも一部に凹凸形状51を形成すればよいが、凹凸形状51を側壁部全体に形成することにより、より側壁部へ気泡が付着することを抑制でき、絶縁性の低下を防ぐことができる。
また、底部に対し垂直方向に延伸した凹凸形状51の例を示したが、底部に対して水平方向に延伸した凹凸形状51にしてもよい。底部に対し斜め方向に延伸させてもよい。
また、基板1は、例えば金属ベース基板、ガラスエポキシ基板、窒化アルミニウム、炭化ケイ素、アルミナ、又は炭化窒素等のセラミック基板を用いればよい。
また、基板1の両面に形成される導体層11、12には、Cu、Ni、Au、又はAg等の金属を用いればよい。
また、ケース5には、例えばPPS(PolyPhenylene Sulfide)樹脂、LCP(Liquid Crystal Polymer)樹脂を用いればよい。
また、パワーモジュール10に1対のダイオード素子3及びトランジスタ素子4を用いる1in1のモジュール構造を示したが、2対の2in1、6対の6in1であってもよい。
また、トランジスタ素子4には、例えばIGBT(Insulated Gate Bipolar Transistor)、又はMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を用いればよい。
また、ワイヤ7、70には、Al、Cu、Al被覆Cu、又はAu等を用いることができる。ワイヤ7、70をリボンボンド、バスバーにしてもよい。
また、電極接続部としてワイヤ7、70を用いた例を示したが、プレート電極を用いて外部電極、ダイオード素子3、及びトランジスタ素子4を接続してもよい。
また、封止材90は、シリコーンゲル又はエポキシ樹脂等を用いればよい。封止材90を加熱硬化させ封止部9を形成する例を示したが、常温硬化させる封止材90を用いてもよい。
また、接合材として板状のはんだを用いた例を示したが、Agフィラーをエポキシ樹脂に分散させた導電性接着剤、ナノ粒子を低温焼成させるAgナノパウダ又はCuナノパウダ等を用いてもよい。
以上のとおり、パワーモジュール10は、一方の面に導体層12を有する基板1と、基板1と平行な方向に延在し、基板1を収容するように開口部が形成された底部、及び底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状51が形成された側壁部を有したケース5と、基板1の導体層12上に接合部を介して搭載された半導体素子3、4と、少なくとも一部がケース5の外部に配置された外部電極と、半導体素子3、4及び外部電極を接続する電極接続部7と、ケース5の内部を封止する封止部9とを備えたものである。
これによって、気泡は側壁部へ付着せず、封止材90の液面へ浮上し脱泡されるため、側壁部へ気泡が付着することを抑制でき、パワーモジュール10の絶縁性の低下を防ぐことができる。
実施の形態2.
本実施の形態は、上述した実施の形態1にかかるパワーモジュール10を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態2として、三相のインバータに本開示を適用した場合について説明する。
図10は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図10に示す電力変換システムは、電源100、電力変換装置200、負荷300から構成される。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図10に示すように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源100から供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201の各スイッチング素子や各還流ダイオードの少なくともいずれかは、上述した実施の形態1、2のいずれかに相当するパワーモジュール202に適用する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路はパワーモジュール202に内蔵されていてもよいし、パワーモジュール202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路201のスイッチング素子と還流ダイオードとして実施の形態1、2にかかるパワーモジュール202を適用するため、ケース5内部の側壁へ気泡が付着することを抑制でき、パワーモジュール10の絶縁性の低下を防ぐことができる。
本実施の形態では、2レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザ加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本開示において半導体装置としてパワーモジュールを用いた例を示したが、半導体素子としてLED(Light Emitting Diode)素子を用いたLED照明装置、又は半導体レーザ素子を用いた半導体レーザ装置等を、半導体装置として用いてもよい。
また、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することも、本開示の範囲に含まれる。
1 基板、2 ベース板、3 ダイオード素子、4 トランジスタ素子、5 ケース、
7、70 ワイヤ、8 接着剤、9 封止部、
10、202 パワーモジュール、11、12 導体層、31、41 表面電極、
42 信号電極、51 凹凸形状、61 ソース電極、62 ドレイン電極、
63 信号端子、90 封止材、100 電源、200 電力変換装置、
201 主変換回路、203 制御回路、300 負荷。

Claims (9)

  1. 一方の面に導体層を有する基板と、
    前記基板と平行な方向に延在し、前記基板を収容するように開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状が形成された側壁部を有したケースと、
    前記基板の前記導体層上に接合部を介して搭載された半導体素子と、
    少なくとも一部が前記ケースの外部に配置された外部電極と、
    前記半導体素子及び前記外部電極を接続する電極接続部と、
    前記ケースの内部を封止する封止部とを備え、
    前記凹凸形状が形成された前記側壁部は、前記基板側から鉛直上方向に向かうにしたがって外側に傾斜する、
    半導体装置。
  2. 前記凹凸形状は前記ケースの前記底部に対し垂直方向に延伸する請求項1に記載の半導体装置。
  3. 前記凹凸形状は鋸歯状である、請求項1又は請求項2に記載の半導体装置。
  4. 前記凹凸形状は半円状である、請求項1又は請求項2に記載の半導体装置。
  5. 一方の面に導体層を有する基板と、
    前記基板と平行な方向に延在し、前記基板を収容するように開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状が形成された側壁部を有したケースと、
    前記基板の前記導体層上に接合部を介して搭載された半導体素子と、
    少なくとも一部が前記ケースの外部に配置された外部電極と、
    前記半導体素子及び前記外部電極を接続する電極接続部と、
    前記ケースの内部を封止する封止部とを備え、
    前記凹凸形状の凸部の間隔は、予め定められた抑制する気泡の直径よりも短く形成される
    導体装置。
  6. 請求項1~のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
    を備えた電力変換装置。
  7. 基板の一方の面に形成された導体層上に配置された接合材上に半導体素子を搭載する半導体素子搭載工程と、
    前記接合材を硬化させ接合部を形成し、前記接合部を介して前記導体層及び前記半導体素子を接合する接合部形成工程と、
    開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状が形成された側壁部を有したケースを、前記開口部が前記基板を収容するように設置するケース設置工程と、
    電極接続部によって前記半導体素子、及び少なくとも一部が前記ケースの外部に配置された外部電極を接続する電極接続工程と、
    前記ケース内に封止材を注入し封止部を形成する封止部形成工程とを備え、
    前記凹凸形状は以下の第1及び第2の構造のうち少なくとも一つを有する、
    第1の構造:前記凹凸形状が形成された前記側壁部は、前記基板側から鉛直上方向に向かうにしたがって外側に傾斜する、
    第2の構造:前記凹凸形状の凸部の間隔は、予め定められた抑制する気泡の直径よりも短く形成される、
    半導体装置の製造方法。
  8. 前記封止部形成工程において前記ケースに注入された前記封止材を、減圧し脱泡する第1の脱泡工程を備える、請求項に記載の半導体装置の製造方法。
  9. 前記封止部形成工程において前記ケースに注入された前記封止材に、振動を与え脱泡する第2の脱泡工程を備える、請求項又は請求項に記載の半導体装置の製造方法。
JP2019089523A 2019-05-10 2019-05-10 半導体装置、電力変換装置、及び半導体装置の製造方法 Active JP7365787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019089523A JP7365787B2 (ja) 2019-05-10 2019-05-10 半導体装置、電力変換装置、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019089523A JP7365787B2 (ja) 2019-05-10 2019-05-10 半導体装置、電力変換装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020188042A JP2020188042A (ja) 2020-11-19
JP7365787B2 true JP7365787B2 (ja) 2023-10-20

Family

ID=73221091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019089523A Active JP7365787B2 (ja) 2019-05-10 2019-05-10 半導体装置、電力変換装置、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7365787B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147312A (ja) 2007-11-20 2009-07-02 Nanoteco Corp 白色led装置およびその製造方法
JP2015162649A (ja) 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置
WO2019049400A1 (ja) 2017-09-05 2019-03-14 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
US20200219782A1 (en) 2017-09-05 2020-07-09 Mitsubishi Electric Corporation Power module and method for fabricating the same, and power conversion device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56167336A (en) * 1980-05-26 1981-12-23 Toshiba Corp Manufacture of resin-sealed type module
JPS59149602U (ja) * 1983-03-24 1984-10-06 株式会社村田製作所 電子部品の密封構造
JP2555994B2 (ja) * 1994-11-28 1996-11-20 日本電気株式会社 フリップチップ実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147312A (ja) 2007-11-20 2009-07-02 Nanoteco Corp 白色led装置およびその製造方法
JP2015162649A (ja) 2014-02-28 2015-09-07 三菱電機株式会社 半導体装置
WO2019049400A1 (ja) 2017-09-05 2019-03-14 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
US20200219782A1 (en) 2017-09-05 2020-07-09 Mitsubishi Electric Corporation Power module and method for fabricating the same, and power conversion device

Also Published As

Publication number Publication date
JP2020188042A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
JP6797285B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP6833986B2 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP6719569B2 (ja) 半導体装置および電力変換装置
JP6816825B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP7047900B2 (ja) 半導体装置および電力変換装置ならびに半導体装置の製造方法
US11562979B2 (en) Power module and method of manufacturing the same, and power conversion apparatus
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
US10468314B2 (en) Semiconductor power module and power conversion apparatus
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP6765336B2 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JPWO2020174584A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US20190393184A1 (en) Power module and power conversion apparatus
CN109841604B (zh) 半导体装置以及电力变换装置
CN112204729A (zh) 半导体装置以及电力变换装置
JP7365787B2 (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
US11450594B2 (en) Semiconductor device and power converter
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
JP7026861B1 (ja) 半導体装置及び電力変換装置
JP6811644B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP2021019139A (ja) 電力用半導体装置及び電力変換装置
JP2019197831A (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP6639740B1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2021166223A (ja) 半導体装置、半導体装置を搭載した回路基板、電力変換装置および半導体装置を搭載した回路基板の製造方法
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7365787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150