JP7365787B2 - 半導体装置、電力変換装置、及び半導体装置の製造方法 - Google Patents
半導体装置、電力変換装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7365787B2 JP7365787B2 JP2019089523A JP2019089523A JP7365787B2 JP 7365787 B2 JP7365787 B2 JP 7365787B2 JP 2019089523 A JP2019089523 A JP 2019089523A JP 2019089523 A JP2019089523 A JP 2019089523A JP 7365787 B2 JP7365787 B2 JP 7365787B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- substrate
- uneven shape
- side wall
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、実施の形態1にかかるパワーモジュールを示す長辺側の断面図であり、図2は、実施の形態1にかかる封止前のパワーモジュールを示す上面図である。本実施の形態では、半導体装置としてパワーモジュールの例を記載する。
実施の形態1にかかるパワーモジュール10は、基板1、半導体素子であるダイオード素子3及びトランジスタ素子4、内側の側壁部に凹凸形状51が形成されたケース5、ケースに配置された外部電極であるソース電極61、ドレイン電極62、及び信号端子63、並びにワイヤ7及びワイヤ70を備える。さらに、パワーモジュール10では、基板1の導体層11側がベース板2に設置される。
以下、詳細を説明する。
ソース電極61は、電極接続部、例えばワイヤ7を介してダイオード素子3の表面電極31及びトランジスタ素子4の表面電極41と電気的に接続される。
ドレイン電極62及び導体層12は、はんだ又はろう等を介して電気的に接続される。
信号端子63は、ワイヤ70を介してトランジスタ素子4の信号電極42、例えばゲート電極、温度センサー電極と電気的に接続される。
凹凸形状51は、ケース5内側の側壁部(以下、「側壁部」という)に繰り返し形成された鋸歯状の凸部であり、隣り合う凸部の頂点の間隔を、ピッチaとする。このとき、凹凸形状51は底部に対し垂直方向に延伸している。
図4(a)に示すように、一方の面に導体層11が形成され、他方の導体層12が形成された基板1の導体層11側をベース板2に設置する。導体層12上に接合材(図示せず)、例えば板状のはんだを配置する。配置された接合材上に、半導体素子であるダイオード素子3及びトランジスタ素子4を搭載する(半導体素子搭載工程)。基板1に配置された接合材を、例えばリフロー炉を用いて加熱硬化させ、ダイオード素子3及びトランジスタ素子4のそれぞれの裏面に形成された裏面電極(図示せず)と導体層12とをそれぞれ接合する接合部(図示せず)を形成する(接合部形成工程)。
また、パワーモジュール10の製造方法は、封止部形成工程において、封止材90が充填されたケース5に、例えば10Hz以上1kHz以下の振動数で振動を与え脱泡する脱泡工程、ケース5を傾けて脱泡する脱泡工程等を備えてもよい。
側壁部に鋸歯状の凹凸形状51を形成する例を示したが、側壁部に図8に示すように四角形の凹凸形状51を形成してもよい。図9(a)、図9(b)に示すように、端部の角が取れた凹凸形状51を形成してもよい。また、半円状の凹凸形状51を形成してもよい。
本実施の形態は、上述した実施の形態1にかかるパワーモジュール10を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態2として、三相のインバータに本開示を適用した場合について説明する。
7、70 ワイヤ、8 接着剤、9 封止部、
10、202 パワーモジュール、11、12 導体層、31、41 表面電極、
42 信号電極、51 凹凸形状、61 ソース電極、62 ドレイン電極、
63 信号端子、90 封止材、100 電源、200 電力変換装置、
201 主変換回路、203 制御回路、300 負荷。
Claims (9)
- 一方の面に導体層を有する基板と、
前記基板と平行な方向に延在し、前記基板を収容するように開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状が形成された側壁部を有したケースと、
前記基板の前記導体層上に接合部を介して搭載された半導体素子と、
少なくとも一部が前記ケースの外部に配置された外部電極と、
前記半導体素子及び前記外部電極を接続する電極接続部と、
前記ケースの内部を封止する封止部とを備え、
前記凹凸形状が形成された前記側壁部は、前記基板側から鉛直上方向に向かうにしたがって外側に傾斜する、
半導体装置。 - 前記凹凸形状は前記ケースの前記底部に対し垂直方向に延伸する請求項1に記載の半導体装置。
- 前記凹凸形状は鋸歯状である、請求項1又は請求項2に記載の半導体装置。
- 前記凹凸形状は半円状である、請求項1又は請求項2に記載の半導体装置。
- 一方の面に導体層を有する基板と、
前記基板と平行な方向に延在し、前記基板を収容するように開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状が形成された側壁部を有したケースと、
前記基板の前記導体層上に接合部を介して搭載された半導体素子と、
少なくとも一部が前記ケースの外部に配置された外部電極と、
前記半導体素子及び前記外部電極を接続する電極接続部と、
前記ケースの内部を封止する封止部とを備え、
前記凹凸形状の凸部の間隔は、予め定められた抑制する気泡の直径よりも短く形成される、
半導体装置。 - 請求項1~5のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
を備えた電力変換装置。 - 基板の一方の面に形成された導体層上に配置された接合材上に半導体素子を搭載する半導体素子搭載工程と、
前記接合材を硬化させ接合部を形成し、前記接合部を介して前記導体層及び前記半導体素子を接合する接合部形成工程と、
開口部が形成された底部、及び前記底部に対し垂直方向に延在し、内側の少なくとも一部に凹凸形状が形成された側壁部を有したケースを、前記開口部が前記基板を収容するように設置するケース設置工程と、
電極接続部によって前記半導体素子、及び少なくとも一部が前記ケースの外部に配置された外部電極を接続する電極接続工程と、
前記ケース内に封止材を注入し封止部を形成する封止部形成工程とを備え、
前記凹凸形状は以下の第1及び第2の構造のうち少なくとも一つを有する、
第1の構造:前記凹凸形状が形成された前記側壁部は、前記基板側から鉛直上方向に向かうにしたがって外側に傾斜する、
第2の構造:前記凹凸形状の凸部の間隔は、予め定められた抑制する気泡の直径よりも短く形成される、
半導体装置の製造方法。 - 前記封止部形成工程において前記ケースに注入された前記封止材を、減圧し脱泡する第1の脱泡工程を備える、請求項7に記載の半導体装置の製造方法。
- 前記封止部形成工程において前記ケースに注入された前記封止材に、振動を与え脱泡する第2の脱泡工程を備える、請求項7又は請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019089523A JP7365787B2 (ja) | 2019-05-10 | 2019-05-10 | 半導体装置、電力変換装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019089523A JP7365787B2 (ja) | 2019-05-10 | 2019-05-10 | 半導体装置、電力変換装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188042A JP2020188042A (ja) | 2020-11-19 |
JP7365787B2 true JP7365787B2 (ja) | 2023-10-20 |
Family
ID=73221091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019089523A Active JP7365787B2 (ja) | 2019-05-10 | 2019-05-10 | 半導体装置、電力変換装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7365787B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147312A (ja) | 2007-11-20 | 2009-07-02 | Nanoteco Corp | 白色led装置およびその製造方法 |
JP2015162649A (ja) | 2014-02-28 | 2015-09-07 | 三菱電機株式会社 | 半導体装置 |
WO2019049400A1 (ja) | 2017-09-05 | 2019-03-14 | 三菱電機株式会社 | パワーモジュール及びその製造方法並びに電力変換装置 |
US20200219782A1 (en) | 2017-09-05 | 2020-07-09 | Mitsubishi Electric Corporation | Power module and method for fabricating the same, and power conversion device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56167336A (en) * | 1980-05-26 | 1981-12-23 | Toshiba Corp | Manufacture of resin-sealed type module |
JPS59149602U (ja) * | 1983-03-24 | 1984-10-06 | 株式会社村田製作所 | 電子部品の密封構造 |
JP2555994B2 (ja) * | 1994-11-28 | 1996-11-20 | 日本電気株式会社 | フリップチップ実装方法 |
-
2019
- 2019-05-10 JP JP2019089523A patent/JP7365787B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147312A (ja) | 2007-11-20 | 2009-07-02 | Nanoteco Corp | 白色led装置およびその製造方法 |
JP2015162649A (ja) | 2014-02-28 | 2015-09-07 | 三菱電機株式会社 | 半導体装置 |
WO2019049400A1 (ja) | 2017-09-05 | 2019-03-14 | 三菱電機株式会社 | パワーモジュール及びその製造方法並びに電力変換装置 |
US20200219782A1 (en) | 2017-09-05 | 2020-07-09 | Mitsubishi Electric Corporation | Power module and method for fabricating the same, and power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP2020188042A (ja) | 2020-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6797285B2 (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
JP6833986B2 (ja) | パワーモジュール、電力変換装置、およびパワーモジュールの製造方法 | |
JP6719569B2 (ja) | 半導体装置および電力変換装置 | |
JP6816825B2 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
JP7091878B2 (ja) | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 | |
JP7047900B2 (ja) | 半導体装置および電力変換装置ならびに半導体装置の製造方法 | |
US11562979B2 (en) | Power module and method of manufacturing the same, and power conversion apparatus | |
WO2018211751A1 (ja) | 半導体モジュールおよび電力変換装置 | |
US10468314B2 (en) | Semiconductor power module and power conversion apparatus | |
JP2019197842A (ja) | パワーモジュール、電力変換装置、およびパワーモジュールの製造方法 | |
JP6765336B2 (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
JPWO2020174584A1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
US20190393184A1 (en) | Power module and power conversion apparatus | |
CN109841604B (zh) | 半导体装置以及电力变换装置 | |
CN112204729A (zh) | 半导体装置以及电力变换装置 | |
JP7365787B2 (ja) | 半導体装置、電力変換装置、及び半導体装置の製造方法 | |
US11450594B2 (en) | Semiconductor device and power converter | |
CN112074954B (zh) | 功率半导体模块及其制造方法以及电力变换装置 | |
JP7026861B1 (ja) | 半導体装置及び電力変換装置 | |
JP6811644B2 (ja) | パワー半導体装置およびその製造方法、ならびに電力変換装置 | |
JP2021019139A (ja) | 電力用半導体装置及び電力変換装置 | |
JP2019197831A (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
JP6639740B1 (ja) | 半導体装置、電力変換装置及び半導体装置の製造方法 | |
JP2021166223A (ja) | 半導体装置、半導体装置を搭載した回路基板、電力変換装置および半導体装置を搭載した回路基板の製造方法 | |
WO2021100199A1 (ja) | 半導体装置およびその製造方法ならびに電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220228 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7365787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |