JP7364801B2 - ＦｉｎＦＥＴスプリットゲート不揮発性メモリセル及びＦｉｎＦＥＴ論理デバイスを備えるデバイスを形成する方法 - Google Patents
ＦｉｎＦＥＴスプリットゲート不揮発性メモリセル及びＦｉｎＦＥＴ論理デバイスを備えるデバイスを形成する方法 Download PDFInfo
- Publication number
- JP7364801B2 JP7364801B2 JP2022550939A JP2022550939A JP7364801B2 JP 7364801 B2 JP7364801 B2 JP 7364801B2 JP 2022550939 A JP2022550939 A JP 2022550939A JP 2022550939 A JP2022550939 A JP 2022550939A JP 7364801 B2 JP7364801 B2 JP 7364801B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel region
- forming
- fin
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 79
- 239000010703 silicon Substances 0.000 claims description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 112
- 229920002120 photoresistant polymer Polymers 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 33
- 150000004767 nitrides Chemical class 0.000 description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
-
- H01L27/0886—
-
- H01L29/42328—
-
- H01L29/40114—
-
- H01L29/42324—
-
- H01L29/66545—
-
- H01L29/66795—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
（優先権の主張）
本出願は、２０２０年２月２７日に出願され、「Ｍｅｔｈｏｄ Ｏｆ Ｆｏｒｍｉｎｇ Ａ Ｄｅｖｉｃｅ Ｗｉｔｈ ＦＩＮＦＥＴ Ｓｐｌｉｔ Ｇａｔｅ Ｎｏｎ－ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｃｅｌｌｓ Ａｎｄ ＦＩＮＦＥＴ Ｌｏｇｉｃ Ｄｅｖｉｃｅｓ」と題した、米国特許出願第１６／８０３，８７６号の優先権を主張する。
本出願は、２０２０年２月２７日に出願され、「Ｍｅｔｈｏｄ Ｏｆ Ｆｏｒｍｉｎｇ Ａ Ｄｅｖｉｃｅ Ｗｉｔｈ ＦＩＮＦＥＴ Ｓｐｌｉｔ Ｇａｔｅ Ｎｏｎ－ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｃｅｌｌｓ Ａｎｄ ＦＩＮＦＥＴ Ｌｏｇｉｃ Ｄｅｖｉｃｅｓ」と題した、米国特許出願第１６／８０３，８７６号の優先権を主張する。
（技術分野）
本発明は、論理ゲートを有する論理デバイスと同じ半導体基板上のワード線ゲート、浮遊ゲート、及び消去ゲートを有する不揮発性フラッシュメモリセルに関する。
本発明は、論理ゲートを有する論理デバイスと同じ半導体基板上のワード線ゲート、浮遊ゲート、及び消去ゲートを有する不揮発性フラッシュメモリセルに関する。
ワード線ゲート、浮遊ゲート、及び消去ゲートを有するスプリットゲート不揮発性フラッシュメモリセルは、当該技術分野において周知である。例えば、参照によって本明細書に援用される、米国特許第１０，２１７，８５０号を参照されたい。メモリデバイスと同じ半導体（例えば、シリコン）チップに論理デバイス（すなわち、低電圧及び／又は高電圧論理デバイス）を形成すること、並びに、その際にメモリデバイス及び論理デバイスの両方の部分を形成する（例えば、同じポリシリコン堆積プロセスを使用して、メモリセル及び論理デバイスの両方のためのゲートを形成する）ための、いくつかの処理工程を共有することも知られている。しかしながら、メモリセルを形成する他の処理工程は、以前に作製された論理デバイスに悪影響を及ぼし、かつその逆もあり得るので、両方の型のデバイスを同一ウェハに形成することは困難かつ複雑であり得る場合が多い。
リソグラフィのサイズを縮小することによってチャネル幅を低減することに伴う問題を解決するために、ＦｉｎＦＥＴ型の構造体がメモリセル構造体のために提案されている。ＦｉｎＦＥＴ型の構造体において、半導体材料のフィン形部材が、ソース領域をドレイン領域に接続する。フィン形部材は、頂面と、２つの（互いに反対側にある）側面とを有する。ソース領域からドレイン領域への電流は、次に、フィン形部材の頂面及び２つの側面に沿って流れることができる。したがって、チャネル領域の有効幅が増大し、これにより、横方向全幅の相応的な増大を伴わずに電流が増大する。具体的には、チャネル領域を２つの側面に「折り畳む」み、これによりチャネル領域の「実装面積」を低減することによって、より多くの半導体の占有面積を犠牲にすることなくチャネル領域の有効幅が増大する。半導体基板の平らな上面に形成された３つのゲートスプリットゲートメモリセルと同じ基板にＦｉｎＦＥＴ論理デバイスを形成することが知られている。例えば、参照によって本明細書に援用される、米国特許第９，９８５，０４２号を参照されたい。
ＦｉｎＦＥＴ構成で形成された不揮発性メモリセルが開示されている。既知のＦｉｎＦＥＴ不揮発性メモリ構造のいくつかの例としては、米国特許第７，４２３，３１０号、同第７，４１０，９１３号、及び同第８，４６１，６４０号が挙げられ、それぞれの内容全体は参照により本明細書に援用される。これらの先行技術の参考文献は、同じ基板に、ＦｉｎＦＥＴ型構成の論理デバイスと、ＦｉｎＦＥＴ型構成の３つのゲートのスプリットゲート不揮発性メモリセルとを同時形成するための有効な方法論を企図していない。
上述した問題及び必要性は、デバイスを形成する方法によって対処され、この方法は、
上面を有し、第１の領域及び第２の領域を有するシリコン基板を提供するステップと、
シリコン基板の部分を除去して、シリコン基板の第１の領域において、上方に延在し、かつ頂面で終端する、一対の側面を有する上向きに延在する第１のシリコンフィンを形成し、シリコン基板の第２の領域において、上方に延在し、かつ頂面で終端する、一対の側面を有する上向きに延在する第２のシリコンフィンを形成する、除去するステップと、
第１の埋め込みを実行して、第１のシリコンフィンに第１のソース領域を形成する、実行するステップと、
第２の埋め込みを実行して、第１のシリコンフィンに第１のドレイン領域を形成し、第２のシリコンフィンに第２のソース領域及び第２のドレイン領域を形成する、実行するステップであって、第１のソース領域及び第１のドレイン領域は、それらの間に延在する第１のシリコンフィンの第１のチャネル領域を画定し、第２のソース領域及び第２のドレイン領域は、それらの間に延在する第２のシリコンフィンの第２のチャネル領域を画定する、実行するステップと、
第１のポリシリコン堆積を使用して、第１のチャネル領域の第１の部分の上方に配設され、かつそれから絶縁されている、浮遊ゲートを形成するステップであって、浮遊ゲートは、第１のシリコンフィンの頂面及び側面を取り囲んでいる、形成するステップと、
第２のポリシリコン堆積を使用して、第１のソース領域の上方に配設され、かつそれから絶縁されている、消去ゲートと、第１のチャネル領域の第２の部分の上方に配設され、かつそれから絶縁されている、ワード線ゲートと、第２のチャネル領域の上方に配設され、かつそれから絶縁されている、ダミーゲートと、を形成するステップであって、
消去ゲートは、第１のシリコンフィンの頂面及び側面を取り囲んでおり、
ワード線ゲートは、第１のシリコンフィンの頂面及び側面を取り囲んでおり、
ダミーゲートは、第２のシリコンフィンの頂面及び側面を取り囲んでいる、形成するステップと、
ダミーゲートを、第２のチャネル領域の上方に配設され、かつそれから絶縁されている、金属ゲートで置き換えるステップであって、金属ゲートは、第２のシリコンフィンの頂面及び側面を取り囲んでいる、置き換えるステップと、を含む。
上面を有し、第１の領域及び第２の領域を有するシリコン基板を提供するステップと、
シリコン基板の部分を除去して、シリコン基板の第１の領域において、上方に延在し、かつ頂面で終端する、一対の側面を有する上向きに延在する第１のシリコンフィンを形成し、シリコン基板の第２の領域において、上方に延在し、かつ頂面で終端する、一対の側面を有する上向きに延在する第２のシリコンフィンを形成する、除去するステップと、
第１の埋め込みを実行して、第１のシリコンフィンに第１のソース領域を形成する、実行するステップと、
第２の埋め込みを実行して、第１のシリコンフィンに第１のドレイン領域を形成し、第２のシリコンフィンに第２のソース領域及び第２のドレイン領域を形成する、実行するステップであって、第１のソース領域及び第１のドレイン領域は、それらの間に延在する第１のシリコンフィンの第１のチャネル領域を画定し、第２のソース領域及び第２のドレイン領域は、それらの間に延在する第２のシリコンフィンの第２のチャネル領域を画定する、実行するステップと、
第１のポリシリコン堆積を使用して、第１のチャネル領域の第１の部分の上方に配設され、かつそれから絶縁されている、浮遊ゲートを形成するステップであって、浮遊ゲートは、第１のシリコンフィンの頂面及び側面を取り囲んでいる、形成するステップと、
第２のポリシリコン堆積を使用して、第１のソース領域の上方に配設され、かつそれから絶縁されている、消去ゲートと、第１のチャネル領域の第２の部分の上方に配設され、かつそれから絶縁されている、ワード線ゲートと、第２のチャネル領域の上方に配設され、かつそれから絶縁されている、ダミーゲートと、を形成するステップであって、
消去ゲートは、第１のシリコンフィンの頂面及び側面を取り囲んでおり、
ワード線ゲートは、第１のシリコンフィンの頂面及び側面を取り囲んでおり、
ダミーゲートは、第２のシリコンフィンの頂面及び側面を取り囲んでいる、形成するステップと、
ダミーゲートを、第２のチャネル領域の上方に配設され、かつそれから絶縁されている、金属ゲートで置き換えるステップであって、金属ゲートは、第２のシリコンフィンの頂面及び側面を取り囲んでいる、置き換えるステップと、を含む。
半導体デバイスを形成する方法は、
上面を有し、第１の領域及び第２の領域を有するシリコン基板を提供するステップと、
シリコン基板の部分を除去して、シリコン基板の第１の領域において、上方に延在し、かつ頂面で終端する、一対の側面をそれぞれが有する上向きに延在する複数の第１のシリコンフィンを形成し、シリコン基板の第２の領域において、上方に延在し、かつ頂面で終端する、一対の側面をそれぞれが有する上向きに延在する複数の第２のシリコンフィンを形成する、除去するステップと、
第１の埋め込みを実行して、第１のシリコンフィンのそれぞれに第１のソース領域を形成する、実行するステップと、
第２の埋め込みを実行して、第１のシリコンフィンのそれぞれに第１のドレイン領域を形成し、第２のシリコンフィンのそれぞれに第２のソース領域及び第２のドレイン領域を形成する、実行するステップであって、第１のシリコンフィンのそれぞれについて、第１のソース領域及び第１のドレイン領域は、それらの間に延在する第１のシリコンフィンの第１のチャネル領域を画定し、第２のシリコンフィンのそれぞれについて、第２のソース領域及び第２のドレイン領域は、それらの間に延在する第２のシリコンフィンの第２のチャネル領域を画定する、実行するステップと、
第１のポリシリコン堆積を使用して、それぞれが第１のチャネル領域のうちの１つの第１の部分の上方に配設され、かつそれから絶縁されている、複数の浮遊ゲートを形成するステップであって、浮遊ゲートのそれぞれは、第１のシリコンフィンのうちの１つの頂面及び側面を取り囲んでいる、形成するステップと、
第２のポリシリコン堆積を使用して、それぞれが第１のソース領域のうちの１つの上方に配設され、かつそれから絶縁されている、複数の消去ゲートと、それぞれが第１のチャネル領域のうちの１つの第２の部分の上方に配設され、かつそれから絶縁されている、複数のワード線ゲートと、それぞれが第２のチャネル領域のうちの１つの上方に配設され、かつそれから絶縁されている、複数のダミーゲートと、を形成するステップであって、
消去ゲートのそれぞれは、第１のシリコンフィンのうちの１つの頂面及び側面を取り囲んでおり、
ワード線ゲートのそれぞれは、第１のシリコンフィンのうちの１つの頂面及び側面を取り囲んでおり、
ダミーゲートのそれぞれは、第２のシリコンフィンのうちの１つの頂面及び側面を取り囲んでいる、形成するステップと、
ダミーゲートのそれぞれを、第２のチャネル領域のうちの１つの上方に配設され、かつそれから絶縁されている、金属ゲートで置き換えるステップであって、金属ゲートのそれぞれが、第２のシリコンフィンのうちの１つの頂面及び側面を取り囲んでいる、置き換えるステップと、を含む。
上面を有し、第１の領域及び第２の領域を有するシリコン基板を提供するステップと、
シリコン基板の部分を除去して、シリコン基板の第１の領域において、上方に延在し、かつ頂面で終端する、一対の側面をそれぞれが有する上向きに延在する複数の第１のシリコンフィンを形成し、シリコン基板の第２の領域において、上方に延在し、かつ頂面で終端する、一対の側面をそれぞれが有する上向きに延在する複数の第２のシリコンフィンを形成する、除去するステップと、
第１の埋め込みを実行して、第１のシリコンフィンのそれぞれに第１のソース領域を形成する、実行するステップと、
第２の埋め込みを実行して、第１のシリコンフィンのそれぞれに第１のドレイン領域を形成し、第２のシリコンフィンのそれぞれに第２のソース領域及び第２のドレイン領域を形成する、実行するステップであって、第１のシリコンフィンのそれぞれについて、第１のソース領域及び第１のドレイン領域は、それらの間に延在する第１のシリコンフィンの第１のチャネル領域を画定し、第２のシリコンフィンのそれぞれについて、第２のソース領域及び第２のドレイン領域は、それらの間に延在する第２のシリコンフィンの第２のチャネル領域を画定する、実行するステップと、
第１のポリシリコン堆積を使用して、それぞれが第１のチャネル領域のうちの１つの第１の部分の上方に配設され、かつそれから絶縁されている、複数の浮遊ゲートを形成するステップであって、浮遊ゲートのそれぞれは、第１のシリコンフィンのうちの１つの頂面及び側面を取り囲んでいる、形成するステップと、
第２のポリシリコン堆積を使用して、それぞれが第１のソース領域のうちの１つの上方に配設され、かつそれから絶縁されている、複数の消去ゲートと、それぞれが第１のチャネル領域のうちの１つの第２の部分の上方に配設され、かつそれから絶縁されている、複数のワード線ゲートと、それぞれが第２のチャネル領域のうちの１つの上方に配設され、かつそれから絶縁されている、複数のダミーゲートと、を形成するステップであって、
消去ゲートのそれぞれは、第１のシリコンフィンのうちの１つの頂面及び側面を取り囲んでおり、
ワード線ゲートのそれぞれは、第１のシリコンフィンのうちの１つの頂面及び側面を取り囲んでおり、
ダミーゲートのそれぞれは、第２のシリコンフィンのうちの１つの頂面及び側面を取り囲んでいる、形成するステップと、
ダミーゲートのそれぞれを、第２のチャネル領域のうちの１つの上方に配設され、かつそれから絶縁されている、金属ゲートで置き換えるステップであって、金属ゲートのそれぞれが、第２のシリコンフィンのうちの１つの頂面及び側面を取り囲んでいる、置き換えるステップと、を含む。
本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付図面を精読することによって明らかになるであろう。
図１Ａ～図１Ｑを参照すると、半導体ウェハ基板（基板とも称される）１０のメモリセル領域２にメモリセルの対を作製し、基板１０の論理デバイス領域４に論理デバイスを作製する、プロセスにおける工程の斜視断面図が示されている。プロセスは、半導体基板１０の上面１１に二酸化ケイ素１２（酸化物とも称される）の層を形成することによって始まり、半導体基板１０は、Ｐ型単結晶シリコンで形成され得る。酸化物層１２は、堆積によって、又は熱酸化によって形成することができる。次いで、フォトリソグラフィマスキングプロセスを使用して、酸化物層１２をパターン化する（すなわち、層のいくつかの部分を選択的に除去するが、他の部分は除去しない）。フォトリソグラフィマスキングプロセスは、酸化物層１２にフォトレジスト材料をコーティングすることを含み、その後、フォトレジストを露光及び現像して、フォトレジストを論理デバイス領域４に維持しながらメモリセル領域２からフォトレジスト材料を除去する。次いで、酸化物エッチングを使用して、メモリセル領域２から酸化物層１２の露出部分を除去し、基板１０を露出したままにする（フォトレジストは、論理デバイス領域４内のエッチングから酸化物層１２を保護する）。シリコンエッチングを使用して、メモリセル領域２内の基板１０の露出した上面を窪ませる。酸化物層１２及びフォトレジストは、このシリコンエッチングから論理デバイス領域４を保護する。この結果得られた構造体を図１Ａに示し（フォトレジスト除去後）、図では、メモリセル領域２内の基板１０の上面は、窪み量Ｒだけ論理デバイス領域４内の基板１０の上面より下方に窪んでいる。
酸化物層１４をその構造体に形成する。酸化物層１４に窒化シリコン（「窒化物」）層１６を形成する。次いで、窒化物層１６に絶縁層１８（例えば、アモルファスカーボン）を形成する。フォトレジストを形成し、メモリセル及び論理デバイス領域２／４内のフォトレジストのストリップを選択的に除去し、絶縁層１８の下地露出部分を除去して、下地窒化物層１６まで下に延在して露出する絶縁層１８にトレンチ２０を形成することによって、絶縁層１８をパターン化する。フォトレジストを除去した後、次いで、酸化物スペーサ２２をトレンチ２０内に形成する。スペーサの形成は、当該技術分野において周知である。その形成においては、構造体の輪郭に材料を堆積した後、異方性エッチング処理が行われる。その結果、その材料は、構造体の水平面からは除去され、構造体（丸みを帯びた上表面を有することが多い）の垂直配向面においては大部分がそのまま残存する。この場合、図１Ｂに示すように、酸化物スペーサ２２は、トレンチ２０の側壁に沿って形成される。
トレンチ２０内の酸化物スペーサ２２の部分を、構造をフォトレジストで覆うことによって除去し、その後、酸化物スペーサ２２の部分が露出されるように、フォトレジストの部分的な除去を行う（例えば、メモリセル領域２内の特定のスペーサ２２が完全に露出される一方で、論理デバイス領域４内の各スペーサ２２の部分のみが露出されたままになる）。次いで、スペーサ２２の露出部分を酸化物エッチングによって除去し、スペーサ２２のセグメントをトレンチ２０に残す。フォトレジストの除去後、絶縁層１８の残りの部分を、それぞれのエッチング、例えば、カーボンエッチングによって除去する。次いで、窒化物エッチングを使用して、窒化物層１６の露出部分（すなわち、残りの酸化物スペーサ２２の下の窒化物層１６の部分を除くすべて）を除去し、その後、酸化物エッチングにより、酸化物層１４及び残りの酸化物スペーサ２２の露出部分を除去する）。次いで、図１Ｃに示すように、シリコンエッチングを使用して、基板１０の露出表面部分を窪ませて、メモリセル領域２にシリコン基板のフィン１０ａを形成し、論理デバイス領域４にシリコン基板のフィン１０ｂを形成する。フィン１０ａ及び１０ｂは、下のバルクケイ素に対しては同じ高さを有するが、フィン１０ｂは、窪み量Ｒだけフィン１０ａより垂直により高く延在する。
その構造体を、酸化物（すなわち、ＳＴＩ酸化物）の厚い層２４で覆い、次いで、（例えば、化学機械研磨－ＣＭＰによって）平坦化して、論理デバイス領域４内の窒化物層１６の頂面を露出させる。平坦化された酸化物層２４の上方に、窒化物層２６を形成する。フォトレジストを、窒化物層２６の上方に形成し、メモリセル領域２から除去する。エッチングを使用して、露出した窒化物層２６／１６及び酸化物層１４を除去し、酸化物層２４を、メモリセル領域２内のシリコンフィン１０ａの頂部の下方へと窪ませる。フォトレジストの除去後に、構造体に酸化物層２８を形成する。第１のポリシリコン堆積によって、酸化物層２８に、ポリシリコン（「ポリ」）層３０を形成する。化学機械研磨を使用して、酸化物層２８を停止層として使用してポリ層３０を平坦化し、論理デバイス領域４からポリ層３０を除去する。ポリエッチングバックを使用して、メモリセル領域２内のポリ層３０を窪ませる。次いで、ポリ層３０を、図１Ｄに示されるように、ポリ層３０のストリップが残り、ストリップのそれぞれがメモリセル領域２内のフィン１０ａのうちの１つの頂部及び側壁に沿って延在するように、パターン化（フォトレジスト形成、露光、及び部分的な除去、その後のポリエッチング）する。
構造体の上方に酸化物層３２を形成し、酸化物層３２の上方に窒化物層３４を形成する。フォトレジストを、構造体の上方に形成し、メモリセル領域２から部分的に除去して、メモリセル領域２内のフィン１０ａを横切って延在する窒化物層３４のストリップ部分を露出したままにする。窒化物エッチングを使用して窒化物層３４の露出部分を除去し、酸化物エッチングを使用して酸化物層３２の露出部分を除去し、メモリセル領域２内のポリ層３０の部分を露出させる。図１Ｅ（フォトレジストの除去後）に示されるように、ポリエッチングを使用して、ポリ層３０の露出部分を除去し、メモリセル領域２内のポリ層３０のブロック３０ａを残す。
次いで、酸化物スペーサ３６を酸化物堆積及び異方性エッチングによって形成して、ポリブロック３０ａの側壁を覆う。フォトレジストを、構造体の上方に形成し、部分的に除去して、メモリセル領域２の部分（すなわち、同じフィン１０ａ上の隣接するポリブロック３０ａ間の領域）を露出させる。埋め込みプロセスを実行して、隣接するポリブロック３０ａ間のフィン１０ａ内にソース領域５２を形成する。等方性酸化物エッチングを使用して、ポリブロック３０ａの露出した側壁（すなわち、同じフィン１０ａ上の隣接するポリブロック３０ａの互いに面する側壁）上の酸化物スペーサ３６を除去する。フォトレジストの除去後、酸化物の層（トンネル酸化物）３８を、ポリブロック３０ａの露出した側壁に（例えば、高温酸化－ＨＴＯにより）形成する。この結果得られた構造体を図１Ｆ（図１Ｋ及び図２によりよく示されるソース領域５２を除く）に示す。この段階では、同じフィン１０ａに隣接するポリブロック３０ａについて、向かい合う側壁は、トンネル酸化物層３８によって覆われ、互いから離れた側を向く側壁は、酸化物スペーサ３６によって覆われている。
フォトレジストを、構造体の上方に形成し、部分的に除去して、メモリセル領域２の部分（すなわち、同じフィン１０ａ上の隣接するポリブロック３０ａについて、互いから離れた側を向く側壁の周りの領域を露出させ、酸化物スペーサ３６を露出したままにする）を露出させる。埋め込みプロセスを実行して、ポリブロック３０ａの側壁上の隣接する酸化物スペーサ３６のフィン１０ａの部分に材料を埋め込む。フィン１０ａのこれらの埋め込まれた領域は、最終的には、後ほど形成されるワード線ゲートの下に配設される。次いで、酸化物エッチングを使用して、酸化物を除去し、埋め込まれたばかりのフィン１０ａの頂面及び側面部分を露出したままにする。フォトレジストの除去後、図１Ｇに示されるように、フィン１０ａの露出した頂面及び側面に酸化物層４０（ワード線酸化物）を形成する。
フォトレジストを、構造体の上方に形成し、論理デバイス領域４から除去する。図１Ｈ（フォトレジスト除去後）に示されるように、一連のエッチングを実行して、酸化物及び窒化物層をＳＴＩ酸化物層２４まで下に除去し、酸化物層２４を窪ませ、これにより、フィン１０ｂが論理デバイス領域４内で突出して部分的に露出する。次いで、酸化物層（図示せず）を形成して、論理デバイス領域４内のフィン１０ｂの露出した頂面及び側面を覆う。次いで、第２のポリ堆積によって、ポリ層４４を、構造体の上方に形成する。ポリ層４４を、ＣＭＰ（窒化物層３４又は窒化物層３４上の酸化物を、メモリセル領域内のポリブロック３０ａの上方で、ＣＭＰ停止層として使用して）によって平坦化する。フォトレジストを、構造体に形成し、メモリセル領域２から除去する。等方性ポリエッチングを使用して、メモリセル領域２内のポリ層４４を窪ませる。この結果得られた構造体を、図１Ｉ（フォトレジストの除去後）に示す。
フォトレジストを、構造体の上方に形成し、選択的に除去して、メモリセルと論理デバイス領域２／４の両方においてフィン１０ａ／１０ｂを横切って延在するフォトレジストのストリップを残す。ポリエッチングを使用して、ポリ層４４の露出部分（フォトレジストのストリップの下のそれらの部分を除く）を除去する。フォトレジストの除去後、堆積及び異方性エッチングによって、スペーサ４６を、ポリ層４４の側面に形成する。スペーサ４６を、好ましくはＳｉＯＮなどの低Ｋ材料で形成する。この結果得られた構造体を図１Ｊに示す。メモリセル領域２では、ポリ層４４のストリップ４４ａ／４４ｂは、それぞれがフィン１０ａを横切って延在し、ポリブロック３０ａに横方向に隣接したままである（すなわち、ポリブロック３０ａは、ストリップ４４ａと４４ｂとの間にある）。論理デバイス領域では、ポリ層４４のストリップ４４ｃは、それぞれがフィン１０ｂを横切って延在したままである（単純化のために１つのセットのフィン１０ｂ及び１つのストリップ４４ｃのみが示されている）。
等方性エッチングを使用して、論理デバイス領域４内のポリストリップ４４ｃに隣接するフィン１０ｂを露出させる。ハードマスク層４８（例えば、ＳｉＣＮ）を、構造体の上方に形成する。フォトレジスト５０を、構造体に形成し、メモリセル領域２内の隣接するポリストリップ４４ａと隣接するポリストリップ４４ｂとの間のハードマスク層４８の部分と、論理デバイス領域４内のポリストリップ４４ｃに隣接するハードマスク層４８の部分と、を選択的に露出させるように、パターン化する。エッチングを使用して、メモリセル領域２内のハードマスク層４８及び酸化物層４０の露出部分を除去し、ポリストリップ４４ａと隣接するポリストリップ４４ｂとの間のフィン１０ａの部分を露出させる。これらのエッチングはまた、論理デバイス領域４内のポリストリップ４４ｃの両側のフィン１０ｂ上のハードマスク層４８及び酸化物（以前に示されていない）の露出部分を除去する。次いで、埋め込みをメモリセル領域２内のフィン１０ａの露出部分に実行して、その中にドレイン領域５３を形成する（及びソース領域５２を増強する）。この埋め込みはまた、論理領域４のポリストリップ４４ｃの両側のフィン１０ｂにソース領域５２Ｌ及びドレイン領域５３Ｌを形成する。この結果得られた構造体を図１Ｋに示す（ソース／ドレイン領域５２Ｌ／５３Ｌを除く。それらは、図４によりよく示されている）。
フォトレジスト５０を除去した後、エピタキシャル層５４を、メモリセル領域２内のフィン１０ａの露出したソース領域及びドレイン領域５２／５３、ならびに、論理デバイス領域４内のフィン１０ｂの露出したソース領域及びドレイン領域５２Ｌ／５３Ｌ上で成長させる。エピタキシャル層５４を、（より容易な接触形成及び信頼性のために）ソース／ドレイン領域のサイズを拡張し、より良好な伝導のためにフィン１０ａ／１０ｂ内のキャリア移動度を増加させる。次いで、エッチングによって、ハードマスク層４８の残りの部分を除去する。次いで、構造体を、窒化物５６の層で覆う。酸化物５８の厚い層を、構造体の上方に形成し、ＣＭＰによって平坦化する。この結果得られた構造体を図１Ｌに示す。
フォトレジストを、構造体の上方に形成し、論理デバイス領域４から選択的に除去する。酸化物エッチングを使用して、ポリストリップ４４ｃを露出させる。次いで、ポリエッチングを使用して、論理デバイス領域４からポリストリップ４４ｃを除去する。フォトレジストの除去後、酸化物エッチングを使用して、以前にポリストリップ４４ｃの下にあるフィン１０ｂ上の酸化物を除去し、論理デバイス領域４内のフィン１０ｂの部分を露出させたままにする。次いで、図１Ｍに示すように、論理デバイス領域４内の露出したフィン１０ｂを覆う酸化物層６０を形成する。高Ｋ材料６２の層（すなわち、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、又は他の適切な材料などの酸化物より大きい誘電率Ｋを有する）を、構造体上（すなわち、酸化物層６０上）に形成する。次いで、１つ以上の金属層を構造体に形成する。例えば、ＴｉＮ層６４を、構造体に形成し、続いてタングステン６６の厚い層を形成し、続いて停止層として論理デバイス領域４内の高Ｋ層６２を使用してＣＭＰを行う。この結果得られた構造体を図１Ｎに示しており、論理デバイス領域４内の金属６４／６６のストリップはフィン１０ｂを横切って延在している（以前に除去されたダミーポリストリップ４４ｃを有効に置き換える）。
窒化物層６８を構造体の上方に形成し、酸化物層７０を窒化物層６８に形成する。フォトレジストを、構造体の上方に形成し、メモリセル領域２内のポリストリップ４４ｂの上方で酸化物層７０の部分を露出させるように、パターン化する。エッチングを実行して、酸化物層７０、窒化物層６８、及び酸化物層５０の部分を除去し、ポリストリップ４４ｂの頂部を露出させる。フォトレジストの除去後、Ｔｉ／Ｐｔ堆積及びアニールによって、サリサイド７２を、ポリストリップ４４ｂの頂面に形成する。必要に応じて、Ｔｉエッチングによって、過剰なＴｉを除去する。酸化物７３を、サリサイド７２の上方の領域に充填するように堆積する。この結果得られた構造体を図１Ｏに示す。
フォトレジスト７４を、構造体の上方に形成し、フォトレジスト７４の部分をメモリ領域２内のソース／ドレイン領域５２／５３の垂直上方を除去し、論理デバイス領域４内のソース／ドレイン領域５２Ｌ／５３Ｌの垂直上方を除去するように、パターン化する。次いで、コンタクトホールを形成し、そこでは、フォトレジスト７４が、それぞれのソース領域又はドレイン領域の下方に延在して露出する一連のエッチングによって除去されている。具体的には、メモリセル領域２内のコンタクトホール７６はそれぞれ、ドレイン領域５３のうちの１つまで下に延在し、それを露出させている。メモリ領域２内のコンタクトホール７８（単純化のために１つのみが示されている）は、ソース領域５２まで下に延在し、それを露出させている。論理デバイス領域４内のコンタクトホール８０は、ソース領域５２Ｌまで下に延在し、それを露出させている。論理デバイス領域４内のコンタクトホール８２は、ドレイン領域５３Ｌまで下に延在し、それを露出させている。この結果得られた構造体を図１Ｐに示す。
フォトレジスト７４を除去した後、ＴｉＮ層８４を構造体に堆積させ、タングステン８６の層をＴｉＮ層８４に堆積させる。ＣＭＰを使用して、コンタクトホール７６／７８／８０／８２内以外の層８４／８６を除去する。コンタクトホール７６内の層８４／８６は、ドレイン領域５３まで下に延在し、かつそれと電気的に接触する、ドレイン接点８８を形成する。コンタクトホール７８内の層８４／８６は、ソース領域５２まで下に延在し、かつそれと電気的に接触する、ソース接点９０を形成する。コンタクトホール８０内の層８４／８６は、ソース領域５２Ｌまで下に延在し、かつそれと電気的に接触する、ソース接点９２を形成する。コンタクトホール８２内の層８４／８６は、ドレイン領域５３Ｌまで下に延在し、かつそれと電気的に接触する、ドレイン接点９４を形成する。最終構造体を図１Ｑに示す。さらなる接点処理の埋め込みをして、接点８８／９０／９２／９４を更に延在させて引き回し得る。
図２は、メモリセル領域２内のフィン１０ａのうちの１つに沿って形成された一対のメモリセル１００を示しているが、メモリセルの複数の追加の対が各フィン１０ａ上で端から端まで形成されることを理解されたい。各メモリデバイス１００は、ソース領域５２及びドレイン領域５３を含み、これらは、それらの間の半導体基板のチャネル領域９６を画定する。チャネル領域９６は、ソース領域及びドレイン領域５２／５３の間のフィン１０ａの側面及び頂面１０ｃ及び１０ｄに沿って延在する。ポリブロック３０ａは、図３に最もよく示されているように、チャネル領域９６の第１の部分の導電率を制御するために、フィン１０ａの側面及び頂面１０ｃ及び１０ｄを取り囲み、かつそれから絶縁されている、浮遊ゲートである。同様に、ポリブロック４４ｂは、図４に最もよく示されているように、チャネル領域９６の第２の部分の導電率を制御するために、フィン１０ａの側面及び頂面１０ｃ及び１０ｄを取り囲み、かつそれから絶縁されている、ワード線ゲートである。最後に、ポリブロック４４ａは、図５に最もよく示されているように、フィン１０ａのソース領域５２を取り囲み、それから絶縁されている、消去ゲートである。ドレイン接点８８及びソース接点９０は、図２に更に示されている。
図６は、論理デバイス領域４のフィン１０ｂのうちの１つに沿って形成された論理デバイス１０２の一部分を示し、これは、ソース領域５２Ｌ及びドレイン領域５３Ｌを含み、これらは、それらの間の半導体基板のチャネル領域９８を画定する。チャネル領域９８は、ソース領域及びドレイン領域５２Ｌ／５３Ｌの間のフィン１０ｂの側面及び頂面１０ｅ及び１０ｆに沿って延在している。ＴｉＮ層６４及びタングステン層６６の残りは、図７に最もよく示されているように、チャネル領域９８の導電率を制御するために、フィン１０ｂの側面及び頂面１０ｅ及び１０ｆを取り囲む、論理ゲートである。図中の論理デバイス１０２について、ＴｉＮ層６４及びタングステン層６６の残りの部分によって形成された論理ゲート、ソース接点９２及びドレイン接点９４は、全て８つのフィン１０ｂを横切って延在しており、これにより、８つのフィン１０ｂ上の８つのチャネル領域９８が単一の論理デバイス１０２として同時に動作して、単一のフィンのみに形成された論理デバイスによって供給される動作電流を８回提供する。しかしながら、各論理デバイス１０２に含まれるフィンの数は、論理デバイスから必要な動作電流に応じて、任意の数（１つ以上）とすることができる。更に、論理領域４に１つの論理デバイス１０２のみが示されているが、同じ又は変動する電流容量の複数の論理デバイス１０２を論理領域４内で同時に形成することができる。
同じ基板１０に論理デバイス及びメモリセルを形成するための上記技術は、多くの利点を有する。第一に、メモリセルの３つのゲート（ポリブロック３０ａから形成された浮遊ゲート、ポリブロック４４ａから形成された消去ゲート、ポリブロック４４ｂから形成されたワード線ゲート）は、フィン１０ａの頂面及び側面を取り囲むことで、それに見合った横方向サイズが大きくなることなく、チャネル領域９６の有効領域を増加させることによって性能が向上し、これにより、メモリセルをより小さな横方向サイズにスケーリングすることを可能にする。第二に、論理デバイス１０２のＴｉＮ層６４及びタングステン層６６の残りの部分によって形成された論理ゲートは、フィン１０ｂの頂面及び側面を取り囲み、それに見合った横方向サイズが大きくなることなく、チャネル領域９８の有効領域を増加させることによって性能が向上し、これにより、論理デバイスをより小さな横方向サイズにスケーリングすることが可能にする。第三に、メモリセルは、（論理デバイス領域４に対して）基板１０の窪んだメモリセル領域２に形成され、論理デバイス領域４内のより短い論理デバイスの高さを超えることなく、メモリセルのためにより厚いポリ層４４を可能にし、両方の領域２／４における共通の形成工程を簡素化する。第四に、メモリセルの３つ全てのゲートを形成するために、２つのポリシリコン堆積のみが必要である。第五に、処理を簡素化するために、メモリ領域２内の、ワード線ゲート、すなわちポリブロック４４ｂ、及び消去ゲート、すなわちポリブロック４４ａを形成するために使用される同じポリシリコン堆積物も使用して、論理デバイス領域４（後に、ＴｉＮ層６４及びタングステン層６６の残りの部分によって形成された金属論理ゲートと置き換えられる）内に、ダミーポリシリコンストリップ４４ｃ（すなわち、ダミーゲート）を形成する。第六に、ワード線ゲート、すなわちポリブロック４４ｂの頂部は、メモリセル１００の一列に対してポリブロック４４ｂによって形成されたワード線ゲートを形成するポリシリコンのストリップに沿った電気抵抗を、サリサイドによって低減することができる。第七に、ＴｉＮ層６４及びタングステン層６６の残りの部分によって形成された論理ゲートのための金属は、より高い導電率及び性能を提供し、その一方で、それぞれのポリブロック３０ａ／４４ａによって形成されたメモリセルの浮遊ゲート及び消去ゲートのためのポリシリコンは、介在するトンネル酸化物３８を介したトンネリングのより良好な制御を提供し、したがって、消去効率のより良好な制御を提供する。第八に、メモリセルのためのプロセス製造（メモリセルの３つ全てのポリゲートの形成を含む）の過半は、金属論理ゲートの形成の前に実行され、これは、ＣＭＯＳベースラインへの処理の影響を低減する。第九に、メモリセルの一行に対してポリブロック４４ｂによって形成されたワード線ゲートは、連続的なポリシリコンのストリップとして連続的に一緒に形成され、メモリセルの一行に対してポリブロック４４ａによって形成された消去ゲートは、ポリシリコンの連続ストリップとして連続的に形成され、複数のフィン１０ｂのためのＴｉＮ層６４の残りの部分及びタングステン層６６によって形成された論理ゲートは、製造及びゲート相互接続を容易にするために、金属のストリップとして連続的に形成されている。
本発明は、上述の、及び本明細書に例証の実施形態（複数可）に限定されないことが理解されるべきである。例えば、本明細書で本発明に言及することは、任意の特許請求項又は特許請求項の用語の範囲を限定することを意図しておらず、その代わり、単に、１つ以上の特許請求項によって網羅され得る１つ以上の特徴に言及するものである。上記で説明した材料、プロセス、及び数値の実施例は、単に例示的なものであり、特許請求の範囲を限定するものとみなされるべきではない。更に、特許請求の範囲及び明細書から明らかであるように、全ての方法工程が例証又は特許請求される正確な順序で行われる必要はないが、むしろ本発明のメモリセル及び論理デバイスの適切な形成を可能にする任意の順序で（任意の順序で明示的に列挙された制限がない限り）行われる。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される、「の上方に（over）」及び「に（on）」という用語は共に、「上に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「に間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結していない）、及び「間接的に電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結している）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに直接基板にその要素を形成することも、１つ以上の中間材料／要素が介在して間接的に基板にその要素を形成することも含み得る。
Claims (8)
- デバイスを形成する方法であって、
上面を有し、第１の領域及び第２の領域を有するシリコン基板を提供するステップと、
前記シリコン基板の部分を除去して、前記シリコン基板の前記第１の領域において、上方に延在し、かつ頂面で終端する、一対の側面を有する上向きに延在する第１のシリコンフィンを形成し、前記シリコン基板の前記第２の領域において、上方に延在し、かつ頂面で終端する、一対の側面を有する上向きに延在する第２のシリコンフィンと、上方に延在し、かつ頂面で終端する一対の側面を有する上向きに延在する第３のシリコンフィンを形成する、除去するステップと、
第１の埋め込みを実行して、前記第１のシリコンフィンに第１のソース領域を形成する、実行するステップと、
第２の埋め込みを実行して、前記第１のシリコンフィンに第１のドレイン領域を形成し、前記第２のシリコンフィンに第２のソース領域及び第２のドレイン領域を、前記第３のシリコンフィンに第３のソース領域及び第３のドレイン領域を形成する、実行するステップであって、前記第１のソース領域及び前記第１のドレイン領域は、それらの間に延在する前記第１のシリコンフィンの第１のチャネル領域を画定し、前記第２のソース領域及び前記第２のドレイン領域は、それらの間に延在する前記第２のシリコンフィンの第２のチャネル領域を画定し、前記第３のソース領域及び前記第３のドレイン領域は、それらの間に延在する前記第３のシリコンフィンの第３のチャネル領域を画定する、実行するステップと、
第１のポリシリコン堆積を使用して、前記第１のチャネル領域の第１の部分の上方に配設され、かつそれから絶縁されている、浮遊ゲートを形成するステップであって、前記浮遊ゲートは、前記第１のシリコンフィンの前記頂面及び前記側面を取り囲んでいる、形成するステップと、
第２のポリシリコン堆積を使用して、前記第１のソース領域の上方に配設され、かつそれから絶縁されている、消去ゲートと、前記第１のチャネル領域の第２の部分の上方に配設され、かつそれから絶縁されている、ワード線ゲートと、前記第２のチャネル領域及び前記第３のチャネル領域の上方に配設され、かつそれらから絶縁されている、ダミーゲートと、を形成するステップであって、
前記消去ゲートは、前記第１のシリコンフィンの前記頂面及び前記側面を取り囲んでおり、
前記ワード線ゲートは、前記第１のシリコンフィンの前記頂面及び前記側面を取り囲んでおり、
前記ダミーゲートは、前記第２のシリコンフィンの前記頂面及び前記側面を取り囲み、前記第３のシリコンフィンの前記頂面及び前記側面を取り囲んでいる、形成するステップと、
前記ダミーゲートを、前記第２のチャネル領域及び前記第３のチャネル領域の上方に配設され、かつそれらから絶縁されている、金属ゲートで置き換えるステップであって、前記消去ゲート及びポリシリコンの前記ワード線ゲートを維持しながら、前記金属ゲートは、前記第２のシリコンフィンの前記頂面及び前記側面を取り囲み、前記第３のシリコンフィンの前記頂面及び前記側面を取り囲んでいる、置き換えるステップと、を含む、方法。 - 前記シリコン基板の前記第１の領域及び前記第２の領域における前記シリコン基板の前記部分を前記除去して、前記上向きに延在する第１のシリコンフィン、前記上向きに延在する第２のシリコンフィン、及び、前記上向きに延在する第３のシリコンフィンを形成する、前記除去するステップの前に、前記方法は、
前記シリコン基板の前記第２の領域内の前記上面を窪ませることなく、前記シリコン基板の前記第１の領域内の前記上面を窪ませるステップを更に含む、請求項１に記載の方法。 - 前記ダミーゲートを前記金属ゲートで前記置き換えるステップは、
前記第２のチャネル領域及び前記第３のチャネル領域の上方から前記ダミーゲートを除去するステップと、
少なくとも１つの金属堆積を使用して、前記第２のチャネル領域及び前記第３のチャネル領域の上方にあり、かつそれらから絶縁されている、前記金属ゲートを形成するステップと、を含む、請求項１に記載の方法。 - 前記第１の埋め込みを前記実行するステップは、前記第１のポリシリコン堆積の後で且つ前記第２のポリシリコン堆積の前に実行される、請求項１に記載の方法。
- 前記シリコン基板の前記部分を前記除去して、前記上向きに延在する第１のシリコンフィン、前記上向きに延在する第２のシリコンフィン、及び、前記上向きに延在する第３のシリコンフィンを形成する、前記除去するステップは、
前記シリコン基板に第１の絶縁層を形成するステップと、
前記第１の絶縁層に第２の絶縁層を形成するステップと、
前記第２の絶縁層に材料のストリップを形成するステップと、
前記第２の絶縁層に、かつ前記材料のストリップに沿って、スペーサを形成するステップと、
前記材料のストリップを除去するステップと、
前記スペーサ間の前記第１の絶縁層及び前記第２の絶縁層の部分を除去して、前記シリコン基板の部分を露出させる、除去するステップと、
前記シリコン基板の露出した前記部分のエッチングを実行するステップと、を含む、請求項１に記載の方法。 - 前記ワード線ゲートの頂面にサリサイドを形成するステップ、を更に含む、請求項１に記載の方法。
- 前記ワード線ゲートは、第１の酸化物層によって前記第１のチャネル領域の前記第２の部分から絶縁され、前記金属ゲートは、高Ｋ材料の層及び前記第１の酸化物層とは異なる第２の酸化物層によって前記第２のチャネル領域及び前記第３のチャネル領域から絶縁されている、請求項１に記載の方法。
- 前記浮遊ゲートは、第１の酸化物層によって前記第１のチャネル領域の前記第１の部分から絶縁され、前記ワード線ゲートは、前記第１の酸化物層とは異なる第２の酸化物層によって前記第１のチャネル領域の前記第２の部分から絶縁され、前記金属ゲートは、高Ｋ材料の層及び前記第２の酸化物層とは異なる第３の酸化物層によって前記第２のチャネル領域及び前記第３のチャネル領域から絶縁されている、請求項１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/803,876 US11114451B1 (en) | 2020-02-27 | 2020-02-27 | Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices |
| US16/803,876 | 2020-02-27 | ||
| PCT/US2020/048835 WO2021173186A1 (en) | 2020-02-27 | 2020-08-31 | Method of forming a device with finfet split gate non-volatile memory cells and finfet logic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023505612A JP2023505612A (ja) | 2023-02-09 |
| JP7364801B2 true JP7364801B2 (ja) | 2023-10-18 |
Family
ID=72521715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022550939A Active JP7364801B2 (ja) | 2020-02-27 | 2020-08-31 | ＦｉｎＦＥＴスプリットゲート不揮発性メモリセル及びＦｉｎＦＥＴ論理デバイスを備えるデバイスを形成する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11114451B1 (ja) |
| EP (1) | EP4111500A1 (ja) |
| JP (1) | JP7364801B2 (ja) |
| KR (1) | KR20220114108A (ja) |
| CN (1) | CN115152020B (ja) |
| TW (1) | TWI748847B (ja) |
| WO (1) | WO2021173186A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11362100B2 (en) * | 2020-03-24 | 2022-06-14 | Silicon Storage Technology, Inc. | FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150035039A1 (en) | 2013-07-31 | 2015-02-05 | Qualcomm Incorporated | Logic finfet high-k/conductive gate embedded multiple time programmable flash memory |
| US20160064398A1 (en) | 2014-09-02 | 2016-03-03 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with finfet nonvolatile memory |
| JP2017123398A (ja) | 2016-01-07 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2017152541A (ja) | 2016-02-24 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20180151578A1 (en) | 2015-06-26 | 2018-05-31 | Intel Corporation | Semi-volatile embedded memory with between-fin floating-gate device and method |
| JP2018533228A (ja) | 2015-11-03 | 2018-11-08 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 |
| US20200013786A1 (en) | 2018-07-05 | 2020-01-09 | Silicon Storage Technology, Inc. | Split Gate Non-Volatile Memory Cells With Three-Dimensional FINFET Structure, And Method Of Making Same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
| US7423310B2 (en) | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| KR101100428B1 (ko) | 2005-09-23 | 2011-12-30 | 삼성전자주식회사 | ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법 |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| US8461640B2 (en) | 2009-09-08 | 2013-06-11 | Silicon Storage Technology, Inc. | FIN-FET non-volatile memory cell, and an array and method of manufacturing |
| US9634018B2 (en) | 2015-03-17 | 2017-04-25 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell with 3D finFET structure, and method of making same |
| US9570454B2 (en) * | 2015-06-25 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure with emedded EFS3 and FinFET device |
| JP6578172B2 (ja) * | 2015-09-18 | 2019-09-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN107305892B (zh) | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| US9985042B2 (en) | 2016-05-24 | 2018-05-29 | Silicon Storage Technology, Inc. | Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells |
| US10211217B2 (en) * | 2017-06-20 | 2019-02-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
| US10312247B1 (en) | 2018-03-22 | 2019-06-04 | Silicon Storage Technology, Inc. | Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication |
| US10468428B1 (en) | 2018-04-19 | 2019-11-05 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same |
| TWI694592B (zh) * | 2018-11-09 | 2020-05-21 | 物聯記憶體科技股份有限公司 | 非揮發性記憶體及其製造方法 |
| US10886287B2 (en) * | 2019-01-14 | 2021-01-05 | Globalfoundries Inc. | Multiple-time programmable (MTP) memory device with a wrap-around control gate |
-
2020
- 2020-02-27 US US16/803,876 patent/US11114451B1/en active Active
- 2020-08-31 WO PCT/US2020/048835 patent/WO2021173186A1/en unknown
- 2020-08-31 EP EP20772479.0A patent/EP4111500A1/en not_active Withdrawn
- 2020-08-31 JP JP2022550939A patent/JP7364801B2/ja active Active
- 2020-08-31 KR KR1020227027142A patent/KR20220114108A/ko not_active IP Right Cessation
- 2020-08-31 CN CN202080097412.5A patent/CN115152020B/zh active Active
-
2021
- 2021-01-20 TW TW110102042A patent/TWI748847B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150035039A1 (en) | 2013-07-31 | 2015-02-05 | Qualcomm Incorporated | Logic finfet high-k/conductive gate embedded multiple time programmable flash memory |
| US20160064398A1 (en) | 2014-09-02 | 2016-03-03 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with finfet nonvolatile memory |
| US20180151578A1 (en) | 2015-06-26 | 2018-05-31 | Intel Corporation | Semi-volatile embedded memory with between-fin floating-gate device and method |
| JP2018533228A (ja) | 2015-11-03 | 2018-11-08 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 金属ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法 |
| JP2017123398A (ja) | 2016-01-07 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2017152541A (ja) | 2016-02-24 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20200013786A1 (en) | 2018-07-05 | 2020-01-09 | Silicon Storage Technology, Inc. | Split Gate Non-Volatile Memory Cells With Three-Dimensional FINFET Structure, And Method Of Making Same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115152020A (zh) | 2022-10-04 |
| JP2023505612A (ja) | 2023-02-09 |
| WO2021173186A1 (en) | 2021-09-02 |
| US20210272973A1 (en) | 2021-09-02 |
| EP4111500A1 (en) | 2023-01-04 |
| CN115152020B (zh) | 2023-05-05 |
| US11114451B1 (en) | 2021-09-07 |
| TW202147580A (zh) | 2021-12-16 |
| KR20220114108A (ko) | 2022-08-17 |
| TWI748847B (zh) | 2021-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI714011B (zh) | 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法 | |
| US11594453B2 (en) | Method of forming a device with split gate non-volatile memory cells, HV devices having planar channel regions and FINFET logic devices | |
| TWI709247B (zh) | 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法 | |
| TWI757123B (zh) | 具有強化浮動閘至浮動閘電容耦合之finfet分離閘非揮發性記憶體單元 | |
| JP7364801B2 (ja) | ＦｉｎＦＥＴスプリットゲート不揮発性メモリセル及びＦｉｎＦＥＴ論理デバイスを備えるデバイスを形成する方法 | |
| US11315940B2 (en) | Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and FinFET logic devices | |
| KR102567123B1 (ko) | 평면 분리형 게이트 비휘발성 메모리 셀, 고전압 소자 및 FinFET 논리 소자를 갖는 소자 형성 방법 | |
| US20230290864A1 (en) | Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate | |
| US20230189520A1 (en) | Split gate non-volatile memory cells, hv and logic devices with finfet structures, and method of making same | |
| WO2023172279A1 (en) | Method of forming a device with planar split gate non-volatile memory cells, planar hv devices, and finfet logic devices on a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221020 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221020 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20221020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7364801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |