[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI694592B - 非揮發性記憶體及其製造方法 - Google Patents

非揮發性記憶體及其製造方法 Download PDF

Info

Publication number
TWI694592B
TWI694592B TW107139903A TW107139903A TWI694592B TW I694592 B TWI694592 B TW I694592B TW 107139903 A TW107139903 A TW 107139903A TW 107139903 A TW107139903 A TW 107139903A TW I694592 B TWI694592 B TW I694592B
Authority
TW
Taiwan
Prior art keywords
gate
volatile memory
substrate
layer
item
Prior art date
Application number
TW107139903A
Other languages
English (en)
Other versions
TW202018918A (zh
Inventor
范德慈
黃義欣
鄭育明
Original Assignee
物聯記憶體科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 物聯記憶體科技股份有限公司 filed Critical 物聯記憶體科技股份有限公司
Priority to TW107139903A priority Critical patent/TWI694592B/zh
Priority to US16/359,983 priority patent/US10644011B1/en
Priority to CN201910431266.4A priority patent/CN111180508B/zh
Publication of TW202018918A publication Critical patent/TW202018918A/zh
Application granted granted Critical
Publication of TWI694592B publication Critical patent/TWI694592B/zh

Links

Images

Classifications

    • H01L29/785—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H01L29/0696—
    • H01L29/401—
    • H01L29/40114—
    • H01L29/42324—
    • H01L29/42328—
    • H01L29/42356—
    • H01L29/4933—
    • H01L29/517—
    • H01L29/66825—
    • H01L29/7851—
    • H01L29/788—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種非揮發性記憶體，具有記憶胞。記憶胞包括源極區與汲極區、選擇閘極、虛擬選擇閘極、浮置閘極、抹除閘極、控制閘極。選擇閘極設置於源極區與汲極區之間的基底上。浮置閘極設置於選擇閘極與源極區之間的基底上，且浮置閘極的頂部兩側具有對稱之轉角部，高度低於選擇閘極的高度，抹除閘極設置於源極區上，且抹除閘極包覆源極側的轉角部。控制閘極設置於抹除閘極與浮置閘極上。

Description

非揮發性記憶體及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種非揮發性記憶體及其製造方法。
非揮發性記憶體由於具有可多次進行資料的存入、讀取、抹除等動作，且存入的資料在斷電後也不會消失的優點，已廣泛採用在個人電腦和電子設備。
典型的一種非揮發性記憶體設計成具有堆疊式閘極(Stack-Gate)結構，其中包括依序設置於基底上的穿隧氧化層、浮置閘極(Floating gate)、閘間介電層以及控制閘極(Control Gate)。對此非揮發性記憶體元件進行程式化或抹除操作時，係分別於源極區、汲極區與控制閘極上施加適當電壓，以使電子注入多晶矽浮置閘極中，或將電子從多晶矽浮置閘極中拉出。
在非揮發性記憶體的操作上，通常浮置閘極與控制閘極之間的閘極耦合率(Gate-Coupling Ratio，GCR)越大，其操作所需之工作電壓將越低，而非揮發性記憶體的操作速度與效率就會大大的提升。其中增加閘極耦合率的方法，包括了增加浮置閘極與控制閘極間之重疊面積(Overlap Area)、降低浮置閘極與控制閘極間之介電層的厚度、以及增加浮置閘極與控制閘極之間的閘間介電層的介電常數(Dielectric Constant；k)等。
在非揮發性記憶體的操作上，通常閘極電阻越小，非揮發性記憶體的操作速度就會大大的提升。其中降低閘極電阻的方法，包括了使用金屬矽化物或金屬閘極等。
然而，隨著積體電路正以更高的集積度朝向小型化的元件發展，所以必須縮小非揮發性記憶體之記憶胞尺寸以增進其集積度。其中，縮小記憶胞之尺寸可藉由減小記憶胞的閘極長度與位元線的間隔等方法來達成。但是，閘極長度變小會縮短了穿隧氧化層下方的通道長度(Channel Length)，容易造成汲極與源極間發生不正常的電性貫通(Punch Through)，如此將嚴重影響此記憶胞的電性表現。而且，在程式化及或抹除記憶胞時，電子重複穿越過穿隧氧化層，將耗損穿隧氧化層，導致記憶體元件可靠度降低。
本發明提供一種非揮發性記憶體及其製造方法，可以低操作電壓操作，進而增加半導體元件的可靠度。
本發明提供一種非揮發性記憶體及其製造方法，可以降低閘極電阻，進而增加半導體元件的操作速度。
本發明提供一種非揮發性記憶體及其製造方法，可以提高元件的積集度。
本發明提出一種非揮發性記憶體，其具有第一記憶胞，第一記憶胞設置於基底上。第一記憶胞包括源極區與汲極區、選擇閘極、虛擬選擇閘極、浮置閘極、抹除閘極、控制閘極、穿隧介電層、抹除閘介電層、選擇閘介電層、絕緣層及閘間介電層。源極區與汲極區分別設置基底中。選擇閘極設置於源極區與汲極區之間的基底上。虛擬選擇閘極設置於基底與抹除閘極之間。浮置閘極設置於選擇閘極與源極區之間的基底上，浮置閘極的頂部具有對稱之二轉角部，且浮置閘極的高度低於選擇閘極的高度。抹除閘極設置於源極區上，並包覆浮置閘極之源極側的轉角部。控制閘極設置於抹除閘極與浮置閘極上。穿隧介電層設置於浮置閘極與基底之間。抹除閘介電層設置於抹除閘極與浮置閘極之間。選擇閘介電層設置於選擇閘極與基底之間。絕緣層設置於選擇閘極與浮置閘極之間。閘間介電層設置於控制閘極與浮置閘極之間以及控制閘極與抹除閘極之間。
在本發明的一實施例中，上述非揮發性記憶體更包括第二記憶胞。第二記憶胞設置於基底上。第二記憶胞的結構與第一記憶胞的結構相同，且第二記憶胞與第一記憶胞成鏡像配置，共用源極區或汲極區。
在本發明的一實施例中，第一記憶胞與第二記憶胞共用抹除閘極，且抹除閘極填滿第一記憶胞與第二記憶胞之間的開口。
在本發明的一實施例中，第一記憶胞與第二記憶胞共用控制閘極，且控制閘極覆蓋抹除閘極。
在本發明的一實施例中，控制閘極的材質包括多晶矽及金屬矽化物。
在本發明的一實施例中，選擇閘極的材質包括多晶矽及金屬矽化物。
在本發明的一實施例中，控制閘極填滿選擇閘極與抹除閘極之間的開口。
在本發明的一實施例中，閘間介電層的材質包括氧化矽／氮化矽／氧化矽或氮化矽／氧化矽或其他高介電常數的材質(k＞4)。
在本發明的一實施例中，控制閘極的材質包括金屬。
在本發明的一實施例中，選擇閘極的材質包括金屬。
在本發明的一實施例中，上述非揮發性記憶體更包括虛擬選擇閘極，虛擬選擇閘極設置於基底與抹除閘極之間，浮置閘極的與選擇閘極相鄰一側的高度高於虛擬選擇閘極的高度。
在本發明的一實施例中，上述非揮發性記憶體採用鰭狀電晶體（FinFET）形式。
在本發明的一實施例中，上述浮置閘極具有凹口。
本發明提出一種非揮發性記憶體的製造方法。首先，提供基底，此基底中已形成有源極區。於基底上形成第一堆疊結構與第二堆疊結構，第一堆疊結構與第二堆疊結構由基底起依序包括選擇閘介電層、選擇閘極及頂蓋層，其中第二堆疊結構位於源極區上。於第一堆疊結構與第二堆疊結構之間的基底上形成穿隧介電層。於第一堆疊結構與第二堆疊結構之間的基底上形成自對準之浮置閘極，浮置閘極的高度低於選擇閘極的高度，其中浮置閘極的頂部具有相鄰第一堆疊結構與第二堆疊結構之二對稱的轉角部。移除頂蓋層。至少移除第二堆疊結構的部分選擇閘極 (即虛擬選擇閘)，暴露出浮置閘極的轉角部。於包含轉角部的浮置閘極上形成抹除閘介電層。於基底或部份第二堆疊結構的部分選擇閘極上形成抹除閘極，其中抹除閘極包覆靠近源極區側的浮置閘極的轉角部。於浮置閘極及抹除閘極上形成閘間介電層。於浮置閘極上形成控制閘極。
在本發明的一實施例中，於第一堆疊結構與第二堆疊結構之間的基底上形成浮置閘極的步驟包括：於第一堆疊結構與第二堆疊結構之間形成導體間隙壁，然後圖案化導體間隙壁，以形成浮置閘極。
在本發明的一實施例中，非揮發性記憶體的製造方法更包括：於第一堆疊結構的與浮置閘極相鄰的相反側的基底中形成汲極區。
在本發明的一實施例中，非揮發性記憶體的製造方法更包括：於選擇閘極、控制閘極與汲極區形成金屬矽化物層。
在本發明的一實施例中，至少移除第二堆疊結構的部分選擇閘極之步驟中，更移除第二堆疊結構的全部的選擇閘極。
在本發明的一實施例中，所述第二堆疊結構的全部的所述選擇閘極後，更包括於浮置閘極的側壁形成間隙壁及抹除閘介電層。
在本發明的一實施例中，於浮置閘極上形成控制閘極的步驟包括：於基底上形成導體材料層，然後圖案化導體材料層，以形成覆蓋浮置閘極與抹除閘極的控制閘極。
在本發明的一實施例中，於浮置閘極上形成控制閘極的步驟包括：於所述基底上形成導體材料層，並進行平坦化製程，以移除部分所述導體材料層，然後圖案化導體材料層，以於抹除閘極的一側、且於浮置閘極的上方形成控制閘極。
本發明的非揮發性記憶體及其製造方法中，浮置閘極具有凹口，增加了控制閘極與浮置閘極之間所夾的面積，而提高了記憶體元件的的耦合率。
本發明的非揮發性記憶體及其製造方法中，由於浮置閘極設置有轉角部，抹除閘極包覆此轉角部。轉角部的角度小於或等於90度，藉由轉角部使電場集中，可降低抹除電壓，有效率的將電子從浮置閘極拉出，提高抹除資料的速度。
本發明的非揮發性記憶體及其製造方法中，選擇閘極、控制閘極及抹除閘極的表面為共平面，而可以增加記憶體元件的集積度。
本發明的非揮發性記憶體及其製造方法中，藉由進行高介電常數金屬閘極（HKMG）製程，以使選擇閘極及/或控制閘極形成高介電常數金屬閘極（HKMG），則電晶體電容（且藉此驅動電流）得以增加，且閘極洩漏及臨限電壓得以減少，進而提升元件效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為依照本發明之實施例所繪示的一種非揮發性記憶體的上視圖。圖1B為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。圖1B所繪示為沿著圖1A中A-A'線的剖面圖。圖1C為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。圖1D為依照本發明之實施例所繪示的一種非揮發性記憶體的上視圖。圖1E為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。圖1E所繪示為沿著圖1D中B-B'線的剖面圖。圖1F至圖1J分別為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。在圖1B~圖1J中，相同的構件給予相同的符號並省略其說明。
請參照圖1A及圖1B，非揮發性記憶體包括多個記憶胞MC。這些記憶胞MC排列成行/列陣列。非揮發性記憶體設置於基底100上。在基底100中例如設置有規則排列的多個隔離結構101，以定義出具有格狀的主動區103。隔離結構101例如是淺溝渠隔離結構。
各記憶胞MC包括源極區102與汲極區104、選擇閘極106、浮置閘極108、抹除閘極110、控制閘極112、穿隧介電層114、抹除閘介電層116、選擇閘介電層118、絕緣層120、閘間介電層122。
源極區102與汲極區104，分別設置基底100中。源極區102、汲極區104例如是含有N型或P型摻質的摻雜區，端視元件的設計而定。
選擇閘極106例如設置於源極區102與汲極區104之間的基底100上。選擇閘極106例如是在Y方向延伸。選擇閘極106的材質包括摻雜多晶矽等導體材料。在一實施例中，選擇閘極106的材質包括多晶矽及金屬矽化物。浮置閘極108例如設置於選擇閘極106與源極區102之間的基底100上。浮置閘極108的高度低於選擇閘極106的高度，且浮置閘極108的頂部至少具有轉角部126。浮置閘極108具有凹陷，亦即浮置閘極的高度從中央逐漸變高。浮置閘極108的材質例如是摻雜多晶矽等導體材料。浮置閘極108可由一層或多層導體層構成。
在本實施例中，非揮發性記憶體更包括虛擬選擇閘極106a。虛擬選擇閘極106a例如設置於基底100與抹除閘極110之間。虛擬選擇閘極106a與浮置閘極108之間例如也設置有絕緣層120。浮置閘極108的與虛擬選擇閘極106a相鄰一側的高度高於虛擬選擇閘極106a的高度，而將頂部的轉角部126暴露出來
抹除閘極110例如設置於源極區102上，且抹除閘極110包覆轉角部126。抹除閘極110例如是在Y方向延伸。抹除閘極110的材質例如是摻雜多晶矽等導體材料。控制閘極112例如設置於抹除閘極110與浮置閘極108上。控制閘極112的材質例如是摻雜多晶矽等導體材料。穿隧介電層114例如設置於浮置閘極108與基底100之間。穿隧介電層114的材質例如是氧化矽。穿隧介電層114的厚度介於60埃至200埃之間。抹除閘介電層116例如設置於抹除閘極110與浮置閘極108之間。抹除閘介電層116的材質例如是氧化矽。抹除閘介電層116的厚度例如介於60埃至150埃之間。
選擇閘介電層118例如設置於選擇閘極106與基底100之間。選擇閘介電層118的材質例如是氧化矽。絕緣層120例如設置於選擇閘極106與浮置閘極108之間。閘間介電層122例如設置於控制閘極112與浮置閘極108之間以及控制閘極112與抹除閘極110之間。閘間介電層122的材質例如是氧化矽／氮化矽／氧化矽或氮化矽／氧化矽或其他高介電常數的材質(k＞4)。
在X方向(行方向)上，多個記憶胞MC藉由源極區102或汲極區104串接在一起。舉例來說，記憶胞140的結構與記憶胞142的結構相同，且記憶胞140與記憶胞142成鏡像配置，共用源極區102或汲極區104；記憶胞144的結構與記憶胞146的結構相同，且記憶胞144與記憶胞146成鏡像配置，共用源極區102或汲極區104。同時，記憶胞140、記憶胞142、記憶胞144與記憶胞146共用抹除閘極110及控制閘極112，且控制閘極112覆蓋抹除閘極110。
在Y方向(列方向)上，多個記憶胞MC由源極區102、選擇閘極106、抹除閘極110以及控制閘極112串接在一起。亦即，在列方向上，多個記憶胞MC共用同一個源極區102、選擇閘極106、抹除閘極110以及控制閘極112。舉例來說，記憶胞140的結構與記憶胞144的結構相同，記憶胞142的結構與記憶胞146的結構相同，控制閘極112填滿記憶胞140與記憶胞144以及記憶胞142的結構與記憶胞146之間。同一列的記憶胞140與記憶胞144共用同同一個源極區102、選擇閘極106、抹除閘極110以及控制閘極112。
在本實施例中，控制閘極112、選擇閘極106以及汲極區104上更形成有金屬矽化物層124。
在另一實施例中，如圖1C所示，移除了圖1A及圖1B所示的虛擬選擇閘極106a。抹除閘極110a填滿記憶胞140與記憶胞142之間的開口。在抹除閘極110a與浮置閘極108之間設置有由抹除閘介電層116a與間隙壁128形成的絕緣層。
在另一實施例中，如圖1D與圖1E所示，記憶胞140與記憶胞142共用抹除閘極110。但記憶胞140與記憶胞142分別具有控制閘極112a與控制閘極112b，亦即，在X方向上，相鄰的記憶胞MC未共用控制閘極。
此外，如圖1E所示，控制閘極112a與控制閘極112b設置於選擇閘極106及抹除閘極110之間的凹口。選擇閘極106、控制閘極112a與控制閘極112b及抹除閘極110a的表面為共平面，而可以增加記憶體元件的集積度。
在另一實施例中，圖1F所示的非揮發性記憶體是圖1E的非揮發性記憶體的變形例，以下只針對不同點做說明。如圖1F所示，選擇閘極106b的材質，包括金屬材料，例如鋁、銅、鎢、鈷、鈦、鉭、釕、或鋯等。在選擇閘極106b與控制閘極112a(控制閘極112b)之間、選擇閘極106b與浮置閘極108之間以及選擇閘極106b與基底100之間設置有高介電常數介電層152（介電常數值大於4）。高介電常數介電層152例如可包含氧化鉿（HfO）、氧化鉿矽（HfSiO）、氧化鉿鋁（HfAlO）、或氧化鉿鉭（HfTaO）。
藉由使選擇閘極106b為高介電常數金屬閘極（HKMG），則電晶體電容（且藉此驅動電流）得以增加，且閘極洩漏及臨限電壓得以減少，進而提升元件效能。
在另一實施例中，圖1G所示的非揮發性記憶體是圖1E的非揮發性記憶體的變形例，以下只針對不同點做說明。選擇閘極106b的材質，包括金屬材料，例如鋁、銅、鎢、鈷、鈦、鉭、釕、或鋯等。控制閘極112c以及控制閘極112d的材質，包括金屬材料，例如鋁、銅、鎢、鈷、鈦、鉭、釕、或鋯等。
在選擇閘極106b與控制閘極112c(控制閘極112d)之間、選擇閘極106b與浮置閘極108之間以及選擇閘極106b與基底100之間設置有高介電常數介電層152（介電常數值大於4）。高介電常數介電層152例如可包含氧化鉿（HfO）、氧化鉿矽（HfSiO）、氧化鉿鋁（HfAlO）、或氧化鉿鉭（HfTaO）。藉由使選擇閘極106b為高介電常數金屬閘極（HKMG），則電晶體電容（且藉此驅動電流）得以增加，且閘極洩漏及臨限電壓得以減少，進而提升元件效能。
在控制閘極112c(控制閘極112d)與抹除閘極110之間、控制閘極112c(控制閘極112d)與浮置閘極108之間設置有高介電常數介電層154（介電常數值大於4）。高介電常數介電層154例如可包含氧化鉿（HfO）、氧化鉿矽（HfSiO）、氧化鉿鋁（HfAlO）、或氧化鉿鉭（HfTaO）。藉由使控制閘極112c(控制閘極112d)為高介電常數金屬閘極（HKMG），使浮置閘極與控制閘極之間的閘極耦合率(Gate-Coupling Ratio，GCR)增大，其操作所需之工作電壓將越低，而非揮發性記憶體的操作速度與效率就會大大的提升。
在另一實施例中，如圖1H所示，記憶胞140與記憶胞142共用抹除閘極110。但記憶胞140與記憶胞142分別具有控制閘極112a與控制閘極112b，亦即，在X方向上，相鄰的記憶胞MC未共用控制閘極。而且，移除了圖1A及圖1B所示的虛擬選擇閘極106a。抹除閘極110a填滿記憶胞140與記憶胞142之間的開口。在抹除閘極110a與浮置閘極108之間設置有由抹除閘介電層116a與間隙壁128形成的絕緣層。
在另一實施例中，圖1I所示的非揮發性記憶體是圖1H的非揮發性記憶體的變形例，以下只針對不同點做說明。如圖1I所示，選擇閘極106b的材質，包括金屬材料，例如鋁、銅、鎢、鈷、鈦、鉭、釕、或鋯等。在選擇閘極106b與控制閘極112a(控制閘極112b)之間、選擇閘極106b與浮置閘極108之間以及選擇閘極106b與基底100之間設置有高介電常數介電層152（介電常數值大於4）。高介電常數介電層152例如可包含氧化鉿（HfO）、氧化鉿矽（HfSiO）、氧化鉿鋁（HfAlO）、或氧化鉿鉭（HfTaO）。
藉由使選擇閘極106b為高介電常數金屬閘極（HKMG），則電晶體電容（且藉此驅動電流）得以增加，且閘極洩漏及臨限電壓得以減少，進而提升元件效能。
在另一實施例中，圖1J所示的非揮發性記憶體是圖1H的非揮發性記憶體的變形例，以下只針對不同點做說明。選擇閘極106b的材質，包括金屬材料，例如鋁、銅、鎢、鈷、鈦、鉭、釕、或鋯等。控制閘極112c以及控制閘極112d的材質，包括金屬材料，例如鋁、銅、鎢、鈷、鈦、鉭、釕、或鋯等。
在選擇閘極106b與控制閘極112c(控制閘極112d)之間、選擇閘極106b與浮置閘極108之間以及選擇閘極106b與基底100之間設置有高介電常數介電層152（介電常數值大於4）。高介電常數介電層152例如可包含氧化鉿（HfO）、氧化鉿矽（HfSiO）、氧化鉿鋁（HfAlO）、或氧化鉿鉭（HfTaO）。藉由使選擇閘極106b為高介電常數金屬閘極（HKMG），則電晶體電容（且藉此驅動電流）得以增加，且閘極洩漏及臨限電壓得以減少，進而提升元件效能。
在控制閘極112c(控制閘極112d)與抹除閘極110之間、控制閘極112c(控制閘極112d)與浮置閘極108之間設置有高介電常數介電層154（介電常數值大於4）。高介電常數介電層154例如可包含氧化鉿（HfO）、氧化鉿矽（HfSiO）、氧化鉿鋁（HfAlO）、或氧化鉿鉭（HfTaO）。藉由使控制閘極112c(控制閘極112d)為高介電常數金屬閘極（HKMG），使浮置閘極與控制閘極之間的閘極耦合率(Gate-Coupling Ratio，GCR)增大，其操作所需之工作電壓將越低，而非揮發性記憶體的操作速度與效率就會大大的提升。
此外，在圖1B~圖1J所描述非揮發性記憶體是以典型的金氧半導體電晶體(bulk MOSFET)為例做說明，當然也可以是鰭狀電晶體（FinFET）形式非揮發性記憶體。圖1K及圖1L分別為依照本發明之實施例所繪示的一種鰭狀電晶體（FinFET）形式的非揮發性記憶體的剖面示意圖。
圖1K及圖1L繪示的非揮發性記憶體分別是圖1G及圖1J的非揮發性記憶體的變形例，以下只針對不同點做說明。圖1K中，CC'、DD'、EE'分別為繪示沿著圖1G中C-C'、D-D'、E-E'線的剖面圖。圖1L中，FF'、GG'、HH'分別為繪示沿著圖1J中F-F'、G-G'、H-H'線的剖面圖。
如圖1K及圖1L所示，基底100具備有鰭部100a。在基底100具有多個隔離結構101。隔離結構101位於鰭部100a之間，隔離結構101例如是淺溝槽隔離（STI）結構以絕緣或隔離鰭部100a。浮置閘極108例如跨過鰭部100a，因而可以增加浮置閘極108與主動區所夾的面積(增加記憶胞的通道寬度)。另外，控制閘極112c亦跨過鰭部100a，增加了控制閘極112c與浮置閘極108之間所夾的面積，而提高了記憶體元件的耦合率。
在上述的非揮發性記憶體中，選擇閘介電層118的厚度較薄，在操作記憶胞時，可以使用較小的電壓打開/關閉選擇閘極106下方的通道區，亦即可以降低操作電壓。浮置閘極108具有凹口，增加了控制閘極112與浮置閘極108之間所夾的面積，而提高了記憶體元件的的耦合率。由於浮置閘極108具有轉角部126。抹除閘極110(110a)包覆轉角部126，且此轉角部126的角度小於或等於90度，藉由轉角部126使電場集中，可降低抹除電壓有效率的將電子從浮置閘極108拉出，提高抹除資料的速度。
在上述的非揮發性記憶體中，選擇閘極106、控制閘極112a與控制閘極112b及抹除閘極110a的表面為共平面，而可以增加記憶體元件的集積度。
在上述的非揮發性記憶體中，藉由使選擇閘極106b及/或控制閘極112c(控制閘極112d)為高介電常數金屬閘極（HKMG），則電晶體電容（且藉此驅動電流）得以增加，且閘極洩漏及臨限電壓得以減少，閘極耦合率(Gate-Coupling Ratio，GCR)增大，進而提升元件效能。
在上述的非揮發性記憶體中，藉由採用鰭狀電晶體（FinFET）形式，浮置閘極108跨過鰭部100a，因而可以增加浮置閘極108與主動區所夾的面積(增加記憶胞的通道寬度)。另外，控制閘極112c亦跨過鰭部100a，增加了控制閘極112c與浮置閘極108之間所夾的面積，而提高了記憶體元件的耦合率。
圖2A到圖2H為依照本發明之一實施例所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。
請參照圖2A，首先提供基底200。基底200中已形成有源極區202。源極區202的形成方法例如進行離子植入製程。植入的摻質可以是N型或P型摻質，其端視元件的設計而定。
接著，於基底200上依序形成介電層204、導體層206及犧牲層207。介電層204的材質例如是氧化矽，其形成方法例如是熱氧化法。導體層206的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層206的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場(in-situ)植入摻質的方法，利用化學氣相沈積法形成。犧牲層207的材質包括與介電層204的材質具有不同蝕刻選擇性者，例如是氮化矽，其形成方法例如是化學氣相沈積法。
接著，圖案化犧牲層207、導體層206以及介電層204，以形成至少堆疊結構208a及堆疊結構208b。堆疊結構208b位於源極區202上。堆疊結構208a及堆疊結構208b的形成方法例如是先於基底200上形成一層圖案化光阻層(未繪示)，圖案化光阻層的形成方法例如是先於整個基底200上形成一層光阻材料層，然後進行曝光、顯影而形成之。然後，以圖案化光阻層為罩幕，移除犧牲層207、導體層206以及介電層204，以形成至少堆疊結構208a及堆疊結構208b。接著，移除圖案化光阻層。移除圖案化光阻層的方法例如是濕式去光阻法或乾式去光阻法。其中，介電層202作為選擇閘介電層。導體層206作為選擇閘極。
請參照圖2B，於此堆疊結構208a及堆疊結構208b的側壁形成絕緣層210。絕緣層210的材質例如是氧化矽／氮化矽／氧化矽或氮化矽／氧化矽。絕緣層210的形成方法例如是先於基底200上依序形成覆蓋各堆疊結構208a及堆疊結構208b的介電層，然後移除部分介電層而於堆疊結構208a及堆疊結構208b的側壁形成絕緣層210。介電層的形成方法例如是化學氣相沈積法。移除部分介電層的方法例如是非等向性蝕刻法。
接著，於堆疊結構208a及堆疊結構208b之間的基底200上形成穿隧介電層212。穿隧介電層212的材質例如是氧化矽，其形成方法例如是熱氧化法。
然後，於基底200上形成一層導體層214。導體層214的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場(in-situ)植入摻質的方法，利用化學氣相沈積法形成。然後，移除部份導體層。移除部份導體層的方法例如是非等向性蝕刻法或回蝕法。
請參照圖2C，移除部份導體層214，於堆疊結構208a及堆疊結構208b之間形成導體間隙壁。移除部份導體層的方法例如是非等向性蝕刻法或回蝕法。其中導體間隙壁的高度低於堆疊結構208a(堆疊結構208b)中導體層206的高度。接著，圖案化導體間隙壁，而形成浮置閘極216。圖案化導體間隙壁的方法如下。於基底200上形成一層圖案化光阻層(未繪示)。圖案化光阻層的形成方法例如是先於整個基底200上形成一層光阻材料層，然後進行曝光、顯影而形成之。以圖案化光阻層為罩幕，移除部分導體間隙壁使其成塊狀，而留下堆疊結構208a及堆疊結構208b之間的導體間隙壁。堆疊結構208a及堆疊結構208b之間的成塊狀的導體間隙壁即作為浮置閘極216。浮置閘極216具有凹口且鄰近堆疊結構208a及堆疊結構208b的頂部具有轉角部218。
然後，移除犧牲層207。移除犧牲層207的方法例如是濕式蝕刻法或乾式蝕刻法。
請參照圖2D，於基底200上形成一層絕緣層219。絕緣層219的材質例如是氧化矽等。絕緣層219的形成方法例如是化學氣相沈積法。對絕緣層219進行平坦化製程，例如以進行化學機械研磨製移除部分絕緣層219直到暴露出導體層206。然後，於基底200上形成一層圖案化光阻層(未繪示)以暴露出堆疊結構208b的導體層。圖案化光阻層的形成方法例如是先於整個基底200上形成一層光阻材料層，然後進行曝光、顯影而形成之。然後，以圖案化光阻層為罩幕，移除堆疊結構208b的部份導體層206，以使堆疊結構208b的導體層206的高度低於浮置閘極216，亦即至少暴露出浮置閘極216的轉角部218。接著，移除圖案化光阻層。移除圖案化光阻層的方法例如是濕式去光阻法或乾式去光阻法。
請參照圖2E，移除絕緣層219以暴露出浮置閘極216的轉角部218。移除絕緣層219的方法例如是濕式蝕刻法或乾式蝕刻法。在此步驟中，部分的絕緣層210亦一併被移除。
於基底200上形成介電層222。介電層222的材質例如是氧化矽。然後，於基底200上形成導體層224。導體層224的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層224的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場(in-situ)植入摻質的方法，利用化學氣相沈積法形成。
請參照圖2F，圖案化導體層224，以形成抹除閘極224a。抹除閘極224a位於源極區202上。圖案化導體層224的方法例如是先於基底200上形成一層圖案化光阻層(未繪示)，圖案化光阻層的形成方法例如是先於整個基底200上形成一層光阻材料層，然後進行曝光、顯影而形成之。然後，以圖案化光阻層為罩幕，移除導體層224，以形成至少抹除閘極224a。接著，移除圖案化光阻層。移除圖案化光阻層的方法例如是濕式去光阻法或乾式去光阻法。在此步驟，未被抹除閘極224a覆蓋的介電層222亦可一併被移除。抹除閘極224a與浮置閘極216之間的介電層222作為抹除閘介電層。
然後，於基底200上形成閘間介電層228，此閘間介電層228至少覆蓋浮置閘極216以及抹除閘極224a。閘間介電層228的材質包括氧化矽／氮化矽／氧化矽。閘間介電層228的形成方法例如是利用化學氣相沉積法依序形成氧化矽層、氮化矽層與另一層氧化矽層。閘間介電層228的材質也可以是氮化矽／氧化矽或其他高介電常數的材質(k＞4)。
於基底200上形成導體層230。導體層230的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層230的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場(in-situ)植入摻質的方法，利用化學氣相沈積法形成。
請參照圖2G，對導體層230進行平坦化製程，例如以進行化學機械研磨製移除部分導體層230與閘間介電層228直到暴露出抹除閘極224a。然後圖案化導體層230而形成控制閘極230a。於抹除閘極224a的與浮置閘極216之間形成。控制閘極230a形成於導體層206(選擇閘極)及抹除閘極224a之間的凹口。
接著，於選擇閘極(導體層206)的與浮置閘極216相對一側的基底200中形成汲極區232。汲極區232的形成方法例如是進行離子植入製程。植入的摻質可以是N型或P型摻質，其端視元件的設計而定。源極區202以及汲極區232的摻雜摻質以及摻雜濃度可相同亦可不同。
然後，於選擇閘極(導體層206)的側壁形成間隙壁234。間隙壁234的材質例如是氮化矽。間隙壁234的形成方法例如是於基底200上形成一層絕緣層，利用非等向性蝕刻法或回蝕法移除部份絕緣層。在形成間隙壁234時，一併移除了未被間隙壁234覆蓋的閘間介電層228。
在另一實施例中，在圖2G之後，可選擇性地進行圖2H至圖2I的製程以製作出圖1F所示的非揮發性記憶體。
請參照圖2H，於基底200上形成阻擋層250，此阻擋層250覆蓋控制閘極230a與抹除閘極224a，亦即至少暴露出導體層206(選擇閘極)。阻擋層250的形成方法如下。於基底200上形成一層介電層，然後於基底200上形成一層光阻材料層，對光阻材料層進行曝光、顯影形成圖案化光阻層。以圖案化光阻層為罩幕，移除部分介電層，以形成阻擋層250。之後，移除圖案化光阻層。
接著，以阻擋層250為罩幕，移除導體層206(選擇閘極)，以形成開口252。
請參照圖2I，移除阻擋層250。移除阻擋層250的方法例如是濕式蝕刻法。然後，進行高介電常數金屬閘極（HKMG）製程，亦即依序於基底200上形成高介電常數介電層以及金屬層，其中金屬層填滿開口252。高介電常數介電層的形成方法例如是化學氣相沉積法。金屬層的形成方法包括物理氣相沈積法或化學氣相沉積法。對金屬層進行平坦化製程，例如進行化學機械研磨製移除部分金屬層直到暴露出抹除閘極224a而形成高介電常數介電層254以及選擇閘極256。
在另一實施例中，為了製作出圖1G所示的非揮發性記憶體。在圖2H中，此阻擋層250只覆蓋抹除閘極224a，以阻擋層250為罩幕，移除導體層206(選擇閘極)以及控制閘極230a。
在圖2I中，進行高介電常數金屬閘極（HKMG）製程時，一併於原本控制閘極230a的位置形成材質為金屬的控制閘極以及成高介電常數介電層254。
在另一實施例中，圖3接續於圖2F之後，直接圖案化導體層230形成覆蓋抹除閘極224a的控制閘極230b。然後，再形成汲極區232、間隙壁234以及金屬矽化物層236，以製作出圖1B所示的非揮發性記憶體。
在另一實施例中，為了製作出圖1H所示的非揮發性記憶體，接續於圖2C之後，進行圖4A至圖4B的製程。
請參照圖4A，於基底200上形成一層絕緣層219。絕緣層219的材質例如是氧化矽等。絕緣層219的形成方法例如是化學氣相沈積法。對絕緣層219進行平坦化製程，例如以進行化學機械研磨製移除部分絕緣層219直到暴露出導體層206。然後，於基底200上形成一層圖案化光阻層(未繪示)以暴露出堆疊結構208b的導體層。圖案化光阻層的形成方法例如是先於整個基底200上形成一層光阻材料層，然後進行曝光、顯影而形成之。然後，以圖案化光阻層為罩幕，完全移除掉堆疊結構208b的導體層206，而形成凹口。接著，移除圖案化光阻層。移除圖案化光阻層的方法例如是濕式去光阻法或乾式去光阻法。
請參照圖4B，移除絕緣層219以暴露出浮置閘極216的轉角部218。移除絕緣層219的方法例如是濕式蝕刻法或乾式蝕刻法。在此步驟中，部分的絕緣層210亦一併被移除。
然後，於浮置閘極216的側壁形成間隙壁238。間隙壁238的材質例如是氧化矽。間隙壁238的形成方法例如是於基底200上形成一層絕緣層，利用非等向性蝕刻法或回蝕法移除部份絕緣層。於基底200上形成介電層222。介電層222的材質例如是氧化矽。然後，於基底200上形成導體層224。導體層224的材質例如是摻雜多晶矽或多晶矽化金屬等。當導體層224的材質為摻雜多晶矽時，其形成方法例如是利用化學氣相沈積法形成一層未摻雜多晶矽層後，進行離子植入步驟以形成；或者也可採用臨場(in-situ)植入摻質的方法，利用化學氣相沈積法形成。
後續的製程可依照上述對於圖2F至圖2G的描述，形成填滿了凹口的抹除閘極之後，依序形成閘間介電層228、控制閘極230a、汲極區232、間隙壁234，以製作出圖1H所示的非揮發性記憶體。
在另一實施例中，後續的製程可依照上述對於圖2H、圖2I的描述，進行高介電常數金屬閘極（HKMG）製程，更進一步將選擇閘極及/或控制閘極的材質替換成金屬。
在上述的非揮發性記憶體的製造方法中，所形成的控制閘極包覆浮置閘極側面與上面，能夠增加控制閘極與浮置閘極之間所夾的面積，而提高了記憶體元件的耦合率。由於浮置閘極具有轉角部。抹除閘極包覆轉角部，且此轉角部的角度小於或等於90度，藉由轉角部使電場集中，可降低抹除電壓有效率的將電子從浮置閘極拉出，提高抹除資料的速度。
在上述的非揮發性記憶體的製造方法中，所形成的選擇閘極、控制閘極及抹除閘極的表面為共平面，而可以增加記憶體元件的集積度。
在上述的非揮發性記憶體的製造方法中，藉由進行高介電常數金屬閘極（HKMG）製程，以使選擇閘極及/或控制閘極形成高介電常數金屬閘極（HKMG），則電晶體電容（且藉此驅動電流）得以增加，且閘極洩漏及臨限電壓得以減少，閘極耦合率(Gate-Coupling Ratio，GCR)增大，進而提升元件效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
140、142、144、146、MC：記憶胞 100、200：基底 100a：鰭部 101：隔離結構 103：主動區 102、202：源極區 104、232：汲極區 106、106b、256：選擇閘極 106a：虛擬選擇閘極 108、216：浮置閘極 110、110a、224a：抹除閘極 112、112a、112b、230a、230b：控制閘極 114、212：穿隧介電層 116、116a：抹除閘介電層 118：選擇閘介電層 120：絕緣層 122、228：閘間介電層 124、236：金屬矽化物層 126、218：轉角部 106a：虛擬選擇閘極 128、234、238：間隙壁 152、254：高介電常數介電層 204、220、222：介電層 206、214、224、230：導體層 207：犧牲層 208a、208b：堆疊結構 210、219：絕緣層：凹口 250：阻擋層 252：開口
圖1A為依照本發明之實施例所繪示的一種非揮發性記憶體的上視圖。     圖1B為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1C為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1D為依照本發明之實施例所繪示的一種非揮發性記憶體的上視圖。     圖1E為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1F為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1G為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1H為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1I為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1J為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1K為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖1L為依照本發明之實施例所繪示的一種非揮發性記憶體的剖面示意圖。     圖2A到圖2I為依照本發明之一實施例所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。     圖3為依照本發明之一實施例所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。     圖4A到圖4B為依照本發明之一實施例，其中將第二堆疊結構(即虛擬選擇閘極)去除後所繪示的一種非揮發性記憶體的製作流程的剖面示意圖。
100：基底 102：源極區 104：汲極區 106：選擇閘極 108：浮置閘極 110：抹除閘極 112：控制閘極 114：穿隧介電層 116：抹除閘介電層 118：選擇閘介電層 120：絕緣層 122：閘間介電層 124：金屬矽化物層 126：轉角部 140、142：記憶胞

Claims (22)

  1. 一種非揮發性記憶體，包括：第一記憶胞，設置於基底上，所述第一記憶胞，包括：源極區與汲極區，分別設置所述基底中；選擇閘極，設置於所述源極區與所述汲極區之間的所述基底上；虛擬選擇閘極，設置於所述源極區的所述基底上；浮置閘極，設置於所述選擇閘極與所述虛擬選擇閘極之間的所述基底上，所述浮置閘極的高度低於所述選擇閘極高度，且所述浮置閘極的頂部具有二對稱之轉角部，所述浮置閘極具有凹口；抹除閘極，設置於所述虛擬選擇閘極上，且所述抹除閘極包覆所述轉角部；控制閘極，設置於所述抹除閘極與所述浮置閘極上；穿隧介電層，設置於所述浮置閘極與所述基底之間；抹除閘介電層，設置於所述抹除閘極與所述浮置閘極之間；選擇閘介電層，設置於所述選擇閘極與所述基底之間；絕緣層，設置於所述選擇閘極與所述浮置閘極之間；以及閘間介電層，設置於所述控制閘極與所述浮置閘極之間以及所述控制閘極與所述抹除閘極之間。
  2. 如申請專利範圍第1項所述的非揮發性記憶體，更包括：第二記憶胞，設置於所述基底上，所述第二記憶胞的結構與所述第一記憶胞的結構相同，且所述第二記憶胞與所述第一記憶胞成鏡像配置，共用所述源極區或所述汲極區。
  3. 如申請專利範圍第2項所述的非揮發性記憶體，其中所述第一記憶胞與所述第二記憶胞共用所述抹除閘極，且所述抹除閘極填滿所述第一記憶胞與所述第二記憶胞之間的開口。
  4. 如申請專利範圍第3項所述的非揮發性記憶體，其中所述第一記憶胞與所述第二記憶胞共用所述控制閘極，且所述控制閘極覆蓋所述抹除閘極。
  5. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述控制閘極的材質包括多晶矽及金屬矽化物。
  6. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述選擇閘極的材質包括多晶矽及金屬矽化物。
  7. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述控制閘極填滿所述選擇閘極與所述抹除閘極之間的開口。
  8. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述閘間介電層的材質包括氧化矽/氮化矽/氧化矽或氮化矽/氧化矽或其他高介電常數的材質(k>4)。
  9. 如申請專利範圍第1項所述的非揮發性記憶體，其中所選擇閘介電層的材質包括氧化矽或其他高介電常數的材質(k>4)。
  10. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述轉角部角度小於或等於90度。
  11. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述控制閘極的材質包括金屬。
  12. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述選擇閘極的材質包括金屬。
  13. 如申請專利範圍第1項所述的非揮發性記憶體，其中所述抹除閘極取代所述源極區上方的所述虛擬選擇閘極之全部，且所述抹除閘極包覆所述轉角部。
  14. 如申請專利範圍第1項所述的非揮發性記憶體，可採用鰭狀電晶體(FinFET)形式。
  15. 一種非揮發性記憶體的製造方法，包括：提供基底，該基底中已形成有源極區；於所述基底上形成第一堆疊結構與第二堆疊結構，所述第一堆疊結構與所述第二堆疊結構由所述基底起依序包括選擇閘介電層、選擇閘極及頂蓋層，其中所述第二堆疊結構位於所述源極區上；於所述第一堆疊結構與所述第二堆疊結構之間的所述基底上形成穿隧介電層；於所述第一堆疊結構與所述第二堆疊結構之間的所述基底上形成浮置閘極，所述浮置閘極的高度低於所述選擇閘極的高度，其中所述浮置閘極的頂部具有轉角部； 移除所述頂蓋層；至少移除所述第二堆疊結構的部分所述選擇閘極，至少暴露出所述浮置閘極的轉角部；至少於所述浮置閘極的所述轉角部上形成抹除閘介電層；於所述基底上形成抹除閘極，其中所述抹除閘極包覆靠近所述源極區側的所述浮置閘極的所述轉角部；於所述浮置閘極及所述抹除閘極上形成閘間介電層；以及於所述浮置閘極上形成控制閘極。
  16. 如申請專利範圍第15項所述的非揮發性記憶體的製造方法，其中於所述第一堆疊結構與所述第二堆疊結構之間的所述基底上形成浮置閘極的步驟包括：於所述第一堆疊結構與所述第二堆疊結構之間形成導體間隙壁；以及圖案化所述導體間隙壁，以形成所述浮置閘極。
  17. 如申請專利範圍第15項所述的非揮發性記憶體的製造方法，更包括：於所述第一堆疊結構的與所述浮置閘極相鄰的相反側的所述基底中形成汲極區。
  18. 如申請專利範圍第15項所述的非揮發性記憶體的製造方法，更包括：於所述選擇閘極、所述控制閘極與所述汲極區形成金屬矽化物層。
  19. 如申請專利範圍第15項所述的非揮發性記憶體的製造方法，其中至少移除所述第二堆疊結構的部分所述選擇閘極之步驟中，更移除所述第二堆疊結構的全部的所述選擇閘極。
  20. 如申請專利範圍第19項所述的非揮發性記憶體的製造方法，其中移除所述第二堆疊結構的全部的所述選擇閘極後，更包括於所述浮置閘極的側壁形成間隙壁及所述抹除閘介電層。
  21. 如申請專利範圍第15項所述的非揮發性記憶體的製造方法，其中於所述浮置閘極上形成所述控制閘極的步驟包括：於所述基底上形成導體材料層；以及圖案化所述導體材料層，以形成覆蓋所述浮置閘極與所述抹除閘極的所述控制閘極。
  22. 如申請專利範圍第15項所述的非揮發性記憶體的製造方法，其中於所述浮置閘極上形成所述控制閘極的步驟包括：於所述基底上形成導體材料層；進行平坦化製程，以移除部分所述導體材料層，以於所述抹除閘極的一側、且於所述浮置閘極的上方形成所述控制閘極。
TW107139903A 2018-11-09 2018-11-09 非揮發性記憶體及其製造方法 TWI694592B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107139903A TWI694592B (zh) 2018-11-09 2018-11-09 非揮發性記憶體及其製造方法
US16/359,983 US10644011B1 (en) 2018-11-09 2019-03-20 Non-volatile memory
CN201910431266.4A CN111180508B (zh) 2018-11-09 2019-05-22 非易失性存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107139903A TWI694592B (zh) 2018-11-09 2018-11-09 非揮發性記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TW202018918A TW202018918A (zh) 2020-05-16
TWI694592B true TWI694592B (zh) 2020-05-21

Family

ID=70461315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139903A TWI694592B (zh) 2018-11-09 2018-11-09 非揮發性記憶體及其製造方法

Country Status (3)

Country Link
US (1) US10644011B1 (zh)
CN (1) CN111180508B (zh)
TW (1) TWI694592B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180448B (zh) * 2018-11-13 2021-01-01 合肥晶合集成电路股份有限公司 一种非易失性存储器及其制作方法
CN110061009B (zh) * 2019-04-30 2021-05-25 上海华力微电子有限公司 一种分离栅闪存单元的半导体结构及其制造方法
US11088156B2 (en) * 2019-08-28 2021-08-10 Globalfoundries Singapore Pte. Ltd. Memory cells with extended erase gate, and process of fabrication
US11233156B2 (en) * 2020-01-15 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US11114451B1 (en) * 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
TWI737374B (zh) * 2020-07-01 2021-08-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構
CN114823901A (zh) * 2021-01-28 2022-07-29 上海华力集成电路制造有限公司 一种双控制栅半浮栅晶体管及其制备方法
TWI756043B (zh) * 2021-02-02 2022-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構及其製造方法
TWI775303B (zh) * 2021-02-03 2022-08-21 力晶積成電子製造股份有限公司 記憶體元件及其製造方法
WO2022191864A1 (en) * 2021-03-11 2022-09-15 Silicon Storage Technology, Inc. Split-gate flash memory cell with improved control gate capacitive coupling, and method of making same
CN115083912A (zh) 2021-03-11 2022-09-20 硅存储技术股份有限公司 带改善控制栅电容耦合的分裂栅存储器单元及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150349096A1 (en) * 2014-05-30 2015-12-03 Brian A. Winstead Method of making a split gate non-volatile memory (nvm) cell
TW201637197A (zh) * 2015-01-13 2016-10-16 Xinnova Technology Ltd 非揮發性記憶體元件及其製作方法
TW201839770A (zh) * 2017-04-24 2018-11-01 物聯記憶體科技股份有限公司 具有字元抹除與減少寫入干擾的非揮發性記憶體裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879992A (en) 1998-07-15 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating step poly to improve program speed in split gate flash
US6313498B1 (en) 1999-05-27 2001-11-06 Actrans System Inc. Flash memory cell with thin floating gate with rounded side wall, and fabrication process
TW480680B (en) 2001-04-03 2002-03-21 Nanya Technology Corp Method for producing self-aligned separated gate-type flash memory cell
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US7148098B2 (en) 2004-06-22 2006-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of forming a split-gate flash memory structure
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8711636B2 (en) 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
CN204792794U (zh) * 2015-07-07 2015-11-18 物联记忆体科技股份有限公司 非易失性存储器
US9859291B2 (en) 2015-08-03 2018-01-02 Iotmemory Technology Inc. Non-volatile memory and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150349096A1 (en) * 2014-05-30 2015-12-03 Brian A. Winstead Method of making a split gate non-volatile memory (nvm) cell
TW201637197A (zh) * 2015-01-13 2016-10-16 Xinnova Technology Ltd 非揮發性記憶體元件及其製作方法
TW201839770A (zh) * 2017-04-24 2018-11-01 物聯記憶體科技股份有限公司 具有字元抹除與減少寫入干擾的非揮發性記憶體裝置

Also Published As

Publication number Publication date
US20200152646A1 (en) 2020-05-14
TW202018918A (zh) 2020-05-16
CN111180508B (zh) 2023-04-18
US10644011B1 (en) 2020-05-05
CN111180508A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
TWI694592B (zh) 非揮發性記憶體及其製造方法
JP5734744B2 (ja) 半導体装置およびその製造方法
CN108243625B (zh) 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法
US9324725B2 (en) Semiconductor device and a manufacturing method thereof
JP5191633B2 (ja) 半導体装置およびその製造方法
CN102315224B (zh) 使用FinFET的非易失性存储器件及其制造方法
US10325921B2 (en) Semiconductor device and manufacturing method of the same
US10128259B1 (en) Method for manufacturing embedded memory using high-K-metal-gate (HKMG) technology
TWI700819B (zh) 非揮發性記憶體及其製造方法
US8778760B2 (en) Method of manufacturing flash memory cell
US10644017B2 (en) Semiconductor device and manufacturing method therefor
US20190312043A1 (en) Method of manufacturing semiconductor device
CN106328653B (zh) 非易失性存储器及其制造方法
JP5116963B2 (ja) フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子
KR101486745B1 (ko) 스페이서가 없는 비휘발성 메모리 장치 및 그 제조방법
US9589977B1 (en) Non-volatile memory and fabricating method thereof
TWI605572B (zh) 非揮發性記憶體及其製造方法
KR20070049731A (ko) 플래시 메모리 및 그 제조방법
KR20060062554A (ko) 요철구조 활성영역을 갖는 비휘발성메모리소자 및 그제조방법
TWI845109B (zh) 非揮發性記憶體元件
TWI858963B (zh) 非揮發性記憶體元件及其製造方法
TW202420953A (zh) 非揮發性記憶體元件及其製造方法
KR20240130790A (ko) 기판 상에 평면 분리형 게이트 비휘발성 메모리 셀, 평면 HV 소자 및 FinFET 논리 소자를 갖는 소자를 형성하는 방법
JP2008153672A (ja) 不揮発性半導体記憶装置