[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7352358B2 - Manufacturing method for multiple mounting boards - Google Patents

Manufacturing method for multiple mounting boards Download PDF

Info

Publication number
JP7352358B2
JP7352358B2 JP2019017773A JP2019017773A JP7352358B2 JP 7352358 B2 JP7352358 B2 JP 7352358B2 JP 2019017773 A JP2019017773 A JP 2019017773A JP 2019017773 A JP2019017773 A JP 2019017773A JP 7352358 B2 JP7352358 B2 JP 7352358B2
Authority
JP
Japan
Prior art keywords
light emitting
phosphor
manufacturing
fixing member
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019017773A
Other languages
Japanese (ja)
Other versions
JP2020126911A (en
Inventor
正宏 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd, Denki Kagaku Kogyo KK filed Critical Denka Co Ltd
Priority to JP2019017773A priority Critical patent/JP7352358B2/en
Publication of JP2020126911A publication Critical patent/JP2020126911A/en
Application granted granted Critical
Publication of JP7352358B2 publication Critical patent/JP7352358B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Optical Filters (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、複数の実装基板の製造方法に関する。 The present invention relates to a method of manufacturing a plurality of mounting boards.

例えば、特許文献1には、複数の実装基板の製造方法が開示されている。この製造方法では、基板に複数の配線パターンを形成し、各配線パターンにそれぞれ電子部品(例えば発光素子)を実装し、基板を刃で切断して、複数の実装基板を製造している(特許文献1の明細書段落「0058」~「0071」、図7等)。 For example, Patent Document 1 discloses a method for manufacturing a plurality of mounting boards. In this manufacturing method, multiple wiring patterns are formed on a board, electronic components (e.g. light emitting elements) are mounted on each wiring pattern, and the board is cut with a blade to manufacture multiple mounted boards (patented). Specification paragraphs “0058” to “0071” of Document 1, FIG. 7, etc.).

特開2016-6828号公報JP2016-6828A

特許文献1に開示されている製造方法では、基板に電子部品を実装した後に、基板を切断して複数の実装基板を製造する。この製造方法の場合、基板の切断時に例えば電子部品と配線パターンとの接合部分(例えば、はんだ等)に負荷(応力)がかかる。そのため、この製造方法により製造された実装基板は、上記接合部分の接合不良を生じる虞がある。 In the manufacturing method disclosed in Patent Document 1, after electronic components are mounted on a board, the board is cut to manufacture a plurality of mounting boards. In the case of this manufacturing method, a load (stress) is applied to, for example, a joint (for example, solder) between an electronic component and a wiring pattern when the board is cut. Therefore, the mounting board manufactured by this manufacturing method may have a bonding failure at the above-mentioned bonding portion.

本発明は、基板を刃で切断して得られる複数の個片基板から複数の実装基板を製造する方法において、信頼性が高い複数の実装基板の製造方法の提供を目的とする。 The present invention aims to provide a highly reliable method for manufacturing a plurality of mounted boards from a plurality of individual boards obtained by cutting a board with a blade.

本発明の第1態様の複数の実装基板の製造方法は、表面に複数の配線パターンが形成され、裏面を固定部材で固定された基板を切断して複数の個片基板を得る工程であって、前記固定部材が前記基板に固定されたまま前記基板を刃で切断する切断工程と、前記固定部材に固定されたまま前記複数の個片基板がそれぞれ切断時の位置関係で並べられた状態で、前記複数の個片基板のそれぞれに電子部品を実装して複数の実装基板を得る実装工程と、前記複数の実装基板から前記固定部材を分離する分離工程と、を含み、
前記切断工程の前に、前記基板の前記表面に前記複数の配線パターンを形成するパターン形成工程を含み、
前記パターン形成工程の後かつ前記切断工程の前に、前記基板の表面に蛍光体層を形成する蛍光体層形成工程を含み、
前記切断工程の後かつ前記分離工程の前に、前記実装工程を行い、
前記実装工程を、前記蛍光体層形成工程の後に行う
A method for manufacturing a plurality of mounted substrates according to a first aspect of the present invention is a step of obtaining a plurality of individual substrates by cutting a substrate having a plurality of wiring patterns formed on the front surface and fixed with a fixing member on the back surface. , a cutting step of cutting the substrate with a blade while the fixing member is fixed to the substrate, and a state in which the plurality of individual substrates are arranged in the positional relationship at the time of cutting while being fixed to the fixing member. , a mounting step of mounting electronic components on each of the plurality of individual boards to obtain a plurality of mounted boards, and a separating step of separating the fixing member from the plurality of mounted boards ,
Before the cutting step, a pattern forming step of forming the plurality of wiring patterns on the surface of the substrate,
After the pattern forming step and before the cutting step, a phosphor layer forming step of forming a phosphor layer on the surface of the substrate,
After the cutting step and before the separating step, performing the mounting step,
The mounting step is performed after the phosphor layer forming step .

本発明の第2態様の複数の実装基板の製造方法は、第1態様の複数の実装基板の製造方法において、前記電子部品は、はんだにより前記配線パターンに接合されて、前記複数の個片基板のそれぞれに実装される。 The method for manufacturing a plurality of mounted boards according to a second aspect of the present invention is the method for manufacturing a plurality of mounted boards according to the first aspect, in which the electronic component is bonded to the wiring pattern with solder, and the electronic component is bonded to the wiring pattern by solder. implemented in each.

本発明の第3態様の複数の実装基板の製造方法は、第1又は第2態様の複数の実装基板の製造方法において、前記基板の厚みは、600μm以下である。 A method for manufacturing a plurality of mounting substrates according to a third aspect of the present invention is a method for manufacturing a plurality of mounting substrates according to the first or second aspect, wherein the thickness of the substrate is 600 μm or less.

本発明の第4態様の複数の実装基板の製造方法は、第1~第3態様のいずれか一態様の複数の実装基板の製造方法において、前記固定部材は、前記基板の前記裏面における、前記刃で切断されて形成される切断線を挟んで両側の部分に跨って固定される。 A method for manufacturing a plurality of mounted substrates according to a fourth aspect of the present invention is a method for manufacturing a plurality of mounted substrates according to any one of the first to third aspects. It is fixed across both sides of the cut line formed by cutting with the blade.

本発明の第5態様の複数の実装基板の製造方法は、第1~第4態様のいずれか一態様の複数の実装基板の製造方法において、前記固定部材には、粘着材又は粘着層が設けられており、前記固定部材は、前記粘着材又は前記粘着層により前記裏面に粘着されて固定される。 A method for manufacturing a plurality of mounting substrates according to a fifth aspect of the present invention is a method for manufacturing a plurality of mounting substrates according to any one of the first to fourth aspects, wherein the fixing member is provided with an adhesive material or an adhesive layer. The fixing member is adhered and fixed to the back surface by the adhesive material or the adhesive layer.

本発明の第6態様の複数の実装基板の製造方法は、第5態様の複数の実装基板の製造方法において、前記固定部材は、固定部材本体を有し、前記粘着材又は前記粘着層は、前記固定部材本体の表面に粘着されており、前記固定部材本体の表面に対する前記粘着材又は前記粘着層の粘着力は、前記基板の裏面に対する前記粘着材又は前記粘着層の粘着力よりも大きい。 A method for manufacturing a plurality of mounted substrates according to a sixth aspect of the present invention is a method for manufacturing a plurality of mounted substrates according to a fifth aspect, wherein the fixing member has a fixing member main body, and the adhesive material or the adhesive layer includes: It is adhered to the surface of the fixing member body, and the adhesive force of the adhesive material or the adhesive layer to the surface of the fixing member body is greater than the adhesive force of the adhesive material or the adhesive layer to the back surface of the substrate.

本発明の第態様の複数の実装基板の製造方法は、第1~第6態様のいずれか一態様の複数の実装基板の製造方法において、前記パターン形成工程の後かつ前記分離工程の前に、前記電子部品の実装検査及び前記複数の実装基板の外観検査の一方又は両方を行う検査工程を含む。 A method for manufacturing a plurality of mounted substrates according to a seventh aspect of the present invention is a method for manufacturing a plurality of mounted substrates according to any one of the first to sixth aspects , in which the step of manufacturing a plurality of mounted substrates is performed after the pattern forming step and before the separating step. , includes an inspection step of performing one or both of a mounting inspection of the electronic component and an appearance inspection of the plurality of mounting boards.

本発明の第態様の複数の実装基板の製造方法は、第1~第態様のいずれか一態様の複数の実装基板の製造方法において、前記電子部品は、発光素子である。 A method for manufacturing a plurality of mounting substrates according to an eighth aspect of the present invention is a method for manufacturing a plurality of mounting substrates according to any one of the first to seventh aspects, wherein the electronic component is a light emitting element.

本発明の第態様の複数の実装基板の製造方法は、第1~6態様のいずれか一態様の複数の実装基板の製造方法において、前記パターン形成工程の後かつ前記分離工程の前に、前記電子部品の実装検査及び前記複数の実装基板の外観検査の一方又は両方を行う検査工程を含み、前記電子部品は、発光素子であり、前記検査工程における前記電子部品の前記実装検査として、前記発光素子の点灯検査を行う。 A method for manufacturing a plurality of mounted substrates according to a ninth aspect of the present invention is a method for manufacturing a plurality of mounted substrates according to any one of the first to sixth aspects , after the pattern forming step and after the separating step. the electronic component is a light emitting element; Then, a lighting test of the light emitting element is performed.

本発明の複数の実装基板の製造方法によれば、基板を刃で切断して得られる複数の個片基板から複数の実装基板を製造する方法において、信頼性が高い。 According to the method of manufacturing a plurality of mounted boards of the present invention, reliability is high in the method of manufacturing a plurality of mounted boards from a plurality of individual boards obtained by cutting the board with a blade.

本実施形態の発光基板の製造方法のフロー図である。It is a flowchart of the manufacturing method of the light emitting board of this embodiment. 本実施形態の製造方法により製造される発光基板の平面図である。FIG. 2 is a plan view of a light emitting substrate manufactured by the manufacturing method of the present embodiment. 本実施形態の発光基板の底面図である。It is a bottom view of the light emitting board of this embodiment. 図2Aの1C-1C切断線により切断した発光基板の部分断面図である。2A is a partial cross-sectional view of the light emitting substrate taken along the line 1C-1C in FIG. 2A. FIG. 本実施形態の蛍光体基板(蛍光体層を省略)の平面図である。FIG. 2 is a plan view of a phosphor substrate (with a phosphor layer omitted) according to the present embodiment. 本実施形態の蛍光体基板の平面図である。FIG. 2 is a plan view of a phosphor substrate of this embodiment. 本実施形態の発光基板の発光動作を説明するための図である。FIG. 3 is a diagram for explaining the light emitting operation of the light emitting substrate of the present embodiment. 本実施形態の発光基板の製造方法における第1工程の説明図である。FIG. 3 is an explanatory diagram of a first step in the method for manufacturing a light emitting substrate according to the present embodiment. 本実施形態の発光基板の製造方法における第2工程の説明図である。FIG. 3 is an explanatory diagram of a second step in the method for manufacturing a light emitting substrate according to the present embodiment. 第2工程終了時に複数の電極層(複数の配線パターン)が形成されたマザーボードの平面図である。FIG. 3 is a plan view of the motherboard on which a plurality of electrode layers (a plurality of wiring patterns) are formed at the end of a second step. 本実施形態の発光基板の製造方法における第3工程の説明図である。It is an explanatory view of the 3rd process in the manufacturing method of the light emitting board of this embodiment. 本実施形態の発光基板の製造方法における第4工程の説明図である。It is an explanatory view of the 4th process in the manufacturing method of the light emitting board of this embodiment. 第4工程終了時に複数の電極層(複数の配線パターン)が形成されたマザーボードの平面図である。FIG. 7 is a plan view of the motherboard on which a plurality of electrode layers (a plurality of wiring patterns) are formed at the end of a fourth step. 本実施形態の発光基板の製造方法における第5工程の説明図である。It is an explanatory view of the 5th process in the manufacturing method of the light emitting board of this embodiment. 本実施形態の発光基板の製造方法における第6工程の説明図である。It is an explanatory view of the 6th process in the manufacturing method of the light emitting board of this embodiment. 本実施形態の発光基板の製造方法における第7工程の説明図である。It is an explanatory view of the 7th process in the manufacturing method of the light emitting board of this embodiment. 本実施形態の発光基板の製造方法における第8工程の説明図である。It is an explanatory view of the 8th process in the manufacturing method of the light emitting board of this embodiment.

≪概要≫
以下、本実施形態について図面を参照しながら説明する。まず、本実施形態の発光基板10(図2A~図2C参照)の製造方法S100(以下、本実施形態の製造方法S100という。図1参照)により製造される発光基板10の構成及び機能について説明する。次いで、本実施形態の発光基板10の発光動作について図4を参照しながら説明する。次いで、本実施形態の製造方法S100について図1及び図5A~図5Jを参照しながら説明する。次いで、本実施形態の効果について図1等を参照しながら説明する。なお、以下の説明において参照するすべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
≪Overview≫
This embodiment will be described below with reference to the drawings. First, the structure and function of the light emitting substrate 10 manufactured by the manufacturing method S100 (hereinafter referred to as the manufacturing method S100 of the present embodiment, see FIG. 1) of the light emitting substrate 10 (see FIGS. 2A to 2C) of the present embodiment will be explained. do. Next, the light emitting operation of the light emitting substrate 10 of this embodiment will be explained with reference to FIG. 4. Next, the manufacturing method S100 of this embodiment will be explained with reference to FIG. 1 and FIGS. 5A to 5J. Next, the effects of this embodiment will be explained with reference to FIG. 1 and the like. Note that in all the drawings referred to in the following description, similar components are denoted by the same reference numerals, and descriptions thereof will be omitted as appropriate.

≪本実施形態の製造方法S100により製造される発光基板の構成及び機能≫
図2Aは本実施形態の発光基板10(実装基板の一例)の平面図(表面31から見た図)、図2Bは本実施形態の発光基板10の底面図(裏面33から見た図)である。図2Cは、図2Aの1C-1C切断線により切断した発光基板10の部分断面図である。
本実施形態の発光基板10は、表面31及び裏面33から見て、一例として矩形とされている。また、本実施形態の発光基板10は、複数の発光素子20(電子部品の一例)と、蛍光体基板30と、コネクタ、ドライバIC等の電子部品(図示省略)とを備えている。すなわち、本実施形態の発光基板10は、蛍光体基板30(個片基板及び配線基板の一例)に、複数の発光素子20及び上記電子部品が実装されたものとされている。
本実施形態の発光基板10は、コネクタを介して外部電源(図示省略)から給電されると、発光する機能を有する。そのため、本実施形態の発光基板10は、例えば照明装置(図示省略)等における主要な光学部品として利用される。
<<Configuration and functions of light emitting substrate manufactured by manufacturing method S100 of this embodiment>>
FIG. 2A is a plan view (view from the front surface 31) of the light emitting board 10 (an example of a mounting board) of the present embodiment, and FIG. 2B is a bottom view (view from the back surface 33) of the light emitting board 10 of the present embodiment. be. FIG. 2C is a partial cross-sectional view of the light emitting substrate 10 taken along the line 1C-1C in FIG. 2A.
The light emitting substrate 10 of this embodiment has a rectangular shape, for example, when viewed from the front surface 31 and the back surface 33. Further, the light emitting board 10 of this embodiment includes a plurality of light emitting elements 20 (an example of an electronic component), a phosphor substrate 30, and electronic components (not shown) such as a connector and a driver IC. That is, the light emitting board 10 of the present embodiment has a plurality of light emitting elements 20 and the electronic components described above mounted on a phosphor board 30 (an example of an individual board and a wiring board).
The light emitting board 10 of this embodiment has a function of emitting light when supplied with power from an external power source (not shown) via a connector. Therefore, the light emitting substrate 10 of this embodiment is used as a main optical component in, for example, a lighting device (not shown).

<複数の発光素子>
複数の発光素子20は、それぞれ、一例として、フリップチップLED22(以下、LED22という。)が組み込まれたCSP(Chip Scale Package)とされている(図2C参照)。複数の発光素子20は、図2Aに示されるように、蛍光体基板30の表面31に、表面31の全体に亘って規則的に並べられた状態で、蛍光体基板30に実装されている。なお、本実施形態の各発光素子20が発光する光の相関色温度は、一例として3,018Kとされている。また、複数の発光素子20は、発光動作時に、ヒートシンク(図示省略)や冷却ファン(図示省略)を用いることで、蛍光体基板30を一例として常温から50℃~100℃に収まるように放熱(冷却)されるようになっている。ここで、本明細書で数値範囲に使用する「~」の意味について補足すると、例えば「50℃~100℃」は「50℃以上100℃以下」を意味する。そして、本明細書で数値範囲に使用する「~」は、「『~』の前の記載部分以上『~』の後の記載部分以下」を意味する。
<Multiple light emitting elements>
Each of the plurality of light emitting elements 20 is, for example, a CSP (Chip Scale Package) in which a flip chip LED 22 (hereinafter referred to as LED 22) is incorporated (see FIG. 2C). As shown in FIG. 2A, the plurality of light emitting elements 20 are mounted on the surface 31 of the phosphor substrate 30 in a state in which they are regularly arranged over the entire surface 31. Note that the correlated color temperature of the light emitted by each light emitting element 20 of this embodiment is, for example, 3,018K. In addition, during the light emitting operation, the plurality of light emitting elements 20 use a heat sink (not shown) and a cooling fan (not shown) to dissipate heat (using the phosphor substrate 30 as an example) so that the temperature ranges from room temperature to 50°C to 100°C. cooling). Here, to supplement the meaning of "~" used in numerical ranges in this specification, for example, "50°C to 100°C" means "50°C to 100°C". In this specification, "~" used in numerical ranges means "from the part written before '~' to the part written after '~'".

<蛍光体基板>
図3Aは、本実施形態の蛍光体基板30の図であって、蛍光体層36を省略して図示した平面図(表面31から見た図)である。図3Bは、本実施形態の蛍光体基板30の平面図(表面31から見た図)である。なお、本実施形態の蛍光体基板30の底面図は、発光基板10を裏面33から見た図と同じである。また、本実施形態の蛍光体基板30の部分断面図は、図2Cの部分断面図から発光素子20を除いた場合の図と同じである。すなわち、本実施形態の蛍光体基板30は、表面31及び裏面33から見て、一例として矩形とされている。
<Phosphor substrate>
FIG. 3A is a diagram of the phosphor substrate 30 of this embodiment, and is a plan view (viewed from the front surface 31) in which the phosphor layer 36 is omitted. FIG. 3B is a plan view (view from the front surface 31) of the phosphor substrate 30 of this embodiment. Note that the bottom view of the phosphor substrate 30 of this embodiment is the same as the view of the light emitting substrate 10 viewed from the back surface 33. Further, a partial cross-sectional view of the phosphor substrate 30 of this embodiment is the same as the partial cross-sectional view of FIG. 2C with the light emitting element 20 removed. That is, the phosphor substrate 30 of this embodiment has a rectangular shape, for example, when viewed from the front surface 31 and the back surface 33.

本実施形態の蛍光体基板30は、絶縁層32と、電極層34(配線パターンの一例)と、蛍光体層36と、裏面パターン層38とを備えている(図2B、図2C、図3A及び図3B参照)。なお、図3Aでは蛍光体層36が省略されているが、蛍光体層36は、図3Bに示されるように、一例として、絶縁層32及び電極層34の表面31における、後述する複数の電極対34A以外の部分に配置されている。 The phosphor substrate 30 of this embodiment includes an insulating layer 32, an electrode layer 34 (an example of a wiring pattern), a phosphor layer 36, and a back pattern layer 38 (FIGS. 2B, 2C, and 3A). and FIG. 3B). Note that although the phosphor layer 36 is omitted in FIG. 3A, the phosphor layer 36 may include a plurality of electrodes, which will be described later, on the surface 31 of the insulating layer 32 and the electrode layer 34, as shown in FIG. 3B. It is arranged in a part other than pair 34A.

また、蛍光体基板30には、図2B及び図3Aに示されるように、四つ角付近の4箇所及び中央付近の2箇所の6箇所に貫通孔39が形成されている。6箇所の貫通孔39は、蛍光体基板30及び発光基板10の製造時に位置決め孔として利用されるようになっている。あわせて、6箇所の貫通孔39は、(発光)灯具筐体への熱引き効果確保(基板反り及び浮き防止)のための取り付け用のネジ穴として利用される。なお、本実施形態の蛍光体基板30は、後述するように、絶縁板の両面に銅箔層が設けられたマザーボードMB(基板の一例、図5A参照)を加工(エッチング等)して製造される。 Further, as shown in FIGS. 2B and 3A, through holes 39 are formed in six locations in the phosphor substrate 30, including four locations near the four corners and two locations near the center. The six through holes 39 are used as positioning holes when manufacturing the phosphor substrate 30 and the light emitting substrate 10. In addition, the six through-holes 39 are used as screw holes for mounting to ensure a heat removal effect (preventing board warping and floating) to the (light-emitting) lamp casing. Note that the phosphor substrate 30 of this embodiment is manufactured by processing (e.g., etching) a motherboard MB (an example of a substrate, see FIG. 5A) in which copper foil layers are provided on both sides of an insulating plate, as described later. Ru.

〔絶縁層〕
以下、本実施形態の絶縁層32の主な特徴について説明する。
形状は、前述のとおり、一例として表面31及び裏面33から見て矩形である。
材質は、一例としてビスマレイミド樹脂及びガラスクロスを含む絶縁材である。また、当該絶縁材にはハロゲン及びリンは含まれていない(ハロゲンフリー、リンフリー)。
厚みは、一例として、50μm~600μm、好ましくは100μm~200μmである。
縦方向及び横方向の熱膨張係数(CTE)は、それぞれ、一例として、50℃~100℃の範囲において10ppm/℃以下である。また、別の見方をすると、縦方向及び横方向の熱膨張係数(CTE)は、それぞれ、一例として、6ppm/Kである。この値は、本実施形態の発光素子20の場合とほぼ同等(90%~110%、すなわち±10%以内)である。
ガラス転移温度は、一例として、300℃よりも高い。
貯蔵弾性率は、一例として、100℃~300℃の範囲において、1.0×1010Paよりも大きく1.0×1011Paよりも小さい。
縦方向及び横方向の曲げ弾性率は、一例として、それぞれ、常態において35GPa及び34GPaである。
縦方向及び横方向の熱間曲げ弾性率は、一例として、250℃において19GPaである。
吸水率は、一例として、23℃の温度環境で24時間放置した場合に0.13%である。
比誘電率は、一例として、1MHz常態において4.6である。
誘電正接は、一例として、1MHz常態において、0.010である。
なお、本実施形態の絶縁層32はマザーボードMBの絶縁層の部分に相当するが、マザーボードMBには一例として利昌工業株式会社製のCS-3305Aが用いられる。
[Insulating layer]
The main features of the insulating layer 32 of this embodiment will be explained below.
As described above, the shape is, for example, a rectangle when viewed from the front surface 31 and the back surface 33.
The material is an insulating material including bismaleimide resin and glass cloth, for example. Further, the insulating material does not contain halogen or phosphorus (halogen-free, phosphorus-free).
The thickness is, for example, 50 μm to 600 μm, preferably 100 μm to 200 μm.
The coefficient of thermal expansion (CTE) in the longitudinal direction and in the transverse direction is, for example, 10 ppm/°C or less in the range of 50°C to 100°C, respectively. From another perspective, the longitudinal and transverse coefficients of thermal expansion (CTE) are each 6 ppm/K, for example. This value is almost the same as that of the light emitting element 20 of this embodiment (90% to 110%, ie, within ±10%).
The glass transition temperature is, for example, higher than 300°C.
As an example, the storage modulus is greater than 1.0×10 10 Pa and smaller than 1.0×10 11 Pa in the range of 100° C. to 300° C.
The bending modulus in the longitudinal direction and in the transverse direction is, by way of example, 35 GPa and 34 GPa, respectively, under normal conditions.
The hot bending modulus in the longitudinal and transverse directions is, for example, 19 GPa at 250°C.
As an example, the water absorption rate is 0.13% when left for 24 hours in a temperature environment of 23°C.
The dielectric constant is, for example, 4.6 at 1 MHz normal state.
The dielectric loss tangent is, for example, 0.010 at a normal frequency of 1 MHz.
Note that the insulating layer 32 of this embodiment corresponds to the insulating layer portion of the motherboard MB, and as an example, CS-3305A manufactured by Risho Kogyo Co., Ltd. is used for the motherboard MB.

〔電極層〕
本実施形態の電極層34は、絶縁層32の表面31側に設けられた金属層とされている。本実施形態の電極層34は一例として銅箔層(Cu製の層)とされている。別言すれば、本実施形態の電極層34は、少なくともその表面が銅を含んで形成されている。
電極層34は、絶縁層32に設けられたパターンとされ、コネクタ(図示省略)が接合される端子37と導通している。そして、電極層34は、コネクタを介して外部電源(図示省略)から給電された電力を、発光基板10の構成時の複数の発光素子20に供給するようになっている。そのため、電極層34の一部は、複数の発光素子20がそれぞれ接合される複数の電極対34Aとされている。すなわち、本実施形態の発光基板10の電極層34は、絶縁層32に配置され、各発光素子20に接続されている。また、別の見方をすると、本実施形態の蛍光体基板30の電極層34は、絶縁層32に配置され、各発光素子20に接続される。また、前述のとおり、本実施形態の発光基板10における複数の発光素子20は表面31の全体に亘って規則的に並べられていることから、複数の電極対34Aも表面31の全体に亘って規則的に並べられている(図3A参照)。電極層34における複数の電極対34A以外の部分を、配線部分34Bという。本実施形態では、図2Cに示されるように、一例として、複数の電極対34Aは、配線部分34Bよりも絶縁層32(蛍光体基板30)の厚み方向外側に突出している。別言すると、電極層34における絶縁層32の厚み方向外側に向く面において、それぞれ各発光素子20が接合される面(接合面34A1)は、接合面34A1以外の面(非接合面34B1)よりも、絶縁層32の厚み方向外側に位置している。
なお、絶縁層32の表面31における電極層34が配置されている領域(電極層34の専有面積)は、一例として、絶縁層32の表面31の60%以上の領域(面積)とされている(図3A参照)。
[Electrode layer]
The electrode layer 34 of this embodiment is a metal layer provided on the surface 31 side of the insulating layer 32. The electrode layer 34 of this embodiment is, for example, a copper foil layer (layer made of Cu). In other words, the electrode layer 34 of this embodiment is formed so that at least its surface contains copper.
The electrode layer 34 is a pattern provided on the insulating layer 32, and is electrically connected to a terminal 37 to which a connector (not shown) is connected. The electrode layer 34 is configured to supply power supplied from an external power source (not shown) via the connector to the plurality of light emitting elements 20 when the light emitting board 10 is configured. Therefore, a part of the electrode layer 34 is made into a plurality of electrode pairs 34A to which the plurality of light emitting elements 20 are respectively bonded. That is, the electrode layer 34 of the light emitting substrate 10 of this embodiment is arranged on the insulating layer 32 and connected to each light emitting element 20. From another perspective, the electrode layer 34 of the phosphor substrate 30 of this embodiment is arranged on the insulating layer 32 and connected to each light emitting element 20. Further, as described above, since the plurality of light emitting elements 20 in the light emitting substrate 10 of this embodiment are regularly arranged over the entire surface 31, the plurality of electrode pairs 34A are also arranged over the entire surface 31. They are arranged regularly (see Figure 3A). A portion of the electrode layer 34 other than the plurality of electrode pairs 34A is referred to as a wiring portion 34B. In this embodiment, as shown in FIG. 2C, for example, the plurality of electrode pairs 34A protrude outward in the thickness direction of the insulating layer 32 (phosphor substrate 30) beyond the wiring portion 34B. In other words, in the surface of the electrode layer 34 facing outward in the thickness direction of the insulating layer 32, the surface to which each light emitting element 20 is bonded (the bonding surface 34A1) is closer to the surface other than the bonding surface 34A1 (the non-bonding surface 34B1). are also located on the outside of the insulating layer 32 in the thickness direction.
Note that the area on the surface 31 of the insulating layer 32 where the electrode layer 34 is arranged (the exclusive area of the electrode layer 34) is, for example, a region (area) that is 60% or more of the surface 31 of the insulating layer 32. (See Figure 3A).

〔蛍光体層〕
本実施形態の蛍光体層36は、図3Bに示されるように、一例として、蛍光体層36は、絶縁層32及び電極層34の表面31における、複数の電極対34A以外の部分に配置されている。すなわち、蛍光体層36は、電極層34における複数の電極対34A以外の領域に配置されている。別言すると、蛍光体層36の少なくとも一部は、表面31における、各接合面34A1の周囲に配置されている(図2C及び図3B参照)。さらに、別の見方をすると、蛍光体層36の少なくとも一部は、表面31側から見て、各接合面34A1の周りを全周に亘って囲むように配置されている。そして、本実施形態では、絶縁層32の表面31における蛍光体層36が配置されている領域は、一例として、絶縁層32の表面31における80%以上の領域とされている。
なお、本実施形態では、蛍光体層36における絶縁層32の厚み方向外側の面は、電極層34の接合面34A1よりも当該厚み方向外側に位置している(図2C及び図5E参照)。しかしながら、本実施形態の場合と逆の構成、すなわち、蛍光体層36における絶縁層32の厚み方向外側の面が接合面34A1よりも当該厚み方向内側に位置している構成(図示省略)であってもよい。また、蛍光体層36における絶縁層32の厚み方向外側の面が接合面34A1と当該厚み方向で同じ位置に位置している構成(図示省略)であってもよい。
[Phosphor layer]
In the phosphor layer 36 of this embodiment, as shown in FIG. 3B, for example, the phosphor layer 36 is arranged in a portion other than the plurality of electrode pairs 34A on the surface 31 of the insulating layer 32 and the electrode layer 34. ing. That is, the phosphor layer 36 is arranged in a region of the electrode layer 34 other than the plurality of electrode pairs 34A. In other words, at least a portion of the phosphor layer 36 is arranged around each bonding surface 34A1 on the front surface 31 (see FIGS. 2C and 3B). Furthermore, from another perspective, at least a portion of the phosphor layer 36 is arranged so as to surround each bonding surface 34A1 all the way around when viewed from the front surface 31 side. In this embodiment, the region on the surface 31 of the insulating layer 32 where the phosphor layer 36 is arranged is, for example, 80% or more of the surface 31 of the insulating layer 32.
In this embodiment, the surface of the phosphor layer 36 on the outer side in the thickness direction of the insulating layer 32 is located on the outer side in the thickness direction than the bonding surface 34A1 of the electrode layer 34 (see FIGS. 2C and 5E). However, a configuration opposite to that of the present embodiment, that is, a configuration in which the outer surface of the insulating layer 32 in the thickness direction of the phosphor layer 36 is located inside the bonding surface 34A1 in the thickness direction (not shown) is possible. It's okay. Alternatively, a configuration (not shown) may be adopted in which the outer surface of the insulating layer 32 in the phosphor layer 36 in the thickness direction is located at the same position as the bonding surface 34A1 in the thickness direction.

本実施形態の蛍光体層36は、一例として、後述する蛍光体とバインダーとを含む、絶縁層とされている。蛍光体層36に含まれる蛍光体は、バインダーに分散された状態で保持されている微粒子とされ、各発光素子20の発光を励起光として励起する性質を有する。具体的には、本実施形態の蛍光体は、発光素子20の発光を励起光としたときの発光ピーク波長が可視光領域にある性質を有する。なお、バインダーは、例えば、エポキシ系、アクリレート系、シリコーン系等で、ソルダーレジストに含まれるバインダーと同等の絶縁性を有するものであればよい。 The phosphor layer 36 of this embodiment is, for example, an insulating layer containing a phosphor and a binder, which will be described later. The phosphor contained in the phosphor layer 36 is made into fine particles that are held in a dispersed state in a binder, and has the property of exciting the light emitted from each light emitting element 20 as excitation light. Specifically, the phosphor of this embodiment has a property that the emission peak wavelength is in the visible light region when the emission from the light emitting element 20 is used as excitation light. Note that the binder may be, for example, an epoxy-based, acrylate-based, silicone-based, etc., as long as it has the same insulation properties as the binder contained in the solder resist.

(蛍光体の具体例)
ここで、本実施形態の蛍光体層36に含まれる蛍光体は、一例として、Euを含有するα型サイアロン蛍光体、Euを含有するβ型サイアロン蛍光体、Euを含有するCASN蛍光体及びEuを含有するSCASN蛍光体からなる群から選ばれる少なくとも一種以上の蛍光体とされている。なお、前述の蛍光体は、本実施形態の一例であり、YAG、LuAG、BOSその他の可視光励起の蛍光体のように、前述の蛍光体以外の蛍光体であってもよい。
(Specific example of phosphor)
Here, the phosphors included in the phosphor layer 36 of this embodiment include, for example, an α-sialon phosphor containing Eu, a β-sialon phosphor containing Eu, a CASN phosphor containing Eu, and an Eu-containing sialon phosphor. At least one type of phosphor selected from the group consisting of SCASN phosphors containing Note that the above-mentioned phosphor is an example of this embodiment, and phosphors other than the above-mentioned phosphor may be used, such as YAG, LuAG, BOS, and other visible light-excited phosphors.

Euを含有するα型サイアロン蛍光体は、一般式:MEuSi12-(m+n)Al(m+n)16-nで表される。上記一般式中、MはLi、Mg、Ca、Y及びランタニド元素(ただし、LaとCeを除く)からなる群から選ばれる、少なくともCaを含む1種以上の元素であり、Mの価数をaとしたとき、ax+2y=mであり、xが0<x≦1.5であり、0.3≦m<4.5、0<n<2.25である。 The α-type sialon phosphor containing Eu is represented by the general formula: M x Eu y Si 12-(m+n) Al (m+n) O n N 16-n . In the above general formula, M is one or more elements containing at least Ca selected from the group consisting of Li, Mg, Ca, Y, and lanthanide elements (excluding La and Ce), and the valence of M is When a, ax+2y=m, x satisfies 0<x≦1.5, 0.3≦m<4.5, and 0<n<2.25.

Euを含有するβ型サイアロン蛍光体は、一般式:Si6-zAl8-z(z=0.005~1)で表されるβ型サイアロンに発光中心として二価のユーロピウム(Eu2+)を固溶した蛍光体である。 The β-sialon phosphor containing Eu is a β-sialon expressed by the general formula: Si 6-z Al z O z N 8-z (z = 0.005 to 1) and divalent europium as a luminescent center. It is a phosphor containing (Eu 2+ ) as a solid solution.

また、窒化物蛍光体として、Euを含有するCASN蛍光体、Euを含有するSCASN蛍光体等が挙げられる。 Examples of the nitride phosphor include a CASN phosphor containing Eu and a SCASN phosphor containing Eu.

Euを含有するCASN蛍光体(窒化物蛍光体の一例)は、例えば、式CaAlSiN:Eu2+で表され、Eu2+を付活剤とし、アルカリ土類ケイ窒化物からなる結晶を母体とする赤色蛍光体をいう。なお、本明細書におけるEuを含有するCASN蛍光体の定義では、Euを含有するSCASN蛍光体が除かれる。 A CASN phosphor containing Eu (an example of a nitride phosphor) is, for example, represented by the formula CaAlSiN 3 :Eu 2+ , in which Eu 2+ is used as an activator and crystals made of alkaline earth silicon nitride are used as a matrix. A red phosphor. Note that the definition of CASN phosphor containing Eu in this specification excludes SCASN phosphor containing Eu.

Euを含有するSCASN蛍光体(窒化物蛍光体の一例)は、例えば、式(Sr,Ca)AlSiN:Eu2+で表され、Eu2+を付活剤とし、アルカリ土類ケイ窒化物からなる結晶を母体とする赤色蛍光体をいう。 A SCASN phosphor containing Eu (an example of a nitride phosphor) is, for example, represented by the formula (Sr,Ca)AlSiN 3 :Eu 2+ , using Eu 2+ as an activator, and consisting of an alkaline earth silicon nitride. A red phosphor that has a crystal matrix.

〔裏面パターン層〕
本実施形態の裏面パターン層38は、絶縁層32の裏面33側に設けられた金属層とされている。本実施形態の裏面パターン層38は一例として銅箔層(Cu製の層)とされている。
裏面パターン層38は、図2Bに示されるように、絶縁層32の長手方向に沿って直線状に並べられている複数の矩形部分の塊が短手方向において位相をずらしたよう隣接して並べられている層とされている。
なお、裏面パターン層38は、一例として、独立フローティング層とされている。また、裏面パターン層38は、絶縁層32(蛍光体基板30)の厚み方向において、一例として、表面31に配置されている電極層34の80%以上の領域と重なっている。
[Back pattern layer]
The back pattern layer 38 of this embodiment is a metal layer provided on the back surface 33 side of the insulating layer 32. The back pattern layer 38 of this embodiment is, for example, a copper foil layer (layer made of Cu).
In the back pattern layer 38, as shown in FIG. 2B, a plurality of rectangular blocks arranged in a straight line along the longitudinal direction of the insulating layer 32 are arranged adjacently so as to be out of phase in the transverse direction. This layer is considered to be
Note that the back pattern layer 38 is, for example, an independent floating layer. Further, the back pattern layer 38 overlaps with, for example, 80% or more of the electrode layer 34 disposed on the front surface 31 in the thickness direction of the insulating layer 32 (phosphor substrate 30).

以上が、本実施形態の製造方法により製造される発光基板10及び蛍光体基板30の構成についての説明である。 The above is a description of the configurations of the light emitting substrate 10 and the phosphor substrate 30 manufactured by the manufacturing method of this embodiment.

≪本実施形態の発光基板の発光動作≫
次に、本実施形態の発光基板10の発光動作について図4を参照しながら説明する。ここで、図4は、本実施形態の発光基板10の発光動作を説明するための図である。
<<Light-emitting operation of the light-emitting substrate of this embodiment>>
Next, the light emitting operation of the light emitting substrate 10 of this embodiment will be described with reference to FIG. 4. Here, FIG. 4 is a diagram for explaining the light emitting operation of the light emitting substrate 10 of this embodiment.

まず、複数の発光素子20を作動させる作動スイッチ(図示省略)がオンになると、コネクタ(図示省略)を介して外部電源(図示省略)から電極層34への給電が開始され、複数の発光素子20は光L光Lを放射状に発散出射し、その光Lの一部は蛍光体基板30の表面31に到達する。以下、出射された光Lの進行方向に分けて光Lの挙動について説明する。 First, when an activation switch (not shown) for activating the plurality of light emitting elements 20 is turned on, power supply from an external power source (not shown) to the electrode layer 34 is started via a connector (not shown), and the plurality of light emitting elements 20 20 emits light L in a radial and divergent manner, and a portion of the light L reaches the surface 31 of the phosphor substrate 30 . Hereinafter, the behavior of the emitted light L will be explained in terms of the traveling direction of the emitted light L.

各発光素子20から出射された光Lの一部は、蛍光体層36に入射することなく外部に出射される。この場合、光Lの波長は、各発光素子20から出射された際の光Lの波長と同じままである。 A portion of the light L emitted from each light emitting element 20 is emitted to the outside without entering the phosphor layer 36. In this case, the wavelength of the light L remains the same as the wavelength of the light L emitted from each light emitting element 20.

また、各発光素子20から出射された光Lの一部分の中のLED22自身の光は、蛍光体層36に入射する。ここで、前述の「光Lの一部分の中のLED22自身の光」とは、出射された光Lのうち各発光素子20(CSP自身)の蛍光体により色変換されていない光、すなわち、LED22自身の光(一例として青色(波長が470nm近傍)の光)を意味する。そして、LED22自身の光Lが蛍光体層36に分散されている蛍光体に衝突すると、蛍光体が励起して励起光を発する。ここで、蛍光体が励起する理由は、蛍光体層36に分散されている蛍光体が青色の光に励起ピークを持つ蛍光体(可視光励起蛍光体)を使用しているためである。これに伴い、光Lのエネルギーの一部は蛍光体の励起に使われることで、光Lはエネルギーの一部を失う。その結果、光Lの波長が変換される(波長変換がなされる)。例えば、蛍光体層36の蛍光体の種類によっては(例えば、蛍光体に赤色系CASNを用いた場合には)光Lの波長が長くなる(例えば650nm等)。また、蛍光体層36での励起光はそのまま蛍光体層36から出射するものもあるが、一部の励起光は下側の電極層34に向かう。そして、一部の励起光は電極層34での反射により外部に出射する。以上のように、蛍光体による励起光の波長が600nm以上の場合、電極層34がCuでも反射効果が望める。なお、蛍光体層36の蛍光体の種類によっては光Lの波長が前述の例と異なるが、いずれの場合であっても光Lの波長変換がなされることになる。例えば、励起光の波長が600nm未満の場合、電極層34又はその表面を例えばAg(鍍金)とすれば反射効果が望める。 Further, the light of the LED 22 itself in a portion of the light L emitted from each light emitting element 20 enters the phosphor layer 36. Here, the above-mentioned "light of the LED 22 itself in a part of the light L" refers to the light that has not been color-converted by the phosphor of each light emitting element 20 (CSP itself) out of the emitted light L, that is, the light of the LED 22 itself in a part of the light L. It means its own light (for example, blue light (wavelength near 470 nm)). When the light L of the LED 22 itself collides with the phosphor dispersed in the phosphor layer 36, the phosphor is excited and emits excitation light. Here, the reason why the phosphor is excited is that the phosphor dispersed in the phosphor layer 36 is a phosphor having an excitation peak in blue light (visible light excited phosphor). Along with this, part of the energy of the light L is used to excite the phosphor, and the light L loses part of its energy. As a result, the wavelength of the light L is converted (wavelength conversion is performed). For example, depending on the type of phosphor in the phosphor layer 36 (for example, when red CASN is used as the phosphor), the wavelength of the light L becomes long (for example, 650 nm). Further, some of the excitation light in the phosphor layer 36 is emitted from the phosphor layer 36 as it is, but some of the excitation light is directed toward the lower electrode layer 34 . Then, a part of the excitation light is reflected by the electrode layer 34 and emitted to the outside. As described above, when the wavelength of excitation light from the phosphor is 600 nm or more, a reflection effect can be expected even if the electrode layer 34 is made of Cu. Although the wavelength of the light L differs from the above example depending on the type of phosphor in the phosphor layer 36, the wavelength of the light L is converted in any case. For example, when the wavelength of the excitation light is less than 600 nm, a reflective effect can be expected if the electrode layer 34 or its surface is made of Ag (plated), for example.

以上のとおり、各発光素子20が出射した光L(各発光素子20が放射状に出射した光L)は、それぞれ、上記のような複数の光路を経由して上記励起光とともに外部に照射される。そのため、蛍光体層36に含まれる蛍光体の発光波長と、発光素子20(CSP)におけるLED22を封止した(又は覆う)蛍光体の発光波長とが異なる場合、本実施形態の発光基板10は、各発光素子20が出射した際の光Lの束を、各発光素子20が出射した際の光Lの波長と異なる波長の光Lを含む光Lの束として上記励起光とともに照射する。例えば、本実施形態の発光基板10は、発光素子20が出射した光(波長)と蛍光体層36より出射された光(波長)との合成光を照射する。
これに対して、蛍光体層36に含まれる蛍光体の発光波長と、発光素子20(CSP)におけるLED22を封止した(又は覆う)蛍光体の発光波長とが同じ場合(同じ相関色温度の場合)、本実施形態の発光基板10は、各発光素子20が出射した際の光Lの束を、各発光素子20が出射した際の光Lの波長と同じ波長の光Lを含む光Lの束として上記励起光とともに照射する。
As described above, the light L emitted by each light emitting element 20 (the light L radially emitted by each light emitting element 20) is irradiated to the outside together with the excitation light through the plurality of optical paths as described above. . Therefore, when the emission wavelength of the phosphor included in the phosphor layer 36 is different from the emission wavelength of the phosphor that seals (or covers) the LED 22 in the light emitting element 20 (CSP), the light emitting substrate 10 of this embodiment , a bundle of light L emitted by each light emitting element 20 is irradiated together with the excitation light as a bundle of light L including light L having a wavelength different from the wavelength of light L emitted by each light emitting element 20. For example, the light emitting substrate 10 of this embodiment emits a composite light of the light (wavelength) emitted by the light emitting element 20 and the light (wavelength) emitted from the phosphor layer 36.
On the other hand, if the emission wavelength of the phosphor included in the phosphor layer 36 is the same as the emission wavelength of the phosphor that seals (or covers) the LED 22 in the light emitting element 20 (CSP) (with the same correlated color temperature) case), the light emitting substrate 10 of this embodiment converts the bundle of light L emitted by each light emitting element 20 into a light L containing light L having the same wavelength as the wavelength of light L emitted by each light emitting element 20. It is irradiated as a bundle with the above excitation light.

以上が、本実施形態の発光基板10の発光動作についての説明である。 The above is a description of the light emitting operation of the light emitting substrate 10 of this embodiment.

≪本実施形態の発光基板の製造方法≫
次に、本実施形態の製造方法S100について、図1及び図5A~図5Jを参照しながら説明する。ここで、図1は、本実施形態の発光基板の製造方法のフロー図である。本実施形態の製造方法S100は第1工程、第2工程、第3工程、第4工程、第5工程、第6工程、第7工程及び第8工程を含んでおり、各工程はこれらの記載順で行われる。
<<Method for manufacturing the light emitting substrate of this embodiment>>
Next, the manufacturing method S100 of this embodiment will be described with reference to FIG. 1 and FIGS. 5A to 5J. Here, FIG. 1 is a flow diagram of a method for manufacturing a light emitting substrate according to this embodiment. The manufacturing method S100 of this embodiment includes a first step, a second step, a third step, a fourth step, a fifth step, a sixth step, a seventh step, and an eighth step, and each step is described in these steps. It is done in order.

<第1工程>
図5Aは、第1工程の開始時及び終了時を示す図である。第1工程は、マザーボードMBの表面31に厚み方向から見て電極層34と同じパターン34Cを、裏面33に裏面パターン層38を形成する工程である。本工程は、例えばマスクパターン(図示省略)を用いたエッチングにより行われる。
なお、本工程では、対を成すパターン34C及び裏面パターン層38のセットを、マザーボードMBの複数箇所(一例として15箇所(図5C参照))に形成する。
<First step>
FIG. 5A is a diagram showing the start and end of the first step. The first step is a step of forming a pattern 34C that is the same as the electrode layer 34 when viewed from the thickness direction on the front surface 31 of the motherboard MB, and forming a back pattern layer 38 on the back surface 33. This step is performed, for example, by etching using a mask pattern (not shown).
Note that in this step, a set of paired patterns 34C and back pattern layer 38 are formed at multiple locations (15 locations as an example (see FIG. 5C)) on the motherboard MB.

<第2工程>
図5Bは、第2工程の開始時及び終了時を示す図である。第2工程は、各パターン34の一部をハーフハッチ(厚み方向の途中までエッチング)する工程である。本工程が終了すると、結果的に、複数の電極対34Aと配線部分34Bとを有する複数(一例として15個)の電極層34が形成される。すなわち、本工程が終了すると、各電極層34に複数の接合面34A1と複数の非接合面34B1とが形成される。本工程は、例えばマスクパターン(図示省略)を用いたエッチングにより行われる。
ここで、図5Cは、第2工程終了時に複数(15個)の電極層34(配線パターン)が形成されたマザーボードの平面図である。また、第1工程及び第2工程を組み合わせた工程は、第6工程(切断工程)の前に、マザーボードMBの表面31に複数の電極層34を形成するパターン形成工程(図1のS110参照)の一例である。
<Second process>
FIG. 5B is a diagram showing the start and end of the second step. The second step is a step in which a part of each pattern 34 is half hatched (etched halfway in the thickness direction). When this step is completed, a plurality of (15 as an example) electrode layers 34 having a plurality of electrode pairs 34A and wiring portions 34B are formed as a result. That is, when this step is completed, a plurality of bonding surfaces 34A1 and a plurality of non-bonding surfaces 34B1 are formed in each electrode layer 34. This step is performed, for example, by etching using a mask pattern (not shown).
Here, FIG. 5C is a plan view of the motherboard on which a plurality of (15) electrode layers 34 (wiring patterns) are formed at the end of the second process. In addition, the process combining the first process and the second process is a pattern forming process (see S110 in FIG. 1) of forming a plurality of electrode layers 34 on the surface 31 of the motherboard MB before the sixth process (cutting process). This is an example.

<第3工程>
図5Dは、第3工程の開始時及び終了時を示す図である。第3工程は、絶縁層32の表面31、すなわち電極層34が形成された面の全面に蛍光体塗料36Cを塗布する工程である。本工程では、例えば、印刷により蛍光体塗料36Cを塗布する。この場合、蛍光体塗料36Cをすべての電極対34Aよりも厚く塗布する。別言すると、この場合、蛍光体塗料36Cを絶縁層32の厚み方向において、各接合面34A1を厚み方向の外側から覆うように(各接合面34A1が蛍光体塗料36Cで隠れるように)塗布する。
なお、第3工程は、第1工程及び第2工程を組み合わせた工程(パターン形成工程)の後かつ第6工程(切断工程)の前に、マザーボードMBの表面31に蛍光体層36を形成する蛍光体層形成工程(図1のS120参照)の一例である。
<3rd process>
FIG. 5D is a diagram showing the start and end of the third step. The third step is a step of applying phosphor paint 36C to the entire surface 31 of the insulating layer 32, that is, the surface on which the electrode layer 34 is formed. In this step, for example, the fluorescent paint 36C is applied by printing. In this case, the phosphor paint 36C is applied thicker than all the electrode pairs 34A. In other words, in this case, the phosphor paint 36C is applied in the thickness direction of the insulating layer 32 so as to cover each joint surface 34A1 from the outside in the thickness direction (so that each joint surface 34A1 is hidden by the phosphor paint 36C). .
Note that in the third step, a phosphor layer 36 is formed on the surface 31 of the motherboard MB after the step (pattern forming step) that combines the first step and the second step and before the sixth step (cutting step). This is an example of the phosphor layer forming step (see S120 in FIG. 1).

<第4工程>
図5Eは、第4工程の開始時及び終了時を示す図である。第4工程は、蛍光体塗料36Cが硬化した蛍光体層36の一部を除去して、すべての電極対34Aの接合面34A1を露出させる工程である。ここで、蛍光体塗料36Cのバインダーが例えば熱硬化性樹脂である場合は、加熱により蛍光体塗料36Cを硬化させた後に2次元レーザー加工装置(図示省略)を用いて蛍光体層36における各接合面34A1上の部分に選択的にレーザー光を照射する。その結果、蛍光体層36における各接合面34A1上の部分及び電極対34Aの各接合面34A1付近の部分がアブレーションされて、各接合面34A1が露出する。以上の結果、本実施形態の蛍光体基板30が製造される。
<4th step>
FIG. 5E is a diagram showing the start and end of the fourth step. The fourth step is a step in which a part of the phosphor layer 36 on which the phosphor paint 36C has been cured is removed to expose the bonding surfaces 34A1 of all the electrode pairs 34A. Here, if the binder of the phosphor paint 36C is, for example, a thermosetting resin, each bond in the phosphor layer 36 is cured by heating and then a two-dimensional laser processing device (not shown) is used. A portion on the surface 34A1 is selectively irradiated with laser light. As a result, a portion of the phosphor layer 36 on each bonding surface 34A1 and a portion of the electrode pair 34A near each bonding surface 34A1 are ablated, and each bonding surface 34A1 is exposed. As a result of the above, the phosphor substrate 30 of this embodiment is manufactured.

なお、本工程は、上記の方法の他に、例えば、以下の方法により行ってもよい。蛍光体塗料36Cのバインダーが例えばUV硬化性樹脂(感光性樹脂)である場合、各接合面34A1と重なる部分(塗料開口部)にマスクパターンをかけて、UV光を露光し、当該マスクパターン以外をUV硬化させ、非露光部(未硬化部)を樹脂除去液により取り除くことで、各接合面34A1を露出させる。その後、一般的には、熱をかけてアフターキュアを行う(写真現像法)。 Note that this step may be performed, for example, by the following method in addition to the method described above. When the binder of the phosphor paint 36C is, for example, a UV curable resin (photosensitive resin), a mask pattern is applied to the portions (paint openings) that overlap with each bonding surface 34A1, and UV light is exposed to remove the parts other than the mask pattern. is cured with UV light, and the non-exposed portions (uncured portions) are removed with a resin removal liquid to expose each bonding surface 34A1. After that, generally heat is applied to perform after-cure (photographic development method).

ここで、図5Fは、第4工程終了時に複数の電極層34(複数の配線パターン)が形成されたマザーボードMBの平面図である。「第4工程終了時に複数の電極層34(複数の配線パターン)が形成されたマザーボードMB」とは、互いに接続された状態の複数(一例として15個)の蛍光体基板30の集合体30Aを意味する。すなわち、第1~第4工程により、複数の蛍光体基板30の集合体30Aが製造される。ここで、図中の線CL(仮想線)は、後述する第6工程(切断工程)の際に後述する刃型BL(刃の一例、図5H参照)により切断される切断線CLとなる。なお、本工程は、蛍光体層36の一部を除去する除去工程(図1のS130参照)の一例である。 Here, FIG. 5F is a plan view of the motherboard MB on which a plurality of electrode layers 34 (a plurality of wiring patterns) are formed at the end of the fourth step. "The motherboard MB on which a plurality of electrode layers 34 (a plurality of wiring patterns) are formed at the end of the fourth step" refers to an aggregate 30A of a plurality of (15 as an example) phosphor substrates 30 connected to each other. means. That is, through the first to fourth steps, an aggregate 30A of a plurality of phosphor substrates 30 is manufactured. Here, the line CL (imaginary line) in the figure is a cutting line CL cut by a blade type BL (an example of a blade, see FIG. 5H), which will be described later, during a sixth step (cutting step), which will be described later. Note that this step is an example of a removal step (see S130 in FIG. 1) in which a part of the phosphor layer 36 is removed.

<第5工程>
図5Gは、第5工程終了時を示す図である。第5工程は、マザーボードMBよりも大きい板状の固定部材FMを第4工程終了後のマザーボードMBの裏面33に固定する工程である。すなわち、本工程は、マザーボードMBに固定部材FMを固定する固定工程(図1のS140参照)である。
固定部材FMは、一例としてマザーボードMBよりも硬い材料で形成されている。また、固定部材FMは、固定部材本体と、当該固定部材本体における表面(マザーボードMBに固定される側の面)の全域に配置された(粘着された)粘着層(図示省略)とを有している。すなわち、固定部材FMの表面には、一例として粘着層が設けられている。なお、前述の固定部材本体は、外観上、図5G、図5H、図5J等に図示されているとおりの形状とされ、粘着層は、一例として、固定部材本体の厚みに比べて薄く、固定部材本体の表面に設けられている。そして、本実施形態の固定部材FMは、マザーボードMBの裏面33に固定される。この場合、マザーボードMBの裏面33に対する粘着層の粘着力は、切断時(第6工程時)や実装時(第7工程時)に、マザーボードMBが動かない程度でできる限り小さくすることが好ましい。また、固定部材FMは、マザーボードMBの裏面33における、後述する刃型BL(図5H参照)で切断されて形成される切断線CLを挟んで両側の部分に跨って固定される。なお、本実施形態では、固定部材本体の表面に対する粘着層の粘着力は、一例として、マザーボードMB(又は蛍光体基板30)の裏面33に対する粘着層の粘着力よりも大きい。
前述の説明では、固定部材FMの表面には一例として粘着層が設けられているとしたが、粘着層に換えて層状でない粘着材としてもよい。粘着材は、固定部材本体の表面の複数箇所に分かれて配置されていてもよい。
<5th step>
FIG. 5G is a diagram showing the end of the fifth step. The fifth step is a step of fixing a plate-shaped fixing member FM larger than the motherboard MB to the back surface 33 of the motherboard MB after the fourth step. That is, this step is a fixing step (see S140 in FIG. 1) that fixes the fixing member FM to the motherboard MB.
For example, the fixing member FM is made of a material harder than the motherboard MB. Furthermore, the fixing member FM includes a fixing member main body and an adhesive layer (not shown) disposed (attached) over the entire surface of the fixing member main body (the surface to be fixed to the motherboard MB). ing. That is, an adhesive layer is provided on the surface of the fixing member FM, for example. In addition, the above-mentioned fixing member main body has a shape as shown in FIGS. 5G, 5H, 5J, etc. in terms of appearance, and the adhesive layer is thinner than the thickness of the fixing member main body, and the adhesive layer is thinner than the thickness of the fixing member main body. It is provided on the surface of the member body. The fixing member FM of this embodiment is fixed to the back surface 33 of the motherboard MB. In this case, it is preferable that the adhesive force of the adhesive layer to the back surface 33 of the motherboard MB be as small as possible so that the motherboard MB does not move during cutting (sixth step) or mounting (seventh step). Furthermore, the fixing member FM is fixed across the portions on both sides of the back surface 33 of the motherboard MB across a cutting line CL cut by a blade type BL (see FIG. 5H), which will be described later. Note that in this embodiment, the adhesive force of the adhesive layer to the surface of the fixing member main body is, for example, greater than the adhesive force of the adhesive layer to the back surface 33 of the motherboard MB (or phosphor substrate 30).
In the above description, an adhesive layer is provided on the surface of the fixing member FM as an example, but a non-layered adhesive material may be used instead of the adhesive layer. The adhesive material may be arranged at multiple locations on the surface of the fixing member main body.

<第6工程>
図5Hは、第6工程の開始時、実行時及び終了時を示す図である。第6工程は、第5工程終了後のまま(固定部材FMがマザーボードMBに固定されたまま)、マザーボードMBを刃型BLで切断する切断工程(図1のS150参照)である。
ここで、本実施形態の刃型BLは、切断線CL(図5F参照)のように、縦方向及び横方向にそれぞれ複数の刃を有する型とされている。
そして、本工程では、裏面33を固定部材FMで固定されたマザーボードMB(複数の蛍光体基板30の集合体30A)の表面31側の定められた位置に、刃型BLをセットし、刃型BLを定められた距離移動させ、再度元の位置に戻す。この場合、固定部材FMの固定部材本体は刃型BLにより切断されないように設定されている。ここで、固定部材FMの粘着層は、刃型BLにより完全に切断されるように設定されていてもよく、その厚み方向の途中まで部分的に切断されるように設定されていてもよい。以上の結果、複数の蛍光体基板30の集合体30Aは、裏面33で固定部材FMに固定されたまま切断線CLに沿って切断されて個片化される。
<6th step>
FIG. 5H is a diagram showing the start, execution, and end of the sixth step. The sixth step is a cutting step (see S150 in FIG. 1) in which the motherboard MB is cut with the blade BL after the end of the fifth step (with the fixing member FM still fixed to the motherboard MB).
Here, the blade die BL of this embodiment has a plurality of blades in the vertical direction and the horizontal direction, as shown by the cutting line CL (see FIG. 5F).
Then, in this step, the blade mold BL is set at a predetermined position on the front surface 31 side of the motherboard MB (aggregate 30A of a plurality of phosphor substrates 30) whose back surface 33 is fixed with the fixing member FM, and the blade mold Move the BL a predetermined distance and return it to its original position. In this case, the fixing member main body of the fixing member FM is set so as not to be cut by the blade BL. Here, the adhesive layer of the fixing member FM may be set to be completely cut by the blade BL, or may be set to be partially cut halfway in the thickness direction. As a result of the above, the aggregate 30A of the plurality of phosphor substrates 30 is cut into pieces along the cutting line CL while the back surface 33 is fixed to the fixing member FM.

なお、第6工程が終了すると、複数の蛍光体基板30と、複数の蛍光体基板30の裏面33に固定されている固定部材FMと、を備える複数の蛍光体基板30の集合体30Aが製造される(図5Hの第6工程終了時の図を参照)。この場合、複数の蛍光体基板30には、定められた位置関係で並べられ、かつ、それぞれの表面31に、電極層34及び蛍光体層36が配置されている。また、固定部材FMは、複数の蛍光体基板30が定められた位置関係で並べられた状態を維持するように、複数の蛍光体基板30の裏面33に固定されている(図5Hの第6工程終了時の図を参照)。ここで、定められた位置関係とは、一例として、図5Fにおける複数の蛍光体基板30の位置関係を意味する。 Note that when the sixth step is completed, an assembly 30A of the plurality of phosphor substrates 30 including the plurality of phosphor substrates 30 and the fixing member FM fixed to the back surface 33 of the plurality of phosphor substrates 30 is manufactured. (See the diagram at the end of the sixth step in FIG. 5H). In this case, the plurality of phosphor substrates 30 are arranged in a predetermined positional relationship, and an electrode layer 34 and a phosphor layer 36 are disposed on each surface 31. Further, the fixing member FM is fixed to the back surface 33 of the plurality of phosphor substrates 30 so as to maintain the state in which the plurality of phosphor substrates 30 are arranged in a predetermined positional relationship (the sixth (See diagram at end of process). Here, the determined positional relationship means, as an example, the positional relationship of the plurality of phosphor substrates 30 in FIG. 5F.

<第7工程>
図5Iは、第7工程の開始時及び終了時を示す図である。第7工程は、蛍光体基板30に複数の発光素子20を実装する工程である。本工程は、複数の蛍光体基板30が固定部材FMに固定されたまま、蛍光体基板30の複数の電極対34Aの各接合面34A1にはんだペーストSP(はんだの一例)を印刷し、各接合面34A1に複数の発光素子20の各電極を位置合わせした状態ではんだペーストを一例として約250℃で溶かす。その後、はんだペーストSPが冷却された固化すると、各電極対34Aに各発光素子20が接合される。すなわち、本工程は、一例としてリフロー工程により行われる。
以上のとおりであるから、本工程は、固定部材FMに固定されたまま複数の蛍光体基板30がそれぞれ切断時の位置関係で並べられた状態で、複数の蛍光体基板30のそれぞれに発光素子20を実装して複数の発光基板10を得る実装工程(図1のS160参照)である。
<7th step>
FIG. 5I is a diagram showing the start and end of the seventh step. The seventh step is a step of mounting a plurality of light emitting elements 20 on the phosphor substrate 30. In this step, while the plurality of phosphor substrates 30 are fixed to the fixing member FM, solder paste SP (an example of solder) is printed on each joint surface 34A1 of the plurality of electrode pairs 34A of the phosphor substrate 30, and each joint For example, the solder paste is melted at about 250° C. with the electrodes of the plurality of light emitting elements 20 aligned with the surface 34A1. Thereafter, when the solder paste SP is cooled and solidified, each light emitting element 20 is joined to each electrode pair 34A. That is, this process is performed by a reflow process, for example.
As described above, in this process, light emitting elements are attached to each of the plurality of phosphor substrates 30 while the plurality of phosphor substrates 30 are arranged in the positional relationship at the time of cutting while being fixed to the fixing member FM. 20 to obtain a plurality of light emitting substrates 10 (see S160 in FIG. 1).

なお、第7工程が終了すると、複数の発光基板10と、複数の発光基板10の裏面33に固定されている固定部材FMと、を備える複数の発光基板10の集合体10Aが製造される(図5J参照)。この場合、複数の発光基板10には、定められた位置関係で並べられ、かつ、それぞれの表面31に、電極層34、蛍光体層36及び電極層34の電極対34Aに接合された発光素子20が配置されている(図5I及び図5J参照)。また、固定部材FMは、複数の発光基板10が定められた位置関係で並べられた状態を維持するように、複数の発光基板10の裏面33に固定されている(図5J参照)。ここで、定められた位置関係とは、一例として、図5Fにおける複数の蛍光体基板30の位置関係を意味する。 Note that when the seventh step is completed, an assembly 10A of the plurality of light emitting substrates 10 including the plurality of light emitting substrates 10 and the fixing member FM fixed to the back surface 33 of the plurality of light emitting substrates 10 is manufactured ( (see Figure 5J). In this case, the plurality of light emitting substrates 10 have light emitting elements arranged in a predetermined positional relationship and bonded to the electrode layer 34, the phosphor layer 36, and the electrode pair 34A of the electrode layer 34 on each surface 31. 20 (see FIGS. 5I and 5J). Further, the fixing member FM is fixed to the back surface 33 of the plurality of light emitting substrates 10 so as to maintain the state in which the plurality of light emitting substrates 10 are arranged in a predetermined positional relationship (see FIG. 5J). Here, the determined positional relationship means, as an example, the positional relationship of the plurality of phosphor substrates 30 in FIG. 5F.

<第8工程>
図5Jは、第8工程の開始時及び終了時を示す図である。第8工程は、複数の発光基板10から固定部材FMを分離する分離工程(図1のS170参照)である。本工程は、例えば、作業者による手作業で行われる。
そして、第8工程が終了すると、複数の発光基板10が製造されて、本実施形態の製造方法が終了する。
<8th process>
FIG. 5J is a diagram showing the start and end of the eighth step. The eighth step is a separation step of separating the fixing member FM from the plurality of light emitting substrates 10 (see S170 in FIG. 1). This process is performed manually by an operator, for example.
Then, when the eighth step is completed, a plurality of light emitting substrates 10 are manufactured, and the manufacturing method of this embodiment is completed.

なお、第7工程の終了後かつ第8工程の開始前に、固定部材FMに複数の発光基板10が固定されている状態で、複数の発光素子20等の電子部品が適切に実装されているか否かを検査する実装検査、複数の発光素子20が適切に点灯するか否かを点灯検査、複数の発光基板10の外観検査等を行ってもよい。 Note that after the end of the seventh step and before the start of the eighth step, with the plurality of light emitting substrates 10 fixed to the fixing member FM, check whether the plurality of electronic components such as the plurality of light emitting elements 20 are properly mounted. A mounting test to check whether the light emitting elements 20 are lit properly, a lighting test to check whether the plurality of light emitting elements 20 are lit properly, a visual inspection of the plurality of light emitting boards 10, etc. may be performed.

以上が、本実施形態の製造方法についての説明である。 The above is the description of the manufacturing method of this embodiment.

≪本実施形態の効果≫
次に、本実施形態の効果について図面を参照しながら説明する。
<<Effects of this embodiment>>
Next, the effects of this embodiment will be explained with reference to the drawings.

<第1の効果>
第1の効果については、本実施形態を以下に説明する比較形態(図示省略)と比較して説明する。ここで、比較形態の説明において、本実施形態と同じ構成要素等を用いる場合は、その構成要素等に本実施形態の場合と同じ名称、符号等を用いることとする。
<First effect>
The first effect will be explained by comparing this embodiment with a comparison mode (not shown) described below. Here, in the description of the comparative embodiment, when the same constituent elements as in the present embodiment are used, the same names, symbols, etc. as in the present embodiment are used for the constituent elements.

比較形態の発光基板10の製造方法(以下、比較形態の製造方法という。)では、本実施形態の製造方法における第1~第4工程を行った後、複数の蛍光体基板30の集合体30Aを構成する各蛍光体基板30にそれぞれ複数の発光素子20を実装してから切断線CLに沿って集合体30Aを刃型BLで切断して、複数の発光基板10を得る。
比較形態の製造方法の場合、集合体30Aの切断時に例えば発光素子20と電極層34の電極対34Aとの接合部分(例えば、はんだ等)に負荷(応力)がかかる。そのため、比較形態の製造方法により製造された発光基板10は、上記接合部分の接合不良を生じる虞がある。
In the method for manufacturing the light emitting substrate 10 of the comparative embodiment (hereinafter referred to as the manufacturing method of the comparative embodiment), after performing the first to fourth steps in the manufacturing method of the present embodiment, the aggregate 30A of the plurality of phosphor substrates 30 is After mounting a plurality of light emitting elements 20 on each of the phosphor substrates 30 constituting the phosphor substrate 30, the assembly 30A is cut along the cutting line CL with a blade BL to obtain a plurality of light emitting substrates 10.
In the case of the comparative manufacturing method, when the assembly 30A is cut, a load (stress) is applied, for example, to the joint portion (for example, solder) between the light emitting element 20 and the electrode pair 34A of the electrode layer 34. Therefore, in the light emitting substrate 10 manufactured by the manufacturing method of the comparative embodiment, there is a possibility that a bonding failure occurs at the bonding portion.

これに対して、本実施形態の場合、集合体30A(マザーボードMB)を切断した後に、発光素子20を実装する(図1参照)。そのため、本実施形態の場合、集合体30A(マザーボードMB)の切断時に集合体30A(マザーボードMB)に発光素子20が実装されていない。すなわち、本実施形態の場合、そもそも、比較形態の場合のような接合不良が生じる状況が起こり得ない。 On the other hand, in the case of this embodiment, the light emitting element 20 is mounted after cutting the assembly 30A (motherboard MB) (see FIG. 1). Therefore, in the case of this embodiment, the light emitting element 20 is not mounted on the assembly 30A (motherboard MB) when the assembly 30A (motherboard MB) is cut. That is, in the case of this embodiment, a situation in which poor bonding occurs as in the case of the comparative embodiment cannot occur in the first place.

したがって、本実施形態の製造方法によれば、マザーボードMBを刃型BLで切断して得られる複数の蛍光体基板30から複数の発光基板10を製造する方法において、比較形態の製造方法よりも、実装基板としての信頼性が高い。すなわち、本実施形態の製造方法によれば、応力によるはんだクラック、電極ダメージ等の潜在的な不良の原因を削減することができる。 Therefore, according to the manufacturing method of the present embodiment, in the method of manufacturing a plurality of light emitting substrates 10 from a plurality of phosphor substrates 30 obtained by cutting the motherboard MB with the blade type BL, compared to the manufacturing method of the comparative embodiment, High reliability as a mounting board. That is, according to the manufacturing method of this embodiment, potential causes of defects such as solder cracks and electrode damage due to stress can be reduced.

<第2の効果>
また、本実施形態の場合、第5工程(図1のS140、図5G等参照)において、固定部材FMは、マザーボードMBの裏面33における、刃型BLで切断されて形成される切断線CLを挟んで両側の部分に跨って固定される。そのうえで、本実施形態の場合、第6工程(図1のS150及び図5H参照)において、刃型BLは、マザーボードMBのみを切断し、固定部材FMの粘着層を切断しない。その後、本実施形態の場合、発光素子20の実装工程が行われる(図1参照)。以上のとおりであるから、本実施形態の場合、切断後の各蛍光体基板30同士の位置関係を保ったまま、各蛍光体基板30に発光素子20が実装される。すなわち、本実施形態の場合、発光素子20の実装工程を、複数の蛍光体基板30に対して同じセッティングで行うことができる(複数の蛍光体基板30に対して別々に行う必要がない)。
したがって、本実施形態の製造方法によれば、第1の効果を奏しつつ、複数の発光基板10の製造効率が高い。
<Second effect>
Further, in the case of the present embodiment, in the fifth step (see S140 in FIG. 1, FIG. 5G, etc.), the fixing member FM cuts the cutting line CL formed by cutting with the blade type BL on the back surface 33 of the motherboard MB. It is sandwiched and fixed across both sides. Furthermore, in the case of the present embodiment, in the sixth step (see S150 in FIG. 1 and FIG. 5H), the blade BL cuts only the motherboard MB and does not cut the adhesive layer of the fixing member FM. After that, in the case of this embodiment, a mounting process of the light emitting element 20 is performed (see FIG. 1). As described above, in this embodiment, the light emitting elements 20 are mounted on each phosphor substrate 30 while maintaining the positional relationship between the phosphor substrates 30 after cutting. That is, in the case of this embodiment, the mounting process of the light emitting element 20 can be performed on a plurality of phosphor substrates 30 with the same setting (there is no need to perform it separately on a plurality of phosphor substrates 30).
Therefore, according to the manufacturing method of this embodiment, the manufacturing efficiency of the plurality of light emitting substrates 10 is high while achieving the first effect.

<第3の効果>
また、本実施形態の場合、固定部材FMは、粘着によりマザーボードMBに固定される。そのため、本実施形態の製造方法は、第8工程(図5J参照)の際に、簡単に、複数の発光基板10から固定部材FMを分離することができる。
<Third effect>
Further, in the case of this embodiment, the fixing member FM is fixed to the motherboard MB with adhesive. Therefore, in the manufacturing method of this embodiment, the fixing member FM can be easily separated from the plurality of light emitting substrates 10 in the eighth step (see FIG. 5J).

<第4の効果>
また、本実施形態の場合、固定部材本体の表面に対する粘着層の粘着力は、マザーボードMB(又は蛍光体基板30)の裏面33に対する粘着層の粘着力よりも大きい。そのため、本実施形態の場合、第8工程時に、複数の発光基板10から固定部材FMを分離する場合に、粘着層は固定部材本体の表面に粘着したまま、複数の発光基板10から分離する。
以上より、本実施形態によれば、固定部材FMを複数回使いまわすことができる。別言すれば、本実施形態によれば、複数の発光基板10の製造コストを低減することができる。
<Fourth effect>
Further, in the case of this embodiment, the adhesive force of the adhesive layer to the surface of the fixing member main body is greater than the adhesive force of the adhesive layer to the back surface 33 of the motherboard MB (or phosphor substrate 30). Therefore, in the case of the present embodiment, when separating the fixing member FM from the plurality of light emitting substrates 10 in the eighth step, the adhesive layer is separated from the plurality of light emitting substrates 10 while adhering to the surface of the fixing member main body.
As described above, according to this embodiment, the fixing member FM can be reused multiple times. In other words, according to this embodiment, the manufacturing cost of the plurality of light emitting substrates 10 can be reduced.

<第5の効果>
前述のとおり、本実施形態の製造方法は、第1~第3の効果を奏する。そのため、本実施形態の製造方法の途中で得られる複数の発光基板10の集合体10B(図5J参照)及び本実施形態の製造方法で製造される複数の発光基板10は、製造安定性の高い製造方法により製造された物といえる。
したがって、本実施形態の複数の発光基板10の集合体10B及び発光基板10は、品質が高い(安定した発光動作を実現することができる)。
<Fifth effect>
As described above, the manufacturing method of this embodiment has the first to third effects. Therefore, the assembly 10B of a plurality of light emitting substrates 10 obtained in the middle of the manufacturing method of this embodiment (see FIG. 5J) and the plurality of light emitting substrates 10 manufactured by the manufacturing method of this embodiment have high manufacturing stability. It can be said that it is a product manufactured by a manufacturing method.
Therefore, the aggregate 10B of the plurality of light emitting substrates 10 and the light emitting substrate 10 of this embodiment have high quality (stable light emitting operation can be realized).

以上が、本実施形態の効果についての説明である。 The above is a description of the effects of this embodiment.

以上のとおり、本発明について前述の実施形態を例として説明したが、本発明は前述の実施形態に限定されるものではない。本発明の技術的範囲には、例えば、下記のような形態(変形例)も含まれる。 As mentioned above, although the present invention has been described by taking the above-described embodiments as examples, the present invention is not limited to the above-described embodiments. The technical scope of the present invention also includes, for example, the following forms (modifications).

例えば、本実施形態の説明では、発光素子20の一例をCSPであるとした。しかしながら、発光素子20の一例はCSP以外でもよい。例えば、単にフリップチップを搭載したものでもよい。また、COBデバイスの基板自身に応用することもできる。 For example, in the description of this embodiment, an example of the light emitting element 20 is a CSP. However, an example of the light emitting element 20 may be other than CSP. For example, it may simply be equipped with a flip chip. Moreover, it can also be applied to the substrate itself of a COB device.

また、本実施形態の固定部材FMは、マザーボードMBの裏面33の全域に粘着層により固定されるとして説明した。しかしながら、切断後の各蛍光体基板30を定められた位置関係で維持することができれば、固定部材FMは、マザーボードMBの裏面33の全域を固定しなくてもよい。例えば、切断線CL挟んで両側の部分に跨って固定されればよい。 Furthermore, the fixing member FM of this embodiment has been described as being fixed to the entire area of the back surface 33 of the motherboard MB with an adhesive layer. However, if each phosphor substrate 30 after cutting can be maintained in a predetermined positional relationship, the fixing member FM does not need to fix the entire back surface 33 of the motherboard MB. For example, it may be fixed across both sides of the cutting line CL.

また、本実施形態の説明では、蛍光体層36における絶縁層32の厚み方向外側の面は、電極層34の接合面34A1よりも当該厚み方向外側に位置しているとした(図2C参照)。しかしながら、前述の第1の効果の説明のメカニズムを考慮すると、蛍光体層36における絶縁層32の厚み方向外側の面が電極層34の接合面34A1と当該厚み方向において同じ又は接合面34A1よりも当該厚み方向内側の位置としてもよい。 In addition, in the description of this embodiment, the surface of the phosphor layer 36 on the outer side in the thickness direction of the insulating layer 32 is located on the outer side in the thickness direction than the bonding surface 34A1 of the electrode layer 34 (see FIG. 2C). . However, considering the mechanism explaining the first effect described above, the surface of the phosphor layer 36 on the outside in the thickness direction of the insulating layer 32 is the same as the bonding surface 34A1 of the electrode layer 34 in the thickness direction, or is larger than the bonding surface 34A1. The position may be located on the inner side in the thickness direction.

また、本実施形態の説明では、蛍光体基板30の裏面33に裏面パターン層38が備えられているとした(図2B参照)。しかしながら、前述の第1の効果の説明のメカニズムを考慮すると、蛍光体基板30の裏面33に裏面パターン層38が備えられていなくても第1の効果を奏することは明らかである。しかたがって、裏面33に裏面パターン層38がない点のみ本実施形態の蛍光体基板30及び発光基板10と異なる形態であっても、当該形態は本発明の技術的範囲に属するといえる。 Furthermore, in the description of this embodiment, it is assumed that the back surface pattern layer 38 is provided on the back surface 33 of the phosphor substrate 30 (see FIG. 2B). However, considering the mechanism explained above for the first effect, it is clear that the first effect can be achieved even if the back surface pattern layer 38 is not provided on the back surface 33 of the phosphor substrate 30. Therefore, even if the configuration differs from the phosphor substrate 30 and the light emitting substrate 10 of this embodiment only in that the back surface pattern layer 38 is not provided on the back surface 33, it can be said that the configuration belongs to the technical scope of the present invention.

また、本実施形態の説明では、蛍光体層36は、絶縁層32及び電極層34の表面31における、複数の電極対34A以外の部分に配置されているとした(図3B参照)。しかしながら、前述の第1の効果の説明のメカニズムを考慮すると、蛍光体基板30の表面31における複数の電極対34A以外の部分の全域に亘って配置されていなくても第1の効果を奏することは明らかである。しかたがって、本実施形態の場合と異なる表面31の範囲に蛍光体層36が配置されている点のみ本実施形態の蛍光体基板30及び発光基板10と異なる形態であっても、当該形態は本発明の技術的範囲に属するといえる。 Furthermore, in the description of the present embodiment, it is assumed that the phosphor layer 36 is arranged in a portion of the surface 31 of the insulating layer 32 and the electrode layer 34 other than the plurality of electrode pairs 34A (see FIG. 3B). However, considering the mechanism explained above for the first effect, the first effect can be achieved even if the electrodes are not arranged over the entire area other than the plurality of electrode pairs 34A on the surface 31 of the phosphor substrate 30. is clear. Therefore, even if the form differs from the phosphor substrate 30 and light emitting substrate 10 of this embodiment only in that the phosphor layer 36 is disposed in a range of the surface 31 that is different from that of the present embodiment, the form is It can be said that it belongs to the technical scope of the present invention.

また、本実施形態の説明では、蛍光体基板30及び発光基板10を製造するに当たり、利昌工業株式会社製のCS-3305AをマザーボードMBとして用いると説明した。しかしながら、これは一例であり、異なるマザーボードMBを用いてもよい。例えば、利昌工業株式会社製のCS-3305Aの絶縁層厚、銅箔厚等の標準仕様にこだわるものではなく、特に銅箔圧は更に厚いものを用いてもよい。 Furthermore, in the description of this embodiment, CS-3305A manufactured by Risho Kogyo Co., Ltd. is used as the motherboard MB in manufacturing the phosphor substrate 30 and the light emitting substrate 10. However, this is just an example, and a different motherboard MB may be used. For example, the standard specifications such as the insulation layer thickness and copper foil thickness of CS-3305A manufactured by Risho Kogyo Co., Ltd. are not limited, and a thicker copper foil thickness may be used.

なお、本実施形態では、実装基板の一例を発光基板10として説明した。しかしながら、本実施形態の製造方法は、マザーボードMBを用いて複数の実装基板(配線パターンが形成された個片基板に電子部品が実装された基板)を製造する方法に適用してもよい。 In addition, in this embodiment, the light emitting board 10 was explained as an example of the mounting board. However, the manufacturing method of this embodiment may be applied to a method of manufacturing a plurality of mounting boards (boards in which electronic components are mounted on individual boards on which wiring patterns are formed) using the motherboard MB.

10 発光基板(実装基板の一例)
10A 複数の発光基板の集合体
10B 複数の蛍光体基板の集合体
20 発光素子(電子部品の一例)
30 蛍光体基板(個片基板の一例)
31 表面
32 絶縁層
33 裏面
34 電極層(配線パターンの一例)
34A 電極対
34A1 接合面
34B 配線部分
34B1 非接合面
36 蛍光体層
38 裏面パターン層
BL 刃型(刃の一例)
FM 固定部材
L 光
MB マザーボード(基板の一例)
SP はんだペースト(はんだの一例)
10 Light emitting board (an example of a mounting board)
10A Assembly of a plurality of light emitting substrates 10B Assembly of a plurality of phosphor substrates 20 Light emitting element (an example of an electronic component)
30 Phosphor substrate (an example of a discrete substrate)
31 Front surface 32 Insulating layer 33 Back surface 34 Electrode layer (an example of a wiring pattern)
34A Electrode pair 34A1 Bonding surface 34B Wiring portion 34B1 Non-bonding surface 36 Phosphor layer 38 Back pattern layer BL Blade shape (an example of a blade)
FM fixing member L Optical MB Motherboard (an example of a board)
SP Solder paste (an example of solder)

Claims (9)

表面に複数の配線パターンが形成され、裏面を固定部材で固定された基板を切断して複数の個片基板を得る工程であって、前記固定部材が前記基板に固定されたまま前記基板を刃で切断する切断工程と、
前記固定部材に固定されたまま前記複数の個片基板がそれぞれ切断時の位置関係で並べられた状態で、前記複数の個片基板のそれぞれに電子部品を実装して複数の実装基板を得る実装工程と、
前記複数の実装基板から前記固定部材を分離する分離工程と、
を含み、
前記切断工程の前に、前記基板の前記表面に前記複数の配線パターンを形成するパターン形成工程を含み、
前記パターン形成工程の後かつ前記切断工程の前に、前記基板の表面に蛍光体層を形成する蛍光体層形成工程を含み、
前記切断工程の後かつ前記分離工程の前に、前記実装工程を行い、
前記実装工程を、前記蛍光体層形成工程の後に行う、
複数の実装基板の製造方法。
A process of obtaining a plurality of individual boards by cutting a board on which a plurality of wiring patterns are formed on the front surface and fixed on the back side with a fixing member, the board being cut with a knife while the fixing member is fixed to the board. A cutting process of cutting with
Mounting electronic components on each of the plurality of individual substrates while the plurality of individual substrates are arranged in the positional relationship at the time of cutting while being fixed to the fixing member to obtain a plurality of mounted substrates. process and
a separation step of separating the fixing member from the plurality of mounting boards;
including;
Before the cutting step, a pattern forming step of forming the plurality of wiring patterns on the surface of the substrate,
After the pattern forming step and before the cutting step, a phosphor layer forming step of forming a phosphor layer on the surface of the substrate,
After the cutting step and before the separating step, performing the mounting step,
The mounting step is performed after the phosphor layer forming step.
A method for manufacturing multiple mounting boards.
前記電子部品は、はんだにより前記配線パターンに接合されて、前記複数の個片基板のそれぞれに実装される、
請求項1に記載の複数の実装基板の製造方法。
The electronic component is bonded to the wiring pattern with solder and mounted on each of the plurality of individual substrates,
The method of manufacturing a plurality of mounting boards according to claim 1.
前記基板の厚みは、600μm以下である、
請求項1又は2に記載の複数の実装基板の製造方法。
The thickness of the substrate is 600 μm or less,
The method for manufacturing a plurality of mounting boards according to claim 1 or 2.
前記固定部材は、前記基板の前記裏面における、前記刃で切断されて形成される切断線を挟んで両側の部分に跨って固定される、
請求項1~3のいずれか1項に記載の複数の実装基板の製造方法。
The fixing member is fixed across parts on both sides of the back surface of the substrate across a cutting line formed by cutting with the blade.
The method for manufacturing a plurality of mounting boards according to any one of claims 1 to 3.
前記固定部材には、粘着材又は粘着層が設けられており、
前記固定部材は、前記粘着材又は前記粘着層により前記裏面に粘着されて固定される、
請求項1~4のいずれか1項に記載の複数の実装基板の製造方法。
The fixing member is provided with an adhesive material or an adhesive layer,
The fixing member is adhered and fixed to the back surface by the adhesive material or the adhesive layer.
The method for manufacturing a plurality of mounting boards according to any one of claims 1 to 4.
前記固定部材は、固定部材本体を有し、
前記粘着材又は前記粘着層は、前記固定部材本体の表面に粘着されており、
前記固定部材本体の表面に対する前記粘着材又は前記粘着層の粘着力は、前記基板の裏面に対する前記粘着材又は前記粘着層の粘着力よりも大きい、
請求項5に記載の複数の実装基板の製造方法。
The fixing member has a fixing member main body,
The adhesive material or the adhesive layer is adhered to the surface of the fixing member main body,
The adhesive force of the adhesive material or the adhesive layer to the surface of the fixing member main body is greater than the adhesive force of the adhesive material or the adhesive layer to the back surface of the substrate.
The method for manufacturing a plurality of mounting boards according to claim 5.
前記パターン形成工程の後かつ前記分離工程の前に、前記電子部品の実装検査及び前記複数の実装基板の外観検査の一方又は両方を行う検査工程を含む、
請求項1~6のいずれか1項に記載の複数の実装基板の製造方法。
After the pattern formation step and before the separation step, an inspection step of performing one or both of a mounting inspection of the electronic component and an appearance inspection of the plurality of mounting boards;
A method for manufacturing a plurality of mounting boards according to any one of claims 1 to 6.
前記電子部品は、発光素子である、
請求項1~7のいずれか1項に記載の複数の実装基板の製造方法。
the electronic component is a light emitting element;
A method for manufacturing a plurality of mounting boards according to any one of claims 1 to 7.
前記パターン形成工程の後かつ前記分離工程の前に、前記電子部品の実装検査及び前記複数の実装基板の外観検査の一方又は両方を行う検査工程を含み、
前記電子部品は、発光素子であり、
前記検査工程における前記電子部品の前記実装検査として、前記発光素子の点灯検査を行う、
請求項1~6のいずれか1項に記載の複数の実装基板の製造方法。
After the pattern forming step and before the separating step, an inspection step of performing one or both of a mounting inspection of the electronic component and an appearance inspection of the plurality of mounting boards,
The electronic component is a light emitting element,
performing a lighting test of the light emitting element as the mounting test of the electronic component in the test step;
A method for manufacturing a plurality of mounting boards according to any one of claims 1 to 6.
JP2019017773A 2019-02-04 2019-02-04 Manufacturing method for multiple mounting boards Active JP7352358B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019017773A JP7352358B2 (en) 2019-02-04 2019-02-04 Manufacturing method for multiple mounting boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019017773A JP7352358B2 (en) 2019-02-04 2019-02-04 Manufacturing method for multiple mounting boards

Publications (2)

Publication Number Publication Date
JP2020126911A JP2020126911A (en) 2020-08-20
JP7352358B2 true JP7352358B2 (en) 2023-09-28

Family

ID=72084191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019017773A Active JP7352358B2 (en) 2019-02-04 2019-02-04 Manufacturing method for multiple mounting boards

Country Status (1)

Country Link
JP (1) JP7352358B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115989592A (en) * 2020-08-28 2023-04-18 电化株式会社 Method for producing phosphor substrate and method for producing light-emitting substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036198A (en) 2005-06-24 2007-02-08 Three M Innovative Properties Co Printed wiring board and manufacturing method thereof
JP2007227726A (en) 2006-02-24 2007-09-06 Komatsu Lite Seisakusho:Kk Aggregate substrate processing method
JP2014112669A (en) 2012-11-12 2014-06-19 Citizen Holdings Co Ltd Semiconductor light-emitting device and manufacturing method of the same
JP2014175447A (en) 2013-03-08 2014-09-22 Citizen Holdings Co Ltd Light-emitting device
JP2015096580A (en) 2013-11-15 2015-05-21 三井化学株式会社 Expandable base film, dicing film, surface protective film for semiconductor, and method of manufacturing semiconductor device
JP2016092276A (en) 2014-11-07 2016-05-23 日亜化学工業株式会社 Method for manufacturing light emitting device
WO2018155253A1 (en) 2017-02-23 2018-08-30 東レ株式会社 Phosphor sheet, led chip using same, led package using same, method for producing led package, and light emitting device, backlight unit and display, each of which comprises said led package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638436Y2 (en) * 1989-12-30 1994-10-05 日本メクトロン株式会社 Flexible circuit board assembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036198A (en) 2005-06-24 2007-02-08 Three M Innovative Properties Co Printed wiring board and manufacturing method thereof
JP2007227726A (en) 2006-02-24 2007-09-06 Komatsu Lite Seisakusho:Kk Aggregate substrate processing method
JP2014112669A (en) 2012-11-12 2014-06-19 Citizen Holdings Co Ltd Semiconductor light-emitting device and manufacturing method of the same
JP2014175447A (en) 2013-03-08 2014-09-22 Citizen Holdings Co Ltd Light-emitting device
JP2015096580A (en) 2013-11-15 2015-05-21 三井化学株式会社 Expandable base film, dicing film, surface protective film for semiconductor, and method of manufacturing semiconductor device
JP2016092276A (en) 2014-11-07 2016-05-23 日亜化学工業株式会社 Method for manufacturing light emitting device
WO2018155253A1 (en) 2017-02-23 2018-08-30 東レ株式会社 Phosphor sheet, led chip using same, led package using same, method for producing led package, and light emitting device, backlight unit and display, each of which comprises said led package

Also Published As

Publication number Publication date
JP2020126911A (en) 2020-08-20

Similar Documents

Publication Publication Date Title
JP7457657B2 (en) Light emitting board and lighting device
JP7430650B2 (en) Phosphor substrates, light emitting substrates and lighting devices
JP7410881B2 (en) Phosphor substrates, light emitting substrates and lighting devices
JP7444537B2 (en) Method for manufacturing a phosphor substrate, method for manufacturing a light emitting substrate, and method for manufacturing a lighting device
JP7352358B2 (en) Manufacturing method for multiple mounting boards
CN115989592A (en) Method for producing phosphor substrate and method for producing light-emitting substrate
JP7425750B2 (en) Phosphor substrates, light emitting substrates and lighting devices
JP7449271B2 (en) Phosphor substrate, light emitting substrate, lighting device, method for manufacturing phosphor substrate, and method for manufacturing light emitting substrate
JP7491849B2 (en) Phosphor substrate, light-emitting substrate, and lighting device
WO2024063045A1 (en) Method for manufacturing phosphor substrate, and method for manufacturing light emitting substrate
WO2024063043A1 (en) Phosphor substrate, light-emitting substrate, and lighting device
JP7585330B2 (en) Method for manufacturing phosphor substrate and method for manufacturing light-emitting substrate
JP7416755B2 (en) Circuit board, mounting board, lighting device, circuit board manufacturing method, and mounting board manufacturing method
JP7523550B2 (en) Phosphor substrate, light-emitting substrate, and lighting device
CN113491017B (en) Phosphor substrate, light-emitting substrate, method for producing same, and lighting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230915

R150 Certificate of patent or registration of utility model

Ref document number: 7352358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150