JP7229786B2

JP7229786B2 - 制御装置、画像形成装置及び起動方法

Info

Publication number: JP7229786B2
Application number: JP2019005048A
Authority: JP
Inventors: 泰広稲垣
Original assignee: Toshiba TEC Corp
Current assignee: Toshiba TEC Corp
Priority date: 2019-01-16
Filing date: 2019-01-16
Publication date: 2023-02-28
Anticipated expiration: 2039-01-16
Also published as: US11327769B2; JP2020113162A; US20200225961A1

Description

本発明の実施形態は、制御装置、画像形成装置及び起動方法に関する。

画像形成装置などの装置は、消費電力低減のために装置の電源をオフにすることが有効である。しかしながら、電源がオフになっている装置の電源をオンにしてもすぐには使えず、装置が使用可能な状態になるまでの起動時間がかかる。このため、ハイバネーションと呼ばれる手法を用いて起動時間を短縮することが行われている。ハイバネーションは、装置が起動している状態のメインメモリの内容をハイバネーションイメージとして保存しておき、装置の起動時に当該ハイバネーションイメージをメインメモリに展開するものである。しかしながら、ハイバネーションによる起動は、ハイバネーションイメージ作成時と装置の起動時とで装置に接続されるデバイスの接続状態が異なる場合には用いることができない。

特開２０１４－２３２３６６号公報

本発明の実施形態が解決しようとする課題は、起動時間を短縮することができる制御装置、画像形成装置及び起動方法を提供することである。

実施形態の制御装置は、主記憶装置、補助記憶装置及び制御部を含む。補助記憶装置は、前記主記憶装置の記憶内容を示す第１のハイバネーションイメージ及び第２のハイバネーションイメージを記憶する。制御部は、コンピューターの電源がオンになった場合、前記第１のハイバネーションイメージを前記主記憶装置に展開した後に前記第２のハイバネーションイメージを前記主記憶装置に展開することで前記コンピューターの起動を行う。前記第１のハイバネーションイメージは、デバイスの接続状態を示す接続情報を含まない。前記第２のハイバネーションイメージは、前記接続情報を含む。

実施形態に係る画像形成装置についての要部回路構成の一例を示すブロック図。図１中のプロセッサーによる処理の一例を示すフローチャート。図１中のプロセッサーによる処理の一例を示すフローチャート。

以下、実施形態に係る画像形成装置について図面を用いて説明する。なお、以下の実施形態の説明に用いる各図面は、説明のため、構成を省略して示している場合がある。
図１は、実施形態に係る画像形成装置１０についての要部回路構成の一例を示すブロック図である。

画像形成装置１０は、例えば、ＭＦＰ（multifunction peripheral）、コピー機、プリンター又はファクシミリなどである。画像形成装置１０は、例えば、印刷機能、スキャン機能、コピー機能、消色機能及びファクシミリ機能などを備える。印刷機能は、画像形成媒体Ｐなどに対してトナーなどの記録材を用いて画像を形成する機能である。画像形成媒体Ｐは、例えば、シート状の紙などである。スキャン機能は、画像が形成された原稿などから画像を読み取る機能である。コピー機能は、スキャン機能を用いて原稿などから読み取った画像を、印刷機能を用いて画像形成媒体Ｐに印刷する機能である。消色機能は、画像形成媒体Ｐ上に消色可能な記録材で形成された画像を消色する機能である。画像形成装置１０は、一例として、コンピューター１１、接続インターフェース１２、通信インターフェース１３、操作パネル１４、画像形成部１５及び画像読取部１６を含む。そして、これら各部がバス１７などによって接続される。

コンピューター１１は、画像形成装置１０の動作に必要な演算及び制御などの処理を行う。コンピューター１１は、一例として、プロセッサー１１１、ＲＯＭ（read-only memory）１１２、ＲＡＭ（random-access memory）１１３及び補助記憶デバイス１１４を含む。そして、これら各部がバス１７などによって接続される。コンピューター１１は、制御装置の一例である。

プロセッサー１１１は、コンピューター１１の中枢部分に相当する。プロセッサー１１１は、ＲＯＭ１１２及び補助記憶デバイス１１４などに記憶されたシステムソフトウェア、アプリケーションソフトウェア及びファームウェアなどのプログラムに基づいて、画像形成装置１０の各種の機能を実現するべく各部を制御する。なお、当該プログラムの一部又は全部は、プロセッサー１１１の回路内に組み込まれていても良い。プロセッサー１１１は、例えば、ＣＰＵ（central processing unit）、ＭＰＵ（micro processing unit）、ＳｏＣ（system on a chip）、ＤＳＰ（digital signal processor）、ＧＰＵ（graphics processing unit）、ＡＳＩＣ（application specific integrated circuit）、ＰＬＤ（programmable logic device）又はＦＰＧＡ（field-programmable gate array）などである。あるいは、プロセッサー１１１は、これらのうちの複数を組み合わせたものである。プロセッサー１１１は、制御部の一例である。

ＲＯＭ１１２は、コンピューター１１の主記憶装置に相当する。ＲＯＭ１１２は、専らデータの読み出しに用いられる不揮発性メモリである。ＲＯＭ１１２は、上記のプログラムのうち、例えば、ＢＩＯＳ（Basic Input/Output System）又はＵＥＦＩ（Unified Extensible Firmware Interface）などのファームウェアを記憶する。また、ＲＯＭ１１２は、プロセッサー１１１が各種の処理を行う上で使用するデータ又は各種の設定値などを記憶する。

ＲＡＭ１１３は、コンピューター１１の主記憶装置に相当する。ＲＡＭ１１３は、データの読み書きに用いられるメモリである。ＲＡＭ１１３は、プロセッサー１１１が各種の処理を行う上で一時的に使用するデータを記憶しておく、いわゆるワークエリアなどとして利用される。ＲＡＭ１１３は、例えば揮発性メモリである。

補助記憶デバイス１１４は、コンピューター１１の補助記憶装置に相当する。補助記憶デバイス１１４は、例えばＥＥＰＲＯＭ（electric erasable programmable read-only memory）、ＨＤＤ（hard disk drive）、ＳＳＤ（solid state drive）又はｅＭＭＣ（embedded MultiMediaCard）などである。補助記憶デバイス１１４は、上記のプログラムのうち、例えばシステムソフトウェア及びアプリケーションソフトウェアを記憶する。当該システムソフトウェアは、ＯＳ（operating system）などを含む。なお、以下の説明において、補助記憶デバイス１１４はＯＳを１つのみ記憶しているものとして説明する。しかしながら、補助記憶デバイス１１４は、２つ以上のＯＳを記憶していても良い。また、補助記憶デバイス１１４は、プロセッサー１１１が各種の処理を行う上で使用するデータ、プロセッサー１１１での処理によって生成されたデータ、又は各種の設定値などを保存する。

補助記憶デバイス１１４は、一例として４つのパーティションを含む。当該４つのパーティションを、区別のために第１パーティション～第４パーティションというものとする。ただし、補助記憶デバイス１１４が備えるパーティションの数は限定しない。

第１パーティションは、一例として、第１ハイバネーションイメージを記憶する。第１ハイバネーションイメージは、画像形成装置１０に接続されるデバイスの接続状態をＯＳが確認するより前の時点でのＲＡＭ１１３の記憶内容を示すハイバネーションイメージである。好ましくは、第１ハイバネーションイメージは、画像形成装置１０に接続されるデバイスの接続状態をＯＳが確認する直前の時点でのＲＡＭ１１３の記憶内容を示すハイバネーションイメージである。したがって、第１ハイバネーションイメージは、当該デバイスの接続状態を示す接続情報を含まない。第１ハイバネーションイメージは、一例として、画像形成装置１０によって作成される。しかしながら、第１ハイバネーションイメージは、他の画像形成装置１０など、他の装置で作成されたものであっても良い。

第２パーティションは、一例として、第２ハイバネーションイメージを記憶する。第２ハイバネーションイメージは、例えば、ＯＳの起動が完了した時点又はＯＳの起動が完了した時点より後の時点でのＲＡＭ１１３の記憶内容を示すハイバネーションイメージである。したがって、第２ハイバネーションイメージは、画像形成装置１０に接続されるデバイスの接続状態を示す接続情報を含む。なお、接続情報は、例えばＯＳによって作成される。また、第２ハイバネーションイメージは、アプリケーションソフトウェアによってＲＡＭ１１３に記憶される内容を含んでも良い。第２ハイバネーションイメージは、一例として、画像形成装置１０によって作成される。なお、第２ハイバネーションイメージは、画像形成装置１０と同一の構成の他の画像形成装置１０で作成されたものであっても良い。
なお、他の装置で作成されたハイバネーションイメージは、例えば、ネットワークなどを介して画像形成装置１０にダウンロードされ、補助記憶デバイス１１４に記憶される。あるいは、他の装置で作成されたハイバネーションイメージは、磁気ディスク、光磁気ディスク、光ディスク又は半導体メモリなどのようなリムーバブルな記憶媒体を介して補助記憶デバイス１１４に記憶される。画像形成装置１０は、他の装置で作成されたハイバネーションイメージを予め記憶しておき、当該ハイバネーションイメージを用いて起動することで、ハイバネーションイメージの作成無しにハイバネーションによる起動が可能である。

第３パーティションは、一例として、ＯＳなどのシステムソフトウェアを記憶する。
第４パーティションは、一例として、アプリケーションソフトウェアを記憶する。

ＲＯＭ１１２又は補助記憶デバイス１１４に記憶されるプログラムは、後述する処理を実行するためのプログラムを含む。一例として、画像形成装置１０は、当該プログラムの一部又は全部がＲＯＭ１１２又は補助記憶デバイス１１４に記憶された状態で画像形成装置１０の管理者などへと譲渡される。しかしながら、画像形成装置１０は、当該プログラムの一部又は全部がＲＯＭ１１２又は補助記憶デバイス１１４に記憶されない状態で当該管理者などに譲渡されても良い。また、画像形成装置１０は、当該プログラムとは別のプログラムがＲＯＭ１１２又は補助記憶デバイス１１４に記憶された状態で当該管理者などに譲渡されても良い。そして、後述する処理を実行するためのプログラムが別途に当該管理者などへと譲渡され、当該管理者又はサービスマンなどによる操作の下にＲＯＭ１１２又は補助記憶デバイス１１４へと書き込まれても良い。このときのプログラムの譲渡は、例えば、リムーバブルな記憶媒体に記録して、あるいはネットワークなどを介したダウンロードにより実現できる。

接続インターフェース１２は、画像形成装置１０に各種デバイスを接続するためのインターフェースである。接続インターフェース１２は、例えば、当該各種デバイスと画像形成装置１０との間の通信を中継する。接続インターフェース１２による接続は、有線による接続であっても無線による接続であっても良い。当該各種デバイスは、例えば、フィニッシャー、ＡＤＦ（auto document feeder）、カードリーダー又は給紙トレイなどである。なお、画像形成装置１０に接続されるデバイスは、接続インターフェースを介して接続されるものに限らず、その他のインターフェースなどによって接続されるものも含む。

通信インターフェース１３は、画像形成装置１０がネットワークなどを介して通信するためのインターフェースである。

操作パネル１４は、画像形成装置１０と画像形成装置１０の操作者との間で入出力を行うマンマシンインターフェースなどを備えるデバイスである。操作パネル１４は、例えば、当該操作者が操作するためのボタン及びタッチパネルなどを備える。当該タッチパネルは、例えば、液晶ディスプレイ又は有機ＥＬディスプレイなどのディスプレイとタッチ入力によるポインティングデバイスとが積層されたものである。したがって、当該ボタン及びタッチパネルは、当該操作者による操作を受け付ける入力デバイスとして機能する。また、当該タッチパネルが備えるディスプレイは、当該操作者に各種情報を通知する表示デバイスとして機能する。

画像形成部１５は、トナー又はインクなどを用いて画像を形成することで、画像形成媒体Ｐに対して画像を印刷する。画像形成部１５は、例えば、電子写真方式（レーザー）、インクジェット方式又はその他の方式のプリンターを備え、当該プリンターによって印刷を行う。

画像読取部１６は、原稿から画像を読み取る。画像読取部１６は、原稿から画像を読み取るためのスキャナーを備える。
当該スキャナーは、例えば、ＣＣＤ（charge-coupled device）イメージセンサーなどの撮像素子を備える光学縮小方式である。あるいは、当該スキャナーは、ＣＭＯＳ（complementary metal-oxide-semiconductor）イメージセンサーなどの撮像素子を備える密着センサー（ＣＩＳ（contact image sensor））方式である。あるいは、当該スキャナーは、その他の公知の方式であっても良い。

バス１７は、コントロールバス、アドレスバス及びデータバスなどを含み、画像形成装置１０の各部で授受される信号を伝送する。

以下、実施形態に係る画像形成装置１０の動作を図２及び図３などに基づいて説明する。なお、以下の動作説明における処理の内容は一例であって、同様な結果を得ることが可能な様々な処理を適宜に利用できる。図２及び図３は、画像形成装置１０のプロセッサー１１１による処理の一例を示すフローチャートである。プロセッサー１１１は、例えば、ＲＯＭ１１２及び補助記憶デバイス１１４などに記憶されたプログラムに基づいてこの処理を実行する。なお、図２は、画像形成装置１０の電源がオンになってから起動完了するまでの処理の一例を示すフローチャートである。また、図３は、画像形成装置１０の起動が完了した後の処理の一例を示すフローチャートである。なお、プロセッサー１１１がＡｃｔＮ（Ｎは、自然数。）の処理の後にＡｃｔ（Ｎ＋１）へと進む場合、このことを説明する記載を省略する場合がある。

プロセッサー１１１は、例えば、画像形成装置１０の電源がオンになったことに応じて、動作を開始する。なお、画像形成装置１０の電源がオンになることは、画像形成装置１０の再起動によるものも含む。プロセッサー１１１は、動作開始とともに、図２に示す処理を開始する。

Ａｃｔ１１においてプロセッサー１１１は、予め定められたアドレス（以下「リセットベクタ」という。）からプログラムをＲＡＭ１１３に読み込む。あるいは、Ａｃｔ１１においてプロセッサー１１１は、リセットベクタに記録されたアドレスからプログラムをＲＡＭ１１３に読み込む。なお、リセットベクタは、例えばＲＯＭ１１２上のアドレスであり、一例としてＲＯＭ１１２の先頭アドレスである。また、ここで読み込まれるプログラムは、例えば、ＲＯＭ１１２に記憶されているファームウェアである。

Ａｃｔ１２においてプロセッサー１１１は、Ａｃｔ１１において読み込んだファームウェアを実行する。

Ａｃｔ１３においてプロセッサー１１１は、ファームウェアに含まれる１次ブートローダーを実行する。プロセッサー１１１が実行する１次ブートローダーは、第１読込プログラムを読み込む。第１読込プログラムは、例えば、ＯＳに含まれる。

Ａｃｔ１４においてプロセッサー１１１は、Ａｃｔ１３において読み込んだ第１読込プログラムを実行する。なお、以下のＡｃｔ１５及びＡｃｔ１６の処理は、第１読込プログラムによる処理である。

Ａｃｔ１５においてプロセッサー１１１は、第１ハイバネーションイメージが存在するか否かを判定する。すなわち、プロセッサー１１１は、例えば、画像形成装置１０が第１ハイバネーションイメージを記憶しているか否かを判定する。第１ハイバネーションイメージは、補助記憶デバイス１１４の予め定められたパーティションの予め定められたアドレスに記憶される。したがって、プロセッサー１１１は、当該アドレスに第１ハイバネーションイメージが記憶されているならば、第１ハイバネーションイメージが存在すると判定する。なお、当該アドレスは、一例として、第１パーティションの先頭アドレスである。プロセッサー１１１は、第１ハイバネーションイメージが存在するならば、Ａｃｔ１５においてＹｅｓと判定してＡｃｔ１６へと進む。

Ａｃｔ１６においてプロセッサー１１１は、第１ハイバネーションイメージを読み込む。
Ａｃｔ１７においてプロセッサー１１１は、Ａｃｔ１６で読み込んだ第１ハイバネーションイメージが示す記憶内容をＲＡＭ１１３に展開する。そして、プロセッサー１１１は、ＲＡＭ１１３に展開された記憶内容に基づく処理を開始する。これにより、画像形成装置１０は、ＯＳが起動途中である状態となる。このときのＯＳの状態は、ＯＳがデバイスの接続状態を取得するより前の状態である。

対して、プロセッサー１１１は、第１ハイバネーションイメージが存在しないならば、Ａｃｔ１５においてＮｏと判定してＡｃｔ１８へと進む。
Ａｃｔ１８においてプロセッサー１１１は、ＯＳを呼び出す。すなわち、プロセッサー１１１が実行する１次ブートローダーは、例えば、補助記憶デバイス１１４のＭＢＲ（master boot record）又はＧＰＴ（GUID(globally unique identifier) Partition Table）から２次ブートローダーを読み込む。そして、プロセッサー１１１は、２次ブートローダーを実行する。プロセッサー１１１が実行する２次ブートローダーは、補助記憶デバイス１１４に記憶された、ＯＳを起動するためのプログラム（以下「起動プログラム」という。）をＲＡＭ１１３に読み込む。

Ａｃｔ１９においてプロセッサー１１１は、ＯＳの起動を開始する。すなわち、例えば、プロセッサー１１１は、Ａｃｔ１８において読み込んだ起動プログラムを実行することでＯＳの起動を開始する。ＯＳの起動が開始された後、画像形成装置１０は、Ａｃｔ１７の処理の後の状態と同様に、ＯＳがデバイスの接続状態を取得するより前の状態となる。

Ａｃｔ２０においてプロセッサー１１１は、第１ハイバネーションイメージを作成するか否かを判定する。例えば、プロセッサー１１１は、ファームウェア又はＯＳの設定などが、第１ハイバネーションイメージを作成するように指示するものとなっている場合、第１ハイバネーションイメージを作成する。プロセッサー１１１は、第１ハイバネーションイメージを作成するならば、Ａｃｔ２０においてＹｅｓと判定してＡｃｔ２１へと進む。

Ａｃｔ２１においてプロセッサー１１１は、第１ハイバネーションイメージを作成する。ここで作成される第１ハイバネーションイメージは、Ａｃｔ２１の処理を実行する時点での現在のＲＡＭ１１３の記憶内容を含む。現在のＲＡＭ１１３の記憶内容は、ＯＳがデバイスの接続状態を取得するより前の状態のＲＡＭ１１３の記憶内容である。プロセッサー１１１は、作成した第１ハイバネーションイメージを例えば、補助記憶デバイス１１４の第１パーティションの予め定められたアドレスに記憶する。

プロセッサー１１１は、Ａｃｔ１７又はＡｃｔ２１の処理の後、Ａｃｔ２２へと進む。また、プロセッサー１１１は、第１ハイバネーションイメージを作成しないならば、Ａｃｔ２０においてＮｏと判定してＡｃｔ２２へと進む。なお、プロセッサー１１１は、第１ハイバネーションイメージ作成後、Ａｃｔ２２に進むことで起動を継続している。しかしながら、プロセッサー１１１は、Ａｃｔ２２の処理の後、状況に応じて画像形成装置１０を再起動しても良い。
Ａｃｔ２２において、プロセッサー１１１は、第２読込プログラムを実行する。第２読込プログラムは、例えばＯＳに含まれるプログラムである。なお、ＯＳは、Ａｃｔ１７又はＡｃｔ１９の処理により、第２読込プログラムを実行可能な状態になっている。また、以下のＡｃｔ２２及びＡｃｔ２３の処理は、第２読込プログラムによる処理である。

Ａｃｔ２３においてプロセッサー１１１は、第２ハイバネーションイメージが存在するか否かを判定する。すなわち、プロセッサー１１１は、例えば、画像形成装置１０が第２ハイバネーションイメージを記憶しているか否かを判定する。第２ハイバネーションイメージは、補助記憶デバイス１１４の予め定められたパーティションの予め定められたアドレスに記憶される。したがって、プロセッサー１１１は、当該アドレスに第２ハイバネーションイメージが記憶されているならば、第２ハイバネーションイメージが存在すると判定する。なお、当該アドレスは、一例として、第２パーティションの先頭アドレスである。プロセッサー１１１は、第２ハイバネーションイメージが存在するならば、Ａｃｔ２３においてＹｅｓと判定してＡｃｔ２４へと進む。

Ａｃｔ２４においてプロセッサー１１１は、第２ハイバネーションイメージを読み込む。
Ａｃｔ２５においてプロセッサー１１１は、画像形成装置１０に接続されているデバイスの接続状態が、Ａｃｔ２４で読み込んだ第２ハイバネーションイメージの接続情報が示す接続状態と同一であるか否かを判定する。プロセッサー１１１は、接続状態が同一であるならば、Ａｃｔ２５においてＹｅｓと判定してＡｃｔ２６へと進む。

Ａｃｔ２６においてプロセッサー１１１は、Ａｃｔ２４で読み込んだ第２ハイバネーションイメージが示す記憶内容をＲＡＭ１１３に展開する。そして、プロセッサー１１１は、ＲＡＭ１１３に展開された記憶内容に基づく処理を開始する。これにより、画像形成装置は、起動が完了する。プロセッサー１１１は、Ａｃｔ２６の処理の後、図２に示す処理を終了する。

プロセッサー１１１は、第２ハイバネーションイメージが存在しないならば、Ａｃｔ２３においてＮｏと判定してＡｃｔ２７へと進む。また、プロセッサー１１１は、画像形成装置１０に接続されているデバイスの接続状態が、第２ハイバネーションイメージの接続情報が示す接続状態と異なるならば、Ａｃｔ２５においてＮｏと判定してＡｃｔ２７へと進む。
Ａｃｔ２７においてプロセッサー１１１は、第２ハイバネーションイメージを用いずに画像形成装置１０を通常起動させる。通常起動において、プロセッサー１１１は、画像形成装置１０に接続されているデバイスの接続状態を取得し、当該接続状態に基づいて起動を行う。これにより、ＲＡＭ１１３に接続状態が記憶される。プロセッサー１１１は、Ａｃｔ２７の処理の後、図２に示す処理を終了する。

プロセッサー１１１は、例えば画像形成装置１０の起動が完了したことに応じて図３に示す処理を開始する。
Ａｃｔ３１においてプロセッサー１１１は、第２ハイバネーションイメージを作成するか否かを判定する。例えば、プロセッサー１１１は、第２ハイバネーションイメージを作成するように指示する操作が行われたことに応じて第２ハイバネーションイメージを作成すると判定する。プロセッサー１１１は、第２ハイバネーションイメージを作成すると判定しないならば、Ａｃｔ３１においてＮｏと判定してＡｃｔ３２へと進む。

Ａｃｔ３２においてプロセッサー１１１は、電源を切るか否かを判定する。例えば、プロセッサー１１１は、電源を切るように指示する操作が行われたことに応じて電源を切ると判定する。あるいは、プロセッサー１１１は、無操作時間が一定時間を超えるなどの条件を満たしことに応じて電源を切ると判定する。プロセッサー１１１は、電源を切ると判定しないならば、Ａｃｔ３２においてＮｏと判定してＡｃｔ３１へと戻る。かくして、プロセッサー１１１は、第２ハイバネーションイメージを作成するか、電源を切るまでＡｃｔ３１及びＡｃｔ３２を繰り返す。

プロセッサー１１１は、Ａｃｔ３１及びＡｃｔ３２の待受状態にあるときに第２ハイバネーションイメージを作成するならば、Ａｃｔ３１においてＹｅｓと判定してＡｃｔ３３へと進む。
Ａｃｔ３３においてプロセッサー１１１は、第２ハイバネーションイメージを作成する。ここで作成される第２ハイバネーションイメージは、Ａｃｔ３３の処理を実行する時点での現在のＲＡＭ１１３の記憶内容を含む。プロセッサー１１１は、作成した第２ハイバネーションイメージを例えば、補助記憶デバイス１１４の第２パーティションの予め定められたアドレスに記憶する。プロセッサー１１１は、Ａｃｔ３３の処理の後、Ａｃｔ３１へと戻る。

プロセッサー１１１は、Ａｃｔ３１及びＡｃｔ３２の待受状態にあるときに電源を切るならば、Ａｃｔ３２においてＹｅｓと判定してＡｃｔ３４へと進む。
Ａｃｔ３４においてプロセッサー１１１は、画像形成装置１０の電源を切るための処理を行う。

実施形態の画像形成装置１０は、デバイスの接続状態が記憶されるより前の状態のＲＡＭ１１３の記憶内容を示す第１のハイバネーションイメージを用いて途中まで起動する。そして、画像形成装置１０は、デバイスの接続状態が記憶されたより後の状態のＲＡＭ１１３の記憶内容を示す第２のハイバネーションイメージを用いて起動する。これにより、画像形成装置１０は、第２のハイバネーションイメージの読み込みを開始するまでの時間を短縮することができる。なお、画像形成装置１０は、接続されるデバイスの接続状態が第２のハイバネーションイメージに含まれる接続状態と異なる場合、第２のハイバネーションイメージを用いたハイバネーション起動をしない。しかしながら、この場合でも、画像形成装置１０は、第１のハイバネーションイメージを用いて途中まで起動できるので、起動速度を速くすることができる。
また、実施形態の画像形成装置１０は、第２のハイバネーションイメージを用いて起動を行う。したがって、画像形成装置１０は、ＯＳ及びアプリケーションソフトウェアなどの起動が早くなる。

実施形態の画像形成装置１０は、第１のハイバネーションイメージを作成する。これにより、画像形成装置１０の構成などが変わってもハイバネーションが可能である。
実施形態の画像形成装置１０は、第２のハイバネーションイメージを作成する。これにより、デバイスの接続状態が変わってもハイバネーションが可能である。

実施形態の画像形成装置１０は、予め定められたパーティションにハイバネーションイメージを記憶している。したがって、実施形態の画像形成装置１０は、ハイバネーションイメージを記憶するパーティションが定められていない場合に比べてハイバネーションイメージを探すためにかかる時間が短い。
実施形態の画像形成装置１０は、予め定められたアドレスにハイバネーションイメージを記憶している。したがって、実施形態の画像形成装置１０は、ハイバネーションイメージを記憶するアドレスが定められていない場合に比べてハイバネーションイメージを探すためにかかる時間が短い。

上記の実施形態は以下のような変形も可能である。
上記の実施形態では、ハイバネーションイメージは、予め定められたパーティションの予め定められたアドレスに記憶される。しかしながら、ハイバネーションイメージが記憶される場所は予め定められていなくても良い。
また、補助記憶デバイス１１４は、パーティションが区切られていなくても良い。

第１読込プログラムは、ファームウェアに含まれるものであっても良い。

画像形成装置１０は、第１ハイバネーションイメージが存在しない場合、第２を用いずに起動しても良い。

システムソフトウェアは、ＲＯＭ１１２に記憶されていても良い。
プロセッサー１１１は、上記実施形態においてプログラムによって実現する処理の一部又は全部を、回路のハードウェア構成によって実現するものであっても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０……画像形成装置、１１……コンピューター、１２……接続インターフェース、１３……通信インターフェース、１４……操作パネル、１５……画像形成部、１６……画像読取部、１７……バス、１１１……プロセッサー、１１２……ＲＯＭ、１１３……ＲＡＭ、１１４……補助記憶デバイス

Claims

主記憶装置と、
デバイスの接続状態が記憶されるより前の状態の前記主記憶装置の記憶内容を示す第１のハイバネーションイメージ及び前記主記憶装置の記憶内容を示す第２のハイバネーションイメージを記憶する補助記憶装置と、
コンピューターの電源がオンになった場合、前記第１のハイバネーションイメージを前記主記憶装置に展開した後に前記第２のハイバネーションイメージを前記主記憶装置に展開することで前記コンピューターの起動を行う制御部と、を備え、
前記第１のハイバネーションイメージは、デバイスの接続状態を示す接続情報を含まず、
前記第２のハイバネーションイメージは、前記接続情報を含む、制御装置。
前記制御部は、前記接続情報が示すデバイスの接続状態と現在のデバイスの接続状態とが異なる場合、前記第２のハイバネーションイメージを用いずに起動を行う、請求項１に記載の制御装置。
前記制御部は、前記主記憶装置の記憶内容に基づいて前記第２のハイバネーションイメージを作成し、作成した前記第２のハイバネーションイメージを前記補助記憶装置に記憶する、請求項１又は請求項２に記載の制御装置。
主記憶装置と、
デバイスの接続状態が記憶されるより前の状態の前記主記憶装置の記憶内容を示す第１のハイバネーションイメージ及び前記主記憶装置の記憶内容を示す第２のハイバネーションイメージを記憶する補助記憶装置と、
コンピューターの電源がオンになった場合、前記第１のハイバネーションイメージを前記主記憶装置に展開した後に前記第２のハイバネーションイメージを前記主記憶装置に展開することで前記コンピューターの起動を行う制御部と、
前記制御部による制御に基づき印刷する画像形成部と、を備え、
前記第１のハイバネーションイメージは、デバイスの接続状態を示す接続情報を含まず、
前記第２のハイバネーションイメージは、前記接続情報を含む、画像形成装置。
主記憶装置とデバイスの接続状態が記憶されるより前の状態の前記主記憶装置の記憶内容を示す第１のハイバネーションイメージ及び前記主記憶装置の記憶内容を示す第２のハイバネーションイメージを記憶する補助記憶装置とを備えるコンピューターの電源がオンになった場合、デバイスの接続状態を示す接続情報を含まない前記第１のハイバネーションイメージを前記補助記憶装置から前記主記憶装置に展開した後に、前記接続情報を含む前記第２のハイバネーションイメージを前記補助記憶装置から前記主記憶装置に展開することで前記コンピューターの起動を行う、起動方法。