JP7139820B2 - 窒化物半導体装置とその製造方法 - Google Patents

Description

本明細書が開示する技術は、窒化物半導体装置とその製造方法に関する。

非特許文献１には、窒化物半導体層と、窒化物半導体層の一方の主面上に設けられているソース電極と、窒化物半導体層の他方の主面上に設けられているドレイン電極と、を備えた縦型の窒化物半導体装置が開示されている。窒化物半導体層は、ｎ型のドリフト領域と、そのドリフト領域上に設けられているｎ型のＪＦＥＴ領域と、そのドリフト領域上に設けられているとともにＪＦＥＴ領域に隣接して設けられているｐ型のボディ領域を有している。

「ホモエピＧａＮ上ノーマリオフ型ＭＯＳＦＥＴの開発」 応用物理 第８６巻 第５号 p.３７６（２０１７）

このような窒化物半導体装置を製造する場合、ｎ型のドリフト領域とｐ型のボディ領域が積層している窒化物半導体層の表面からボディ領域を貫通してドリフト領域に達するトレンチを形成し、次に、そのトレンチ内にＪＦＥＴ領域を結晶成長させることが考えられる。

通常、窒化物半導体は、結晶成長が容易という点から、ｃ面上に結晶成長させることが多い。このため、ドリフト領域の表面の結晶面がｃ面となっている。本発明者らの検討によると、トレンチ内にＪＦＥＴ領域を結晶成長させるときに、トレンチの底面（結晶面がｃ面）から結晶成長する部分については設定したキャリア濃度で形成されるものの、トレンチの側面（結晶面がｃ面とは異なる面）から結晶成長する部分については設定したキャリア濃度よりも濃くなることが分かってきた。

このため、トレンチ内に形成されたＪＦＥＴ領域の下側部分、即ち、ドリフト領域に近い部分においても、トレンチの側面から結晶成長する部分のキャリア濃度が濃くなり、耐圧の低下が起き得ることが分かってきた。本明細書は、耐圧低下が抑制された窒化物半導体装置とその製造方法を提供する。

本明細書が開示する窒化物半導体装置の製造方法は、第１導電型のドリフト領域と第２導電型のボディ領域が積層している窒化物半導体層の一方の主面から前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、前記トレンチの内壁面を被覆するように結晶成長抑制膜を形成する工程と、前記トレンチの側面のうちの少なくとも下側部分に前記結晶成長抑制膜の一部が残存するように、前記結晶成長抑制膜を除去する工程と、前記結晶成長抑制膜の一部が残存した状態で、前記トレンチの底面に露出する前記ドリフト領域の表面から窒化物半導体の第１導電型のＪＦＥＴ領域を結晶成長させる工程と、を備えることができる。前記トレンチの底面に露出する前記ドリフト領域の表面の結晶面がｃ面である。この製造方法によると、前記ＪＦＥＴ領域を結晶成長させるときに、前記ＪＦＥＴ領域の少なくとも下側部分については、前記トレンチの底面に露出する前記ドリフト領域の表面から結晶成長した部分で形成される。このため、前記ＪＦＥＴ領域の下側部分、即ち、ドリフト領域に近い部分のキャリア濃度が設定したキャリア濃度で形成されるので、窒化物半導体装置の耐圧低下が抑制される。

本明細書が開示する窒化物半導体装置は、窒化物半導体層と、前記窒化物半導体層の一方の主面上に設けられているソース電極と、前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、絶縁ゲート部と、を備えることができる。前記窒化物半導体層は、第１導電型のドリフト領域と、前記ドリフト領域上に設けられている第１導電型のＪＦＥＴ領域と、前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域の側方に配置されている第２導電型のボディ領域と、前記ＪＦＥＴ領域と前記ボディ領域の間であって、前記ＪＦＥＴ領域の側面のうちの少なくとも下側部分に接して設けられている結晶成長抑制膜と、前記ボディ領域によって前記ＪＦＥＴ領域から隔てられている第１導電型のソース領域と、を有することができる。前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向している。前記ドリフト領域の表面の結晶面がｃ面である。この窒化物半導体装置では、前記ＪＦＥＴ領域の少なくとも下側部分、即ち、ドリフト領域に近い部分のキャリア濃度が設定したキャリア濃度で形成されているので、耐圧低下が抑制されている。

窒化物半導体装置の一実施形態の要部断面図を模式的に示す。 図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。 図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。 図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。 図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。 図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。 図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。 図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。

以下、図面を参照し、本明細書が開示する技術が適用された窒化物半導体装置及びその製造方法を説明する。以下の説明では、実質的に共通する構成要素については共通の符号を付し、その説明を省略することがある。

図１に示されるように、窒化物半導体装置１は、窒化物半導体層２０、窒化物半導体層２０の裏面を被覆するドレイン電極３２、窒化物半導体層２０の表面を被覆するソース電極３４、窒化物半導体層２０の表面上の一部に設けられている絶縁ゲート部３６、及び、結晶成長抑制膜４２を備えている。窒化物半導体層２０は、ｎ⁺型のドレイン領域２１、ｎ型のドリフト領域２２、ｎ型のＪＦＥＴ領域２３、ｐ型のボディ領域２４、及び、ｎ⁺型のソース領域２５を有している。

ドレイン領域２１は、窒化物半導体層２０の裏面に位置しており、ドレイン電極３２にオーミック接触している。ドレイン領域２１は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。また、ドレイン領域２１は、ドリフト領域２２とボディ領域２４をエピタキシャル成長するための下地基板でもある。

ドリフト領域２２は、ドレイン領域２１上に設けられており、ドレイン領域２１とＪＦＥＴ領域２３の間、且つ、ドレイン領域２１とボディ領域２４の間に配置されている。ドリフト領域２２は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。

ＪＦＥＴ領域２３は、ドリフト領域２２上に設けられており、ドリフト領域２２の表面から窒化物半導体層２０の表面まで厚み方向に延びており、ドリフト領域２２の表面から突出した形態を有している。換言すると、ＪＦＥＴ領域２３は、窒化物半導体層２０の表面からボディ領域２４を貫通してドリフト領域２２まで延びている。ＪＦＥＴ領域２３は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。この例では、ＪＦＥＴ領域２３の不純物濃度は、ドリフト領域２２の不純物濃度と等しい。

また、ＪＦＥＴ領域２３は、キャリア濃度が残部よりも濃い高キャリア濃度部分２３ａを有している。高キャリア濃度部分２３ａは、結晶成長抑制膜４２上であって、ボディ領域２４と接する部分に設けられている。

ボディ領域２４は、ドリフト領域２２上に設けられており、ＪＦＥＴ領域２３を間に置いて対向するようにＪＦＥＴ領域２３の側方に配置されている。ボディ領域２４は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。

ソース領域２５は、ボディ領域２４上に設けられており、窒化物半導体層２０の表面に位置しており、ボディ領域２４によってＪＦＥＴ領域２３から隔てられている。ソース領域２５は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。ソース領域２５は、ソース電極３４にオーミック接触している。

絶縁ゲート部３６は、窒化物半導体層２０の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有している。ゲート電極３６ｂは、ＪＦＥＴ領域２３とソース領域２５を隔てる部分のボディ領域２４、及び、ＪＦＥＴ領域２３にゲート絶縁膜３６ａを介して対向している。

窒化物半導体装置１では、窒化物半導体層２０内に酸化シリコンの結晶成長抑制膜４２が形成されている。結晶成長抑制膜４２は、ＪＦＥＴ領域２３とボディ領域２４の間であって、ＪＦＥＴ領域２３の側面のうちの下側部分に選択的に接して設けられている。この例では、結晶成長抑制膜４２は、ボディ領域２４の底面からドリフト領域２２内に突出するように形成されている。結晶成長抑制膜４２の厚み（ボディ領域２４の側面に直交する方向の厚みであり、窒化物半導体層２０の面方向の厚み）は、後述する製造方法からも理解できるように、極めて薄いものであり、例えば約０．１μｍである。

次に、窒化物半導体装置１の動作を説明する。使用時には、ドレイン電極３２に正電圧が印加され、ソース電極３４が接地される。ゲート電極３６ｂにゲート閾値電圧よりも高い正電圧が印加されると、ＪＦＥＴ領域２３とソース領域２５を隔てる部分のボディ領域２４に反転層が形成され、窒化物半導体装置１がターンオンする。このとき、反転層を経由してソース領域２５からＪＦＥＴ領域２３に電子が流入する。ＪＦＥＴ領域２３に流入した電子は、そのＪＦＥＴ領域２３を縦方向に流れてドレイン電極３２に向かう。これにより、ドレイン電極３２とソース電極３４が導通する。窒化物半導体装置１は、チャネル経路に対応して設けられた高キャリア濃度部分２３ａを有しているので、低いオン抵抗という電気的特性を有することができる。ゲート電極３６ｂが接地されると、反転層が消失し、窒化物半導体装置１がターンオフする。このように、窒化物半導体装置１は、スイッチング素子として動作することができる。

（半導体装置の製造方法）
次に、窒化物半導体装置１の製造方法を説明する。まず、図２に示されるように、エピタキシャル成長技術を利用して、ＧａＮ基板であるドレイン領域２１の表面からｎ型ＧａＮのドリフト領域２２及びｐ型ＧａＮのボディ領域２４をこの順で積層し、窒化物半導体層２０を準備する。ＧａＮ基板の表面の結晶面はｃ面である。次に、ｐ型不純物を活性化させるために、アニール処理を実施する。

次に、図３に示されるように、ドライエッチング技術を利用して、窒化物半導体層２０の表面からボディ領域２４を貫通してドリフト領域２２に達するトレンチＴＲ１を形成する。トレンチＴＲ１は、ドリフト領域２２の一部に侵入する深さを有している。

次に、図４に示されるように、蒸着技術を利用して、窒化物半導体層２０の表面及びトレンチＴＲ１の内壁面に結晶成長抑制膜４２を成膜する。結晶成長抑制膜４２は、窒化物半導体がエピタキシャル成長できない材料である。この例では、結晶成長抑制膜４２の材料は、酸化シリコン、窒化シリコン、非晶質の窒化アルミニウム膜等である。

次に、図５に示されるように、ドライエッチング技術を利用して、窒化物半導体層２０の表面及びトレンチＴＲ１の底面を被膜する結晶成長抑制膜４２を除去する。このとき、トレンチＴＲ１の側面のうちの上側部分を被膜する結晶成長抑制膜４２も除去される。このように、結晶成長抑制膜４２は、トレンチＴＲ１の側面のうちの下側部分に選択的に残存することとなる。

次に、図６に示されるように、エピタキシャル成長技術を利用して、トレンチＴＲ１を充填するようにｎ型ＧａＮのＪＦＥＴ領域２３を形成する。トレンチＴＲ１の側面のうちの下側部分に結晶成長抑制膜４２が被膜しているので、トレンチＴＲ１内に形成されるＪＦＥＴ領域２３は、トレンチＴＲ１の底面に露出するドリフト領域２２の表面及びトレンチＴＲ１の側面のうちの上側部分に露出するボディ領域２４の表面から結晶成長する。トレンチＴＲ１の底面に露出するドリフト領域２２の表面の結晶面はｃ面であり、トレンチＴＲ１の側面に露出するボディ領域２４の結晶面はｃ面とは異なる面（例えばｍ面）である。この場合、トレンチＴＲ１の底面に露出するドリフト領域２２の表面から結晶成長するＪＦＥＴ領域２３の部分は、設定したキャリア濃度で形成される。一方、トレンチＴＲ１の側面に露出するボディ領域２４から結晶成長するＪＦＥＴ領域２３の部分は、設定したキャリア濃度よりも濃いキャリア濃度で形成される。これにより、トレンチＴＲ１の側面のうちのボディ領域２４に接する部分に高キャリア濃度部分２３ａが形成される。

次に、図７に示されるように、ＣＭＰ（Chemical Mechanical Polishing）技術を利用して、ボディ領域２４の表面上に成膜されたＪＦＥＴ領域２３を除去してＪＦＥＴ領域２３及びボディ領域２４の表面を平坦化する。

次に、図８に示されるように、イオン注入技術及びアニール技術を利用して、ボディ領域２４の表面の一部にソース領域２５を形成する。ドーパントにはシリコンが用いられる。

最後に、既知の製造技術を利用して、ゲート絶縁膜３６ａ、ゲート電極３６ｂ、ドレイン電極３２及びソース電極３４を形成することで、図１に示す窒化物半導体装置１を製造することができる。

上記製造方法によると、ＪＦＥＴ領域２３をトレンチＴＲ１内に結晶成長させるときに、ＪＦＥＴ領域２３の下側部分については、トレンチＴＲ１の底面に露出するドリフト領域２２の表面から結晶成長した部分で形成されることから、設定したキャリア濃度となることができる。このため、ＪＦＥＴ領域２３の下側部分、即ち、ドリフト領域２２に近い部分のキャリア濃度が設定したキャリア濃度となるので、窒化物半導体装置１の耐圧低下が抑制される。

一方、上記製造方法によると、ＪＦＥＴ領域２３をトレンチＴＲ１内に結晶成長させるときに、ＪＦＥＴ領域２３がボディ領域２４に接する部分に高キャリア濃度部分２３ａが形成される。この高キャリア濃度部分２３ａは、チャネル経路に対応して設けられている。このため、窒化物半導体装置１は、低オン抵抗という電気的特性を有することができる。このように、上記製造方法は、結晶成長の過程でキャリア濃度の異なる部分を作り分けることで、耐圧低下の抑制と低オン抵抗化を同時に達成することことができる。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

本明細書が開示する窒化物半導体装置の製造方法は、トレンチを形成する工程と結晶成長抑制膜を形成する工程と結晶成長抑制膜を除去する工程とＪＦＥＴ領域を結晶成長させる工程を備えることができる。前記トレンチを形成する工程では、第１導電型のドリフト領域と第２導電型のボディ領域が積層している窒化物半導体層の一方の主面から前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する。前記トレンチは、前記ドリフト領域の表面に一致する深さであってもよく、前記ドリフト領域内に侵入する深さであってもよい。前記結晶成長抑制膜を形成する工程では、前記トレンチの内壁面を被覆するように結晶成長抑制膜を形成する。前記結晶成長抑制膜の材料は、窒化物半導体が結晶成長しない材料であればよく、例えば酸化シリコン、窒化シリコン、窒化アルミニウム等である。前記結晶成長抑制膜を除去する工程では、前記トレンチの側面のうちの少なくとも下側部分に前記結晶成長抑制膜の一部が残存するように、前記結晶成長抑制膜を除去する。前記ＪＦＥＴ領域を結晶成長させる工程では、前記結晶成長抑制膜の一部が残存した状態で、前記トレンチの底面に露出する前記ドリフト領域の表面から窒化物半導体の第１導電型のＪＦＥＴ領域を結晶成長させる。前記トレンチの底面に露出する前記ドリフト領域の表面の結晶面がｃ面である。

前記結晶成長抑制膜を除去する工程では、前記トレンチの側面のうちの上側部分に前記ボディ領域が露出するように、前記結晶成長抑制膜が除去されていてもよい。さらに、前記ＪＦＥＴ領域を結晶成長させる工程では、前記トレンチの側面の上側部分に露出する前記ボディ領域からも前記ＪＦＥＴ領域を結晶成長させてもよい。この製造方法によると、前記ボディ領域から結晶成長する前記ＪＦＥＴ領域の部分が高キャリア濃度となるので、低オン抵抗の窒化物半導体装置を提供することができる。

本明細書が開示する窒化物半導体装置は、窒化物半導体層と、前記窒化物半導体層の一方の主面上に設けられているソース電極と、前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、絶縁ゲート部と、を備えることができる。前記窒化物半導体層は、第１導電型のドリフト領域と、前記ドリフト領域上に設けられている第１導電型のＪＦＥＴ領域と、前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域の側方に配置されている第２導電型のボディ領域と、前記ＪＦＥＴ領域と前記ボディ領域の間であって、前記ＪＦＥＴ領域の側面のうちの少なくとも下側部分に接して設けられている結晶成長抑制膜と、前記ボディ領域によって前記ＪＦＥＴ領域から隔てられている第１導電型のソース領域と、を有することができる。前記結晶成長抑制膜の材料は、窒化物半導体が結晶成長しない材料であればよく、例えば酸化シリコン、窒化シリコン、窒化アルミニウム等である。前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向している。前記ドリフト領域の表面の結晶面がｃ面である。

前記結晶成長抑制膜は、前記ＪＦＥＴ領域の側面のうちの前記下側部分に選択的に接して設けられていてもよい。さらに、前記ＪＦＥＴ領域は、キャリア濃度が残部よりも濃い高キャリア濃度部分を有していてもよい。前記高キャリア濃度部分が、前記結晶成長抑制膜上であって前記ボディ領域に接する部分に設けられていてもよい。この窒化物半導体装置は、チャネル経路に対応して高キャリア濃度部分が設けられているので、低オン抵抗という電気的特性を有することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
２０：窒化物半導体層
２１：ドレイン領域
２２：ドリフト領域
２３：ＪＦＥＴ領域
２３ａ：高キャリア濃度部分
２４：ボディ領域
２５：ソース領域
３２：ドレイン電極
３４：ソース電極
３６：絶縁ゲート部
３６ａ：ゲート絶縁膜
３６ｂ：ゲート電極
４２：結晶成長抑制膜

Claims (4)

1. 第１導電型のドリフト領域と第２導電型のボディ領域が積層している窒化物半導体層の一方の主面から前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、
   前記トレンチの内壁面を被覆するように結晶成長抑制膜を形成する工程と、
   前記トレンチの側面のうちの少なくとも下側部分に前記結晶成長抑制膜の一部が残存するように、前記結晶成長抑制膜を除去する工程と、
   前記結晶成長抑制膜の一部が残存した状態で、前記トレンチの底面に露出する前記ドリフト領域の表面から窒化物半導体の第１導電型のＪＦＥＴ領域を結晶成長させる工程と、を備えており、
   前記トレンチの底面に露出する前記ドリフト領域の表面の結晶面がｃ面であり、
   前記結晶成長抑制膜を除去する工程では、前記トレンチの側面のうちの上側部分に前記ボディ領域が露出するように、前記結晶成長抑制膜が除去されており、
   前記ＪＦＥＴ領域を結晶成長させる工程では、前記トレンチの側面の上側部分に露出する前記ボディ領域からも前記ＪＦＥＴ領域を結晶成長させる、窒化物半導体装置の製造方法。
2. 前記結晶成長抑制膜が、窒化物半導体が結晶成長しない材料である、請求項１に記載の窒化物半導体装置の製造方法。
3. 窒化物半導体層と、
   前記窒化物半導体層の一方の主面上に設けられているソース電極と、
   前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、
   絶縁ゲート部と、を備えており、
   前記窒化物半導体層は、
   第１導電型のドリフト領域と、
   前記ドリフト領域上に設けられている第１導電型のＪＦＥＴ領域と、
   前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域の側方に配置されている第２導電型のボディ領域と、
   前記ＪＦＥＴ領域と前記ボディ領域の間であって、前記ＪＦＥＴ領域の側面のうちの少なくとも下側部分に接して設けられている結晶成長抑制膜と、
   前記ボディ領域によって前記ＪＦＥＴ領域から隔てられている第１導電型のソース領域と、を有しており、
   前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向しており、
   前記ドリフト領域の表面の結晶面がｃ面であり、
   前記結晶成長抑制膜は、前記ＪＦＥＴ領域の側面のうちの前記下側部分に選択的に接して設けられており、
   前記ＪＦＥＴ領域は、キャリア濃度が残部よりも濃い高キャリア濃度部分を有しており、
   前記高キャリア濃度部分が、前記結晶成長抑制膜上であって前記ボディ領域に接する部分に設けられている、窒化物半導体装置。
4. 前記結晶成長抑制膜が、窒化物半導体が結晶成長しない材料である、請求項３に記載の窒化物半導体装置。

Images