JP7103664B2 - 検出装置、位置決めコード、および位置検出方法 - Google Patents

Description

本発明は、高精度の位置検出用途のための検出装置、位置決めコード、および位置検出方法に関する。

画素ベールのエンコーダは、従来の光学エンコーダに対していくつかの利点、少し記述するだけでも、より高い解像度、より高い精度、さらなる頑健性、より高い可撓性、および多次元の２次元、３次元、、、６次元位置測定の可能性を提供する。従来の光学エンコーダは、ほんの少数の光受容体を使用する一方、画素ベースのエンコーダは何万あるいは何十万もの光受容体（画素）を使用する。多数の画素によって、最も重要なエンコーダの仕様の観点から、画素ベースのエンコーダが従来のエンコーダの基本的限界を超えることができる。

本出願の文脈において、画素は、任意のタイプのセンサ素子（例えば、光子、エレクトロン、放射、またはｅビームのセンサ素子）を含んでもよい。

先行技術解決策は、二次元の規則的な（または、言い換えれば、反復的な）パターンおよび二次元の規則的なパターンでインターレースされる絶対的位置決めコードからなる二次元位置決めコードを有する、画素ベースのエンコーダを使用する。絶対的位置決めコードは現在位置の絶対コードを確証するために読み出されることができ、一方で、二次元の規則的なパターンは解像度を向上させるために役立つ；エンコーダのピクセル配置対する二次元の規則的なパターンの位置が決定され得、したがって、解像度を非常に向上させる。２つの組み合わせ、つまり画素の二次元配列に対する絶対的コードおよびコードパターン位置は、検出装置に対する位置決めコードの絶対位置を正確に測定するために一緒に使用される。規則的なパターンは高空間的解像度で短距離の（局所的または非絶対的）測定を可能にする一方、絶対的位置決めコードは低空間的解像度で長距離の（全体的または絶対的な）測定を可能にする。この先行技術の解決策の根本概念は２つの利点を組み合わせることであり、これにより、統合コードための高空間的解像度で長距離の（全体的または絶対的）測定を提供する。そのような解決策は、例えば、欧州特許第２ １６９ Ｂ１、国際公開第２０１２／００７５６１ Ａ２、欧州特許第２ ５４６ ６１２ Ａ２、および欧州特許第２ ５４６ ６１３ Ａ２に開示される。

上記の先行技術の解決策の欠点は、以下の通りである。絶対コードが規則的なパターンの間隔間の空間を占めるため、この位置決めコードは比較的低い信号対雑音比を有する。すなわち、エンコーダピクセル配列に対する二次元の規則的なパターンの位置測定は、画素値の水平および垂直の加算（または、本出願の文脈において同義語であると考えられる平均化）に始まり、この方法によって、２Ｄ画像を２つのベクトルに減少させる。その後、位置が２つのベクトル値に基づいて決定される。絶対コードが間隔内で現れるため、これによって、規則的なパターンの位置を決定する精度を低下させる。他の欠点は、インターレースされたパターンは、比較的「有孔の」マスクを結果としてもたらし、そのレイアウトはメタルマスクおよび他のマスク技術とほとんど互換性がない。穴（ピッチ）間の離隔の最小の寸法は、パターンに対する制限を課し、精度および解像度を減少させる。

より都合のよいコードパターンを見つけることに加えて、従来のエンコーダに対する画素ベースのエンコーダの主要な課題はエンコーダの速度またはレイテンシであり、大量の画素を処理するために必要な計算能力および電力が従来のエンコーダと比べて桁違いに大きい。さらに、従来の画像センサの達成可能なフレームレートは、高速の光学エンコーダ用途に必要とされるよりも桁違いに小さい。絶対コードの読み出しおよび画素配列に対するパターンの位置の検知は、組み合わされた複雑な読み出し工程を必要とする。

米国特許第７，１９３，１９７ Ｂ２は、画素の結合された読み出しを可能にする探知装置を開示するが、この装置は画素の行の和および列の和だけにアクセスすることを可能にし、個々の画素による情報は失われるため、絶対コードを読み取るのに適切ではない。すなわち、１行におけるすべての画素は１つの配線によって接続され、１列におけるすべての画素は１つの配線によって接続される。接続された／配線された画素は「１つの長い画素」、１つの電気的ノードとなり、およびすべての接続された／配線された画素の光電流が合計される。配線は、個々の画素へのアクセス／読み出しを不可能にする。配線に沿った画像変化は検知できない。ＭｘＮ配線された画素アレイにおいて、Ｍ＋Ｎ有効画素だけが存在する：一次元のＭの長い画素および別の次元におけるＮの長い画素。典型的な例では、Ｍ＝Ｎ＝２５６、Ｍ＊Ｎ＝２５６ｘ２５６＝６５，５３６、Ｍ＋Ｎ＝２５６＋２５６＝５１２である。したがって、配線は有効画素を６５，５３６から５１２に縮小し、行の和および列の和だけにアクセスすることができ、個々の画素による情報は失われる。さらに、この既知の探知装置は、シフトレジスター、インテグレーター、ＣＤＳ、およびＡ／Ｄコンバーターを用いて連続的な読み出しのみを可能にする。連続的な読み出しによって、到達可能なフレームレートが大幅に減少する；３．２ｋＨｚが多くの関連する刊行物で報告されるが、１００倍高いフレームレートが一般的に望まれている。さらなる検出装置が米国特許第６，２５２，２１７ Ｂ１および米国特許出願第２０１４／００９７３２９ Ａ１に記載される。

行並列および列並列－好ましくは非破壊的－である画素の任意の同時読み出しおよびビニング、位置決めコードの画素の組み合わせおよび画素を対象とした読み出し、画素群のハードワイヤード合計ではなく任意の画素のランダムアクセス、逐次読み出しではなく並列読み出し、逐次処理ではなく並列処理、好ましくはパターンの任意の回転の測定、および回転したコードの読み出し、を可能にする技術的解決法を提供する必要がある。

さらに、より高い信号対雑音比の行の和および列の和をもたらし、マスキング技術とまだ互換性のあるピッチの低下を可能にする位置決めコードを提供する必要がある。

上記の目的は、請求項１および８に記載の検出装置、請求項１０に記載の位置決めコードおよび請求項１７に記載の位置検出方法によって達成されている。好ましい実施形態は、従属クレームにおいて定義される。

本発明は、行方向および列方向に同時並列性を導入することによって、行の和（または行の平均）、列の和（または列の平均）を計算するために、ならびに絶対コードの速い復号化を促進するために、可能な限りの最高速度で画素アレイを読み出すための検出装置および方法を提供する。行方向および列方向に動作および読み出しが並列に行われる新規の画像センサは、十分速い画像の読み出し、ならびに高速の多次元のエンコーダの処理を可能にする概念である。独創的な位置決めコードは準周期的であり、絶対コードの情報を読み出すことを可能にし、同時に、検出装置の画素配列に対するパターン正確な測定を可能にすることによって、解像度を向上させることを可能にする。

コードパターンの２Ｄの位置（または周期パターンの場合の位相）は、列方向の画素強度の合計（または平均）および行方向の画素強度の合計（または平均）に基づいて測定され得る。絶対的位置決めコードの情報は、マーキングの形状パラメーター（例えば、水平、垂直、または対角線のマーキング方向、マーキングの高さ、マーキングの幅、または他のいかなる検知できるパラメーター）、および／またはマーキング間の間隔の大きさのいずれかで符号化されるコードを、復号化することによって得ることができる。好ましい実施形態は、１つの工程で行の和および列の和を生成してパターンにおけるマーキングの行および列を同時に位置特定し、ならびに位置特定された行および列におけるマーキングを迅速な方法で読み出すことを可能にする。

絶対位置の一例は以下に挙げられる。例えば、図１２、１６、または１７に係る２Ｄコードは、１ｍｍの周期マーキングを用いて地球の表面を覆うために提供され得る。そのようなコードの９ｘ９周期ウィンドウ（９ｍｍｘ９ｍｍ）は、地球の表面上のどこにおいても、特有のバイナリパターンを常に含む。この９ｘ９ビットコードを読み出すことによって、地球上の絶対位置を１ｍｍの解像度を用いて決定することができる。ウィンドウのサブミクロン解像度内の正確なパターン位置の測定は、絶対位置測定のために達成され得る。

以下において、本発明の好ましい実施形態が図面を参照して詳細に説明される。
本発明にかかる検出装置の概略的な構造の略図である。 図１における検出装置の画素の概略的な構造の略図である。 図１における検出装置の画素の例示的な回路図である。 相互コンダクタンス装置を有する画素の一部の概略図である。 相互コンダクタンス装置の象徴的表象である。 ２ＣＭＯＳトランジスタの相互コンダクタンス装置の例である。 ２つの出力部（行および列）、ならびに２つの相互コンダクタンス装置を有する画素の一部の概略図である。 プログラム可能なアドレスジェネレータおよびシーケンサーユニットによって制御された検出装置の概略図である。 書き込み可能なレジスターによって制御される検出装置の概略図である。 後続の処理要素を有する検出装置の概略図である。 先行技術のコードパターンを示す。 独創的なコードパターンを示す。 画素値の垂直平均（ｖｅｒｔｉｃａｌ ｍｅａｎ ｄｉａｇｒａｍ ）の略図を有する、先行技術のコードパターンの画像を示す。 画素値の垂直平均の略図を有する、独創的なコードパターンの画像を示す。 本発明にかかる、一次元のＰＰＭ位置決めコードを示す。 本発明にかかる、一次元のＰＷＭ位置決めコードを示す。 ２つの直交するＸおよびＹの次元に沿って配置されたマーキングを含む、二次元位置決めコードを示す。 細長いマーキングを含み、行並列（または水平）方向、あるいは列並列（または垂直）方向を有する二次元位置決めコードを示す。 さらに２つの対角線方向のいずれかを有するマーキングを含む、図１６に示されるような二次元位置決めコードを示す。 検知素子のすべての画素の順次読み出しの２つの工程を示す。 ２つの対角線方向によってコード化する長手方向のマーキングの場合における、位置情報の１工程の読み出しを示す。 図１９における工程に続く、絶対コードの行方向および列方向の１工程の読み出しを示す。 行並列および列並列の方向によってコード化する長手方向のマーキングの場合における、位置情報の１工程の読み出しおよび絶対コードの読み出しの追加のＮ工程を示す。 マーキングの読み出し機構を示す。 １セットのマーキングおよび対応するコード化されたビットを示す。 ２つの工程の回転測定を示す。 画素配列に対して回転するコードパターンを示し、回転計測工程の結果に基づいて読み出し位置が補正される。 図１５の位置決めコードのレイアウトを共有するコードを示す。 検出装置が局所的に正方形の格子にできるだけ近くなるように、２つの直交する対数螺線に沿って円形の符号板上に配置されたマーキングを示す。

独創的な検出装置は、準周期的絶対コードパターンを読み出すための最大柔軟性と組み合わされた最大速度を目的とする。準周期的とは、パターンのマーキングの重心が格子上に位置することを意味し、ここで、重心によって定義されたライン間の間隔は必ずしも等しくない。

本出願の文脈において、行および列という用語は、配置の２つの直交する方向を述べている。行および列の呼称は実際の視点に応じて互いに取り替えられ得ることが考えられるため、それらは単に、配置の２つの直交する方向を称する非限定的な表現にすぎない。

独創的な検出装置の一般的な概略的構造は、図１において示される。検出装置は、二次元配列において受光画素または他のタイプの画素（１０、２０）を有し、該配列は画素（１０、２０）が列および行に一直線に並ぶ行方向および列方向を有する。図２で概略的に、図３～５でより詳細に表現されるように、画素（１０）と（２０）の各々は、センサ素子（３０）、およびセンサ素子（３０）における入射放射線の強さに対応する電気信号を出力するための出力部（３１）を有する。放射線は、例えば光であってもよい。電気信号は、例えば電流であってもよいし、または画素は電流ではなく非同期パルスを出力してもよい。後者の場合、画素（１０、２０）によって出力されたパルスは合計され、処理のために送信される。さらに、画素（１０、２０）の各々は、読み出し選択入力部（３３）を含み、それによって画素（１０、２０）が出力のために選択され得る。

本発明の目的を達成するために、検出装置は以下を含む：行画素（１０）、前記行画素（１０）の各行のための行読み出し配線（１１）、および前記行画素（１０）の各列のための列選択配線（１２）であって、ここで、前記行画素（１０）の各行において、各行画素（１０）の出力部（３１）は、行画素（１０）の読み出し選択入力部（３３）によって行読み出し配線（１１）に選択可能に連結可能であり、行読み出し配線（１１）は、行読み出し配線（１１）に実際に接続された行画素（１０）から出力された電気信号の合計を送信し、前記行画素（１０）の各列において、列選択配線（１２）が列の行画素（１０）の読み出し選択入力部（３３）に接続される、行画素（１０）、前記行画素（１０）の各行のための行読み出し配線（１１）、および前記行画素（１０）の各列のための列選択配線（１２）と；列画素（２０）、前記列画素（２０）の各列のための列読み出し配線（２１）、および前記列画素（２０）の各行のための行選択配線（２２）であって、ここで、前記列画素（２０）の各列において、各列画素（２０）の出力部（３１）は、列画素（２０）の読み出し選択入力部（３３）によって、列読み出し配線（２１）に選択可能に連結可能であり、列読み出し配線（２１）は、列読み出し配線（２１）に実際に接続された列画素（２０）から出力された電気信号の合計を送信し、前記行画素（２０）の各行において、行選択配線（２２）が行の列画素（２０）の読み出し選択入力部（３３）に接続される、列画素（２０）、前記列画素（２０）の各列のための列読み出し配線（２１）、および前記列画素（２０）の各行のための行選択配線（２２）と；各々が行読み出し配線（１１）のそれぞれ１つに接続される、行並列演算に適応したアナログ・デジタル変換器（１３）と；各々が列読み出し配線（２１）のそれぞれ１つに接続される、列並列演算に適応したアナログ・デジタル変換器（２３）と；列選択配線（１２）ならびに行選択配線（２２）に接続された列および行の選択デバイスであって、行並列読み出しのための１つ以上の列の行画素（１０）および列並列読み出しのための１つ以上の行の列画素（２０）を同時に選択するために適している列および行の選択デバイス。

アナログ・デジタル変換器（１３）および（２３）は、デジタル信号ためのさらなる処理を提供するために役立つ。これらの要素の入力は、行読み出し配線（１１）および列読み出し配線（２１）上の電気信号である。電気信号は電流が好ましいが、電圧、パルス、またはこれらの任意の組み合わせも考えられ得る。パルスの場合、アナログ・デジタル変換器（１３）および（２３）は、到着パルスのデジタル合計を提供するカウンターの形態を有してもよい。

独創的な検出装置の利点は、最大の読み出し速度が最大の柔軟性と組み合わされ得ることである。１つの行／列、およびすべての行／列の範囲内の任意のセットの行／列を選択することを可能にすることで、最大ですべての画素の任意の画素の行並列および列並列の同時読み出しが可能になり、したがって、パターン位置／絶対コードは同じ検出装置を用いて高速で読み出され得る。

列および行の画素は１つからすべてまでグループ化され得る。１つの行または１つの列のグループを選択する場合には：すべての個々の画素は、２ｘＮｘＮ画素アレイでのＮ工程において読み出される。列並列読み出しおよび行並列読み出しは同時に実行される。Ｔが画素におけるパターン周期である～Ｔ／２のグループを選択する場合、Ｎ^２ビット絶対コードの理想的な高速ｎ－工程の読み出しが可能である。がそうでありうるＮ／２のグループを選択する場合、列の半分の合計および行の半分の合計は２つの工程で読み出しされ得、それらは、後で詳述されるように、２Ｄ位置に加えて画像回転を測定するのに理想的である。Ｎのグループ（つまりすべての行および列）を選択する場合、２Ｄ位置についての列の和および行の和の理想的な最高速度の１つの工程の読み出しを可能にする。

独創的な画素レイアウトにより、単一のアレイにおいて行画素（１０）および列画素（２０）をインターレースすることができ、同時の行方向および列方向の並列演算を可能にする。ｍｘｎ画素アレイ、つまりｎ画素列が、ｎ列並列のアナログ・デジタル変換器（ＡＤＣ）（２３）（細い線）に接続される。インターレース方式で、他のｍｘｎ画素アレイ、つまりｍ画素列が、ｍ行並列ＡＤＣ（１３）（太線）に接続される。

図１に表された態様によると、画素の二次元配列は、列方向、列方向、および互いに交差する２つの対角線方向を有し、それに沿って画素は対角線上に一直線に並び、それに沿って行画素（１０）および列画素（２０）は交互に配置される。

好ましくは、画素は菱形のような形状を有し、その側面（３４）は対角線方向と平行であり、ここで、画素は、菱形のような形状の側面（３４）の長さより小さい間隔で配置される。このように、行および列の画素（１０）、（２０）による同じ領域のインターレースされた「視野（ｖｉｅｗ）」と共に、検出装置に対して大きい有効表面が保証される。いくつかの用途では、画素は１回以上読み出されることになる。後に詳述されるように、パターンの２Ｄ位置は、すべての行および列を１つの工程で読み出すことによって測定することができ、その後、ターゲットビニング（ｔａｒｇｅｔｅｄ ｂｉｎｎｉｎｇ）の画素群によって絶対コードを読み出すことができる。そのような用途のためには、画素は第１の読み出し後にそれらの値を維持すること、つまり、非破壊読み出しを可能にすることが重要である。従って、図３～５に示されるように、第２の態様にしたがって、画素は、センサ素子（３０）と出力部（３１）との間の非破壊読み出し回路（３２）をさらに含む。非破壊読み出し回路（３２）は、相互コンダクタンス装置（３５）を含むのが好ましい。

読み出し選択入力部（３３）は、切換スイッチからなるＭＯＳＦＥＴ（３６）のゲート端子であるのが好ましく、ここで、画素の出力部（３１）はＭＯＳＦＥＴのソースに接続され、ＭＯＳＦＥＴのドレインはそれぞれの行読み出し配線（１１）または列読み出し配線（２１）に接続される。図４Ａは、典型的にフォトダイオードであるセンサ素子（３０）の固有の静電容量および一般的な相互コンダクタンス装置（３５）を示す。図４Ｂは相互コンダクタンス装置（３５）の象徴的表象であり、図４Ｃは２つのＣＭＯＳトランジスタの相互コンダクタンス装置の例である。

図１の画素アレイに代わって、図５に示されるように、各画素は、例えば、従来のピクセルマトリックスのように、同時に行画素（１０）および列画素（２０）であってもよいし、その場合には、行方向および列方向の読み出しの両方を可能にするために、各画素は２つの読み出し選択入力部（３３）および２つの出力部（３１）を有する。

図６に示されるように、列および行の選択デバイスは、プログラム可能なアドレスジェネレータ、ならびに列選択配線（１２）および行選択配線（２２）に接続されたシーケンサーユニット（４０）であってもよく、所望の読み出しに従って配線を有効にするようにプログラムされ得る。ｎｘｎ（ｎかけるｎ）画素配列を仮定すると、考えられるすべての行選択、列選択の構成は、ｎビット行アドレスおよびｎビット列アドレスを使用して各クロックサイクルにおいて行なわれ得る。後に詳述されるように、コードマーキングの列および行は、第１の位置決定工程において位置特定されることができ、かつ回転測定さえも実行されることができ、その結果は、続く列選択配線（１２）および行選択配線（２２）のアドレス指定に影響を及ぼし得る。したがって、アドレスジェネレータおよびシーケンサーユニット（４０）は、読み出し結果からのフィードバック情報を受け取ることができ、アドレス指定は少なくとも部分的にフィードバック情報に基づき得る。簡潔さのために、ＤＡ変換器はこの図の中で表されない。

任意の方式で行および列を選択するための書き込み可能なレジスター（４１）を使用する、より簡潔な実施が図７に示される。１つのクロックサイクルでは、１つのレジスター（４１）のみが書き込まれるため、ｌレジスターを書き込むためにはｌクロックサイクルが必要となる。ｉ＝ｃｅｉｌ（ｌｏｇ２（ｌ））アドレスビットは、すべてのレジスター（４１）をアドレス指定するために必要である。１つのレジスター（４１）は、ｋ行またはｋ列を選択することができる。レジスター（４１）に書き込まれたデータビットは、レジスターによって選択された行または列を決定する。ｋ行またはｋ列は、ｊ＝ｃｅｉｌ（ｌｏｇ_２（ｋ））データビットによって任意の方式でアドレス指定することができる。典型例では、３つのアドレスビットは８つの４ビットレジスターをアドレス指定することができ、各レジスター（４１）は、１６つの行または列をアドレス指定することができる。８つのレジスター（４１）は、８クロックサイクルでプログラムされ得る。ＡＤＣ変換は、典型的に８－１２クロックサイクルを必要とする。行または列の１つのグループの変換中に、新しい行／列選択ベクトルがレジスター（４１）に書き込まれ得る。レジスター（４１）のプログラミングは、少なくとも部分的に読み出し結果からのフィードバック情報に基づき得る。

図８は、主に非破壊読み出しが可能でない場合のいくつかの後続の処理要素および可能性を示す。既に記載されているように、行の和ベクトル（１５）である行の和は、列の和ベクトル（２５）である列の和と共に、単一工程で生成されるのが好ましい。これらのベクトルは、画素配列に対して（または言いかえれば、対応する検出装置に対して）パターンの位置を測定するために、さらに絶対コードの対象読み出し読み出しおよび高速読み出しのためのマーキングの行および列を位置特定するために使用され得る。加算回路（１４）および（２４）は、すべての画素が一度だけ読み出され得る場合の加算機能を示す。加算と同時に、ｍｘｎ画素メモリ（１６、２６）は、絶対コードまたは他の情報を検出するために使用され得るｎ（ｎ〉ｍ）工程で満たすことができる。画素メモリ（１６）と（２６）は冗長情報を含むため、それらの内容は、処理装置（４２）による検証目的にも同様に使用することができる。

図９は、先行技術の解決策の一般的な位置決めコード構造を示す。既知技術によると、画素ベースのエンコーダは、示された例において正方形の周期的なセットである二次元の規則的な（反復的な）パターン、および二次元の規則的なパターンでインターレースされた、例における斜形部のセットである絶的コードからなる二次元の位置決めコードと共に使用される。絶対なコードは、セクションの対角線方向によってコード化され、絶対的なコードを確立するために読み出され得る一方、二次元の規則的なパターンは、解像度を向上させるために役立つ。エンコーダのピクセル配置に対して二次元の規則的なパターンの位置を決定することができ、したがって、解像度を非常に向上させる。このように、先行技術の位置決めコードは、高空間的解像度および絶対測定の両方を可能にする。

本発明の着想は、二次元の規則的なパターンを除去し、さらにエンコーダの画素配列に対して二次元の規則的なパターン位置を決定するために、絶対コードパターンを使用することである。

本出願の文脈において、用語「位置決めコード」および「マーキング」は、検出装置の画素配列の表面上で画像化されたコードおよびそのマーキングという意味で使用される。コードは、位置決定用途の適切な要素に固定することができ、画像化は任意の適切な手段によって達成することができる。マーキングは、それらのバックグラウンドとは異なる光学的および／または物理的性質を有する。

したがって、図１０は、二次元配列の画素（１０、２０）を有する検出装置とともに使用される独創的な位置決めコードの例を示し、画素配列は行方向および列方向を有し、それに沿って画素（１０、２０）が列および行に一直線に並ぶ。コードはマーキング（５０）からなり、マーキング（５０）は行方向ならびに列方向を有し、それに沿ってマーキング（５０）が一定の間隔が開いた行および／または列に配置される。本出願の文脈において、２つの直交対数螺線または他の直交曲線に沿って並んだマーキングは行方向と列方向に沿って配置されていると考えられ；コードエリアが大きい径方向範囲を有する場合、これらの実施形態は特に有利である。間隔（６０）はマーキングされず、絶対的位置決めコードはマーキング（５０）の形状パラメーター、および／または間隔（６０）により決定された距離によってコード化される。この文脈において、用語「マーキングの形状パラメーター」は、コード化する目的で使用され得るマーキングの任意の視覚的特徴、例えば、コード化のために使用される異なる次元のパラメーター、方向、幾可学的形状、形状特徴、または形状を含んでいる。

図１１とおよび１２は、先行技術のコードに対して、独創的な位置決めコードの利点を示す。周期パターンを除去することによって「対照」がより高くなるため、独創的なコードパターンによって、２倍良いＳ／Ｎ（信号対雑音）比率が達成され得ることが画素の垂直平均値の略図から考えられる。信号対雑音比はより高く、信号中には第２高調波がなく、測定行われる主要な高調波においてより多くのパワーを維持するため、独創的なパターンに対して加算（加算平均）の質がさらに良い。

独創的なコードパターンの利点は以下である：２倍高い精度および解像度が達成されることができ、ノイズに対して耐久性があり、２倍速い速度が達成されることができ（センサ上のパターンの運動速度）、穴が連続する区間で分離されるため、レイアウトは高解像度金属および他のマスクテクノロジーと互換性があり、それによってばらばらになるのを回避する。穴間の分離の最小寸法は、パターンに対するより低い制限を課す。

図１３～１７は、独創的な位置決めコードに使用され得るマーキングの好ましい非限定的な例を示す。もちろん、他の適切なマーキングも適用され得る。

図１３は一次元のＰＰＭ（パルス位置変調）コードを示し、マーキング（５１）の形状は同一であり、絶対的位置決めコードは間隔（６１）により決定された距離によってコード化される。

図１４は一次元のＰＷＭ（パルス幅変調）コードを示し、間隔（６２）は同一の距離によって決定され、絶対的位置決めコードはマーキング（５２）の幅によってコード化される。この場合、絶対的位置決めコードは、マーキング（５２）の形状パラメーターによって、すなわちそれらの幅によってコード化される。図１３および１４における位置決めコードでは、１つの周期は１つのビットをコード化するため、アレイにおいてＮ周期はＮビットをコード化し、２^Ｎの絶対位置をコード化することを可能にする。

図１５は、コード座標系の２つの直交するＸおよびＹの次元に沿って配置されたマーキング（５３）を含む、二次元のコードを示す。列におけるすべてのマーキング（５３）のＸの伸長部およびＸの位置は等しく、行におけるすべてのマーキング（５３）のＹの伸長部およびＹの位置は等しい。絶対位置情報は、マーキング（５３）の伸長部とマーキング（５３）との間の間隔（６３）によって決定される、２つの直交するＸおよびＹの次元におけるｄ_ｉｊ距離によってコード化される。二次元のＰＰＷＭ（パルス位置および幅変調）コードであるこのコードパターンにおいて、１つの列周期は１つのビットをコード化し、１つの行周期は１つのビットをコード化する。２Ｎ周期は、アレイ中の２Ｎビットをコード化し、２^２Ｎ絶対位置をコード化することを可能にする。マーキング（５３）は、任意の適切な幾可学的形状（例えば、長方形、三角形、五角形、六角形、八角形等、円、楕円、星形、ランダム図形等）を有してもよい。

図１３～１５のコードパターンは、絶対コードの読み出しおよび画素配列に対するパターンの位置の読み出しが（例えば、上述の検出装置を用いて読み出されることによって）単一の工程で実行され得るため、画素の複数の読み出しならびに画素の非破壊回路が不要であるという利点を有する。

図１６は、同じ形状および間隔（６４）を有するマーキング（５４）を含む二次元のコードを示し、マーキングは細長く、かつそれらの横寸法Ｗよりも大きい縦寸法Ｌを有し、それらの横寸法Ｗは画素（１０、２０）の行並列および列並列の寸法よりも大きい。絶対コードはマーキング（５４）の行並列または列並列の方向によってコード化され、したがって、方向はコード化の目的のために用いられる形状パラメーターである。この位置決めコードにおいて、行周期の１つのマーキング（５４）は１つのビットをエンコードし、列周期の１つの１つのマーキング（５４）は１つのビットをコード化し、したがって、アレイにおけるＮ^２周期はＮ^２ビットをコード化して２^Ｎ・Ｎ絶対位置をコード化することを可能にする。図１６は、例示的なコードパターンのコード化されたビット値をさらに示す。

図１７は、２つのさらなる方向、すなわち、２つの対角線方向のいずれかを有し得るマーキング（５４）を含む、図１６に類似するコードパターンを示す。１つのマーキング（５４）は４つの状態を有し、ｌｏｇ_２（４）＝２ビットをコード化する。したがって、行周期の１つのマーキング（５４）は２ビットをコード化し、列周期の１つのマーキング（５４）は２ビットをコード化し、したがって、アレイにおいてＮ^２周期は２・Ｎ^２ビットをコード化して、２^{２・Ｎ・Ｎ}絶対位置をコード化することを可能にする。図１６および１７では、マーキングの中心間の距離は、列および列の方向においてｄ１およびｄ２である。好ましい実施形態において、ｄ１＝ｄ２である。

図１８は、検出装置の画素配列におけるすべての画素の読み出しの第１工程およびｋ^ｔｈ工程を示す。検出装置は、二次元配列において画素（１０、２０）を有し、該配列は、画素（１０、２０）が列および行に一直線に並ぶ行方向および列方向を有する。検出装置は、上述の本発明にかかるものであってもよいが、適切な画素配列を有する従来の検出装置が使用されてもよい。後者の場合、行並列および列並列の読み出しはハードウェアサポートされないが、従来の方法で、すべての画素値が読み出される画素メモリ上のコンピュータプログラムによって実行され得る。したがって、独創的な方法は、従来の検出装置にも同様に適している。

マーキング（５４）からなるコードパターンが使用され、マーキング（５４）は、行方向および列方向を有し、それに沿ってマーキング（５４）がマーキング行および／またはマーキング列に配置され、マーキング配列の行および列の方向は画素配列の行および列の方向に一直線に並ぶ。この文脈において、用語「一直線に並ぶ」は、マーキング配列の行および列の方向が、画素配列の行および列の方向に一致することを意味するか、または検出機能を依然として可能にする程度まで互いに対してわずかに回転することを意味する。回転角α〈ａｒｃｔａｎ（ｄ／（Ｎ^＊ｄ））＝ ａｒｃｔａｎ（１／Ｎ）である時、両方の位置検出機能（パターン位置とおよび絶対コード）が、（所定の場合、後述される回転測定および補正を伴って）実行できることが分かっており、ここで、ｄがパターン行／列間の間隔であり、測定領域（行／列の合計が計算される領域）においてＮがパターン周期の数である。これもまた、より大きい回転を扱うことができるという、先行技の解決策に対する利点であることに留意されたい。

独創的な方法は、画素（１０、２０）の二次元配列に対するコードパターン位置、およびコードパターンによってコード化された絶対コードの両方を検出するために役立つ。上述されるように、マーキング（５４）は、コードパターンにおいて一定の間隔が開いた行および／または列に配置され、行および／または列の間の間隔（６４）はマーキングされず、絶対的位置決めコードはマーキング（５４）の形状パラメーター（図示される場合、マーキング（５４）の方向）によってコード化される。上述されるように、絶対的位置決めコードもまた、間隔（６４）により決定された距離によって付加的に、またはそれによってのみコード化することができる。

必要ならば、図１８に示されるように、列画素（２０）の第１列を選択して対応する列の和ベクトル（２５）を生成することによって、および行画素（１０）の第１の列を選択して対応する行の和ベクトル（１５）を生成することによって、個々の画素を読み出すことができる。個々の画素の値は、ベクトル値において見つけることができる。独創的な検出装置を用いて実行される場合、工程１において、図の第１の列の２つの読み出しを同時に実行することができる。工程ｋにおいて、列画素のｋ^ｔｈ行および行画素のｋ^ｔｈ列が読み出しのために選択される。ｎ工程において、ｎ列画素ベクトルおよびｎ行画素ベクトル、要するに２ｘｎｘｎ画素マトリックス値が得られる。

図１９で示されるように、コードパターン位置は、画素値の列の和ベクトル（２５）および行の和ベクトル（１５）を生成することによって検出され、列の和ベクトル（２５）および行の和ベクトル（１５）の値に基づいて、画素（１０、２０）の二次元配列に対するマーキング列およびマーキング行の位置が検出される。これらの位置は、マーキング列およびマーキング行の中心線（７０）の位置として定義され得る。これらの位置は、コードパターン位置を構成する。本出願の文脈において、（中心線（７０）の）位置が周期的である場合、画素の二次元配列に対するコードパターン位置は（画素配列に対して計算された）位相値によっても特徴付けられ、マーキング行およびマーキング列（あるいはそれらの中心線（７０））の位置と１対１の関連にある。したがって、この文脈において、用語「マーキング行および列の位置」は対応する位相値と等しいと考えられる。

マーキング行および列の位置、好ましくはそれらの中心線（７０）の位置は、ベクトルの値から任意の既知の技術を用いて計算され得る。コードパターン位置を検出するための独創的な検出装置を使用する場合、行の和ベクトル（１５）は、行並列読み出しのために行画素（１０）のすべての列を選択することによって生成され、列の和ベクトル（２５）は、列並列読み出しのために列画素（２０）のすべての行を選択することによって生成される。

次に、絶対コードが、コードパターンを読み出すことによって復号化される。図１３～１５にかかる位置決めコードの場合、すべての行／列を選択することによって生成された行の和ベクトル（１５）および列の和ベクトル（２５）は読み出しに適切であり、絶対コードを復号化する。

図１６および１７のようなマーキングの場合、絶対コードのための別々の読み出し工程が必要である。この目的のために、復号化の工程の前に、マーキング（５４）の行およびマーキング（５４）の列は、生成された行の和ベクトル（１５）および列の和ベクトル（２５）の値に基づいて位置特定される。用語「位置特定」は、マーキング行および列の位置および方向に対するベクトルにおいて情報が利用可能であることを意味し、これは、個々のマーキングの対象読み出しの速度を最大化するために効果的に使用されてもよい。位置決めコードパターンマーキングの演繹的知識と組み合わせられたこの位置情報は、絶対コードの読み出しのために絶対コードされ得る。

絶対コードの復号化は、：マーキング（５４）の行を一つずつ読み出す工程であって、ここで、マーキング（５４）の各位置特定された行について、マーキング（５４）と交差し、かつ選択された列画素（２０）の行の列の和に基づいてマーキング（５４）の各々によって実行される情報の検出に適切な、１つ以上の列画素（２０）の行を読み出すために選択し、ならびに、マーキング（５４）の列を一つずつ読み出す工程であって、ここで、マーキング（５４）の各位置付けられた列について、マーキング（５４）と交差し、かつ選択された行画素（１０）の列の行の和に基づいてマーキング（５４）の各々によって実行される情報の検出に適切な、１つ以上の行画素（１０）の列を読み出すために選択することよって実行されるのが好ましい。

図２０に示されるように、独創的な検出装置によって、少なくともマーキング（５４）の１つの行とマーキング（５４）の１つの列とを同時に読み出すことができる。列／行は対で読み出されるのが好ましく、結果として検出がかなりスピードアップする。対角線のマーキング（５４）が使用される場合、マーキング（５４）の行および列の各々の読み出し工程において、マーキング（５４）のそれぞれの行の中心線（７０）から一定の間隔が開いた列画素（２０）の行、およびマーキング（５４）のそれぞれの列の中心線（７０）から一定の間隔が開いた行画素（１０）の列が読み出しのために選択される。絶対コードのＮ^２ビットは、Ｎ工程において読み出される。Ｎはマーキング行および列の数である。この例では、各マーキング（５４）は１つのビットをコード化する。

したがって、最初の２Ｄ位置測定は、マーキング行およびマーキング列の位置ならびに場所をもたらす。列画素（２０）の行および行画素（１０）の列は、それらがそれぞれマーキング行およびマーキング列の上半分（または同等に下半分）をサンプリングするように選択される。これにより、画素活性は、マーキング行の中心線（７０）よびマーキング列の中心線（７０）に対してそれぞれ非対称である。

画像はコード読み出しの例を示す。例えば、左上の画像において、列画素（２０）の選択された行は非対称の画素活性をもたらし、ビット１，１（左上のマーキング（５４）、論理１値））については、画素活性は中心線（７０）の右側でより高いが、ビット２，１（左下のマーキング（５４）、論理０値）については、画素活性は中心線（７０）の左側でより大きい。列方向および行方向の並列読出しは冗長であり、２つの独立した読み取りによって各ビットを読み出し、整合性チェックならびに誤り検出を可能にすることに留意されたい。冗長性を増加させ、整合性チェックを改善する様々な可能性がある。

例えば、１つの行／列は、中心線（７０）に対して対称的な２つの位置でサンプリングされてもよく、ビット読み出しのためのより安定した差動信号をもたらす。図２１は、位置の単一の工程の読み出し、および他のマーキング方向の場合における後続のコード読み出しのＮ工程を示す。絶対コードのＮ２ビットは、Ｎ工程において読み出される。Ｎはマーキング行および列の数である。この例において、各マーキングは１つのビットをコード化する。さらに、追加の対角線方向も使用される場合、１つのマーキング当たり２つのビットを有するコードもまた可能である。

第１の工程は、マーキング列およびマーキング行の位置／場所を提供する。画像には、マーキング方向を決定するために使用される画素列／行だけが示される。他の画素列／行が選択されてもよいが、考慮されないことが好ましい。例えば、それらの列／行のＡＤＣは無効にすること、または合計値は次の処理段階によって無視することができる。マーキング列方向および行方向の読み出しが冗長であることに再び留意されたい。

したがって、図１６にかかる位置決めコードが使用され、マーキング（５４）の行および列の読み出し工程において、全高を有する近隣の列画素（２０）の行、および横寸法Ｗよりもマーキング（５４）の縦寸法Ｌに近接する全幅を有する近隣の行画素（１０）の列が読み出しのために選択される。このように、図２２に示されるように、簡単な方法でマーキング（５４）の様々な寸法を検知することができる。対象読み出しにおいて、垂直交差画素Ｃ１－Ｃ４はマーキング（５４）の垂直対称軸を通過する（またはできるだけ接近している）し、水平交差画素Ｒ１－Ｒ４はマーキング（５４）の水平対称軸を通過する（またはできるだけ接近している）ことが好ましい。マーキング（５４）が交差画素でサンプリングされる場合、以下のように水平交差画素の合計と垂直交差画素の合計を比較することによって、方向を検出することができる：ビット＝サイン（（ｃ１＋ｃ２＋ｃ３＋ｃ４）－（ｒ１＋ｒ２＋ｒ３＋ｒ４））。垂直交差画素ｃ１－ｃ４の合計および水平交差画素ｒ１－ｒ４の合計は、独創的な検出器デバイスによって１工程で読み取られることが好ましい。図２３は、対象読出し画素を有するマーキング（５４）のセットおよび対応するビット値を示す。

マーキング配列の行および列の方向が画素配列の行および列の方向と完全に整列していない場合、つまり方向間に回転がある場合、回転測定はコードパターン位置計測工程で行なわれるのが好ましい。回転測定は、画素（１０、２０）の行および列に対するマーキング（５３）および（５４）の行および列の任意の回転の範囲を確証するために使用される。回転測定は、並列読出しのために列画素（２０）の行の部分集合を選択して、第１の列の和ベクトル（２５）を生成し、そして同時に、並列読出しのために行画素（１０）の列の部分集合を選択して、第２の行の和ベクトル（１５）を生成し、第１の列の和ベクトル（２５）および第１の行の和ベクトル（１５）に基づいて第１のコードパターン位置を計算する、第１の工程を含む。次に、第２の工程が続き、並列の読出しのために列画素（２０）の行の他の部分集合を選択して、第２の列の和ベクトル（２５）を生成し、そして同時に、並列の読出しのために行画素（１０）の列の他の部分集合を選択して、第２の行の和ベクトル（１５）を生成し、第２の列の和ベクトル（２５）および第２の行の和ベクトル（１５）に基づいて第２のコードパターン位置を計算する。

画素配列の次元および回転測定において使用される行／列の位置もまた考慮に入れて、コードパターン位置は、第１および第２の工程で得られた第１および第２のコードパターン位置の関数として計算され、回転は、第１および第２コードパターン位置の間の差に基づいて計算される。

好ましい実施形態は、部分集合としてすべての行および列の半分を使用し、得られた位置値を平均化することである。しかしながら、ちょうど５０％、つまり画素領域の半分を有することに意味はない。部分集合は１からｎの間の任意数であってもよい。連続する行／列を有する必要はなく、例えば、１つおきに取られてもよい。部分集合の位置は、位置の計算において考慮される。

コードパターン位置に加えて、２つの工程で半分の列および半分の行または列と行の任意の他の部分集合を読み出すことで、画像回転もまた非常に正確に測定することができ、典型的に１０のμｒａｄ回転が少数のｍｍ^２画素アレイで検出することができる。

図２５で示されるように、計算された回転は、マーキング（５４）の行を読み出すために１つ以上の列画素（２０）の行を読み出すための選択、マーキング（５４）の列の読み出すために１つ以上の行画素（１０）の列を読み出すための選択において使用され得る。すなわち、対象画素のセットの位置は測定された回転に従って調節することができる。

図２５の左側に、補正された交差画素位置を有しない回転画像が示される。マーキング（５４）のサンプリングが正しい位置になく、絶対コードを読み出すことが不可能である。図の右側に、補正された交差画素位置を有する回転画像が示される。マーキングのサンプリングは正しい位置にあり、絶対コードを読み出すことが可能である。

したがって、例えば、センサの取付公差により、例えば、センサがその法線を中心に回転する場合、本発明は回転画像の読み出しを可能にする。回転角測定が該方法に固有なものであるため（例えば、回転測定を伴う読み出しの２つの工程または行／列画素）、本発明は、静止画像回転だけでなく動画像回転の補正も可能にする。これによって、測定された回転に従って、あらゆる測定サイクルで交差画素位置を適応することができる。絶対コードの読み出しは、回転補正された交差画素位置で行なうことができる。各フレームの回転の測定および動的に変化する画像回転の補正は、偏心補正、例えば、中空軸エンコーダにおいて必要である。

回転測定の場合、２つの工程の読み出しがパターン位置測定および回転測定のための行の和および列の和に使用され、追加のＮ工程が２Ｄ絶対コードのＮ２ビットからの選択的読み出しに使用されて、全部でＮ＋２つの工程になる。例えば、６４ビットの絶対コードをコード化する８ｘ８パターン周期を読み出すことは、１０工程で可能である。

図１５は、コードのＸ、Ｙの座標系が所与の用途のＸａ、Ｙａの座標系と対応する場合を示す。この場合、該用途の二次元の絶対位置は独立しており、Ｘａは行においてのみコード化され、Ｙａは列においてのみコード化される。これは二次元のスケール長が同程度である場合には問題ない。しかしながら、１つの次元のスケール長がもう１つの次元のスケール長よりはるかに長い場合、図２６に示されるように、ＰＰＷＭコードに「コード共有」が提供されるのが好ましい。

コード共有において、図１５にかかる位置決めコードが使用される場合、二次元のコードパターンおよび検出装置は位置決定用途の座標系に対して４５°回転し、および位置決定用途の絶対位置の二次元Ｘａ、Ｙａは、マーキング（５３）の行およびマーキング（５３）の列の両方によってコード化される。

この場合は、該用途の二次元の絶対位置は独立しておらず、ＸａおよびＹａの位置の両方が行と列によってコード化される。この場合、次元間に「コード共有」が存在する。ＸａおよびＹａの次元において必要とされるスケール長が同程度ではない場合、コード共有は非常に重要である。一例として、必要とされるＸａスケール長は１０００ｍであるが、Ｙａスケール長が０．１ｍである状況を考えれば、それらの間に４桁の差がある。１ｍｍのパターン周期で、次元Ｘａにおいて〉２０のビットコード、および次元Ｙａにおいて〉７のビットコードが必要となる。コード共有によって、２つのスケール次元の間に２７のビットコードを分配し、１３および１４のビットコード長を伴うさらに均衡のとれた読み出し／復号化を有することができる。

該用途の座標系に対して４５°回転しなくとも、図１２、１６および１７にかかる位置決めコードを用いて、コード共有を行うことも可能であることに留意されたい。

回転したコードは、該用途に必要とされる任意の軌道上、例えば、円形の符号板上で折り重ねることができる。この場合、可能な好ましい実施形態では、行および列は直線に続いてもよい。他の実施形態では、特にコードエリアが径方向範囲を有する場合、行および列は螺線または対数螺線に続いてもよい。パターンの行および列は、本検出装置の行および列によって読み出すことができ、その画素配列もまた図２６に示される。

図２７は、円形の符号板、例えば、不透明な基板上の金属マスクまたは透明な円の穴上で検出装置が正方形の格子に局所的にできるだけ接近するように、２つの直交の対数螺線に沿って並べられたマーキングを示す。

本発明および本発明の好ましい実施例の利点は、以下のように要約することができる：行の和および列の和を同時に読み出すことが可能である；最大速度で行の和および列の和の１工程の読み出しが可能である；最大速度は最大柔軟性を有する読み出しと組み合わされる；ｎ－工程で画素アレイの個々の画素をすべて読み出すことが依然として可能である；２・ｎ・ｎ画素の５０ｋＨｚフレームレート読み出しが可能であり、それによって、例えば、最大１００ｋＨｚのフレームレートで、小型で低コストの完全に柔軟な画素ベースのエンコーダを構築することができる。先行技術の画像センサは、典型的に１ｋＨｚのフレームレートに制限されており、絶対コードの読み出しを欠いている；最大でＮ^２ビット絶対コード情報を有するＮ周期２Ｄ絶対コードによるＮのＮ工程での読み出しは、実質的に、誤り検出、誤り訂正機構、および高安全性保全性レベル用途のための豊富な冗長性と組み合わされた１Ｄまたは２Ｄのスケールの任意の次元に対して可能である；回転画像の読み出しは回転測定および補正によって依然として可能であり、１０μｒａｄの正確な回転測定、静的および動的補償が可能である；列／行の合計された領域（より小さな領域ほどより大きい回転を許容する）任意のサイズにより、ＳＯＡ（Ｈａｍａｍａｔｓｕ）よりもさらに高度な回転の読み出しが可能である；例えば、小型であっても、１ｍｍ^２画素アレイは、典型的に最大２・１２・１２＝２８８ビットまで復号化することができる。これによって、５億ｋｍ^２の表面（地球の表面）上のマイクロメーターからナノメーターの正確な絶対的位置決めが可能になる。あるいは、それは、実質的に任意の次元スケール（例えば、〉〉１００万ｋｍ）上でマイクロメーターからナノメーターまでの正確な絶対的位置決めを可能にする。同時に、それは非常にまばらなコード化、非常に安定した誤り検出、および、〉５０％のコード損傷を有するエラー修正を可能にする。；Ｎ＝６４、Ｎ^２＝８１９２ビットの絶対コードは、４ｘ４ｍｍ^２、５１２ｘ５１２画素アレイで実現可能である。

本発明は、図中に示される好ましい実施形態と共に詳細に記載されているが、以下の特許請求の範囲内で他の実施形態も可能である。

１０ 行画素
１１ 行読み出し配線
１２ 列選択配線
１３ アナログ・デジタル変換器
１４ 加算回路
１５ 行の和ベクトル
１６ 行画素メモリ
２０ 列画素
２１ 列読み出し配線
２２ 行選択配線
２３ アナログ・デジタル変換器
２４ 加算回路
２５ 列の和ベクトル
２６ 列画素メモリ
３０ センサ素子
３１ 出力部
３２ 非破壊読み出し回路
３３ 読み出し選択入力部
３４ 側面
３５ 相互コンダクタンス装置
３６ ＭＯＳＦＥＴ
４０ アドレスジェネレータおよびシーケンサーユニット
４１ レジスター
４２ 処理装置
５０－５４ マーキング
６０－６４ 間隔
７０ 中心線
Ｌ 縦寸法
Ｗ 横寸法

Claims (9)

1. 二次元配列において画素（１０、２０）を有し、二次元配列は行方向および列方向を有し、それに沿って画素（１０、２０）が行および列に一直線に並び、画素（１０、２０）の各々は、センサ素子（３０）およびセンサ素子（３０）上の入射放射線の強さに対応する電気信号を出力するための出力部（３１）を含み、ならびに画素（１０、２０）の各々が読み出し選択入力部（３３）をさらに含み、それによって画素（１０、２０）が電気信号を出力するために選択される、検出装置であって、
   該検出装置は、
   －行画素（１０）、前記行画素（１０）の各行のための行読み出し配線（１１）、および前記行画素（１０）の各列のための列選択配線（１２）であって、ここで、前記行画素（１０）の各行において、各行画素（１０）の出力部（３１）は、行画素（１０）の読み出し選択入力部（３３）によって、行読み出し配線（１１）のみに選択可能に連結可能であり、行読み出し配線（１１）は、行読み出し配線（１１）に実際に接続された行画素（１０）から出力された電気信号の合計を送信し、前記行画素（１０）の各列において、列選択配線（１２）が列の行画素（１０）の読み出し選択入力部（３３）に接続される、行画素（１０）、前記行画素（１０）の各行のための行読み出し配線（１１）、および前記行画素（１０）の各列のための列選択配線（１２）と、
   －列画素（２０）、前記列画素（２０）の各列のための列読み出し配線（２１）、および前記列画素（２０）の各行のための行選択配線（２２）であって、ここで、前記列画素（２０）の各列において、各列画素（２０）の出力部（３１）は、列画素（２０）の読み出し選択入力部（３３）によって、列読み出し配線（２１）のみに選択可能に連結可能であり、列読み出し配線（２１）は、列読み出し配線（２１）に実際に接続された列画素（２０）から出力された電気信号の合計を送信し、前記列画素（２０）の各行において、行選択配線（２２）が行の列画素（２０）の読み出し選択入力部（３３）に接続される、列画素（２０）、前記列画素（２０）の各列のための列読み出し配線（２１）、および前記列画素（２０）の各行のための行選択配線（２２）と、
   －列選択配線（１２）および行選択配線（２２）に接続される列および行の選択デバイスであって、
   －行並列読み出しのための行画素（１０）の１つ以上の列と、
   －列並列読み出しのための列画素（２０）の１つ以上の行と、
   を同時選択するのに適した列および行の選択デバイスと、
   －各々が行読み出し配線（１１）のそれぞれ１つに接続される、行並列演算に適したアナログ・デジタル変換器（１３）と、
   －各々が列読み出し配線（２１）のそれぞれ１つに接続される、列並列演算に適したアナログ・デジタル変換器（２３）と、を含み、
   ここで、画素（１０、２０）の各々は、センサ素子（３０）と出力部（３１）との間に非破壊読み出し回路（３２）をさらに含む、ことを特徴とする、検出装置。
2. 画素（１０、２０）の二次元配列は、行方向、列方向、および互いと交差する２つの対角線方向を有し、対角線方向に沿って画素（１０、２０）が対角線上に一直線に並び、対角線方向に沿って行画素（１０）および列画素（２０）が交互に配置されることを特徴とする、請求項１に記載の検出装置。
3. 画素（１０、２０）は、菱形のような形状を有し、ここで、画素（１０、２０）は菱形のような形状の側面（３４）の長さより小さい間隔で配置されることを特徴とする、請求項２に記載の検出装置。
4. 非破壊読み出し回路（３２）は相互コンダクタンス装置（３５）を含み、相互コンダクタンス装置（３５）の入力部がセンサ素子（３０）に接続され、相互コンダクタンス装置（３５）の出力部が画素（１０、２０）の出力部（３１）を構成することを特徴とする、請求項１に記載の検出装置。
5. 読み出し選択入力部（３３）は、スイッチを構成するＭＯＳＦＥＴのゲート端子であり、ここで、画素の出力部（３１）はＭＯＳＦＥＴのソースに接続され、ＭＯＳＦＥＴのドレインはそれぞれの行読み出し配線（１１）または列読み出し配線（２１）に接続されることを特徴とする、請求項１に記載の検出装置。
6. 列および行の選択デバイスは、プログラム可能なアドレスジェネレータおよびシーケンサーユニット（４０）であることを特徴とする、請求項１に記載の検出装置。
7. 列および行の選択デバイスは書き込み可能なレジスター（４１）を含み、レジスター（４１）に書き込まれたデータビットがレジスター（４１）によって選択された行または列を決定することを特徴とする、請求項１に記載の検出装置。
8. 二次元配列において画素（１０、２０）を有する検出装置であって、
   二次元配列は行方向および列方向を有し、それに沿って画素（１０、２０）が行および列に一直線に並び、画素（１０、２０）の各々は、センサ素子（３０）およびセンサ素子（３０）上の入射放射線の強さに対応する電気信号を出力するための出力部（３１）を含み、画素（１０、２０）の各々が読み出し選択入力部（３３）をさらに含み、それによって画素（１０、２０）が電気信号を出力するために選択され、
   該検出装置は、
   －行画素（１０）、前記行画素（１０）の各行のための行読み出し配線（１１）、および前記行画素（１０）の各列のための列選択配線（１２）であって、ここで、前記行画素（１０）の各行において、各行画素（１０）の出力部（３１）は、行画素（１０）の読み出し選択入力部（３３）によって、行読み出し配線（１１）のみに選択可能に連結可能であり、行読み出し配線（１１）は、行読み出し配線（１１）に実際に接続された行画素（１０）から出力された電気信号の合計を送信し、前記行画素（１０）の各列において、列選択配線（１２）が列の行画素（１０）の読み出し選択入力部（３３）に接続される、行画素（１０）、前記行画素（１０）の各行のための行読み出し配線（１１）、および前記行画素（１０）の各列のための列選択配線（１２）と、
   －列画素（２０）、前記列画素（２０）の各列のための列読み出し配線（２１）、および前記列画素（２０）の各行のための行選択配線（２２）であって、ここで、前記列画素（２０）の各列において、各列画素（２０）の出力部（３１）は、列画素（２０）の読み出し選択入力部（３３）によって、列読み出し配線（２１）のみに選択可能に連結可能であり、列読み出し配線（２１）は、列読み出し配線（２１）に実際に接続された列画素（２０）から出力された電気信号の合計を送信し、前記列画素（２０）の各行において、行選択配線（２２）が行の列画素（２０）の読み出し選択入力部（３３）に接続される、列画素（２０）、前記列画素（２０）の各列のための列読み出し配線（２１）、および前記列画素（２０）の各行のための行選択配線（２２）と、
   －列選択配線（１２）および行選択配線（２２）に接続される列および行の選択デバイスであって、
   －行並列読み出しのための行画素（１０）の１つ以上の列と、
   －列並列読み出しのための列画素（２０）の１つ以上の行と、
   を同時選択するのに適した列および行の選択デバイスと、
   －各々が行読み出し配線（１１）のそれぞれ１つに接続される、行並列演算に適したアナログ・デジタル変換器（１３）と、
   －各々が列読み出し配線（２１）のそれぞれ１つに接続される、列並列演算に適したアナログ・デジタル変換器（２３）と、をさらに含み、
   ここで、画素（１０、２０）の二次元配列は、行方向、列方向、および互いと交差する２つの対角線方向を有し、対角線方向に沿って画素（１０、２０）が対角線上に一直線に並び、対角線方向に沿って行画素（１０）および列画素（２０）が交互に配置される、ことを特徴とする、検出装置。
9. 画素（１０、２０）は、菱形のような形状を有し、ここで、画素（１０、２０）は菱形のような形状の側面（３４）の長さより小さい間隔で配置されることを特徴とする、請求項８に記載の検出装置。

Images