[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7193918B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP7193918B2
JP7193918B2 JP2018020912A JP2018020912A JP7193918B2 JP 7193918 B2 JP7193918 B2 JP 7193918B2 JP 2018020912 A JP2018020912 A JP 2018020912A JP 2018020912 A JP2018020912 A JP 2018020912A JP 7193918 B2 JP7193918 B2 JP 7193918B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layers
ceramic
thickness
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018020912A
Other languages
English (en)
Other versions
JP2019140199A (ja
Inventor
道生 大島
篤博 柳澤
好規 柴田
大輔 岩井
宏之 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018020912A priority Critical patent/JP7193918B2/ja
Priority to US16/259,858 priority patent/US11004605B2/en
Publication of JP2019140199A publication Critical patent/JP2019140199A/ja
Application granted granted Critical
Publication of JP7193918B2 publication Critical patent/JP7193918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
JIS規格で規定されるCG特性(20℃~125℃で0±30ppm/℃)、CH特性(20℃~125℃で0±60ppm/℃)等を満足する温度補償用積層セラミックコンデンサが開示されている(例えば、特許文献1参照)。
特開2009-126754号公報
電子機器の小型高機能化に伴い、積層セラミックコンデンサに対して小型化が要求されている。しかしながら、従来の積層セラミックコンデンサを相似状に小型化しようとすると、所望の温度特性が得られないおそれがある。
本発明は、上記課題に鑑みなされたものであり、所望の温度特性を得ることができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、CaおよびZrを含み一般式ABOで表されるペロブスカイト構造を主相とするセラミック誘電体層と、内部電極層とが交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、前記セラミック積層体の前記内部電極層が露出する端面に形成された1対の外部電極と、を備え、前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、18.7≦300×TE/TA-12≦30を満たし、前記内部電極層の積層数は、20以上80以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であることを特徴とする。
上記積層セラミックコンデンサにおいて、前記セラミック誘電体層は、Ba1-x-yCaSrTi1-zZr(0<x≦1,0.5<x+y≦1,0.5<z≦1)を主成分としてもよい。
上記積層セラミックコンデンサにおいて、前記外部電極は、前記セラミック誘電体層の主成分と同じセラミックを含んで前記セラミック積層体に接して設けられた下地導体層と、前記下地導体層を覆うめっき層と、を備えていてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミック粒子を含むグリーンシートと、セラミックの共材を含む内部電極形成用導電ペーストと、を交互に積層することで積層体を形成する積層工程と、前記積層体を焼成することでセラミック積層体を得る焼成工程と、前記セラミック積層体の内部電極層が露出する各端面に、外部電極をそれぞれ形成する工程と、を含み、前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、18.7≦300×TE/TA-12≦30を満たし、前記内部電極層の積層数は、20以上80以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であるように、前記積層工程および前記焼成工程を行うことを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記焼成工程における焼成温度を1100℃から1400℃としてもよい。
本発明に係る積層セラミックコンデンサは、CaおよびZrを含み一般式ABOで表されるペロブスカイト構造を主相とするセラミック誘電体層と、内部電極層とが交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、前記セラミック積層体の前記内部電極層が露出する端面に形成された1対の外部電極と、を備え、前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、300×TE/TA-12≦30を満たし、前記内部電極層の厚みEは、2μmより大きく30μm以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であることを特徴とする。
本発明に係る積層セラミックコンデンサは、CaおよびZrを含み一般式ABOで表されるペロブスカイト構造を主相とするセラミック誘電体層と、内部電極層とが交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、前記セラミック積層体の前記内部電極層が露出する端面に形成された1対の外部電極と、を備え、前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、300×TE/TA-12≦30を満たし、前記内部電極層の厚みEは、3.1μm以上30μm以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であることを特徴とする積層セラミックコンデンサ。
本発明によれば、所望の温度特性を得ることができる積層セラミックコンデンサおよびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線の部分断面図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 (a)および(b)はTE/TAと温度特性Tcとの関係の測定結果を示す図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 実施例1~6および比較例1~9の測定結果を示す図である。 実施例1および比較例1の温度特性の測定結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有するセラミック積層体10と、セラミック積層体10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、セラミック積層体10の当該2端面以外の4面を側面と称する。外部電極20a,20bは、4つの側面に延在している。ただし、外部電極20a,20bは、4つの側面において互いに離間している。
セラミック積層体10は、誘電体として機能するセラミック材料を含むセラミック誘電体層11と、内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、セラミック積層体10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。また、セラミック積層体10において、4つの側面のうち、セラミック誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の上面と下面とに対応する2側面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の主成分材料は、セラミック誘電体層11の主成分材料と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mmであり、または長さ0.6mm、幅0.3mm、高さ0.3mmであるが、これらのサイズに限定されるものではない。
セラミック誘電体層11は、Ca(カルシウム)およびZr(ジルコニウム)を含み一般式ABOで表されるペロブスカイト構造を主相とする。当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、CaZrO(ジルコン酸カルシウム)、ペロブスカイト構造を形成するBa(バリウム)1-x-yCaSr(ストロンチウム)Ti(チタン)1-zZr(0<x≦1,0.5<x+y≦1,0.5<z≦1)等を用いることができる。CaおよびZrを含むペロブスカイトは、静電容量の温度変化が小さいため、温度係数Tc[ppm/℃]が小さいという特性を有している。セラミック誘電体層11の厚みは、例えば、1μm~5μmである。
内部電極層12は、Ni(ニッケル)、Cu(銅)、Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金を用いてもよい。
図2は、外部電極20bの断面図であり、図1のA-A線の部分断面図である。なお、図2では断面を表すハッチを省略している。セラミック積層体10の表面においては、主としてセラミック材料が露出している。したがって、セラミック積層体10の表面に下地層無しでめっき層を形成することは困難である。そこで、図2で例示するように、外部電極20bは、セラミック積層体10の表面に形成された下地導体層21上に、めっき層が形成された構造を有する。めっき層は、下地導体層21に接して覆う第1めっき層22と、第1めっき層22に接して覆う第2めっき層23とを備える。下地導体層21と第1めっき層22との間に、下地めっき層を備えていてもよい。下地導体層21は、Cu,Ni,Al(アルミニウム),Zn(亜鉛)などの金属、またはこれらの2以上の合金(例えば、CuとNiとの合金)を主成分とし、下地導体層21の緻密化のためのガラス成分、下地導体層21の焼結性を制御するための共材、などのセラミックを含んでいる。ガラス成分は、Ba,Sr,Ca,Zn,Al,Si(ケイ素),B(ホウ素)等の酸化物である。共材は、例えば、誘電体層11の主成分と同じ材料を主成分とするセラミック成分である。めっき層は、Cu,Ni,Al,Zn,Snなどの金属またはこれらの2以上の合金を主成分とする。
図3は、図1のA-A線断面図である。図3で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、容量を生じない領域である。
図4は、図1のB-B線断面図である。図4で例示するように、セラミック積層体10において、セラミック積層体10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。なお、カバー層13、エンドマージン15およびサイドマージン16のことを、容量領域14の周囲領域と称することもある。
電子機器の小型高機能化に伴い、積層セラミックコンデンサに対して小型化が要求されている。従来の積層セラミックコンデンサを相似状に小型化しようとすると、所望の温度特性が得られないおそれがある。そこで、本発明者らは、鋭意研究の結果、セラミック積層体10の体積TAと、容量領域14における内部電極層12の体積TEとの関係を規定することで、所望の温度特性が得られることを見出した。
まず、図5および図6で示すように、セラミック積層体10の長さをCとする。本実施形態においては、長さCは、外部電極20aと外部電極20bとが対向する方向の長さである。セラミック積層体10の幅をCとする。セラミック積層体10の積層方向における厚みをCとする。この場合、セラミック積層体10の体積TAは、下記式(1)のように表すことができる。
TA=C×C×C (1)
また、容量領域14における内部電極層12の長さをEとする。内部電極層12の幅をEとする。各内部電極層12の厚みをEとする。内部電極層12の厚みにバラツキが有る場合には、厚みEは、各内部電極層12の平均厚みとしてもよい。この場合、容量領域14における内部電極層12の体積TEは、下記式(2)のように表すことができる。
TE=E×E×E×内部電極層12の積層数 (2)
本発明者らは、積層セラミックコンデンサ100のTE/TAと、温度係数Tc[ppm/℃]との関係を調べた。図7(a)および図7(b)は、測定した結果を示す図である。セラミック積層体10の焼成温度は、1135℃~1155℃とした。また、セラミック誘電体層11は(Ba0.30Ca0.15Sr0.54)(Ti0.06Zr0.94)Oを主成分とし、内部電極層12はNiを主成分とした。図7(a)および図7(b)の結果から、TE/TAが大きくなるにつれて、温度係数Tcも大きくなることが確認された。これは、温度係数[ppm/℃]が大きい内部電極層12の比率が大きくなるからであると考えられる。
図7(b)の各プロットに対して回帰分析を行い、回帰直線を算出した結果、下記式(3)の結果が得られた。
温度係数Tc=300×TE/TA-12 (3)
本実施形態においては、温度係数Tcが30以下(CG特性)の条件を満たすようにする。したがって、セラミック積層体10の体積TAと、容量領域14における内部電極層12の体積TEとが下記式(4)の関係を満たすように、体積TAと体積TEとを規定する。
300×TE/TA-12≦30 (4)
TE/TAと温度係数との関係式(4)に合致する体積TAおよび体積TEの比率を選ぶことで、目的とする温度特性を持った温度補償用積層セラミックコンデンサを提供することができる。また、セラミック積層体10の焼成温度を下げなくても所望の温度特性が得られるようになる。それにより、高い温度でセラミック積層体10を焼成することができる。したがって、十分な焼結が可能となり、セラミック誘電体層11が十分に緻密化する。その結果、所望の耐湿性が得られるようになる。以上のことから、所望の温度特性と所望の耐湿性とを両立することができる。なお、十分な焼結が可能となることから、セラミック積層体10の色の不均一も抑制することができるようになる。
なお、内部電極層12の平均厚みを小さくして内部電極層12の積層数を多くすることで積層セラミックコンデンサ100の電気容量を大きくすることができる。そこで、内部電極層12の平均厚みは、1μm以上70μm以下であることが好ましく、2μm以上30μm以下であることがより好ましい。内部電極層12の積層数は、4以上が好ましい。
なお、下地導体層21は、セラミック誘電体層11の主成分セラミックを含んでいることが好ましい。例えば、セラミック誘電体層11の主成分セラミックがBaCaSrTiZrOである場合には、下地導体層21もBaCaSrTiZrOを含んでいることが好ましい。下地導体層21の焼結性とセラミック誘電体層11の焼結性とを近づけることができるからである。
積層セラミックコンデンサ100の実装時に用いる半田との親和性を考慮すると、第1めっき層22の形成にNiめっきを用いることが好ましい。第2めっき層23は、第1めっき層22の主成分の遷移金属とは異なる遷移金属を主成分とすることが好ましい。例えば、積層セラミックコンデンサ100の実装に用いる半田との親和性を考慮して、第2めっき層23は、Sn(錫)等の遷移金属を主成分とすることが好ましい。また、下地導体層21の主成分をNiとした場合には、下地導体層21と第1めっき層22との間に、Cuの下地めっき層を形成することが好ましい。
続いて、積層セラミックコンデンサ100の製造工程について説明する。図8は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、セラミック誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co,Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み5~20μmの帯状の誘電体グリーンシートを塗工して乾燥させる。
(積層工程)
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。また、内部電極形成用導電ペーストには、共材として、セラミック誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12とセラミック誘電体層11とが互い違いになるように、かつ内部電極層12がセラミック誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば4~50層)だけ積層し、略直方体形状の成型体を得る。なお、積層体の上下にはカバー層となる誘電体グリーンシートが積層されている。次に、得られた成型体を所定チップ寸法(例えば0.6mm×0.3mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(焼成工程)
次に、外部電極形成用金属ペーストが塗布されたセラミック積層体を、例えば、Hが1.0体積%程度の還元雰囲気中において、1100℃~1400℃程度の焼成温度で2時間程度焼成する。このようにして、内部に焼結体からなるセラミック誘電体層11と内部電極層12とが交互に積層されてなるセラミック積層体10と、積層方向上下の最外層として形成されるカバー層13と、下地導体層21とを有する焼結体が得られる。なお、過焼結による温度特性の悪化を抑制するために、焼成温度を1100℃~1200℃とすることが好ましい。
(外部電極形成工程)
次に、下地導体層21上に、めっき処理により、第1めっき層22を形成する。さらに、第1めっき層22上に、めっき処理により、第2めっき層23を形成する。
なお、下地導体層21は、焼成工程後に焼き付けてもよい。例えば、焼成工程で得られた焼結体の内部電極層パターンが露出する2端面に、下地導体層形成用導電ペーストを塗布する。下地導体層形成用導電ペーストは、下地導体層21の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。また、下地導体層形成用導電ペーストには、下地導体層21のセラミック積層体10への密着性を得るために、ガラスを形成する焼結助剤を分散させてもよい。焼結助剤としてBおよびSiOから選択される1種以上の網目形成酸化物と、Al(アルミニウム),Zn(亜鉛)O,CuO,LiO,NaO,KO,MgO,CaO,BaO,ZrOおよびTiOから選択される1種以上の網目修飾酸化物とを用いる。次に、窒素雰囲気中で、上記焼結体を得るための焼成温度よりも低い温度(例えば、800℃~900℃程度の温度)で焼成する。それにより、下地導体層21が焼き付けられ、積層セラミックコンデンサ100の半製品を得ることができる。次に、半製品の下地導体層21上に、電解めっきにより第1めっき層22を形成する。さらに、第1めっき層22上に、電解めっきにより第2めっき層23を形成する。
本実施形態に係る製造方法においては、焼成後のセラミック積層体10において300×TE/TA-12≦30の関係が得られるように、積層工程および焼成工程を行う。それにより、所望の温度特性が得られるようになる。また、焼成工程における焼成温度を下げなくても所望の温度特性が得られるため、1100℃から1200℃といった高い温度でセラミック積層体10を焼成することができる。したがって、十分な焼結が可能となり、所望の耐湿性が得られるようになる。以上のことから、所望の温度特性と所望の耐湿性とを両立することができる。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1~6および比較例1~9)
セラミック誘電体層11の主成分のセラミック材料として、BaCaSrZrTiOを用いた。内部電極層12の主成分として、Niを用いた。焼成工程において、Hが1.0体積%程度の還元雰囲気、1155℃の焼成温度とした。外部電極20a,20bの下地導体層21の主成分としてNiを用いた。下地めっき層としてCuを用いた。第1めっき層22には、Niを用いた。第2めっき層23には、Snを用いた。
実施例1では、TE/TAを0.126とした。実施例2では、TE/TAを0.138とした。実施例3では、TE/TAを0.134とした。実施例4では、TE/TAを0.102とした。実施例5では、TE/TAを0.110とした。実施例6では、TE/TAを0.114とした。比較例1では、TE/TAを0.244とした。比較例2では、TE/TAを0.199とした。比較例3では、TE/TAを0.158とした。比較例4では、TE/TAを0.256とした。比較例5では、TE/TAを0.185とした。比較例6では、TE/TAを0.169とした。比較例7では、TE/TAを0.253とした。比較例8では、TE/TAを0.185とした。比較例9では、TE/TAを0.158とした。
(分析)
実施例1~6および比較例1~9のサンプルに対して、温度特性を測定した。図9に結果を示す、実施例1~6のいずれにおいても、CG特性(Tc≦30)を満たしていた。これは、300×TE/TA-12≦30の関係が得られているからであると考えられる。一方、比較例1~9では、CG特性(Tc≦30)を満たさなかった。これは、300×TE/TA-12≦30の関係が得られていないからであると考えられる。
なお、図10は、実施例1および比較例1の温度特性の測定結果を示す図である。図10において、点線は、CG特性(0±30ppm/℃)の規格値を示す。実施例1では、温度係数Tcが25.7ppm/℃となり、実測の温度特性も0±30ppm/℃のCG特性を満たしていることがわかる。実施例2~6でも同様の結果が得られている。一方、比較例1では、温度係数Tcが61.3ppm/℃となり、実測の温度特性が0±30ppm/℃のCG特性を満たしていないことがわかる。比較例2~9でも、同様に、CG特性を満たしていない。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 セラミック積層体
11 セラミック誘電体層
12 内部電極層
20a,20b 外部電極
21 下地導体層
22 第1めっき層
23 第2めっき層
100 積層セラミックコンデンサ

Claims (7)

  1. CaおよびZrを含み一般式ABOで表されるペロブスカイト構造を主相とするセラミック誘電体層と、内部電極層とが交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、
    前記セラミック積層体の前記内部電極層が露出する端面に形成された1対の外部電極と、を備え、
    前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、18.7≦300×TE/TA-12≦30を満たし、
    前記内部電極層の積層数は、20以上80以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であることを特徴とする積層セラミックコンデンサ。
  2. 前記セラミック誘電体層は、Ba1-x-yCaSrTi1-zZr(0<x≦1,0.5<x+y≦1,0.5<z≦1)を主成分とすることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記外部電極は、前記セラミック誘電体層の主成分と同じセラミックを含んで前記セラミック積層体に接して設けられた下地導体層と、前記下地導体層を覆うめっき層と、を備えることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. セラミック粒子を含むグリーンシートと、セラミックの共材を含む内部電極形成用導電ペーストと、を交互に積層することで積層体を形成する積層工程と、
    前記積層体を焼成することでセラミック積層体を得る焼成工程と、
    前記セラミック積層体の内部電極層が露出する各端面に、外部電極をそれぞれ形成する工程と、を含み、
    前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、18.7≦300×TE/TA-12≦30を満たし、前記内部電極層の積層数は、20以上80以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であるように、前記積層工程および前記焼成工程を行うことを特徴とする積層セラミックコンデンサの製造方法。
  5. 前記焼成工程における焼成温度を1100℃から1400℃とすることを特徴とする請求項4記載の積層セラミックコンデンサの製造方法。
  6. CaおよびZrを含み一般式ABOで表されるペロブスカイト構造を主相とするセラミック誘電体層と、内部電極層とが交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、
    前記セラミック積層体の前記内部電極層が露出する端面に形成された1対の外部電極と、を備え、
    前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、300×TE/TA-12≦30を満たし、前記内部電極層の厚みEは、2μmより大きく30μm以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であることを特徴とする積層セラミックコンデンサ。
  7. CaおよびZrを含み一般式ABOで表されるペロブスカイト構造を主相とするセラミック誘電体層と、内部電極層とが交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、
    前記セラミック積層体の前記内部電極層が露出する端面に形成された1対の外部電極と、を備え、
    前記セラミック積層体の長さC×幅C×厚みCを体積TAとし、異なる前記外部電極に接続された前記内部電極層同士が対向する容量領域における前記内部電極層の長さE×幅E×厚みE×前記内部電極層の積層数を体積TEとした場合に、300×TE/TA-12≦30を満たし、前記内部電極層の厚みEは、3.1μm以上30μm以下であり、前記セラミック積層体の長さC は0.630mm以下であり、幅C は0.341mm以下であり、厚みC は0.347mm以下であり、温度特性はCG特性であることを特徴とする積層セラミックコンデンサ。
JP2018020912A 2018-02-08 2018-02-08 積層セラミックコンデンサおよびその製造方法 Active JP7193918B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018020912A JP7193918B2 (ja) 2018-02-08 2018-02-08 積層セラミックコンデンサおよびその製造方法
US16/259,858 US11004605B2 (en) 2018-02-08 2019-01-28 Multilayer ceramic capacitor, circuit substrate and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018020912A JP7193918B2 (ja) 2018-02-08 2018-02-08 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2019140199A JP2019140199A (ja) 2019-08-22
JP7193918B2 true JP7193918B2 (ja) 2022-12-21

Family

ID=67476081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018020912A Active JP7193918B2 (ja) 2018-02-08 2018-02-08 積層セラミックコンデンサおよびその製造方法

Country Status (2)

Country Link
US (1) US11004605B2 (ja)
JP (1) JP7193918B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102333094B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ
CN115985684A (zh) * 2022-08-01 2023-04-18 上海火炬电子科技集团有限公司 一种铜内电极温度稳定型陶瓷介质材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119797A (ja) 2002-09-27 2004-04-15 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2009263209A (ja) 2008-03-31 2009-11-12 Tdk Corp 誘電体磁器組成物、電子部品およびこれらの製造方法
WO2011114804A1 (ja) 2010-03-16 2011-09-22 株式会社村田製作所 積層セラミック電子部品
JP2017162956A (ja) 2016-03-09 2017-09-14 株式会社村田製作所 電子部品及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960439B2 (ja) * 1997-04-21 2007-08-15 株式会社村田製作所 積層セラミックコンデンサ
JPH10312933A (ja) * 1997-05-09 1998-11-24 Murata Mfg Co Ltd 積層セラミック電子部品
DE69942902D1 (de) * 1998-03-31 2010-12-16 Tdk Corp Elektronisches Bauelement in Chipbauweise und Verfahren zu seiner Herstellung
JP4049182B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ
JP4678022B2 (ja) 2007-11-26 2011-04-27 Tdk株式会社 誘電体磁器組成物の製造方法
KR101070151B1 (ko) * 2009-12-15 2011-10-05 삼성전기주식회사 적층 세라믹 커패시터
WO2012099193A1 (ja) 2011-01-21 2012-07-26 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP5799948B2 (ja) * 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
JP6137049B2 (ja) * 2014-05-13 2017-05-31 株式会社村田製作所 セラミック電子部品の製造方法
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6477422B2 (ja) * 2015-10-30 2019-03-06 株式会社村田製作所 積層型電子部品およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119797A (ja) 2002-09-27 2004-04-15 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2009263209A (ja) 2008-03-31 2009-11-12 Tdk Corp 誘電体磁器組成物、電子部品およびこれらの製造方法
WO2011114804A1 (ja) 2010-03-16 2011-09-22 株式会社村田製作所 積層セラミック電子部品
JP2017162956A (ja) 2016-03-09 2017-09-14 株式会社村田製作所 電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2019140199A (ja) 2019-08-22
US11004605B2 (en) 2021-05-11
US20190244758A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
CN109559892B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
US10475581B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP6570478B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP2007297258A (ja) 誘電体セラミックス及び積層セラミックコンデンサ
JP7089402B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10930436B2 (en) Multilayer ceramic capacitor
KR20210060319A (ko) 세라믹 전자 부품 및 그 제조 방법
US7239501B2 (en) Dielectric ceramic composition and laminated ceramic capacitor
US11244788B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP2009184841A (ja) 誘電体セラミックス及び積層セラミックコンデンサ
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022114552A (ja) セラミック電子部品およびその製造方法
JP2021103730A (ja) セラミック電子部品および実装基板
WO2024204816A1 (ja) 積層セラミック電子部品およびその製造方法
JP7498912B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
WO2024204572A1 (ja) セラミック電子部品およびその製造方法
JP2024033418A (ja) 積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法
JP2021101449A (ja) セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221209

R150 Certificate of patent or registration of utility model

Ref document number: 7193918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150