[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7159620B2 - 半導体装置、冷却モジュール、電力変換装置及び電動車両 - Google Patents

半導体装置、冷却モジュール、電力変換装置及び電動車両 Download PDF

Info

Publication number
JP7159620B2
JP7159620B2 JP2018103969A JP2018103969A JP7159620B2 JP 7159620 B2 JP7159620 B2 JP 7159620B2 JP 2018103969 A JP2018103969 A JP 2018103969A JP 2018103969 A JP2018103969 A JP 2018103969A JP 7159620 B2 JP7159620 B2 JP 7159620B2
Authority
JP
Japan
Prior art keywords
main surface
cooler
flow paths
main
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018103969A
Other languages
English (en)
Other versions
JP2019207990A (ja
Inventor
浩平 山内
広道 郷原
克己 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018103969A priority Critical patent/JP7159620B2/ja
Priority to US16/361,979 priority patent/US10971431B2/en
Publication of JP2019207990A publication Critical patent/JP2019207990A/ja
Priority to JP2022163277A priority patent/JP7452597B2/ja
Application granted granted Critical
Publication of JP7159620B2 publication Critical patent/JP7159620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、半導体装置、この半導体装置が備える半導体素子を冷却する冷却モジュール、半導体装置を備えた電力変換装置及びこの電力変換装置を備えた電動車両に関する。
パワー半導体装置は、産業用途としてエレベータ等のモータ駆動制御インバータ等に使われている。更に近年では、車載用モータ駆動制御インバータやＤＣ－ＤＣコンバータ等に広く用いられるようになっている。パワー半導体装置には、小型、高出力、長期信頼性が求められている。
パワー半導体装置は、パワー半導体モジュールと、パワー半導体モジュールの熱を放熱するための冷却器とを有する。パワー半導体モジュールは、１つ又は複数の半導体素子を内蔵して変換接続の一部又は全体を構成する半導体装置である。パワー半導体モジュール内の半導体素子とモジュール外の制御回路との間を主端子や制御端子により電気的に接続する。一方、主端子や制御端子を除いては、電気的に絶縁された構造を持つことが漏電等の観点から好ましい。
パワー半導体装置において、小型化及び高出力化が進むに連れて半導体素子の熱を効率よく放散することが重要となる。特許文献１は、裏面に冷媒が接触するセラミックス基板と、セラミックス基板のおもて面に形成された回路パターンとを備える回路基板を開示する。特許文献２は、半導体素子を挟む一対のリードフレームと、リードフレームの各外側表面を露出した状態で半導体素子及びリードフレームを封止する樹脂と、リードフレームの各外側表面に接合されるセラミックチューブとを備える半導体装置を開示する。
特開２００２－２６４６９号公報 特開２００８－１０３６２３号公報
特許文献１では、半導体素子とモジュール外の制御回路との間を接続する主端子や制御端子の構成に関しては何ら考慮していない。特許文献２では、半導体素子にワイヤボンディングを介して信号端子が接続され、信号端子が対向するセラミックチューブ間から外部に取り出されるため、配線取り出し位置の自由度が低い。このため、小型化が困難であり、配線設計も複雑化する。
本発明は、上記問題点を鑑み、配線取り出し位置の自由度を向上させることができ、小型化を図ることができると共に、配線設計を容易とする半導体装置、この半導体装置が備える半導体素子を冷却する冷却モジュール、半導体装置を備えた電力変換装置及びこの電力変換装置を備えた電動車両を提供することを目的とする。
本発明の一態様は、（ａ）互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、（ｂ）第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器と、（ｃ）互いに面した第１主面及び第３主面の間に配置された半導体素子と、（ｄ）複数の第２流路間の特定の位置に設定された端子貫通領域において、第３主面から第４主面まで貫通し、半導体素子の制御電極に電気的に接続される制御端子とを備える半導体装置であることを要旨とする。
本発明の他の態様は、（ａ）互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、（ｂ）第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器とを備え、第２冷却器には、複数の第２流路間の特定の位置を第３主面から第４主面まで貫通し、互いに面した第１主面及び第３主面の間に配置された半導体素子の制御電極に電気的に接続される制御端子が貫通する端子貫通領域が設定されている冷却モジュールであることを要旨とする。
本発明の他の態様は、（ａ）互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、（ｂ）第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器と、（ｃ）互いに面した第１主面及び第３主面の間に配置された半導体素子と、（ｄ）複数の第２流路間の特定の位置に設定された端子貫通領域において、第３主面から第４主面まで貫通し、半導体素子の制御電極に電気的に接続される制御端子と、（ｅ）制御端子に電気的に接続される回路が搭載された制御基板と、（ｆ）第１冷却器の第２主面側に配置されたコンデンサとを備える電力変換装置であることを要旨とする。
本発明の他の態様は、（ａ）互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、（ｂ）第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器と、（ｃ）互いに面した第１主面及び第３主面の間に配置された半導体素子と、（ｄ）複数の第２流路間の特定の位置に設定された端子貫通領域において、第３主面から第４主面まで貫通し、半導体素子の制御電極に電気的に接続される制御端子と、（ｅ）制御端子に電気的に接続される回路が搭載された制御基板と、（ｆ）第１冷却器の第２主面側に配置されたコンデンサと、（ｇ）半導体素子に電力を供給する電源と、（ｈ）半導体素子により駆動される負荷とを備える電動車両であることを要旨とする。
本発明によれば、配線取り出し位置の自由度を向上させることができ、小型化を図ることができると共に、配線設計を容易とする半導体装置、この半導体装置が備える半導体素子を冷却する冷却モジュール、半導体装置を備えた電力変換装置及びこの電力変換装置を備えた電動車両を提供することができる。
本発明の実施形態に係る半導体装置の基本的な構成を説明する斜視図である。 図１のＡ－Ａ方向から見た断面図である。 図２の部分拡大図の一例を示す断面図である。 図２の部分拡大図の他の一例を示す断面図である。 図１のＢ－Ｂ方向から見た断面図である。 図１の冷却器及び封止部材を省略した斜視図である。 図５の斜視図を上下反転した斜視図である。 本発明の実施形態に係る半導体装置を適用した電動車両の構成を説明する概略図である。 比較例に係る半導体装置の断面図である。 本発明の実施形態に係る半導体装置の実装方法の一例を示す説明図である。 本発明の実施形態に係る半導体装置の実装方法の一例を示す説明図である。 本発明の実施形態に係る半導体装置の実装方法の一例を示す説明図である。 本発明の実施形態の第１の変形例に係る半導体装置の一例を示す上面図である。 本発明の実施形態の第２の変形例に係る半導体装置の一例を示す断面図である。 本発明の実施形態の第３の変形例に係る半導体装置の一例を示す断面図である。 本発明の実施形態の第４の変形例に係る半導体装置の一例を示す断面図である。 本発明の実施形態の第５の変形例に係る半導体装置の一例を示す断面図である。 本発明の実施形態の第６の変形例に係る半導体装置の一例を示す斜視図である。 図１７の冷却器及び封止部材を省略した斜視図である。 図１８のＡ－Ａ方向から見た断面図である。 図１８のＢ－Ｂ方向から見た断面図である。 本発明の実施形態の第７の変形例に係る半導体装置の一例を示す斜視図である。 本発明の実施形態の第７の変形例に係る半導体装置の断面図である。 本発明の実施形態の第８の変形例に係る半導体装置の一例を示す斜視図である。 図２３の斜視図を上下反転した斜視図である。 本発明の実施形態の第８の変形例に係る半導体装置の断面図である。 本発明の実施形態に係る半導体装置の一例を示す回路図である。
以下、図面を参照して、本発明の実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
（半導体装置）
本発明の実施形態に係る半導体装置（半導体モジュール）１は、図１に示すように、複数の第１流路１３ａを有する第１冷却器１０ａと、第１冷却器１０ａの上面側に設けられ、複数の第２流路１３ｂを有する第２冷却器１０ｂを備える。図１において、第１流路１３ａ及び第２流路１３ｂのそれぞれは平行に延伸し、延伸方向に直交する方向に配列されている。第１流路１３ａ及び第２流路１３ｂのそれぞれは、延伸方向に沿った両端面においてそれぞれ開口端を有する。
本発明の実施形態においては、図１に示すように、第１流路１３ａ及び第２流路１３ｂの長手方向をＸ軸方向（第１方向）と定義し、Ｘ軸方向に直交する第１流路１３ａ及び第２流路１３ｂの配列方向をＹ軸方向（第２方向）と定義し、Ｘ軸方向及びＹ軸方向に直交する方向をＺ軸方向と定義する。図１等において、便宜的に右手系ＸＹＺ座標が示される。また本明細書において、平面視とは、第２冷却器１０ｂの上面をＺ軸の正方向から視た場合を意味する。
第１冷却器１０ａ及び第２冷却器１０ｂの周囲は、開口端の近傍を除き、概ね封止部材３０で被覆されている。図１においては、第２冷却器１０ｂの上面側に位置する封止部材３０から、複数本（１０本）の制御端子５７ａ，５７ｂ，５７ｃ，５７ｄ，５７ｅ，５８ａ，５８ｂ，５８ｃ，５８ｄ，５８ｅが突出した場合が示されている。制御端子５７ａ～５７ｅ，５８ａ～５８ｅは、Ｚ軸方向を長手方向として延伸する。５本の制御端子５７ａ～５７ｅ及び５本の制御端子５８ａ～５８ｅは、Ｙ軸方向に互いに離れて、Ｘ軸方向にそれぞれ配列されている。
制御端子５７ａ～５７ｅ，５８ａ～５８ｅは、例えば円柱状の導電性ピンとすることが可能である。制御端子５７ａ～５７ｅ，５８ａ～５８ｅは、円柱状に限るものでなく、多角柱状であってもよい。制御端子５７ａ～５７ｅ，５８ａ～５８ｅは、例えば、銅（Ｃｕ）や銅合金等の金属からなる。制御端子５７ａ～５７ｅ，５８ａ～５８ｅの表面にはニッケル（Ｎｉ）、スズ（Ｓｎ）や金（Ａｕ）等を含む金属や合金のめっきが施されてもよい。
第１冷却器１０ａ及び第２冷却器１０ｂは、セラミックス等の絶縁材料からなる。絶縁材料となるセラミックスは、例えば、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）、チタニア（ＴｉＯ２）、ジルコニア（ＺｒＯ２）等の絶縁性で熱伝導度の高い材料が採用可能である。第１冷却器１０ａ及び第２冷却器１０ｂの材料として、互いに同一の材料を使用してもよく、互いに異なる材料を使用してもよい。
図１に示すＡ－Ａ方向から見た断面図を図２に示す。図２に示すように、第１冷却器１０ａは、互いに対向する第１主面（上面）１１ａ及び第２主面（下面）１２ａを有する。第１冷却器１０ａは、例えば矩形平板状とすることが可能である。第１冷却器１０ａは、第１主面１１ａ及び第２主面１２ａの間に、冷媒となる流体を流すための複数の第１流路１３ａを有する。複数の第１流路１３ａには、例えばエチレングリコール水溶液や水等の液体や、空気等の気体を冷媒として流し得る。また、複数の第１流路１３ａには、フロンのように相変化可能な冷媒も流し得る。第１冷却器１０ａは、複数の第１流路１３ａの配列方向（Ｙ軸方向）における両端面に、互いに対向する２つの側面１４ａを有する。複数の第１流路１３ａは、第１主面１１ａに平行な方向に配列される。複数の第１流路１３ａのサイズ、数及び間隔は適宜設定可能である。例えば複数の第１流路１３ａは、互いに同一形状で、等間隔で配列されている。
第２冷却器１０ｂは、第１主面１１ａに平行に、互いに対向する第３主面（下面）１１ｂ及び第４主面（上面）１２ｂを有する。第１冷却器１０ａの第１主面１１ａと、第２冷却器１０ｂの第３主面１１ｂとは互いに面する。第２冷却器１０ｂは、例えば矩形平板状とすることが可能である。第２冷却器１０ｂは、第３主面１１ｂ及び第４主面１２ｂの間に、冷媒となる流体を流すための複数の第２流路１３ｂを有する。複数の第２流路１３ｂには、複数の第１流路１３ａと同様の冷媒を流し得る。第２冷却器１０ｂは、複数の第２流路１３ｂの配列方向（Ｙ軸方向）における両端面に、互いに対向する２つの側面１４ｂを有する。複数の第２流路１３ｂは、第１流路１３ａの配列方向に１列に配列される。
半導体装置１において、第１冷却器１０ａの第１主面１１ａ及び第２冷却器１０ｂの第３主面１１ｂは平行であってよい。第１冷却器１０ａの第１主面１１ａ及び第２冷却器１０ｂの第３主面１１ｂの間には、第１半導体素子２０及び第２半導体素子７０（図４等参照）が、挟まれるように、配置されている。第１半導体素子２０は、互いに対向する２つの主面を有し、一の主面に第１主電極２０Ｅ及び制御電極２０Ｇが、他の主面に第２主電極２０Ｃが形成されている。第２半導体素子７０は、互いに対向する２つの主面を有し、一の主面に第１主電極７０Ｅ及び制御電極７０Ｇが、他の主面に第２主電極７０Ｃが形成されている。
複数の第２流路１３ｂのサイズ、数及び間隔ｓ１は適宜設定可能である。複数の第２流路１３ｂのサイズ、数及び間隔ｓ１は、複数の第１流路１３ａと同様としてもよく、互いに異なっていてもよい。複数の第２流路１３ｂは、互いに同一形状で、基本的には（第２流路１３ｂが形成されている箇所では）等しい間隔ｓ１で配列されている。
本発明の実施形態に係る半導体装置１では、第２冷却器１０ｂにおいて、第３主面１１ｂ及び第４主面１２ｂの間の特定の位置に、第２流路１３ｂが意図的に形成されていない領域が設定されている。即ち、本発明の実施形態に係る半導体装置１では、第２流路１３ｂが意図的に形成されていない領域を「端子貫通領域１５ａ，１５ｂ」として用いている。端子貫通領域１５ａ，１５ｂは、複数の第２流路１３ｂと平行に、Ｘ軸方向に延伸するように設けられている。
端子貫通領域１５ａには、制御端子５７ｃを貫通する貫通孔１６ｃが設けられている。更に、端子貫通領域１５ａには、図１に示した制御端子５７ａ，５７ｂ，５７ｄ，５７ｅを貫通する貫通孔（不図示）が設けられている。端子貫通領域１５ｂには、図１に示した制御端子５８ａ～５８ｅを貫通する貫通孔（不図示）が設けられている。図２において定義した端子貫通領域１５ａの幅ｗ１及び端子貫通領域１５ｂの幅ｗ２は、第２流路１３ｂの間隔ｓ１よりも広い。端子貫通領域１５ａの幅ｗ１及び端子貫通領域１５ｂの幅ｗ２は互いに同一であってもよく、互いに異なっていてもよい。
図２では、第１冷却器１０ａの第１主面１１ａに、配線回路を構成する第１導電性パターン層４１，４２が接合されている場合が例示されている。第１導電性パターン層４１，４２は、例えば銅（Ｃｕ）からなり、共晶接合による直接銅接合（ＤＣＢ）法、活性金属ろう付け（ＡＭＢ）法等により、第１冷却器１０ａの第１主面１１ａに接合される。第１導電性パターン層４１，４２は、導電性の金属であればよく、Ｃｕ、銅合金、アルミニウム（Ａｌ）、アルミニウム合金で構成することができる。第１導電性パターン層４１，４２の表面にニッケル（Ｎｉ）や金（Ａｕ）等のめっきが施されてもよい。
第１導電性パターン層４１の上面には、接合材２１により、第１主端子５１の一端側が接合されている。第１主端子５１の他端側は、封止部材３０から外部に露出しており、電源等に接続可能である。更に、第１導電性パターン層４１の上面には、接合材２２により、第１半導体素子２０の第２主電極２０Ｃが接合され、電気的に接続されている。第１導電性パターン層４２の上面には、接合材２３により、第２主端子５２の一端側が接合されている。第２主端子５２は水平方向（Ｙ軸方向）に延在する。第２主端子５２の他端側が封止部材３０から外部に露出しており、モータ等の負荷に接続可能である。
第１主端子５１及び第２主端子５２は、それぞれ、例えばＣｕや銅合金等の金属からなる導体板又は導体棒とすることが可能である。第１主端子５１及び第２主端子５２の表面にＮｉやＡｕ等のめっきが施されてもよい。接合材２１，２２，２３は、例えば、はんだ、導電性接着剤、銀（Ａｇ）ナノ粒子等の金属焼結体が採用可能である。
図２に示す例では、第２冷却器１０ｂの第３主面１１ｂに、複数の第２導電性パターン層４５ｃ，４６が接合される。第２導電性パターン層４５ｃ，４６は、第１導電性パターン層４１，４２と同様に、共晶接合によるＤＣＢ法、ＡＭＢ法等により、第２冷却器１０ｂに接合される。第２導電性パターン層４５ｃ，４６は、導電性の金属であればよく、Ｃｕ、銅合金、Ａｌ、アルミニウム合金等で構成することができる。第２導電性パターン層４５ｃ，４６の表面にＮｉやＡｕ等のめっきが施されてもよい。
例えば、第２導電性パターン層４６の一端側は、接合材２５を介して第１半導体素子２０の第１主電極２０Ｅに接合され、電気的に接続されている。第２導電性パターン層４６の他端側は、接合材２６を介して第２主端子５２の一端に接合されている。第２導電性パターン層４５ｃの一端側は、接合材２４を介して第１半導体素子２０の制御電極２０Ｇに接合され、電気的に接続されている。制御電極２０Ｇに接合された箇所から離間した位置となる第２導電性パターン層４５ｃの他端側は、制御端子５７ｃに接続される。制御端子５７ｃに接続される第２導電性パターン層４５ｃの他端側は、第２冷却器１０ｂの端子貫通領域１５ａに形成されている。接合材２４，２５，２６は、例えば、はんだ、導電性接着剤、銀（Ａｇ）ナノ粒子等の金属焼結体等が採用できる。接合材２４は、導電性バンプや半田ボール等であってもよい。
制御端子５７ｃは、第１主面１１ａの法線方向（Ｚ軸方向）に延伸し、第２冷却器１０ｂの第２流路１３ｂが形成されていない端子貫通領域１５ａにおいて、第２冷却器１０ｂを第３主面１１ｂから第４主面１２ｂまで貫通する。制御端子５７ｃは、第２冷却器１０ｂの第４主面１２ｂの上方に延伸して封止部材３０から外部に突出し、制御基板２に接続されてよい。制御基板２は、ネジ（不図示）等により半導体装置１の上方に配置されてよい。制御基板２には、制御端子５７ｃに電気的に接続される回路が搭載されている。制御基板２は、制御端子５７ｃを介して第１半導体素子２０の制御電極２０Ｇに制御信号を供給する。図１に示した制御端子５７ａ，５７ｂ，５７ｄ，５７ｅも制御端子５７ｃと同様に、図２に示した端子貫通領域１５ａを貫通し、制御基板２に接続されてよい。
図２に示した制御端子５７ｃの下端近傍の部分拡大図の一例を図３Ａに示す。図３Ａに示すように、第２導電性パターン層４５ｃは、第２冷却器１０ｂの制御端子５７ｃが貫通する貫通孔の側壁面を構成するように、第２冷却器１０ｂの第３主面１１ｂ側から第２冷却器１０ｂの貫通孔１６ｃの内部まで連続している。第２導電性パターン層４５ｃは、更に第２冷却器１０ｂの貫通孔１６ｃの側壁を経由して、第２冷却器１０ｂの第４主面１２ｂ側の第２バッファ膜６２の上面まで回り込んでいる。第２冷却器１０ｂの貫通孔１６ｃの側壁に形成された第２導電性パターン層４５ｃは、制御端子５７ｃが挿入可能な貫通孔を定義している。
制御端子５７ｃは、例えば、制御基板２側の第１部分５７１と、第１部分５７１に接続され、第１部分５７１よりも細い第２部分５７２とを有する段差付きピンで構成されている。制御端子５７ｃの形状はこれに限定されず、第２導電性パターン層４５ｃと接した状態で制御端子５７ｃを固定可能なものであればよい。例えば図３Ｂに示すように、制御端子５７ｃが段差を有さず、太さが一定である円柱状又は多角柱状のピンの形状であってもよい。この場合でも、例えば工程初期に第２冷却器１９ｂに挿入することにより、制御端子５７ｃを深さ方向に適切に位置決めすることができる。
図２に示した第１半導体素子２０を構成する半導体チップは、例えば矩形平板状とすることが可能である。第１半導体素子２０は、シリコン（Ｓｉ）、ＳｉＣ、窒化ガリウム（ＧａＮ）等の材料からなる。第１半導体素子２０は、例えば、バイポーラ接合トランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）等のトランジスタ等で構成することができる。或いは、第１半導体素子２０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）等の半導体スイッチング素子等で構成していてもよい。更に、第１半導体素子２０は、複数の半導体素子で構成されてもよく、例えばショットキーバリアダイオード等のダイオードを含むようなモノリシックなパワー集積回路（ＩＣ）でもよく、ハイブリッド構造のＩＣやモジュール等でもよい。第１半導体素子２０は、スイッチング素子であるＩＧＢＴと、ＩＧＢＴの保護ダイオードであるフリーホイーリングダイオード（ＦＷＤ）とが同一半導体チップに形成された逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）であってもよい。
第１半導体素子２０がＢＪＴで構成された場合において、第１主電極はエミッタ電極又はコレクタ電極のいずれか一方の電極を意味し、第２主電極は他方の電極を意味し、制御電極はベース電極を意味する。第１半導体素子２０がＦＥＴ等で構成された場合において、第１主電極はソース電極又はドレイン電極のいずれか一方の電極を意味し、第２主電極は他方の電極を意味し、制御電極はゲート電極を意味する。第１半導体素子２０がＳＩサイリスタ等で構成された場合において、第１主電極はアノード電極又はカソード電極のいずれか一方の電極を意味し、第２主電極は他方の電極を意味し、制御電極はゲート電極を意味する。
第１半導体素子２０は、複数の第１導電性パターン層４１，４２の少なくとも一部及び第２導電性パターン層４５ｃ，４６の少なくとも一部を介して第１主面１１ａ及び第３主面１１ｂのそれぞれに両主面（両チップ面）を対向させる。第１半導体素子２０は、例えば、第１主電極（エミッタ電極）２０Ｅ及び第２主電極（コレクタ電極）２０Ｃが互いに対向する両主面（両チップ面）にそれぞれ配置される縦型構造を有する。第１半導体素子２０は、第１主電極２０Ｅと同じ主面（チップ面）に制御電極（ゲート電極）２０Ｇを備えた構造が採用可能である。
第１半導体素子２０の下面に位置する第２主電極２０Ｃは、接合材２２により第１導電性パターン層４１に接合される。第１半導体素子２０の上面に位置する第１主電極２０Ｅは、接合材２５により第２導電性パターン層４６に接合される。第１主電極２０Ｅと同じ主面（チップ面）に制御電極２０Ｇを備えた構造であれば、第１半導体素子２０の上面に位置する制御電極２０Ｇは、接合材２４により第２導電性パターン層４５ｃに接合される。
平面視において、第２冷却器１０ｂの第２流路１３ｂは、第２流路１３ｂの配列の方向（Ｙ軸方向）において、制御電極２０Ｇが位置する側の主面に設けられた第１半導体素子２０の第１主電極２０Ｅと重なる位置に少なくとも設けられている。平面視において、端子貫通領域１５ａ，１５ｂは、第２流路１３ｂの配列の方向（Ｙ軸方向）において、第１主電極２０Ｅと重なる位置よりも外側に設けられている。
第１半導体素子２０から発生した熱は、両主面側に配置された第１冷却器１０ａ及び第２冷却器１０ｂをそれぞれ流れる冷媒により放熱されるため、第１半導体素子２０の片側に冷却器が配置された構造と比べて冷却性能が高い。
図２において下側に位置する第１冷却器１０ａの下面となる第２主面１２ａには第１バッファ膜６１が接合されてよい。第１バッファ膜６１は、第１流路１３ａの配列方向における一端側から他端側までの範囲において、第２主面１２ａに配置され、第２主面１２ａと封止部材３０との間を接続する。一方、図２において上側に位置する第２冷却器１０ｂの上面となる第４主面１２ｂには第２バッファ膜６２が接合されてよい。第２バッファ膜６２は、第２流路１３ｂの配列方向における一端側から他端側までの範囲において、第４主面１２ｂに配置され、第４主面１２ｂと封止部材３０との間を接続する。
図２に示す例においては、第１バッファ膜６１及び第２バッファ膜６２は、それぞれ１つとすることが可能であるが、それぞれ複数に分割されていてもよい。また、第１バッファ膜６１及び第２バッファ膜６２の厚さは、好ましくは、０．１ｍｍ以上、５．０ｍｍ以下、より好ましくは、０．２ｍｍ以上、２．５ｍｍ以下とすることが可能である。
例えば、第１冷却器１０ａ及び第２冷却器１０ｂの材料をセラミックスとした場合、第１バッファ膜６１及び第２バッファ膜６２は、セラミックスより大きい熱膨張係数を有する金属を用いることが好ましい。第１バッファ膜６１及び第２バッファ膜６２は、例えば、Ｃｕや銅合金からなり、共晶接合によるＤＣＢ法、ＡＭＢ法等により、第２主面１２ａ及び第４主面１２ｂに接合される。第１バッファ膜６１及び第２バッファ膜６２は、第１導電性パターン層４１，４２及び第２導電性パターン層４５ｃ，４６と同一の材料から形成可能である。第１バッファ膜６１及び第２バッファ膜６２は、Ｃｕや銅合金の他、ＡｌやＡｌ合金、ＮｉやＮｉ合金、ステンレス鋼等であってもよい。第１バッファ膜６１及び第２バッファ膜６２の表面にＮｉやＡｕ等のめっきが施されてもよい。
なお、第１バッファ膜６１及び第２バッファ膜６２は、それぞれ封止部材３０に密着する表面においてスリットを有していてもよい。スリットは、例えば第１流路１３ａ及び第２流路１３ｂの長手方向に平行に形成することができる。スリットは、第１バッファ膜、第２バッファ膜６２の表面から内部まで彫り込まれた溝であってもよく、おもて面から裏面に貫通する溝であってもよい。第１バッファ膜６１及び第２バッファ膜６２のそれぞれは、スリットによるアンカー効果により、封止部材３０との密着性が向上する。
封止部材３０は、第１半導体素子２０、第１導電性パターン層４１，４２、第２導電性パターン層４５ｃ，４６を封止する。封止部材３０は、熱硬化型の樹脂と充填材（フィラー）とからなる。熱硬化型の樹脂は、例えば、エポキシ樹脂又はエポキシ樹脂を主成分とする樹脂からなる。フィラーは、例えば、シリカ等の絶縁性の無機材料粉末からなる。
封止部材３０は、第１流路１３ａ及び第２流路１３ｂの長手方向に直交する断面において、第１冷却器１０ａ及び第２冷却器１０ｂの外周面を取り囲むように配置される。封止部材３０は、第１冷却器１０ａの第２主面１２ａ及び第２冷却器１０ｂの第４主面１２ｂそれぞれに対向する２側面を有する直方体状に形成される。
図１に示すＢ－Ｂ方向から見た断面図を図４に示す。図４に示すように、第１冷却器１０ａの第１主面１１ａには、第１導電性パターン層８１，８２ｃが接合されている。第１導電性パターン層８１には、接合材７１を介して第３主端子５３の一端が接合されている。第３主端子５３は水平方向（Ｙ軸方向）に延在する。第３主端子５３の他端側は封止部材３０から外部に露出しており、電源等に接続可能である。第２冷却器１０ｂの第３主面１１ｂには、第２導電性パターン層８５が接合されている。第２導電性パターン層８５は、図４の紙面に垂直方向（Ｘ軸方向）となる手前側の位置で図２に示した第２導電性パターン層４６と接続されている。
本発明の実施形態に係る半導体装置１は、図２に示した第１半導体素子２０と共に、図４に示すように、第２半導体素子（第２半導体チップ）７０を更に備える。即ち、本発明の実施形態に係る半導体装置１は、２ｉｎ１タイプのパワー半導体モジュールである。第２半導体素子７０は、第１半導体素子２０と同様の構成を有していてもよい。第２半導体素子７０は、図２に示した第１半導体素子２０と上下が逆のトポロジーを有する。第２半導体素子７０は、下面側に第１主電極７０Ｅ及び制御電極７０Ｇを有し、上面側に第２主電極７０Ｃを備える。
第２半導体素子７０の上面に位置する第２主電極７０Ｃは、接合材７４により第２導電性パターン層８５に接合される。即ち、第２半導体素子７０に構成された半導体素子の第２主電極７０Ｃと、第１半導体素子２０に構成された半導体素子の第１主電極２０Ｅが接続される。第２半導体素子７０の下面に位置する第１主電極７０Ｅは、接合材７２により第１導電性パターン層８１に接合される。第２半導体素子７０の下面に位置する制御電極７０Ｇは、接合材７３により第１導電性パターン層８２ｃの一端に接合される。
第１導電性パターン層８２ｃの他端には凹部８２ｘが設けられている。なお、凹部８２ｘの代わりに、第１導電性パターン層８２ｃを貫通する貫通孔が設けられていてもよい。第１導電性パターン層８２ｃの凹部８２ｘに制御端子５８ｃが挿入されて接合されている。制御端子５８ｃは、圧接やはんだ等の接合材等により、第１導電性パターン層８２ｃに接合されている。
制御端子５８ｃは、第１主面１１ａの法線方向（Ｚ方向）に延伸し、第２冷却器１０ｂの第２流路１３ｂが配置されていない端子貫通領域１５ｂにおいて、第２冷却器１０ｂを第３主面１１ｂから第４主面１２ｂまで貫通する。制御端子５８ｃは、第２冷却器１０ｂの第４主面１２ｂの上方の封止部材３０から外部に突出し、制御基板２に接続される。図１に示した制御端子５８ａ，５８ｂ，５８ｄ，５８ｅも制御端子５８ｃと同様に、第２冷却器１０ｂを第３主面１１ｂから第４主面１２ｂまで貫通し、制御基板２に接続される。
図５は、図１に示した半導体装置１に対して第１冷却器１０ａ、第２冷却器１０ｂ及び封止部材３０を省略した斜視図であり、図６は、図５の斜視図に対して、Ｘ軸方向を回転軸として上下を反転した斜視図である。図５及び図６に示すように、制御端子５７ａ～５７ｅは、第２導電性パターン層４５ａ，４５ｂ，４５ｃ，４５ｄ，４５ｅにそれぞれ接合される。第２導電性パターン層４５ａ～４５ｅは、制御端子５７ａ～５７ｅと接合される円形のランドと、ランドから延伸して第１半導体素子２０に接続する配線部をそれぞれ備える。第２導電性パターン層４５ａ～４５ｅの円形ランド及び配線部は、第２冷却器１０ｂの端子貫通領域１５ａに形成されてよい。
制御端子５８ａ～５８ｅは、第１導電性パターン層８２ａ，８２ｂ，８２ｃ，８２ｄ，８２ｅに接合される。第１導電性パターン層８２ａ～８２ｅは、制御端子５８ａ～５８ｅと接合される円形のランドと、ランドから延伸して第２半導体素子７０に接続する配線部をそれぞれ備える。第１導電性パターン層８２ａ～８２ｅの円形ランド及び配線部は、第１冷却器１０ａにおいて、第２冷却器１０ｂの端子貫通領域１５ｂに対向する領域に形成されてよい。
本発明の実施形態に係る半導体装置１は、図７に示すように電動車両１００のモータ３を駆動するための電力変換装置に適用可能である。電動車両１００のモータ３を駆動するための電力変換装置は、半導体装置１と、半導体装置１の上方に配置された制御基板２を備える。半導体装置１の下面には、コンデンサ４が配置されている。コンデンサ４は、例えばコンバータ２から出力される直流電圧を安定化させる平滑コンデンサ等で構成することができる。半導体装置１及びコンデンサ４には電源５が接続されている。半導体装置１及びコンデンサ４にはモータ３等の負荷が接続されて電動車両１００が構成される。なお、３相インバータである場合には、３個の２ｉｎ１のパワー半導体モジュールで実現することができる。本発明の実施形態に係る電力変換装置によれば、半導体装置１の第１冷却器１０ａにより、半導体装置１に近接して配置されたコンデンサ４を冷却することができる。
半導体装置１において、図２６に示すように、第１半導体素子２０、第２半導体素子７０、第１導電性パターン層４１，４２，８１、第２導電性パターン層４６，８５，第１主端子５１、第２主端子５２及び第３主端子５３は、第１半導体素子２０及び第２半導体素子７０が直列接続された回路（レグ）を構成するよう、配置され、電気的に接続されてよい。この例において第１半導体素子２０及び第２半導体素子７０はＲＣ－ＩＧＢＴであってもよい。
第１半導体素子２０は、ＩＧＢＴ９３及びＦＷＤ９４を有してもよい。ＩＧＢＴ９３のゲートは、制御端子５７ｃに接続されてもよい。第２半導体素子７０は、ＩＧＢＴ９５及びＦＷＤ９６を有してもよい。ＩＧＢＴ９５のゲートは、制御端子５８ｃに接続されてもよい。
ここで、図８を参照して比較例に係る半導体装置を説明する。比較例に係る半導体装置は、第１冷却器１０１ａと、第１冷却器１０１ａの上面に対向する下面を有する第２冷却器１０１ｂを備える。第１冷却器１０１ａの上面には、絶縁基板１０９ａを介して導電性パターン層１０７が配置されている。導電性パターン層１０７は、接合材１２１を介して半導体素子１２０の下面に接合されている。第２冷却器１０１ｂの下面には、絶縁基板１０９ｂを介して導電性パターン層１０８が配置されている。導電性パターン層１０８の一端には、接合材１２３を介して主端子１０４が接合されている。導電性パターン層１０８の他端には、接合材１２２を介して半導体素子１２０の上面が接合されている。半導体素子１２０及び導電性パターン層１０７，１０８は封止樹脂１３０により被覆される。
半導体素子１２０には、ボンディングワイヤ１０６を介して制御端子１０３が接続されている。制御端子１０３は、第１冷却器１０１ａの上面に平行に延伸し、第１冷却器１０１ａ及び第２冷却器１０１ｂの間から封止樹脂１３０の外部に突出する。制御端子１０３は封止樹脂１３０の外部でＬ字状に折れ曲がり、第１冷却器１０１ａの上面の法線方向に延伸して、第２冷却器１０１ｂの上方に配置された制御基板１０２に接続する。比較例に係る半導体装置では、制御端子１０３が第１冷却器１０１ａの上面に平行に第１冷却器１０１ａ及び第２冷却器１０１ｂの間から外部に突出しており、配線取り出し位置の自由度が小さい。このため、小型化が困難であり、且つ配線設計が複雑化し易い。
これに対して、本発明の実施形態に係る半導体装置１によれば、制御端子５７ａ～５７ｅ，５８ａ～５８ｅが第１冷却器１０ａの第１主面１１ａの法線方向（Ｚ軸方向）に延伸し、複数の第２流路１３ｂ間の特定の位置に設定された端子貫通領域１５ａ，１５ｂにおいて、第３主面１１ｂから第４主面１２ｂまで貫通する。そして、制御端子５７ａ～５７ｅ，５８ａ～５８ｅが、第２冷却器１０ｂの第４主面１２ｂ側から外部に取り出される。このため、制御端子５７ａ～５７ｅ，５８ａ～５８ｅの配線取り出し位置の自由度を向上させることができる。したがって、本発明の実施形態に係る半導体装置１の小型化を図ることができ、半導体装置１及びこの半導体装置１を有する電力変換装置の配線設計が容易となる。
（半導体装置の実装方法）
以下、図１、図９～図１１等を参照して、本発明の実施形態に係る半導体装置（半導体モジュール）１の実装方法の一例を説明する。
先ず、第１冷却器１０ａの第１主面１１ａに、第１導電性パターン層４１，４２等の回路パターンを構成する第１導電性パターン層を形成する（図２等参照）。また、第２冷却器１０ｂの第３主面１１ｂに、第２導電性パターン層４５ｃ，４６等の回路パターンを構成する第２導電性パターン層を形成する（図４等参照）。
次に、第１冷却器１０ａの第１導電性パターン層上に第１半導体素子２０及び第２半導体素子７０を搭載し、接合材により第１半導体素子２０及び第２半導体素子７０の下面を接合する（図２及び図４等参照）。更に、第１導電性パターン層の上面に、接合材により第１主端子５１、第２主端子５２、第３主端子を接合する（図２及び図４等参照）。なお、各回路パターンを構成する導電性パターン層は、素子や回路の種類に応じて適宜設計され得る。
次に、図９に示すように、第１冷却器１０ａの第１主面１１ａ上の第１導電性パターン層と、第２冷却器１０ｂの第３主面１１ｂ上の第２導電性パターン層が互いに対応するように、第１冷却器１０ａ及び第２冷却器１０ｂを正対させて重ね合わせる。第２冷却器１０ｂには、制御端子５７ａ～５７ｅを挿入するための貫通孔１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅと、制御端子５８ａ～５８ｅを挿入するための貫通孔１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅが設けられている。第１半導体素子２０及び第２半導体素子７０は、両主面（両チップ面）を第１冷却器１０ａの第１主面１１ａと第２冷却器１０ｂの第３主面１１ｂの間に挟まれる。
次に、図１０に示すように、第１半導体素子２０及び第２半導体素子７０と、第１冷却器１０ａの第１主面１１ａ上の第１導電性パターン層及び第２冷却器１０ｂの第３主面１１ｂ上の第２導電性パターン層とを接合する。第１主端子５１、第２主端子５２、第３主端子５３は、第１冷却器１０ａ及び第２冷却器１０ｂの、第１流路１３ａ及び第２流路１３ｂの配列方向（Ｙ軸方向）に沿った両端から、外側方向に突出するように配置される。更に、制御端子５７ａ～５７ｅを貫通孔１６ａ～１６ｅに挿入して第２冷却器１０ｂの第３主面１１ｂ上の第２導電性パターン層に接合するとともに、制御端子５８ａ～５８ｅを貫通孔１７ａ～１７ｅに挿入して第１冷却器１０ａの第１主面１１ａ上の第１導電性パターン層に接合する。
次に、第１冷却器１０ａ、第２冷却器１０ｂ、第１半導体素子２０及び第２半導体素子７０を互いに接合した状態で金型の内部に配置する。そして、この金型に硬化前の封止部材３０を注入し成形して硬化させる。これにより、図１に示すように、各第１流路１３ａ及び第２流路１３ｂの両端側を除いて、第１冷却器１０ａ及び第２冷却器１０ｂを覆う封止部材３０が形成される。第１流路１３ａ、第２流路１３ｂ、第１主端子５１、第２主端子５２及び第３主端子５３の先端部は、封止部材３０の表面から突出して外部に露出する。
このように実装された半導体装置１は、使用に際しては、図１１に示すように、第１冷却器１０ａ及び第２冷却器１０ｂの各第１流路１３ａ及び第２流路１３ｂ（図１参照）の両端側に、マニホールド９１，９２がそれぞれ接続される。これにより、それぞれ複数の第１流路１３ａ及び第２流路１３ｂ（図１参照）の各両端の開口は、マニホールド９１，９２を介して外部の循環系に接続され、複数の第１流路１３ａ及び第２流路１３ｂの内部において同一方向に冷媒となる流体が流される。
－第１変形例－
本発明の実施形態の第１変形例に係る半導体装置１は、図１２に示すように、図２に示した第１半導体素子２０及び図４に示した第２半導体素子７０毎に、制御端子５７ａ～５７ｅ，５８ａ～５８ｅがそれぞれ２列に配列されている点が、本発明の実施形態に係る半導体装置１の構成と異なる。
制御端子５７ａ～５７ｅは、第２冷却器１０ｂの端子貫通領域１５ａを貫通するように設けられる。制御端子５７ａ，５７ｃ，５７ｅと、制御端子５７ｂ，５７ｂとは、互いにＹ方向にずれて、Ｘ方向に配列されている。一方、制御端子５８ａ～５８ｅは、第２冷却器１０ｂの端子貫通領域１５ｂを貫通するように設けられる。制御端子５８ａ，５８ｃ，５８ｅと、制御端子５７ｂ，５７ｂとは、互いにＹ方向にずれて、Ｘ方向に配列されている。この場合、制御端子５７ａ，５７ｃ，５７ｅ、制御端子５７ｂ，５７ｂ、制御端子５８ａ，５８ｃ，５８ｅ及び制御端子５７ｂ，５７ｂの組でＹ軸方向に４列で配列されている。
本発明の実施形態の第１変形例に係る半導体装置１によれば、制御端子５７ａ～５７ｅ，５８ａ～５８ｅの位置を調整することができ、制御端子５７ａ～５７ｅ，５８ａ～５８ｅの位置に応じて端子貫通領域１５ａ，１５ｂのサイズや位置も調整可能である。
－第２変形例－
本発明の実施形態の第２変形例に係る半導体装置１は、図１３に示すように、図２に示した第１バッファ膜６１及び第２バッファ膜６２が無い構成が、図２に示した本発明の実施形態に係る半導体装置１の構成と異なる。なお、図２に示した第１バッファ膜６１及び第２バッファ膜６２の一方のみが設けられていてもよい。本発明の実施形態の第２変形例に係る半導体装置１によれば、第１バッファ膜６１及び第２バッファ膜６２が無いため、より薄化を図ることができる。
－第３変形例－
本発明の実施形態の第３変形例に係る半導体装置１は、図１４に示すように、封止部材３０が、第１冷却器１０ａの第２主面１２ａ、及び第２冷却器１０ｂの第４主面１２ｂを覆っていない点が、図１３に示した本発明の実施形態の第２変形例に係る半導体装置１の構成と異なる。封止部材３０は、第１流路１３ａ及び第２流路１３ｂの長手方向に直交する断面において、第１主面１１ａと、２つの側面１４ａそれぞれの少なくとも一部との、第１冷却器１０ａの表面の連続する領域を覆う。更に、封止部材３０は、第３主面１１ｂと、２つの側面１４ｂそれぞれの少なくとも一部との、第２冷却器１０ｂの表面の連続する領域を覆う。
－第４変形例－
本発明の実施形態の第４変形例に係る半導体装置１は、図１５に示すように、封止部材３０が第１バッファ膜６１を露出する第１開口部３１と、第２バッファ膜６２を露出する第２開口部３２とを有する点が、図２に示した本発明の実施形態に係る半導体装置１の構成と異なる。露出された第１バッファ膜６１及び第２バッファ膜６２の表面は、冷却が必要な他の回路部品や素子を接合可能である。したがって第１バッファ膜６１及び第２バッファ膜６２は、冷媒となる流体を流す第１冷却器１０ａ及び第２冷却器１０ｂに直接的に接合されるため、熱を発する他の部品が接合されることにより、系全体の冷却性能を更に向上することができる。
－第５変形例－
本発明の実施形態の第５変形例に係る半導体装置１は、図１６に示すように、第１バッファ膜６１が第１冷却器１０ａの第２主面１２ａの一部を露出する第１開口部６３を更に有する点が、図１５に示した本発明の実施形態の第４変形例に係る半導体装置１の構成と異なる。また、第２バッファ膜６２が第２冷却器１０ｂの第４主面１２ｂの一部を露出する第２開口部６４を有する点が、図１５に示した本発明の実施形態の第４変形例に係る半導体装置１の構成と異なる。第１開口部６３により露出された第２主面１２ａ及び第２開口部６４により露出された第４主面１２ｂには、冷却が必要な他の回路部品や素子を直接接合可能である。このことにより、系全体の冷却性能を更に向上することができる。
－第６変形例－
本発明の実施形態の第６変形例に係る半導体装置１は、図１７に示すように、制御端子５７ａ～５７ｅと、制御端子５８ａ～５８ｅが、Ｙ軸方向において同一の位置に配置され、Ｘ軸方向に１列に配列されている点が、図１に示した本発明の実施形態に係る半導体装置１の構成と異なる。更に、封止部材３０から突出する第３主端子５３が、第２主端子５２と同じ側から突出する点が、本発明の実施形態に係る半導体装置１の構成と異なる。
図１８は、図１７に示した半導体装置１に対して、第１冷却器１０ａ、第２冷却器１０ｂ及び封止部材３０を省略した斜視図である。図１８に示すように、制御端子５７ａ～５７ｅは、第２導電性パターン層４５ａ～４５ｅに接合されている。制御端子５８ａ～５８ｅは、第１導電性パターン層８２ａ～８２ｅに接合されている。
図１７のＡ－Ａ方向から見た断面図を図１９に示す。図１９に示す第２冷却器１０ｂは、１つの端子貫通領域１５ａを有する点が、図２に示した第２冷却器１０ｂと異なっており、それ以外は図２に示した第２冷却器１０ｂの構成と同様である。図１７及び図１８に示した制御端子５７ａ～５７ｅ，５８ａ～５８ｅは、図１９に示した端子貫通領域１５ａを貫通する。
一方、図１７のＢ－Ｂ方向から見た断面図を図２０に示す。図２０に示す第２半導体素子７０は、図４に示した第２半導体素子７０と左右が逆のトポロジーとなっている点が異なり、それ以外は図４に示した第２半導体素子７０の構成と同様である。
本発明の実施形態の第６変形例に係る半導体装置１によれば、制御端子５７ａ～５７ｅ，５８ａ～５８ｅをＸ軸方向に１列で配列するように調整することができる。そして、制御端子５７ａ～５７ｅ，５８ａ～５８ｅをＸ軸方向に１列で配列することにより、制御端子５７ａ～５７ｅ，５８ａ～５８ｅを２列で配列する場合よりも、端子貫通領域１５ａが占める領域を低減することができ、第２冷却器１０ｂの第２流路１３ｂを増大させることができる。
－第７変形例－
本発明の実施形態の第７変形例に係る半導体装置１は、第１冷却器１０ａ、第２冷却器１０ｂ及び封止部材３０を省略した場合において、図２１に示すように、第１半導体素子２０は図５等に示した本発明の実施形態に係る半導体装置１の構成と同様である。しかし、第２半導体素子７０が上下逆向きのトポロジーとなっている点が、図５等に示した本発明の実施形態に係る半導体装置１の構成と異なる。制御端子５８ａ～５８ｅは、第２導電性パターン層８８ａ，８８ｂ，８８ｃ，８８ｄ，８８ｅに接合されている。
図２２は、図１のＢ－Ｂ方向から見た断面図に対応する、本発明の実施形態の第７変形例に係る半導体装置１の断面図である。第２半導体素子７０に構成される半導体素子は、下面側に第２主電極７０Ｃを有し、上面に第２主電極７０Ｃ及び制御電極７０Ｇを備える。第２半導体素子７０の下面に位置する第２主電極７０Ｃは、接合材７１により第１導電性パターン層８４に接合される。第１導電性パターン層８４は、図２１に示した第２導電性パターン層４６に接続される。図２２に示した第２半導体素子７０の上面に位置する第１主電極７０Ｅは、接合材７３により第２導電性パターン層８７の一端に接合される。第２導電性パターン層８７の他端は、接合材７２により第３主端子５３に接合される。
第１半導体素子２０の上面に位置する制御電極２０Ｇは、接合材７４により第２導電性パターン層８８ｃの一端に接合される。第２導電性パターン層８８ｃの他端には、制御端子５８ｃが接合されている。制御端子５８ｃは、第１主面１１ａの法線方向（Ｚ方向）に延伸し、第２冷却器１０ｂの第２流路１３ｂが配置されていない端子貫通領域１５ｂにおいて、第２冷却器１０ｂを第３主面１１ｂから第４主面１２ｂまで貫通する。制御端子５８ｃは、第２冷却器１０ｂの第４主面１２ｂの上方の封止部材３０から外部に突出し、制御基板２に接続される。
本発明の実施形態の第７変形例に係る半導体装置１によれば、第２半導体素子７０が上下逆のトポロジーを有する場合でも、制御端子５８ａ～５８ｅを第２冷却器１０ｂを貫通させて第４主面１２ｂ側から取り出すことができる。
－第８変形例－
本発明の実施形態の第８変形例に係る半導体装置１は、第１冷却器１０ａ、第２冷却器１０ｂ及び封止部材３０を省略した場合において、図２３及び図２４に示すように、第２半導体素子７０は図５等に示した本発明の実施形態に係る半導体装置１の構成と同様である。しかし、第１半導体素子２０が上下逆向きのトポロジーとなっている点が、本発明の実施形態に係る半導体装置１の構成と異なる。図２４は、図２３の斜視図に対して、Ｘ軸方向を回転軸として上下を反転した斜視図である。
制御端子５７ａ～５７ｅ，５８ａ～５８ｅは、Ｙ軸方向において同じ位置に配置され、Ｘ軸方向に１列に配列されている。制御端子５７ａ～５７ｅは、第１導電性パターン層４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅに接合されている。制御端子５８ａ～５８ｅは、第１導電性パターン層８２ａ～８２ｅに接合されている。
図２５は、図１のＡ－Ａ方向から見た断面図に対応する、本発明の実施形態の第８変形例に係る半導体装置１の断面図である。第１半導体素子２０に構成される半導体素子は、下面側に第１主電極２０Ｅ及び制御電極２０Ｇを有し、上面側に第２主電極２０Ｃを備える。第１半導体素子２０の上面に位置する第２主電極２０Ｃは、接合材２４により第２導電性パターン層４７の一端に接合される。第２導電性パターン層４７の他端は、接合材２３により第１主端子５１に接合される。第１半導体素子２０の下面に位置する第１主電極２０Ｅは、接合材２１により第１導電性パターン層４３に接合される。第１導電性パターン層４３は、図２３及び図２４に示した第２導電性パターン層８５及び第２主端子５２に接続される。第１半導体素子２０の下面に位置する制御電極２０Ｇは、接合材２２により第１導電性パターン層４４ｃの一端に接合される。
第１導電性パターン層４４ｃの他端には凹部４４ｘが設けられている。なお、凹部４４ｘの代わりに、第１導電性パターン層８２ｃを貫通する貫通孔が設けられていてもよい。第１導電性パターン層８２ｃの凹部８２ｘに制御端子５８ｃが挿入されている。制御端子５８ｃは、圧接や接合材等により第１導電性パターン層８２ｃに接合されている。
制御端子５８ｃは、第１主面１１ａの法線方向（Ｚ方向）に延伸し、第２冷却器１０ｂの第２流路１３ｂが配置されていない端子貫通領域１５ｂにおいて、第２冷却器１０ｂを第３主面１１ｂから第４主面１２ｂまで貫通する。制御端子５８ｃは、第２冷却器１０ｂの第４主面１２ｂの上方の封止部材３０から外部に突出し、制御基板２に接続される。
本発明の実施形態の第８変形例に係る半導体装置１によれば、第１半導体素子２０が上下逆のトポロジーを有する場合でも、制御端子５７ａ～５７ｅを第２冷却器１０ｂを貫通させて第４主面１２ｂ側から取り出すことができる。
（その他の実施形態）
上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、本発明の実施形態では、第１半導体素子２０及び第２半導体素子７０で構成される２つの半導体チップが搭載された２ｉｎ１のパワー半導体モジュールを例示したが、これに限定されない。例えば、１つの半導体チップが搭載されていてもよく、３つ以上の半導体チップが搭載されていてもよい。また、本発明の実施形態では、１０本の制御端子５７ａ～５７ｅ，５８ａ～５８ｅを有する場合を例示したが、制御端子の本数は特に限定されない。更に、第１半導体素子２０及び第２半導体素子７０毎に使用する制御端子の数が異なっていてもよい。
その他、上記の実施形態において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…半導体装置
２…制御基板
３…モータ
４…コンデンサ
５…電源
１０ａ…第１冷却器
１０ｂ…第２冷却器
１３ａ…第１流路
１３ｂ…第２流路
１４ａ，１４ｂ…側面
１５ａ，１５ｂ…端子貫通領域
１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ…貫通孔
２０…第１半導体素子
２０Ｃ，７０Ｃ…第２主電極
２０Ｅ，７０Ｅ…第１主電極
２０Ｇ，７０Ｇ…制御電極
２１，２２，２３，２４，２５，２６，７１，７２，７３，７４…接合材
３０…封止部材
３１，６３…第１開口部
３２，６４…第２開口部
４０…第１半導体素子
４１，４２，４３，４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅ，８１，８２ａ，８２ｂ，８２ｃ，８２ｄ，８２ｅ，８４…第１導電性パターン層
４４ｘ，８２ｘ…凹部
４５ａ，４５ｂ，４５ｃ，４５ｄ，４５ｅ，４６，４７，８５，８７，８８ａ，８８ｂ，８８ｃ，８８ｄ，８８ｅ…第２導電性パターン層
５１…第１主端子
５２…第２主端子
５３…第３主端子
５７ａ，５７ｂ，５７ｃ，５７ｄ，５７ｅ，５８ａ，５８ｂ，５８ｃ，５８ｄ，５８ｅ…制御端子
６１…第１バッファ膜
６２…第２バッファ膜
７０…第２半導体素子
９１，９２…マニホールド
１００…電動車両

Claims (14)

  1. 互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器と、
    互いに面した前記第１主面及び前記第３主面の間に配置された半導体素子と、
    前記複数の第２流路間の特定の位置に設定された端子貫通領域において、前記第３主面から前記第４主面まで貫通し、前記半導体素子の制御電極に電気的に接続される制御端子と、
    前記第１主面に接合された複数の第１導電性パターン層と、
    前記第３主面に接合された複数の第２導電性パターン層と、
    を備え、
    前記半導体素子は、前記第１導電性パターン層の少なくとも一部及び前記第２導電性パターン層の少なくとも一部を介して前記第１主面及び前記第３主面のそれぞれに両主面を対向させることを特徴とする半導体装置。
  2. 互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器と、
    互いに面した前記第１主面及び前記第３主面の間に配置された半導体素子と、
    前記複数の第２流路間の特定の位置に設定された端子貫通領域において、前記第３主面から前記第４主面まで貫通し、前記半導体素子の制御電極に電気的に接続される制御端子と、
    を備え、
    前記複数の第２流路が、前記第１主面に平行な第１方向に延伸し、且つ前記第１方向に直交する第２方向に配列され、
    前記端子貫通領域が、前記第１方向に延伸する
    ことを特徴とする半導体装置。
  3. 前記半導体素子は、前記制御電極が位置する側の主面に第１主電極を有し、
    前記第２流路が、前記第２方向において、前記第１主電極と重なる位置に少なくとも設けられ、
    前記端子貫通領域が、前記第２方向において、前記第１主電極と重なる位置よりも外側に設けられている
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１主電極に接続され、前記第１主面に平行に延伸する第１主端子を更に備えることを特徴とする請求項３に記載の半導体装置。
  5. 互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器と、
    互いに面した前記第１主面及び前記第３主面の間に配置された半導体素子と、
    前記複数の第２流路間の特定の位置に設定された端子貫通領域において、前記第３主面から前記第４主面まで貫通し、前記半導体素子の制御電極に電気的に接続される制御端子と、
    を備え、
    前記制御端子の複数本が、前記第１主面に平行な第１方向に、１列又は２列で配列されていることを特徴とする半導体装置。
  6. 互いに対向する第１主面及び第２主面の間に、流体を流すための複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流すための複数の第２流路を有する第２冷却器と、
    互いに面した前記第１主面及び前記第３主面の間に配置された半導体素子と、
    前記複数の第２流路間の特定の位置に設定された端子貫通領域において、前記第３主面から前記第４主面まで貫通し、前記半導体素子の制御電極に電気的に接続される制御端子と、
    を備え、
    １つの前記半導体素子に接続される前記制御端子の複数本が、前記第１主面に平行な第１方向に、１列又は２列で配列されている半導体装置。
  7. 前記制御端子が、前記第１導電性パターン層の少なくとも一部を介して、前記制御電極に電気的に接続されることを特徴とする請求項１に記載の半導体装置。
  8. 前記制御端子が、前記第２導電性パターン層の少なくとも一部を介して、前記制御電極に電気的に接続されることを特徴とする請求項１に記載の半導体装置。
  9. 互いに対向する第１主面及び第２主面の間に、流体を流す複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流す複数の第２流路を有する第２冷却器と、
    前記第１主面に接合された複数の第１導電性パターン層と、
    前記第３主面に接合された複数の第２導電性パターン層と、
    を備え、前記第２冷却器には、前記複数の第２流路間の特定の位置を前記第３主面から前記第４主面まで貫通し、互いに面した前記第１主面及び前記第３主面の間に挟まれた半導体素子の制御電極に電気的に接続される制御端子が貫通する端子貫通領域が設定され、
    前記半導体素子は、前記第１導電性パターン層の少なくとも一部及び前記第２導電性パターン層の少なくとも一部を介して前記第１主面及び前記第３主面のそれぞれに両主面を対向させることを特徴とする冷却モジュール。
  10. 互いに対向する第１主面及び第２主面の間に、流体を流す複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流す複数の第２流路を有する第２冷却器と、
    を備え、前記第２冷却器には、前記複数の第２流路間の特定の位置を前記第３主面から前記第４主面まで貫通し、互いに面した前記第１主面及び前記第３主面の間に挟まれた半導体素子の制御電極に電気的に接続される制御端子が貫通する端子貫通領域が設定され、
    前記複数の第２流路が、前記第１主面に平行な第１方向に延伸し、且つ前記第１方向に直交する第２方向に配列され、
    前記端子貫通領域が、前記第１方向に延伸することを特徴とする冷却モジュール。
  11. 互いに対向する第１主面及び第２主面の間に、流体を流す複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流す複数の第２流路を有する第２冷却器と、
    を備え、前記第２冷却器には、前記複数の第２流路間の特定の位置を前記第３主面から前記第４主面まで貫通し、互いに面した前記第１主面及び前記第３主面の間に挟まれた半導体素子の制御電極に電気的に接続される制御端子が貫通する端子貫通領域が設定され、
    前記制御端子の複数本が、前記第１主面に平行な第１方向に、１列又は２列で配列されていることを特徴とする冷却モジュール。
  12. 互いに対向する第１主面及び第２主面の間に、流体を流す複数の第１流路を有する第１冷却器と、
    前記第１主面に平行な第３主面及び第４主面の間に、流体を流す複数の第２流路を有する第２冷却器と、
    を備え、前記第２冷却器には、前記複数の第２流路間の特定の位置を前記第３主面から前記第４主面まで貫通し、互いに面した前記第１主面及び前記第３主面の間に挟まれた半導体素子の制御電極に電気的に接続される制御端子が貫通する端子貫通領域が設定され、
    １つの前記半導体素子に接続される前記制御端子の複数本が、前記第１主面に平行な第１方向に、１列又は２列で配列されていることを特徴とする冷却モジュール。
  13. 請求項１～８のいずれか１項に記載の半導体装置と、
    前記制御端子に電気的に接続される回路が搭載された制御基板と、
    前記第１冷却器の前記第２主面側に配置されたコンデンサと、
    を備えることを特徴とする電力変換装置。
  14. 請求項１～８のいずれか１項に記載の半導体装置と、
    前記制御端子に電気的に接続される回路が搭載された制御基板と、
    前記第１冷却器の前記第２主面側に配置されたコンデンサと、
    前記半導体素子に電力を供給する電源と、
    前記半導体素子により駆動される負荷と、
    を備えることを特徴とする電動車両。
JP2018103969A 2018-05-30 2018-05-30 半導体装置、冷却モジュール、電力変換装置及び電動車両 Active JP7159620B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018103969A JP7159620B2 (ja) 2018-05-30 2018-05-30 半導体装置、冷却モジュール、電力変換装置及び電動車両
US16/361,979 US10971431B2 (en) 2018-05-30 2019-03-22 Semiconductor device, cooling module, power converting device, and electric vehicle
JP2022163277A JP7452597B2 (ja) 2018-05-30 2022-10-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018103969A JP7159620B2 (ja) 2018-05-30 2018-05-30 半導体装置、冷却モジュール、電力変換装置及び電動車両

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022163277A Division JP7452597B2 (ja) 2018-05-30 2022-10-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019207990A JP2019207990A (ja) 2019-12-05
JP7159620B2 true JP7159620B2 (ja) 2022-10-25

Family

ID=68694212

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018103969A Active JP7159620B2 (ja) 2018-05-30 2018-05-30 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP2022163277A Active JP7452597B2 (ja) 2018-05-30 2022-10-11 半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022163277A Active JP7452597B2 (ja) 2018-05-30 2022-10-11 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10971431B2 (ja)
JP (2) JP7159620B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102325110B1 (ko) * 2017-05-31 2021-11-11 한온시스템 주식회사 전기소자 냉각용 열교환기
US11217505B2 (en) * 2019-09-10 2022-01-04 Aptiv Technologies Limited Heat exchanger for electronics
JP7428548B2 (ja) * 2020-03-10 2024-02-06 株式会社日立製作所 電力変換ユニット、電力変換装置、および移動体
JP7494521B2 (ja) * 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11373930B2 (en) * 2020-03-31 2022-06-28 Cisco Technology, Inc. Thermal packaging with fan out wafer level processing
US11551993B2 (en) * 2020-08-28 2023-01-10 Ge Aviation Systems Llc Power overlay module and method of assembling
US11929298B2 (en) * 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders
US12063763B2 (en) * 2021-09-14 2024-08-13 Hamilton Sundstrand Corporation Cooling in conductors for chips
US20230238301A1 (en) * 2022-01-25 2023-07-27 Ge Aviation Systems Llc Power overlay module with thermal storage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103623A (ja) 2006-10-20 2008-05-01 Denso Corp 半導体装置
JP2008159619A (ja) 2006-12-20 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置
JP2010219137A (ja) 2009-03-13 2010-09-30 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP2012028402A (ja) 2010-07-20 2012-02-09 Denso Corp パワーユニット

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392153A (en) * 1978-05-01 1983-07-05 General Electric Company Cooled semiconductor power module including structured strain buffers without dry interfaces
US4268850A (en) * 1979-05-11 1981-05-19 Electric Power Research Institute Forced vaporization heat sink for semiconductor devices
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
EP1148547B8 (en) * 2000-04-19 2016-01-06 Denso Corporation Coolant cooled type semiconductor device
JP2002026469A (ja) 2000-07-11 2002-01-25 Denki Kagaku Kogyo Kk 直接冷却構造回路基板
JP2002098454A (ja) * 2000-07-21 2002-04-05 Mitsubishi Materials Corp 液冷ヒートシンク及びその製造方法
US6578626B1 (en) * 2000-11-21 2003-06-17 Thermal Corp. Liquid cooled heat exchanger with enhanced flow
US6367543B1 (en) * 2000-12-11 2002-04-09 Thermal Corp. Liquid-cooled heat sink with thermal jacket
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP3879688B2 (ja) 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP4016271B2 (ja) * 2003-03-26 2007-12-05 株式会社デンソー 両面冷却型半導体モジュール
US6903929B2 (en) * 2003-03-31 2005-06-07 Intel Corporation Two-phase cooling utilizing microchannel heat exchangers and channeled heat sink
US6992891B2 (en) * 2003-04-02 2006-01-31 Intel Corporation Metal ball attachment of heat dissipation devices
US7245493B2 (en) * 2003-08-06 2007-07-17 Denso Corporation Cooler for cooling electric part
JP4979909B2 (ja) * 2005-08-19 2012-07-18 株式会社日立製作所 電力変換装置
US7508067B2 (en) * 2005-10-13 2009-03-24 Denso Corporation Semiconductor insulation structure
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2007294891A (ja) * 2006-03-30 2007-11-08 Dowa Metaltech Kk 放熱器
US8198540B2 (en) * 2006-06-06 2012-06-12 Mitsubishi Materials Corporation Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module
US20080073061A1 (en) * 2006-09-27 2008-03-27 Rajen Dias Variable depth microchannels
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
EP1916884B1 (en) * 2006-10-27 2011-04-06 Agie Charmilles SA Circuit board unit and method for production thereof
JP4958735B2 (ja) 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
JP4832419B2 (ja) * 2007-12-25 2011-12-07 トヨタ自動車株式会社 半導体モジュール
US8450845B2 (en) * 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
US8115303B2 (en) * 2008-05-13 2012-02-14 International Business Machines Corporation Semiconductor package structures having liquid coolers integrated with first level chip package modules
JP5065202B2 (ja) * 2008-08-28 2012-10-31 トヨタ自動車株式会社 半導体装置
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
JP5492447B2 (ja) * 2009-04-28 2014-05-14 日立オートモティブシステムズ株式会社 パワーモジュール
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
JP2011115020A (ja) 2009-11-30 2011-06-09 Toyota Motor Corp パワーユニット
US8755185B2 (en) * 2010-01-08 2014-06-17 Toyota Jidosha Kabushiki Kaisha Semiconductor module
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
JP5115632B2 (ja) * 2010-06-30 2013-01-09 株式会社デンソー 半導体装置
JP5439309B2 (ja) * 2010-07-28 2014-03-12 日立オートモティブシステムズ株式会社 電力変換装置
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
US8730673B2 (en) * 2011-05-27 2014-05-20 Lockheed Martin Corporation Fluid-cooled module for integrated circuit devices
JP2012253107A (ja) * 2011-05-31 2012-12-20 Zycube:Kk 積層モジュール及びそれに用いるインターポーザ
KR101289196B1 (ko) * 2011-09-14 2013-07-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
EP2814059B1 (en) 2012-02-09 2020-08-05 Fuji Electric Co., Ltd. Semiconductor device
US8980688B2 (en) * 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
FR2993398B1 (fr) * 2012-07-11 2015-05-29 Soitec Silicon On Insulator Structures semi-conductrices comprenant des microcanaux fluidiques pour le refroidissement et procédés associés.
FR2993399B1 (fr) * 2012-07-11 2015-04-24 Soitec Silicon On Insulator Dispositifs d'interposition comprenant des microcanaux fluidiques et structures associées et procédés
JP6056286B2 (ja) 2012-09-07 2017-01-11 株式会社明電舎 半導体モジュール及び半導体モジュール製造方法
EP4293714A3 (en) * 2012-09-20 2024-02-28 Rohm Co., Ltd. Power semiconductor device module
JP2014093365A (ja) * 2012-11-01 2014-05-19 Toyota Industries Corp 半導体装置
TWI482244B (zh) * 2012-11-19 2015-04-21 Ind Tech Res Inst 熱交換器以及半導體模組
KR101459857B1 (ko) * 2012-12-27 2014-11-07 현대자동차주식회사 히트싱크 일체형 양면 냉각 파워모듈
JPWO2014132483A1 (ja) 2013-03-01 2017-02-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6277598B2 (ja) * 2013-04-30 2018-02-14 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
JP6196815B2 (ja) * 2013-06-05 2017-09-13 新光電気工業株式会社 冷却装置及び半導体装置
JP6138603B2 (ja) * 2013-06-24 2017-05-31 新光電気工業株式会社 冷却装置、冷却装置の製造方法及び半導体装置
US9997494B2 (en) * 2013-09-27 2018-06-12 Gerald Ho Kim Three-dimensional silicon structure for integrated circuits and cooling thereof
WO2015194259A1 (ja) 2014-06-19 2015-12-23 富士電機株式会社 冷却器及び冷却器の固定方法
CN106537585B (zh) 2014-07-16 2019-03-01 日本轻金属株式会社 液体套及液冷套的制造方法
JP6409690B2 (ja) * 2014-11-20 2018-10-24 株式会社デンソー 冷却モジュール
CN107636827B (zh) 2015-04-13 2020-05-12 Abb瑞士股份有限公司 功率电子设备模块
JP6696214B2 (ja) * 2015-04-16 2020-05-20 三菱マテリアル株式会社 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP6657382B2 (ja) * 2016-04-15 2020-03-04 京セラ株式会社 半導体装置
US10136564B2 (en) * 2016-09-30 2018-11-20 Denso Corporation Power converter
US10483237B2 (en) * 2016-11-11 2019-11-19 Semiconductor Components Industries, Llc Vertically stacked multichip modules
JP6784197B2 (ja) * 2017-03-09 2020-11-11 株式会社デンソー 電力変換装置
JP6559728B2 (ja) * 2017-04-04 2019-08-14 株式会社豊田中央研究所 半導体装置及び電力変換装置
JP6972645B2 (ja) * 2017-05-10 2021-11-24 株式会社デンソー 電力変換装置
JP2019046899A (ja) * 2017-08-31 2019-03-22 ルネサスエレクトロニクス株式会社 電子装置
US10685900B2 (en) * 2018-10-22 2020-06-16 Deere & Company Packaging of a semiconductor device with phase-change material for thermal performance
US10896865B2 (en) * 2018-11-13 2021-01-19 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics modules including an integrated cooling channel extending through an electrically-conductive substrate
US10937764B2 (en) * 2019-03-13 2021-03-02 International Business Machines Corporation Three-dimensional microelectronic package with embedded cooling channels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103623A (ja) 2006-10-20 2008-05-01 Denso Corp 半導体装置
JP2008159619A (ja) 2006-12-20 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置
JP2010219137A (ja) 2009-03-13 2010-09-30 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP2012028402A (ja) 2010-07-20 2012-02-09 Denso Corp パワーユニット

Also Published As

Publication number Publication date
US10971431B2 (en) 2021-04-06
JP2022179649A (ja) 2022-12-02
JP7452597B2 (ja) 2024-03-19
US20190371705A1 (en) 2019-12-05
JP2019207990A (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
CN109585392A (zh) 包括设置在两个基底之间的半导体芯片和引线框的半导体芯片封装件
JP2019117944A (ja) パワーモジュール半導体装置
CN108735692B (zh) 半导体装置
US11056475B2 (en) Semiconductor module
JP2000164800A (ja) 半導体モジュール
US11456244B2 (en) Semiconductor device
US20230352453A1 (en) Semiconductor module
WO2022122527A1 (en) Semiconductor module and manufacturing method
CN114373723A (zh) 半导体装置
JP7532787B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US11658231B2 (en) Semiconductor device
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11127714B2 (en) Printed board and semiconductor device
JP7543854B2 (ja) 半導体装置及び半導体装置の製造方法
WO2023119837A1 (ja) 半導体モジュール、半導体装置、及び車両
US20240021496A1 (en) Semiconductor device
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
WO2023189265A1 (ja) 半導体モジュール
US20240203928A1 (en) Metal wiring board
JP2023118481A (ja) 半導体装置及び車両
JP2023118480A (ja) 半導体装置及び車両
JP2024102810A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220926

R150 Certificate of patent or registration of utility model

Ref document number: 7159620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150