[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108735692B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108735692B
CN108735692B CN201810172393.2A CN201810172393A CN108735692B CN 108735692 B CN108735692 B CN 108735692B CN 201810172393 A CN201810172393 A CN 201810172393A CN 108735692 B CN108735692 B CN 108735692B
Authority
CN
China
Prior art keywords
main surface
cooler
buffer film
sealing member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810172393.2A
Other languages
English (en)
Other versions
CN108735692A (zh
Inventor
山内浩平
乡原广道
加藤辽一
池田良成
谷口克己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN108735692A publication Critical patent/CN108735692A/zh
Application granted granted Critical
Publication of CN108735692B publication Critical patent/CN108735692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/1302—GTO - Gate Turn-Off thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13032—SITh - Static Induction Thyristor, or FCTh - Field Controlled Thyristor - containing a gate structure that can shut down anode current flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供一种冷却性能高且能够提高对于损坏、故障的可靠性的半导体装置。具备：由陶瓷形成的具有第一主面及第二主面以及彼此相向的2个侧面的冷却器(10)、与第一主面接合的多个导电性图案层(41、42、43)、隔着导电性图案层(41、42、43)的至少一部分搭载于第一主面的半导体元件(20)、以及由树脂和填料形成的对半导体元件(20)和导电性图案层(41、42、43)进行密封的密封构件(30)。密封构件(30)至少覆盖第一主面和2个侧面。

Description

半导体装置
技术领域
本发明涉及一种具有冷却器的半导体装置。
背景技术
功率半导体模块是内置一个或多个功率半导体元件来构成变换连接的一部分或整体的半导体装置。利用主端子、控制端子来将功率半导体模块内的功率半导体元件与模块外的控制电路之间电连接。另一方面，从漏电等观点出发，优选的是，除了主端子、控制端子以外，具备电绝缘的构造。另外，功率半导体装置具有功率半导体模块以及用于散出功率半导体元件的热的冷却器。功率半导体装置作为商业用途被用于电梯等的电动机驱动控制逆变器等。并且，近年来广泛使用于车载用电动机驱动控制逆变器、DC-DC转换器等。要求其小型、高输出、长期可靠性。
在功率半导体装置中，随着小型化和高输出化的发展，高效地散出半导体元件的热变得重要。专利文献1公开了一种电路基板，该电路基板具备：陶瓷基板，制冷剂与该陶瓷基板的背面接触；以及电路图案，该电路图案形成于陶瓷基板的表面。根据专利文献1的电路基板，半导体元件与电路图案的表面接合，由此陶瓷基板能够直接与制冷剂接触，陶瓷基板起到冷却器的作用。
专利文献2公开了一种半导体装置，该半导体装置具备：将夹着半导体元件的一对引线框；树脂，其以使引线框的各外侧表面暴露的状态对半导体元件和引线框进行密封；以及陶瓷管，其与引线框的各外侧表面接合。在专利文献2的半导体装置中，使陶瓷管的引线框侧的厚度比相反侧薄，由此减小散热路径的热阻来提高冷却效率。
专利文献1：日本特开2002-26469号公报
专利文献2：日本特开2008-103623号公报
发明内容
发明要解决的问题
在专利文献1中，关于主端子、控制端子的结构以及将半导体元件、电路电绝缘的结构没有任何记载。我们进行探讨的结果是，在利用模制成形的树脂对形成于陶瓷基板的表面的电路基板以及与电路基板接合的半导体元件的部分进行密封的情况下，树脂会由于树脂与陶瓷之间的热膨胀系数之差而剥离，这是很明显的。树脂的剥离有可能产生裂纹等损坏、翘曲、绝缘不良、导通不良等不良状况。
专利文献2的半导体装置在引线框与陶瓷管之间存在没有电绝缘的部分，存在向周边构件漏电的危险性。另外，陶瓷管仅由引线框来接合，因此存在因剥离、裂纹等引起的损坏、故障的可能性。
本发明是鉴于上述问题而完成的，其目的在于提供一种冷却性能高且能够提高对于损坏、故障的可靠性的半导体装置。
用于解决问题的方案
为了达到上述目的，本发明的第一方式的宗旨在于是一种半导体装置，该半导体装置具备：(a)冷却器，其由陶瓷形成，具有彼此相向的第一主面及第二主面以及彼此相向的2个侧面；(b)多个导电性图案层，所述多个导电性图案层与第1主面接合；(c)半导体元件，其隔着导电性图案层的至少一部分搭载于第一主面；以及(d)密封构件，其由树脂和填料形成，对所述半导体元件和导电性图案层进行密封。在第一方式所涉及的半导体装置中，特征在于，密封构件至少覆盖第一主面和2个侧面。
本发明的第二方式的宗旨在于是一种半导体装置，该半导体装置具备：(a)第一冷却器，其由陶瓷形成，具有彼此相向的第一主面及第二主面以及彼此相向的2个第一侧面；(b)第二冷却器，其由陶瓷形成，具有与第一主面平行且彼此相向的第三主面及第四主面以及彼此相向的2个第二侧面；(c)多个第一导电性图案层，所述多个第一导电性图案层与第一主面接合；(d)多个第二导电性图案层，所述多个第二导电性图案层与第三主面接合；(e)半导体元件，其具有分别隔着第一导电性图案层的至少一部分和第二导电性图案层的至少一部分搭载于第一主面和第三主面的两个主面；以及(f)密封构件，其由树脂和填料形成，对半导体元件以及第一导电性图案层及第二导电性图案层进行密封。在第二方式所涉及的半导体装置中，特征在于，密封构件至少覆盖第一主面及2个第一侧面以及第三主面及2个第二侧面。
发明的效果
根据本发明，能够提供冷却性能高且能够提高对于损坏、故障的可靠性的半导体装置。
附图说明
图1是说明本发明的第一实施方式所涉及的半导体装置的基本结构的立体图。
图2是从图1的II-II方向观察的截面图。
图3是说明第一实施方式的第一变形例所涉及的半导体装置的基本结构的截面图。
图4是说明第一实施方式的第二变形例所涉及的半导体装置的基本结构的截面图。
图5是表示氮化硅和铜针对树脂而言的剪切强度的图。
图6是说明第一实施方式的第三变形例所涉及的半导体装置的缓冲膜的立体图。
图7是表示平坦的铜板和具有狭缝的铜板针对密封构件而言的剪切强度的图。
图8是说明第一实施方式的第三变形例所涉及的半导体装置的缓冲膜的立体图。
图9是说明第一实施方式的第四变形例所涉及的半导体装置的基本结构的截面图。
图10是说明第一实施方式的第五变形例所涉及的半导体装置的基本结构的截面图。
图11是说明本发明的第二实施方式所涉及的半导体装置的基本结构的截面图。
图12是说明第二实施方式的第一变形例所涉及的半导体装置的基本结构的截面图。
图13是说明第二实施方式的第一变形例所涉及的半导体装置的制造工序的立体图。
图14是说明第二实施方式的第一变形例所涉及的半导体装置的制造工序的立体图。
图15是说明第二实施方式的第一变形例所涉及的半导体装置的制造工序的立体图。
图16是说明第二实施方式的第一变形例所涉及的半导体装置的制造工序的立体图。
图17是说明第二实施方式的第二变形例所涉及的半导体装置的基本结构的截面图。
图18是说明第二实施方式的第三变形例所涉及的半导体装置的基本结构的截面图。
图19是说明第二实施方式的第三变形例所涉及的半导体装置的基本结构的截面图。
图20是说明第二实施方式的第四变形例所涉及的半导体装置的基本结构的截面图。
图21是说明第二实施方式的第五变形例所涉及的半导体装置的基本结构的截面图。
图22是说明本发明的其它实施方式所涉及的半导体装置的基本结构的俯视图。
图23是从图22的A-A方向观察的截面图。
图24是说明本发明的其它实施方式所涉及的半导体装置的基本结构的截面图。
附图标记说明
10、10a、10b：冷却器；11、11a：第一主面；11b：第三主面；12、12a：第二主面；12b：第四主面；13、13a、13b：流路；20：半导体元件；21、22、23、24、25：接合材料；30、30a、30b、30c、30d、30e、30f：密封构件；31、31a、31b：开口部；61、62、62a、62b：缓冲膜。
具体实施方式
下面，参照附图来说明本发明的第一实施方式和第二实施方式。在附图的记载中，对相同或类似的部分标注相同或类似的标记，省略重复的说明。其中，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等有时与实际不同。另外，在附图相互之间也可能包括尺寸的关系、比率不同的部分。另外，下面示出的第一实施方式和第二实施方式用于例示用于将本发明的技术思想具体化的装置、方法，本发明的技术思想并没有将结构部件的材质、形状、构造、配置等指定为下述的材质、形状、构造、配置等。
另外，下面的说明中的上下等方向的定义单纯是便于说明的定义，并不限定本发明的技术思想。例如，如果将对象旋转90°后进行观察，则上下的叫法变成左右，如果旋转180°后进行观察，则上下的叫法的关系会反过来，这是理所当然的。
(第一实施方式)
如图1和图2所示，本发明的第一实施方式所涉及的半导体装置具备由陶瓷形成的冷却器10、与冷却器10接合的元件图案层41、与元件图案层41接合的半导体元件20、对半导体元件20进行密封的密封构件30。冷却器10如图1所示那样具有第一主面11以及与第一主面11平行地相向的第二主面12。半导体元件20隔着元件图案层41的一部分来与冷却器10的第一主面11接合。密封构件30以内含冷却器10的第一主面11的至少一部分的方式对半导体元件20进行密封，密封构件30还配置成从第一主面11到达第二主面12。
作为冷却器10，能够采用具有一定的厚度的矩形平板状或块状的形状。冷却器10在第一主面11与第二主面12之间具有供作为制冷剂的流体流过的多个流路13。多个流路13沿冷却器10的1个边彼此平行地延伸，在冷却器10在延伸方向(长边方向)上的两端面处分别开口。冷却器10在两端面具有彼此相向的2个侧面14，该两端面是冷却器10在多个流路13的排列方向(图1的左右方向)上的两端面。多个流路13沿与第一主面11平行的方向排列为1列。多个流路13的各开口也可以位于第一主面11或第二主面12。
作为冷却器10的材料的陶瓷例如能够采用碳化硅(SiC)、氮化硅(Si3N4)、氮化铝(AlN)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化锆(ZrO2)等有绝缘性且导热性高的材料。这些陶瓷的热膨胀系数例如为大致2×10-6(/K)～12×10-6(/K)。此外，陶瓷的热膨胀系数为基于20℃～250℃下的JISR1618来测定出的值。
半导体元件20例如是矩形平板状。半导体元件20由硅(Si)、SiC、氮化镓(GaN)等材料形成。例如能够从包括双极结型晶体管(BJT)、场效应晶体管(FET)、静电感应晶体管(SIT)等晶体管、绝缘栅型双极晶体管(IGBT)、静电感应晶闸管(SI晶闸管)、门极可关断晶闸管(GTO)等的半导体开关元件任意地选择半导体元件20。半导体元件20既可以由多个半导体元件构成，也可以是包括肖特基势垒二极管等二极管的单片式功率集成电路(IC)，还可以是混合构造的IC、模块等。
在半导体元件20是BJT的情况下，第一主电极表示发射极和集电极中的任一方的电极，第二主电极表示另一方的电极，控制电极表示基极。在FET等中，第一主电极表示源极和漏极中的任一方的电极，第二主电极表示另一方的电极，控制电极表示栅极。在SI晶闸管等中，第一主电极表示阳极和阴极中的任一方的电极，第二主电极表示另一方的电极，控制电极表示栅极。半导体元件20例如具有第一主电极和第二主电极配置于彼此相向的两个主面的纵向构造。
第一实施方式所涉及的半导体装置能够还具备第一端子图案层42、第二端子图案层43、引线框51、第一主端子52、控制端子53、接合线54、接合材料21、22等。
元件图案层41、第一端子图案层42以及第二端子图案层43分别是构成布线电路的导电性图案层。元件图案层41以与半导体元件20对应的方式配置于冷却器10的第一主面11。元件图案层41是介于第一主面11与半导体元件20之间的导电性图案层。第一端子图案层42以与第一主端子52对应的方式配置于第一主面11。第一端子图案层42是介于第一主面与第一主端子52之间的导电性图案层。第二端子图案层43以与控制端子53对应的方式配置于第一主面11。第二端子图案层43是介于第一主面11与控制端子53之间的导电性图案层。导电性图案层的厚度优选为0.1mm以上且5.0mm以下，更优选为0.2mm以上且2.5mm以下。
导电性图案层例如由铜(Cu)形成，通过利用共晶接合的直接铜接合(DCB)法、活性金属钎焊(AMB)法等来与冷却器10的第一主面11接合。导电性图案层只要是导电性的金属即可，除了Cu以外，也可以由铜合金、铝(Al)、铝合金形成。另外，也可以对表面实施镀镍(Ni)、镀金(Au)等。
半导体元件20利用接合材料21来与元件图案层41的上表面接合。由此，例如，位于半导体元件20的下表面的第二主电极与元件图案层41电连接。另外，位于半导体元件20的上表面的第一主电极利用接合材料22来与引线框51的一端接合。接合材料21、22例如能够采用焊料、导电性粘接剂、银(Ag)纳米粒子等金属烧结体等。
引线框51的另一端利用接合材料(未图示)来与第一端子图案层42的上表面接合。在第一端子图案层42的上表面，除了利用接合材料(未图示)接合有引线框51的另一端以外，还利用接合材料(未图示)接合有第一主端子52的底面。由此，第一主端子52配置为与冷却器10的第一主面11垂直，与位于半导体元件20的上表面的第一主电极电连接。与第一主端子52同样地，控制端子53的底面利用接合材料(未图示)来与第二端子图案层43的上表面接合。控制端子53配置为与第一主面11垂直，并与第二端子图案层43接合，借助接合线54来与位于半导体元件20的上表面的控制电极电连接。接合线54例如由Al等金属形成。
第一主端子52和控制端子53例如分别为圆柱状的导电性销。第一主端子52和控制端子53分别除了上部以外均密封于密封构件30的内部。第一主端子52的上部和控制端子53的上部从密封构件30的上表面向上方突出。第一主端子52和控制端子53例如由Cu、铜合金等金属形成。第一主端子52和控制端子53不限于圆柱状，也可以是多边柱状。另外，也可以对第一主端子52和控制端子53的表面实施镀Ni、镀Au等。
此外，位于半导体元件20的下表面的第二主电极借助元件图案层41来与省略了图示的第二主端子电连接。第二主端子例如与第一主端子52及控制端子53同样地，配置为与第一主面11垂直，与从元件图案层41延伸的导电性图案层的上表面接合。
如图1那样，密封构件30对半导体元件20和导电性图案层进行密封。并且，如图2那样，密封构件30在与多个流路13的长边方向正交的截面上覆盖第一主面11以及2个侧面14各自的至少一部分这样的冷却器10的表面的连续的区域。密封构件30具有与平行于多个流路13的冷却器10的2个侧面14分别平行的外侧面。另外，如图1所示，用于向多个流路13流通作为制冷剂的流体的歧管与冷却器10连接，因此密封构件30设置于冷却器10的除连接歧管侧的两侧面以外的范围。
密封构件30由热固型的树脂和填充材料(填料)形成。热固型的树脂例如包括环氧树脂或以环氧树脂为主成分的树脂。填料例如包括二氧化硅等绝缘性的无机材料粉末。关于密封构件30，例如，如果调整填料相对于树脂的添加量，则能够调整热膨胀系数。通过使填料的添加量变多，能够使热膨胀系数变小。但是，当填料的添加量过多时，绝缘性下降或在机械性上变脆，因此是不理想的。因此，密封构件30的热膨胀系数例如能够调整为13×10-6(/K)～30×10-6(/K)等。然而，这些值大于陶瓷的热膨胀系数。此外，密封构件的热膨胀系数是基于20℃～200℃下的JISK7197来测定出的值。
如上所述，密封构件30覆盖冷却器10的包括第一主面11和2个侧面14的连续的区域。因此，能够抑制密封构件30在仅覆盖第一主面11的情况下可能发生的因与陶瓷之间的热膨胀系数之差引起的模块整体的翘曲变形以及因翘曲应力引起的剥离、裂纹的产生。另外，2个侧面14位于远离半导体元件20的位置，因此难以受到半导体元件20的发热所造成的影响，温度变化少。因此，通过将可能成为剥离、裂纹的起点的密封构件30的端部配置于2个侧面14，能够抑制可能由于热膨胀系数之差而发生的剥离、裂纹。
-第一变形例-
如图3所示，本发明的第一实施方式的第一变形例所涉及的半导体装置在以下方面与上述的第一实施方式不同：密封构件30a被配置成覆盖冷却器10的周围。此外，在下面的变形例中没有说明的结构、作用及效果与上述的第一实施方式的结构、作用及效果相同，因此省略重复的说明。
密封构件30a在与多个流路13的长边方向正交的截面上覆盖第一主面11、2个侧面14以及第二主面12。即，密封构件30a从第一主面11经由在流路13的排列方向(图3的左右方向)上的两端侧的2个侧面14到达第二主面12。密封构件30a具有与平行于多个流路13的冷却器10的2个侧面14分别平行的外侧面。与图1所示的例子同样地，用于向多个流路13流通作为制冷剂的流体的歧管与冷却器10连接，因此密封构件30a设置于冷却器10的除连接歧管侧的两侧面以外的范围。
在图3的例子中，密封构件30a在与流路13的长边方向正交的截面上以包围冷却器10的周围的方式覆盖冷却器10。因此，在冷却器10的周围不存在密封构件30a中断的场所。因此，在冷却器10的周围不存在可能成为剥离的起点的密封构件30a的端部，因此能够抑制因热膨胀系数之差引起的密封构件30a从冷却器10的剥离、裂纹。
并且，密封构件30a在与流路13的长边方向正交的截面上被配置成覆盖冷却器10的周围。因此，即使在密封构件30a与冷却器10的界面发生了剥离的情况下，也维持密封构件30a相对于冷却器10的相对位置，能够减少因损坏、翘曲引起的绝缘不良、导通不良等不良状况。并且，在使用半导体装置时易于发生接触、碰撞的冷却器10的角部、背面被密封构件30a所覆盖从而被保护，因此能够抑制冷却器10的损坏。
-第二变形例-
如图4所示，本发明的第一实施方式的第二变形例所涉及的半导体装置具备与冷却器10的第二主面12接合的片状的缓冲膜(密合层)61。此外，在第二变形例中没有说明的结构、作用及效果与第一实施方式的第一变形例的结构、作用及效果相同，因此省略重复的说明。
在图4所示的例子中，缓冲膜61被配置在第二主面12的从在流路13的排列方向上的一端侧至另一端侧的范围，将冷却器10的第二主面12与密封构件30a之间接合。此外，在图4所示的例子中，缓冲膜61为1个，但是也可以分割为多个。另外，缓冲膜61的厚度优选为0.1mm以上且5.0mm以下，更优选为0.2mm以上且2.5mm以下。
优选的是，缓冲膜61由具有比作为冷却器10的材料的陶瓷的热膨胀系数大的热膨胀系数的金属形成。更优选的是，缓冲膜61的热膨胀系数为13×10-6(/K)～25×10-6(/K)。此外，金属的热膨胀系数是基于20℃～250℃下的JIS Z2285来测定出的值。
可以认为缓冲膜61的热膨胀系数的影响如下。密封构件30a的热膨胀系数为13×10-6(/K)～30×10-6(/K)，比由陶瓷形成的冷却器10的热膨胀系数2×10-6(/K)～12×10-6(/K)大。因此，由于热循环，在密封构件30a与冷却器10的界面产生热应力，容易发生密封构件30a的剥离。另一方面，在冷却器10的表面形成有具有比冷却器10的陶瓷的热膨胀系数大的热膨胀系数的缓冲膜61的情况下，与密封构件30a的接合面处的热膨胀变大。因此，能够抑制密封构件30a的接合界面处的热应力，难以发生密封构件30a的剥离。
缓冲膜61的热膨胀系数越是比作为冷却器10的材料的陶瓷的热膨胀系数大，则越能够使与密封构件30a的粘接面的热膨胀大，从而越能够抑制密封构件30a的剥离。然而，当缓冲膜61的热膨胀系数过大时，冷却器10与缓冲膜61的界面处的热应力变大。因此，若使缓冲膜61的热膨胀系数大于25×10-6(/K)，则在冷却器10与缓冲膜61之间容易发生剥离、裂纹等，因此是不理想的。
缓冲膜61例如由Cu、铜合金形成，通过利用共晶接合的DCB法、AMB法等来与冷却器10的第二主面12接合。缓冲膜61能够由与元件图案层41、第一端子图案层42及第二端子图案层43相同的材料形成。缓冲膜61除了是Cu、铜合金以外，也可以是Al、Al合金、Ni、Ni合金、不锈钢等。另外，也可以对表面实施镀Ni、镀Au等。
图5是表示通过布丁杯试验测定出的、密封构件30a从与冷却器10的第二主面12剥离时以及从与冷却器10的第二主面12接合的缓冲膜61剥离时的剪切强度的例子的图。此外，布丁杯试验是指以下方法：在任意的构件的表面，固化形成布丁杯形状的树脂，来进行剪切强度的试验。此外，在图5的例子中，冷却器10是由Si3N4形成的热膨胀系数为3.4×10-6(/K)的陶瓷。缓冲膜61是由膜厚1mm的Cu形成的热膨胀系数为17×10-6(/K)的金属。密封构件30a是添加有二氧化硅填料的环氧树脂，热膨胀系数为18×10-6(/K)。如图5所示，Cu缓冲膜61的剪切强度比Si3N4冷却器10的剪切强度大。这表示对密封构件30a的密合性高。通过在由热膨胀系数小的陶瓷形成的冷却器10的表面形成由与其相比热膨胀系数大的金属形成的缓冲膜61，能够提高与由加有填料的树脂形成的密封构件30a的密合性。
根据第一实施方式的第一变形例所涉及的半导体装置，缓冲膜61与密封构件30a的树脂的密合性比冷却器10的陶瓷与密封构件30a的树脂的密合性高。因此，密封构件30a能够借助缓冲膜61来更坚固地与冷却器10的第二主面12接合。
并且，根据第一实施方式的第一变形例所涉及的半导体装置，具有比冷却器10的热膨胀系数大的热膨胀系数的缓冲膜61与冷却器10的第二主面12接合。因此，缓冲膜61能够降低作用于冷却器10的第二主面12与密封构件30a的界面的、因冷却器10与密封构件30a的热膨胀率之差引起的热应力。
-第三变形例-
如图6所示，本发明的第一实施方式的第三变形例所涉及的半导体装置在以下方面与第一实施方式所涉及的第二变形例不同：具有分别具有多个狭缝的缓冲膜61a。在第三变形例中没有说明的结构、作用及效果与第一实施方式的第二变形例的结构、作用及效果相同，因此省略重复的说明。此外，在图6中省略了密封构件30a的图示以说明在缓冲膜61的表面形成的狭缝，但是实际上半导体装置具备密封构件30a(参照图4)。
缓冲膜61a在分别与密封构件30a密合的表面上具有与流路13的长边方向平行地形成的多个狭缝。狭缝既可以是从缓冲膜61a的表面雕刻到内部的槽，也可以是从表面贯通到背面的槽。通过多个狭缝所带来的锚固效果，缓冲膜61a与密封构件30a的密合性提高。
图7是表示通过布丁杯试验测定出的、密封构件30c从与冷却器10b的第二主面12b接合的平坦的缓冲膜61板和具有狭缝的缓冲膜61a分别剥离时的剪切强度的例子的图。此外，在图7的例子中，缓冲膜61a是厚度为1.0mm的Cu。狭缝是从表面贯通到背面的、宽度为0.5mm、以节距1.0mm平行的图案的槽。具有狭缝的缓冲膜61a的剪切强度比平坦的缓冲膜61的剪切强度大，因此对树脂的密合性高。
根据第三实施方式的第三变形例所涉及的半导体装置，缓冲膜61a与密封构件30a的密合性比平坦的缓冲膜61与密封构件30a的密合性高。因此，密封构件30a能够借助缓冲膜61a来更坚固地与冷却器10接合。
此外，缓冲膜61a的狭缝的图案不限于与流路13平行的图案。例如也可以是如图8的缓冲膜61b那样将与由周缘的4个边形成的矩形相似的多个矩形状的狭缝朝向中央重复地配置而成的狭缝的图案。
-第四变形例-
如图9所示，本发明的第一实施方式的第四变形例所涉及的半导体装置在以下方面与第一实施方式的第二变形例不同：密封构件30b具有使缓冲膜61的一部分暴露的开口部31。在第二变形例中没有说明的结构、作用及效果与第一实施方式的第二变形例的结构、作用及效果相同，因此省略重复的说明。
密封构件30b的开口部31形成为：在图9的截面图中不使第二主面12暴露于外部，仅使缓冲膜61的表面暴露于外部。开口部31能够形成为至少使缓冲膜61的在俯视图案中与半导体元件20对应的区域暴露。缓冲膜61在流路13的排列方向上的两端侧的侧壁面被密封构件30a所密封。开口部31的端部311位于缓冲膜61的表面。这样，密封构件30从第一主面11到达第二主面，覆盖第二主面12的周边部。
这样，在图9的截面图中，可能成为剥离的起点的密封构件30b的端部311位于难以受到半导体元件20的发热的影响的第二主面12的周边部，还位于缓冲膜61的表面。因此，能够抑制因热膨胀系数之差引起的密封构件30b从冷却器10的剥离。并且，密封构件30b具有至少使缓冲膜61的与半导体元件20对应的区域暴露的开口部31，由此在第二主面12侧难以受到半导体元件20的发热的影响。因此，能够减少密封构件30b的第二主面12侧的温度变化，因此能够降低因热膨胀系数之差而产生的热应力。
并且，根据第一实施方式的第四变形例所涉及的半导体装置，密封构件30b具有使缓冲膜61的表面暴露的开口部31。因此，从开口部31暴露的缓冲膜61的表面能够接合需要冷却的其它电路部件、元件。缓冲膜61与供作为制冷剂的流体流过的冷却器10直接接合。因此，通过在缓冲膜61的表面接合可能由于第二变形例所涉及的半导体装置的驱动而发热的其它部件，能够进一步提高系统整体的冷却性能。
-第五变形例-
如图10所示，本发明的第一实施方式的第五变形例所涉及的半导体装置在以下方面与第一实施方式的第四变形例不同：缓冲膜61c还具有使冷却器10的第二主面12的一部分暴露的开口部63。在第一实施方式的第五变形例中没有说明的结构、作用及效果与第一实施方式的第四变形例的结构、作用及效果相同，因此省略重复的说明。
缓冲膜61c的开口部63形成为在俯视图案中被密封构件30b的开口部31所内包。即，开口部63形成于缓冲膜61c的由于开口部31而暴露的区域的一部分。开口部63形成为至少使第二主面12的在俯视图案中与半导体元件20对应的区域暴露。即，缓冲膜61c能够选择性地形成于第二主面12的除中央部以外的周边部。
缓冲膜61c在流路13的排列方向上的两端侧的侧壁面被密封构件30b所覆盖。开口部31的端部311位于缓冲膜61c的表面。这样，密封构件30b从第一主面11经由2个侧面14到达第二主面12，覆盖第二主面12的除中央部以外的周边部。
根据第一实施方式的第五变形例所涉及的半导体装置，缓冲膜61c具有至少使第二主面12的在俯视图案中与半导体元件20对应的区域暴露的开口部63。因此，与第一实施方式的第四变形例相比，在第二主面12侧缓冲膜61c难以受到半导体元件20的发热的影响。缓冲膜61c的温度变化被减少，因此因热膨胀系数之差而产生的热应力被抑制，从而能够提高半导体装置的可靠性。
并且，在由于缓冲膜61c的开口部63而暴露的冷却器10的第二主面12，能够直接接合需要冷却的其它电路部件、元件。由此，能够进一步提高系统整体的冷却性能。
(第二实施方式)
如图11所示，本发明的第二实施方式所涉及的半导体装置在以下方面与第一实施方式不同：具备与半导体元件20的两个主面分别接合的第一冷却器10a和第二冷却器10b。第二实施方式所涉及的半导体装置具备半导体元件20以及对半导体元件20进行密封的密封构件30c，在这方面与第一实施方式是相同的。但是，如图11所示，密封构件30c对半导体元件20进行密封的方式与第一实施方式不同，这一点在后面叙述。在第二实施方式中没有说明的其它结构、作用及效果与上述的第一实施方式的结构、作用及效果相同，由于重复，因此进行省略。
第一冷却器10a由陶瓷形成，具有第一主面11a以及与第一主面11a相向的第二主面12a。第一冷却器10a例如是矩形平板状。第一冷却器10a具有位于第一主面11a与第二主面12a之间的多个第一流路13a。多个第一流路13a分别沿与图11的纸面垂直的方向延伸，在沿着延伸方向的两端面处分别开口。第一冷却器10a在两端面具有彼此相向的2个侧面14a，该两端面是第一冷却器10a在多个第一流路13a的排列方向(图11的左右方向)上的两端面。多个第一流路13a沿与第一主面11平行的方向排列为1列。
第二冷却器10b由陶瓷形成，具有与第一主面11a平行地相向的第三主面11b以及与第三主面11b相向的第四主面12b。第二冷却器10b例如是矩形平板状。第二冷却器10b具有位于第三主面11b与第四主面12b之间的多个第二流路13b。多个第二流路13b沿与图11的纸面垂直的方向分别延伸，在沿着延伸方向的两端面处分别开口。第二冷却器10b在两端面具有彼此相向的2个侧面14b，该两端面是第二冷却器10b在多个第二流路13b的排列方向(图11的左右方向)上的两端面。多个第二流路13b沿第一流路13a的排列方向排列为1列。
能够从SiC、Si3N4、AlN、Al2O3、TiO2、ZrO2等任意地选择作为第一冷却器10a和第二冷却器10b的材料的陶瓷。
在第二实施方式所涉及的半导体装置中，元件图案层41、第一端子图案层42以及第二端子图案层43分别是与第一主面接合的构成布线电路的第一导电性图案层。第一端子图案层42的上表面利用接合材料24来与第一主端子55的一端侧接合。第一主端子55的另一端侧从密封构件30c露出到外部。第二端子图案层43的上表面利用接合材料25来与第二主端子56的一端侧接合。第二主端子的另一端侧从密封构件30c露出到外部。第一主端子55和第二主端子56分别是例如由Cu、铜合金等金属形成的导体板或导体棒。另外，也可以对第一主端子55和第二主端子56的表面实施镀Ni、镀Au等。接合材料24、25例如能够采用焊料、导电性粘接剂、Ag纳米粒子等金属烧结体等。
在图11所示的例子中，第二冷却器10b的第三主面11b与多个第二导电性图案层45、46接合。第二导电性图案层45、46与元件图案层41、第一端子图案层42及第二端子图案层43同样地，例如由Cu形成，通过利用共晶接合的DCB法、AMB法等来与第二冷却器10b接合。第二导电性图案层45、46只要是导电性的金属即可，除了Cu以外，也可以是铜合金，还可以由Al、铝合金形成。另外，也可以对表面实施镀Ni、镀Au等。
例如，第二导电性图案层45的一端侧利用接合材料23来与半导体元件20的控制电极接合，第二导电性图案层45的另一端侧与省略了图示的控制端子接合。第二导电性图案层46的一端侧利用接合材料22来与半导体元件20的第一主电极连接，第二导电性图案层46的另一端侧与第一主端子55电连接。
这样，半导体元件20的上表面借助接合材料22、23和第二导电性图案层45、46来与第二冷却器10b的第三主面11b接合。另外，半导体元件20的下表面借助接合材料21和元件图案层41来与第一冷却器10a的第一主面11a接合。在第三实施方式所涉及的半导体装置中，从半导体元件20产生的热被在配置于两个主面侧的第一冷却器10a和第二冷却器10b中分别流动的制冷剂散出，因此冷却性能高。
密封构件30a对半导体元件20、第一导电性图案层以及第二导电性图案层45、46进行密封。并且，如图11那样，密封构件30c在与第一流路13a和第二流路13b的长边方向正交的截面上覆盖第一主面11a以及2个侧面14a各自的至少一部分这样的第一冷却器10a的表面的连续的区域。同样地，密封构件30c覆盖第三主面11b以及2个侧面14b各自的至少一部分这样的第二冷却器10b的表面的连续的区域。
密封构件30c设置于除位于与图11的纸面垂直的方向侧的侧面以外的范围。在与图11的纸面垂直的方向上，用于向第一流路13a和第二流路13b流通作为制冷剂的流体的歧管与第一冷却器10a及第二冷却器10b连接。
密封构件30c由热固型的树脂和填充剂(填料)形成。热固型的树脂例如包括环氧树脂或者以环氧树脂为主成分的树脂。填料例如包括二氧化硅等绝缘性的无机材料粉末。关于密封构件30c，例如能够通过调整填料相对于树脂的添加量来调整热膨胀系数。通过使填料的添加量变多，能够使热膨胀系数变小。但是，当填料的添加量过多时，绝缘性下降或在机械性上变脆，因此是不理想的。密封构件30c的热膨胀系数例如能够调整为13×10-6(/K)～30×10-6(/K)。然而，这些值大于陶瓷的热膨胀系数。此外，密封构件的热膨胀系数是基于20℃～200℃下的JISK7197来测定出的值。
根据第二实施方式所涉及的半导体装置，密封构件30c覆盖第一冷却器10a的第一主面11a和2个侧面14a的至少各一部分、第二冷却器10b的第三主面11b和2个侧面14b的至少各一部分。由此，能够抑制密封构件30c在仅覆盖第一主面11a和第三主面11b的情况下可能发生的、由于与陶瓷的热膨胀系数之差而引起的模块整体的翘曲变形以及因翘曲应力引起的剥离、裂纹。另外，2个侧面14a和2个侧面14b分别位于远离半导体元件20的位置，因此难以受到半导体元件20的发热造成的影响，温度变化少。因此，通过将可能成为剥离、裂纹的起点的密封构件30c的各端部配置于2个侧面14a和2个侧面14b，能够抑制可能由于热膨胀系数之差而发生的剥离、裂纹。
-第一变形例-
如图12所示，本发明的第二实施方式的第一变形例所涉及的半导体装置在以下方面与上述的第二实施方式不同：密封构件30d配置成到达第二主面12a和第四主面12b。在下面的变形例中没有说明的结构、作用及效果与上述的第一实施方式及第二实施方式的结构、作用及效果相同，因此省略重复的说明。
在图12中，密封构件30d覆盖第一冷却器10a的第一主面11a、2个侧面14a以及第二主面12a。同样地，密封构件30d覆盖第二冷却器10b的第三主面11b、2个侧面14b以及第三主面12b。即，密封构件30d在与第一流路13a及第二流路13b的长边方向正交的截面上配置成包围第一冷却器10a和第二冷却器10b的外周面。密封构件30d形成为具有与第一冷却器10a的第二主面12a和第二冷却器10b的第四主面12b分别相向的2个侧面的长方体状。
根据第二实施方式的第一变形例所涉及的半导体装置，密封构件30d在与流路13的长边方向正交的截面上以包围第一冷却器10a和第二冷却器10b的方式覆盖第一冷却器10a和第二冷却器10b。因此，在与流路13的长边方向正交的截面上，在第一冷却器10a和第二冷却器10b的周围不存在密封构件30d中断的场所，不存在可能成为剥离的起点的端部。因此，根据第二实施方式的第一变形例所涉及的半导体装置，能够抑制因热膨胀系数之差引起的从第一冷却器10a和第二冷却器10b的剥离、裂纹。
并且，根据第二实施方式的第一变形例所涉及的半导体装置，密封构件30d在与第一流路13a、第二流路13b的长边方向正交的截面上以包围第一冷却器10a和第二冷却器10b的周围的方式覆盖第一冷却器10a和第二冷却器10b。因此，密封构件30d即使在其一部分从第一冷却器10a和第二冷却器10b剥离的情况下，也能够维持相对于第一冷却器10a和第二冷却器10b的相对位置。因而，根据第二实施方式的第一变形例所涉及的半导体装置，能够减少因损坏、翘曲引起的绝缘不良、导通不良等不良状况。
下面，参照图13～图16来说明第二实施方式的第一变形例所涉及的半导体装置的制造方法的一例。
首先，与图12所示的同样地，在第一冷却器10a的第一主面11a形成元件图案层41、第一端子图案层42以及第二端子图案层43等构成电路图案的第一导电性图案层。或者，在第二冷却器10b的第三主面11b形成第二导电性图案层45、46等构成电路图案的导电性图案层。
接着，如图13所示，在第一冷却器10a的元件图案层41上搭载半导体元件20，利用接合材料21(未图示)来接合第二主电极所处的半导体元件20的下表面。并且，在半导体元件20的上表面配置接合材料22(未图示)和接合材料23(未图示)。另外，与图12所示的同样地，在第一端子图案层42的上表面利用接合材料24(未图示)来接合第一主端子55，在第二端子图案层43的上表面利用接合材料25(未图示)来接合第二主端子56。此外，在图13中，示出了元件图案层41与第一端子图案层42被连结的情形，但是这是例示，能够根据元件、电路的种类来适当设计构成各电路图案的导电性图案层。
接着，如图14所示，使第一冷却器10a与第二冷却器10b正对地重合，使得第一主面11a上的第一导电性图案层与第三主面11b上的第二导电性图案层彼此对应。其结果，半导体元件20(未图示)的两个主面被夹在第一冷却器10a的第一主面11a与第二冷却器10b的第三主面11b之间。而且，位于半导体元件20(未图示)的上表面的电极借助接合材料22(未图示)和接合材料23(未图示)来与第二导电性图案层46(未图示)及第二导电性图案层45(未图示)分别接合。第一主端子55和第二主端子56等端子配置成从第一冷却器10a和第二冷却器10b的沿着第一流路13a和第二流路13b的排列方向的两端向外侧方向突出。
接着，如图15所示，将彼此接合的第一冷却器10a和第二冷却器10b配置于模具。然后，在该模具中进行固化前的密封构件30d的成型，由此形成将各第一流路13a和第二流路13b的两端侧除外地覆盖第一冷却器10a和第二冷却器10b的密封构件30d。通过形成密封构件30d，第一流路13a、第二流路13b、第一主端子55以及第二主端子56等端子的前端部从密封构件30d的表面突出来露出到外部。
如图16所示，这样制造出的半导体装置在第一冷却器10a和第二冷却器10b的各第一流路13a(未图示)和第二流路13b(未图示)的两端侧分别连接歧管71、72。由此，多个第一流路13a和第二流路13b的各两端的开口分别与外部的循环系统连接，在多个第一流路13a和第二流路13b的内部，作为制冷剂的流体向同一方向流动。
-第二变形例-
如图17所示，本发明的第二实施方式的第二变形例所涉及的半导体装置在以下方面与第二实施方式的第一变形例不同：具备第一缓冲膜61和第二缓冲膜62。第一缓冲膜61与第一冷却器10a的第二主面12a接合，第二缓冲膜62与第二冷却器10b的第四主面12b接合。此外，在下面的变形例中没有说明的结构、作用及效果与上述的第一～第三实施方式的结构、作用及效果相同，因此省略重复的说明。
第一缓冲膜61配置于第二主面12a的在第一流路13a的排列方向上的一端侧至另一端侧的范围，将第二主面12a与密封构件30d之间接合。第二缓冲膜62配置于第四主面12b的在第二流路13b的排列方向上的一端侧至另一端侧的范围，将第四主面12b与密封构件30d之间接合。
在图17所示的例子中，第一缓冲膜61和第二缓冲膜62分别为1个，但是也可以分别分割为多个。另外，第一缓冲膜61和第二缓冲膜62的厚度优选为0.1mm以上且5.0mm以下，更优选为0.2mm以上且2.5mm以下。
第一缓冲膜61和第二缓冲膜62由具有比作为第一冷却器10a和第二冷却器10b的材料的陶瓷的热膨胀系数大的热膨胀系数的金属形成。更优选的是，第一缓冲膜61和第二缓冲膜62的热膨胀系数为13×10-6(/K)～25×10-6(/K)。第一缓冲膜61和第二缓冲膜62例如由Cu、铜合金形成，通过利用共晶接合的DCB法、AMB法等来与第二主面12a及第四主面12b接合。第一缓冲膜61和第二缓冲膜62能够由与元件图案层41、第一端子图案层42和第二端子图案层43以及第二导电性图案层45、46相同的材料形成。第一缓冲膜61和第二缓冲膜62除了是Cu、铜合金以外，也可以是Al、Al合金、Ni、Ni合金、不锈钢等。另外，也可以对表面实施镀Ni、镀Au等。
根据第二实施方式的第二变形例所涉及的半导体装置，第一缓冲膜61与密封构件30d的树脂的密合性比第一冷却器10a的陶瓷与密封构件30d的树脂的密合性高。同样地，第二缓冲膜62与密封构件30d的树脂的密合性比第二冷却器10b的陶瓷与密封构件30d的树脂的密合性高。因此，密封构件30d能够借助第一缓冲膜61和第二缓冲膜来更坚固地与第一冷却器10a及第二冷却器10b接合。
并且，根据第二实施方式的第二变形例所涉及的半导体装置，具有比第一冷却器10a的热膨胀系数大的热膨胀系数的第一缓冲膜61配置于第一冷却器10a的第二主面12a。因此，第一缓冲膜61能够降低作用于第一冷却器10a的第二主面12a与密封构件30d的界面的、因第一冷却器10a与密封构件30d的热膨胀率之差引起的热应力。
同样地，根据第二实施方式的第二变形例所涉及的半导体装置，具有比第二冷却器10b的热膨胀系数大的热膨胀系数的第二缓冲膜62配置于第二冷却器10b的第四主面12b。因此，第二缓冲膜62能够降低作用于第二冷却器10b的第四主面12b与密封构件30d的界面的、因第二冷却器10b与密封构件30d的热膨胀率之差引起的热应力。
-第三变形例-
如图18所示，本发明的第二实施方式的第三变形例所涉及的半导体装置在以下方面与第二实施方式的第二变形例不同：具备分别具有多个狭缝的第一缓冲膜(省略图示)和第二缓冲膜62a。第二缓冲膜62a配置于第二冷却器10b的第四主面12b，因此进行了图示，但是第一缓冲膜配置于第一冷却器10a的第二主面12a，因此在图18中看不到。在第二实施方式的第三变形例中没有说明的结构、作用及效果与第二实施方式的第二变形例的结构、作用及效果相同，因此省略重复的说明。
在图18中，为了说明形成于第二缓冲膜62a的表面的狭缝，省略了密封构件30d的显示，但是实际上半导体装置具备密封构件30d(参照图17)。另外，在图18中，未图示第一缓冲膜，但是第一缓冲膜的构造与第二缓冲膜62a相同，因此省略图示。
第一缓冲膜和第二缓冲膜62a分别在与密封构件30d密合的表面上具有与第一流路13a及第二流路13b的长边方向平行地形成的多个狭缝。狭缝既可以是从第一缓冲膜、第二缓冲膜62a的表面雕刻到内部的槽，也可以是从表面贯通到背面的槽。通过多个狭缝所带来的锚固效果，第一缓冲膜和第二缓冲膜62各自与密封构件30d的密合性提高。
根据第三实施方式的第二变形例所涉及的半导体装置，第一缓冲膜及第二缓冲膜62a与密封构件30d的密合性比平坦的缓冲膜与密封构件30d的密合性高。因此，密封构件30d能够借助第一缓冲膜和第二缓冲膜62a来更坚固地与第一冷却器10a及第二冷却器10b接合。
此外，第一缓冲膜和第二缓冲膜62a的狭缝的图案不限于与第一流路13a及第二流路13b平行的图案。例如也可以是如图19的第二缓冲膜62b那样将与由周缘的4个边形成的矩形相似的多个矩形状的狭缝朝向中央重复地配置而成的狭缝的图案。
-第四变形例-
如图20所示，本发明的第二实施方式的第四变形例所涉及的半导体装置在以下方面与图17的第二变形例不同：密封构件30e在下表面具有使第一缓冲膜61暴露的第一开口部31a。并且，还在以下方面与第二变形例不同：密封构件30e在上表面具有形成为使第二缓冲膜62暴露的第二开口部31b。在第四变形例中没有说明的结构、作用及效果与第二实施方式的第二变形例的结构、作用及效果相同，因此省略重复的说明。
第一开口部31a配置成不使第二主面12a暴露于外部、仅使第一缓冲膜61的表面暴露于外部。第一开口部31a能够形成为至少使第一缓冲膜61的在俯视图案中与半导体元件20对应的区域暴露。第一缓冲膜61的沿着第一流路13a的排列方向的两端侧被密封构件30d所密封。第一开口部31a的端部311a位于第一缓冲膜61的表面。这样，密封构件30e从第一主面11a到达第二主面12a，覆盖第二主面12a的周边部。
同样地，第二开口部31b配置成不使第四主面12b暴露于外部、仅使第二缓冲膜62的表面暴露于外部。第二开口部31b能够形成为至少使第二缓冲膜62的在俯视图案中与半导体元件20对应的区域暴露。第二缓冲膜62的沿着第二流路13b的排列方向的两端被密封构件30d所密封。第二开口部31b的端部311b位于第二缓冲膜62的表面。这样，密封构件30e从第三主面11b到达第四主面12b，覆盖第四主面12b的周边部。
这样，可能成为剥离的起点的第一开口部31a的端部311a在第一缓冲膜61的表面上位于难以受到半导体元件20的发热的影响的第二主面12a的周边部。同样地，第二开口部31b的端部311b在第二缓冲膜62的表面上位于第四主面12b的周边部。因此，能够抑制密封构件30e由于与第一冷却器10a及第二冷却器10b的热膨胀系数之差而产生的剥离。并且，密封构件30e具有第一开口部31a和第二开口部31b，由此难以受到半导体元件20的发热的影响。因此，密封构件30e的温度变化被减少，因此因热膨胀系数之差产生的热应力被降低，剥离被抑制。
另外，密封构件30d具有使第一缓冲膜61的表面暴露的第一开口部31a以及使第二缓冲膜62的表面暴露的第二开口部31b。因此，暴露的第一缓冲膜61和第二缓冲膜62的表面能够接合需要冷却的其它电路部件、元件。因而，第一缓冲膜61与供作为制冷剂的流体流过的第一冷却器10a直接接合，因此通过接合发热的其它部件，能够进一步提高系统整体的冷却性能。同样地，第二缓冲膜62与供作为制冷剂的流体流过的第二冷却器10b直接接合，因此通过接合发热的其它部件，能够进一步提高系统整体的冷却性能。
-第五变形例-
如图21所示，本发明的第二实施方式的第五变形例所涉及的半导体装置在以下方面与第二实施方式的第四变形例不同：第一缓冲膜61c还具有使第一冷却器10a的第二主面12a的一部分暴露的开口部63。另外，还在以下方面与第四变形例不同：第二缓冲膜62c具有使第二冷却器10b的第四主面12b的一部分暴露的开口部64。在第五变形例中没有说明的结构、作用及效果与第二实施方式的第四变形例的结构、作用及效果相同，因此省略重复的说明。
第一缓冲膜61c的开口部63形成为在俯视图案中被密封构件30e的第一开口部31a所内包。即，开口部63形成于第一缓冲膜61c的由于第一开口部31a而暴露的区域的一部分。开口部63形成为至少使第二主面12的在俯视图案中与半导体元件20对应的区域暴露。即，第一缓冲膜61c能够选择性地形成于第二主面12的除中央部以外的周边部。第一缓冲膜61c的在第一流路13a的排列方向上的两端侧的侧壁面被密封构件30e所覆盖。第一开口部31a的端部311a位于第一缓冲膜61c的表面。这样，密封构件30e从第一主面11a经由2个侧面14a到达第二主面12a，覆盖第二主面12a的除中央部以外的周边部。
同样地，第二缓冲膜62c的开口部64形成为在俯视图案中被密封构件30e的第二开口部31b所内包。即，开口部64形成于第二缓冲膜62c的由于第二开口部31b而暴露的区域的一部分。开口部64形成为至少使第四主面12b的在俯视图案中与半导体元件20对应的区域暴露。即，第二缓冲膜62c能够选择性地形成于第四主面12b的除中央部以外的周边部。第二缓冲膜62c的在第二流路13b的排列方向上的两端侧的侧壁面被密封构件30e所覆盖。第二开口部31b的端部311b位于第二缓冲膜62c的表面。这样，密封构件30e从第三主面11b经由2个侧面14b到达第四主面12b，覆盖第四主面12b的除中央部以外的周边部。
根据第二实施方式的第五变形例所涉及的半导体装置，第一缓冲膜61c具有至少使第二主面12a的在俯视图案中与半导体元件20对应的区域暴露的开口部63。另外，第二缓冲膜62c具有至少使第四主面12b的在俯视图案中与半导体元件20对应的区域暴露的开口部64。因此，与第二实施方式的第四变形例相比，第一缓冲膜61c和第二缓冲膜62c难以受到半导体元件20的发热的影响。第一缓冲膜61c和第二缓冲膜62c的温度变化被减少，因此因热膨胀系数之差而产生的热应力被抑制，能够提高半导体装置的可靠性。
并且，根据第二实施方式的第五变形例所涉及的半导体装置，在由于开口部63而暴露的第二主面12a和由于开口部64而暴露的第四主面12b能够直接接合需要冷却的其它电路部件、元件。由此，能够进一步提高系统整体的冷却性能。
(其它实施方式)
如上所述，记载了本发明的第一实施方式和第二实施方式，但是不应理解为形成本公开的一部分的论述和附图是对本发明进行限定的。本领域技术人员根据本公开会明确各种代替实施方式、实施例以及应用技术。
例如，在第一实施方式和第二实施方式中，半导体装置也可以具备以分别贯通冷却器的多个流路的方式埋入的多个金属管。例如，如图22和图23所示，能够构成为具备分别贯通第一冷却器10a的多个第一流路13a的多个第一金属管15。同样地，如图17和图18所示，能够具备分别贯通第二冷却器10b的多个第二流路13b的多个第二金属管16。
第一金属管15和第二金属管16由Cu等金属形成。多个第一金属管15配置成分别从多个第一流路13a的各两端突出。多个第一金属管15的各两端侧从第一冷却器10a的各第一流路13a露出。多个第二金属管16配置成分别从多个第二流路13b的各两端突出。多个第二金属管16的各两端侧从第二冷却器10b的各第二流路13b露出。
多个第一金属管15例如以排列为一列的状态配置于模具，能够通过在将陶瓷的材料填充到模具并进行成型时进行烧结来埋入到第一流路13a。第二金属管16也同样地能够通过烧结来埋入到第二流路13b。第一金属管15和第二金属管16在第一流路13a和第二流路13b的内部与第一冷却器10a及第二冷却器10b坚固地接合。
密封构件30f在与第一流路13a及第二流路13b的长边方向正交的截面上配置成对第一冷却器10a和第二冷却器10b的外周面进行密封。并且，密封构件30f对第一冷却器10a和第二冷却器10b的位于在第一流路13a和第二流路13b的长边方向上的两端侧的各端面进行密封。密封构件30f在第一金属管15和第二金属管16的从第一冷却器10a和第二冷却器10b露出的两端侧以使第一金属管15和第二金属管16的各前端侧露出的方式对第一金属管15和第二金属管16的各根侧进行密封。
这样，通过使由与陶瓷相比密合性高的金属形成的第一金属管和第二金属管与密封构件30f接合，密封构件30f能够将与第一冷却器10a及第二冷却器10b的界面完全密封。因此，能够进一步抑制因热膨胀系数之差引起的从第一冷却器10a和第二冷却器10b的剥离。
另外，在第三实施方式中，也可以如图24所示那样具备控制端子57，该控制端子57从第二冷却器10b的第三主面11b贯通到第四主面12b，例如是圆柱状的导电性销。控制端子57例如在第三主面11b处与第二导电性图案层45接合，由此与半导体元件20的控制电极电连接。控制端子57从密封构件30c的上表面向上方突出。控制端子57例如由Cu、Cu合金等金属形成。第一主端子52和控制端子53不限于圆柱状，也可以是多边柱状。也可以对控制端子57的表面实施镀Ni、镀Au等。
除此以外，本发明包括将在上述的第一实施方式～第四实施方式中说明的各结构任意地应用所得的结构等在此没有记载的各种实施方式等，这是理所当然的。因而，本发明的技术范围仅由基于上述的说明的适当的权利要求书所涉及的发明技术特征来决定。

Claims (12)

1.一种半导体装置，其特征在于，具备：
冷却器，其由陶瓷形成，具有彼此相向的第一主面及第二主面以及彼此相向的2个侧面；
多个导电性图案层，所述多个导电性图案层与所述第一主面接合；
半导体元件，其隔着所述导电性图案层的至少一部分搭载于所述第一主面；以及
密封构件，其由树脂和填料形成，对所述半导体元件和所述导电性图案层进行密封，
其中，所述密封构件至少覆盖所述第一主面和所述2个侧面，
所述半导体装置还具备缓冲膜，该缓冲膜与所述第二主面接合，该缓冲膜由具有比所述陶瓷的热膨胀系数大的值的热膨胀系数的金属形成，
所述密封构件还从所述2个侧面覆盖所述第二主面的周边部，
密封构件在所述第二主面上的端部位于所述缓冲膜的表面。
2.根据权利要求1所述的半导体装置，其特征在于，
所述冷却器在所述第一主面与所述第二主面之间具有供作为制冷剂的流体流过的流路。
3.根据权利要求1所述的半导体装置，其特征在于，
所述密封构件覆盖所述第二主面，包围所述冷却器。
4.根据权利要求1所述的半导体装置，其特征在于，
所述密封构件以具有使所述缓冲膜的表面暴露的开口部的方式覆盖所述第二主面的周边部。
5.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲膜以具有使所述冷却器的表面暴露的开口部的方式覆盖所述第二主面的周边部，
所述密封构件以具有使所述缓冲膜的表面和所述冷却器的表面暴露的开口部的方式覆盖所述第二主面的周边部。
6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，
所述缓冲膜具有至少配置于与所述第二主面相反的一侧的面的狭缝。
7.一种半导体装置，其特征在于，具备：
第一冷却器，其由陶瓷形成，具有彼此相向的第一主面及第二主面以及彼此相向的2个第一侧面；
第二冷却器，其由所述陶瓷形成，具有与所述第一主面平行且彼此相向的第三主面及第四主面以及彼此相向的2个第二侧面；
多个第一导电性图案层，所述多个第一导电性图案层与所述第一主面接合；
多个第二导电性图案层，所述多个第二导电性图案层与所述第三主面接合；
半导体元件，其具有分别隔着所述第一导电性图案层的至少一部分和所述第二导电性图案层的至少一部分搭载于所述第一主面和所述第三主面的两个主面；以及
密封构件，其由树脂和填料形成，对所述半导体元件以及所述第一导电性图案层及所述第二导电性图案层进行密封，
其中，所述密封构件至少覆盖所述第一主面及所述2个第一侧面以及所述第三主面及所述2个第二侧面，
所述半导体装置还具备：
第一缓冲膜，其与所述第二主面接合，该第一缓冲膜由具有比所述陶瓷的热膨胀系数大的值的热膨胀系数的金属形成；以及
第二缓冲膜，其与所述第四主面接合，该第二缓冲膜由具有比所述陶瓷的热膨胀系数大的值的热膨胀系数的金属形成，
所述密封构件从所述2个第一侧面覆盖所述第二主面的周边部，所述密封构件在所述第二主面上的端部位于所述第一缓冲膜的表面，所述密封构件从所述2个第二侧面覆盖所述第四主面的周边部，所述密封构件在所述第四主面上的端部位于所述第二缓冲膜的表面。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第一冷却器在所述第一主面与所述第二主面之间具有供作为制冷剂的流体流过的第一流路，
所述第二冷却器在所述第三主面与所述第四主面之间具有供作为制冷剂的流体流过的第二流路，所述第二流路与所述第一流路平行。
9.根据权利要求7所述的半导体装置，其特征在于，
所述密封构件覆盖所述第二主面和所述第四主面，包围所述第一冷却器和所述第二冷却器。
10.根据权利要求7所述的半导体装置，其特征在于，
所述密封构件具有使所述第一缓冲膜的表面暴露的第一开口部和使所述第二缓冲膜的表面暴露的第二开口部中的至少任一个。
11.根据权利要求7所述的半导体装置，其特征在于，
所述第一缓冲膜以具有使所述第一冷却器的表面暴露的开口部的方式覆盖第二主面的周边部，所述密封构件以具有使所述第一缓冲膜的表面和所述第一冷却器的表面暴露的开口部的方式覆盖所述第二主面的周边部，
所述第二缓冲膜以具有使所述第二冷却器的表面暴露的开口部的方式覆盖第四主面的周边部，所述密封构件以具有使所述第二缓冲膜的表面和所述第二冷却器的表面暴露的开口部的方式覆盖所述第四主面的周边部。
12.根据权利要求7～11中的任一项所述的半导体装置，其特征在于，
所述第一缓冲膜具有至少配置于与所述第二主面相反的一侧的面的第一狭缝，所述第二缓冲膜具有至少配置于与所述第四主面相反的一侧的面的第二狭缝。
CN201810172393.2A 2017-04-14 2018-03-01 半导体装置 Active CN108735692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017080813A JP6885175B2 (ja) 2017-04-14 2017-04-14 半導体装置
JP2017-080813 2017-04-14

Publications (2)

Publication Number Publication Date
CN108735692A CN108735692A (zh) 2018-11-02
CN108735692B true CN108735692B (zh) 2023-08-29

Family

ID=63678789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810172393.2A Active CN108735692B (zh) 2017-04-14 2018-03-01 半导体装置

Country Status (4)

Country Link
US (1) US11201121B2 (zh)
JP (1) JP6885175B2 (zh)
CN (1) CN108735692B (zh)
DE (1) DE102018104509A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110959189A (zh) * 2017-08-01 2020-04-03 株式会社村田制作所 高频模块
DE112018006776T5 (de) * 2018-01-05 2020-09-17 Mitsubishi Electric Corporation Halbleitervorrichtung
KR102163662B1 (ko) 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
EP3719975A1 (de) * 2019-04-04 2020-10-07 Siemens Aktiengesellschaft Elektrische maschine
JP6741135B1 (ja) 2019-10-02 2020-08-19 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US11929298B2 (en) * 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders
EP4266363A1 (en) * 2022-04-21 2023-10-25 Airbus SAS Improved power component for electric or hybrid aircraft
DE102022209665B4 (de) * 2022-09-15 2024-08-29 Zf Friedrichshafen Ag Leistungsmodul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057102A (ja) * 2003-08-06 2005-03-03 Denso Corp 半導体冷却ユニット
CN103988298A (zh) * 2011-12-12 2014-08-13 株式会社丰田自动织机 半导体装置
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
CN105531817A (zh) * 2014-03-19 2016-04-27 富士电机株式会社 半导体模块单元以及半导体模块

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0271772A3 (de) * 1986-12-15 1988-12-14 Siemens Aktiengesellschaft Epoxidharz-Formmassen
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JP2002026469A (ja) 2000-07-11 2002-01-25 Denki Kagaku Kogyo Kk 直接冷却構造回路基板
JP3910383B2 (ja) * 2001-07-17 2007-04-25 株式会社日立製作所 パワーモジュールおよびインバータ
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
US7245493B2 (en) * 2003-08-06 2007-07-17 Denso Corporation Cooler for cooling electric part
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP4826426B2 (ja) * 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
US8450845B2 (en) * 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
JP2011115020A (ja) 2009-11-30 2011-06-09 Toyota Motor Corp パワーユニット
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
KR101255935B1 (ko) * 2011-07-08 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
EP2814059B1 (en) 2012-02-09 2020-08-05 Fuji Electric Co., Ltd. Semiconductor device
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
JP6056286B2 (ja) 2012-09-07 2017-01-11 株式会社明電舎 半導体モジュール及び半導体モジュール製造方法
JPWO2014132483A1 (ja) 2013-03-01 2017-02-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
EP3076428B1 (en) 2014-06-19 2019-03-13 Fuji Electric Co., Ltd. Cooler and cooler fixing method
CN106537585B (zh) 2014-07-16 2019-03-01 日本轻金属株式会社 液体套及液冷套的制造方法
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子
DE102015106552B4 (de) * 2015-04-28 2022-06-30 Infineon Technologies Ag Elektronisches Modul mit Fluid-Kühlkanal und Verfahren zum Herstellen desselben

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057102A (ja) * 2003-08-06 2005-03-03 Denso Corp 半導体冷却ユニット
CN103988298A (zh) * 2011-12-12 2014-08-13 株式会社丰田自动织机 半导体装置
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
CN105531817A (zh) * 2014-03-19 2016-04-27 富士电机株式会社 半导体模块单元以及半导体模块

Also Published As

Publication number Publication date
DE102018104509A1 (de) 2018-10-18
JP6885175B2 (ja) 2021-06-09
CN108735692A (zh) 2018-11-02
US11201121B2 (en) 2021-12-14
US20180301422A1 (en) 2018-10-18
JP2018182105A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
CN108735692B (zh) 半导体装置
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
JP7452597B2 (ja) 半導体装置及びその製造方法
JP2000164800A (ja) 半導体モジュール
US9385107B2 (en) Multichip device including a substrate
US10861833B2 (en) Semiconductor device
JP7532813B2 (ja) 半導体モジュール
JP7391957B2 (ja) 半導体装置
US20120235293A1 (en) Semiconductor device including a base plate
US20160056088A1 (en) Cold Plate, Device Comprising a Cold Plate and Method for Fabricating a Cold Plate
JP6003624B2 (ja) 半導体モジュール
US20030090915A1 (en) Inverter apparatus and method of manufacturing the same
US20130112993A1 (en) Semiconductor device and wiring substrate
JP7163583B2 (ja) 半導体装置
JP2004221381A (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
US11127714B2 (en) Printed board and semiconductor device
JP2015026667A (ja) 半導体モジュール
JP2022162190A (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
JP2022053401A (ja) 半導体モジュール
CN115206905B (zh) 半导体装置和使用该半导体装置的半导体模块
JP7570298B2 (ja) 半導体装置
WO2024070883A1 (ja) 半導体モジュールおよび半導体モジュールユニット
CN113597671B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment