[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7151018B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7151018B1
JP7151018B1 JP2022125379A JP2022125379A JP7151018B1 JP 7151018 B1 JP7151018 B1 JP 7151018B1 JP 2022125379 A JP2022125379 A JP 2022125379A JP 2022125379 A JP2022125379 A JP 2022125379A JP 7151018 B1 JP7151018 B1 JP 7151018B1
Authority
JP
Japan
Prior art keywords
conductive layer
layer
transistor
wiring
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022125379A
Other languages
English (en)
Other versions
JP2022172104A (ja
Inventor
英樹 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2022155117A priority Critical patent/JP7194859B1/ja
Application granted granted Critical
Publication of JP7151018B1 publication Critical patent/JP7151018B1/ja
Publication of JP2022172104A publication Critical patent/JP2022172104A/ja
Priority to JP2022197657A priority patent/JP7454634B2/ja
Priority to JP2024036692A priority patent/JP2024073519A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/564Details not otherwise provided for, e.g. protection against moisture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】素子の一方の電極と同一工程で形成した導電層を有効利用する。【解決手段】第1の導電層を有し、第1の導電層上に第1の絶縁層を有し、第1の絶縁層上に第1の酸化物半導体層を有し、第1の絶縁層上に第2の酸化物半導体層を有し、第1の酸化物半導体層上に第2の導電層を有し、第2の酸化物半導体層上に第3の導電層を有し、第1の酸化物半導体層上及び第2の酸化物半導体層上に第4の導電層を有し、第2の導電層上、第3の導電層上、及び第4の導電層上に第2の絶縁層を有し、第2の絶縁層上に第5の導電層を有し、第2の絶縁層上に第6の導電層を有し、第1の導電層は、第1の酸化物半導体層と重なる領域を有し、第5の導電層は、第1の酸化物半導体層と重なる領域を有し、第6の導電層は、第2の酸化物半導体層と重なる領域を有し、第5の導電層を、第1の導電層と電気的に接続する。【選択図】図44

Description

技術分野は半導体装置に関する。
特許文献1にはトランジスタを有する半導体装置が開示されている。
特許文献1の段落0012に「水素元素はキャリアを誘発する2つの要因を双方有して
いるため、水素元素を含む物質は酸化物半導体層を高純度化してI型に近づけることを妨
げる元素であるといえる」という記載がある。
特許文献1の段落0013に「水素元素を含む物質とは、例えば、水素、水分、水酸化
物、水素化物等である」という記載がある。
特許文献1には、酸化物半導体層中に水素元素を含む物質が含有された場合、トランジ
スタのしきい値電圧がマイナス側にシフトすることが記載されている。
特開2011-142311号公報
第1の目的は、素子の一方の電極と同一工程で形成される導電層を有効利用することで
ある。
第2の目的は、酸化物半導体層に水素元素を含む物質が侵入することを抑制することで
ある。
第3の目的は、回路内のトランジスタのオン電流を大きくすることである。
第4の目的は、新規な構造を有する半導体装置を提供することである。
以下に開示する発明は第1乃至第4の目的のうち少なくとも一つを達成できれば良い。
第1乃至第4の目的のうち少なくとも一つを達成できる発明が以下に例示される。
例えば、絶縁表面上に第1の導電層を有し、前記第1の導電層上に第1の絶縁層を有し
、前記第1の絶縁層上に第1の酸化物半導体層を有し、前記第1の絶縁層上に第2の酸化
物半導体層を有し、前記第1の酸化物半導体層上に第2の導電層を有し、前記第2の酸化
物半導体層上に第3の導電層を有し、前記第1の酸化物半導体層上及び前記第2の酸化物
半導体層上に第4の導電層を有し、前記第2の導電層上、前記第3の導電層上、及び前記
第4の導電層上に第2の絶縁層を有し、前記第2の絶縁層上に第5の導電層を有し、前記
第2の絶縁層上に第6の導電層を有し、前記第1の導電層は、前記第1の酸化物半導体層
と重なる領域を有し、前記第5の導電層は、前記第1の酸化物半導体層と重なる領域を有
し、前記第6の導電層は、前記第2の酸化物半導体層と重なる領域を有し、前記第5の導
電層は、前記第1の導電層と電気的に接続されていることを特徴とする半導体装置である
例えば、絶縁表面上に第1の導電層を有し、前記第1の導電層上に第1の絶縁層を有し
、前記第1の絶縁層上に酸化物半導体層を有し、前記酸化物半導体層上に第2の導電層を
有し、前記酸化物半導体層上に第3の導電層を有し、前記酸化物半導体層上に第4の導電
層を有し、前記第2の導電層上、前記第3の導電層上、及び前記第4の導電層上に第2の
絶縁層を有し、前記第2の絶縁層上に第5の導電層を有し、前記第2の絶縁層上に第6の
導電層を有し、前記第4の導電層は、前記第2の導電層と前記第3の導電層との間に位置
し、前記酸化物半導体層は、前記第2の導電層と重なる第1の領域を有し、前記酸化物半
導体層は、前記第3の導電層と重なる第2の領域を有し、前記酸化物半導体層は、前記第
4の導電層と重なる第3の領域を有し、前記酸化物半導体層は、前記第1の領域と前記第
3の領域との間に第4の領域を有し、前記酸化物半導体層は、前記第2の領域と前記第3
の領域との間に第5の領域を有し、前記第1の導電層は、前記第4の領域と重なる領域を
有し、前記第5の導電層は、前記第4の領域と重なる領域を有し、前記第6の導電層は、
前記第5の領域と重なる領域を有し、前記第5の導電層は、前記第1の導電層と電気的に
接続されていることを特徴とする半導体装置である。
例えば、前記第6の導電層はフローティング状態である。
素子の一方の電極と同一工程で形成される導電層を有効利用することができる。
酸化物半導体層に水素元素を含む物質が侵入することを抑制することができる。
回路内のトランジスタのオン電流を大きくすることができる。
新規な構造を有する半導体装置を提供することができる。
半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。
実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、
当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものでは
ない。
以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号又
は同一のハッチングを異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、以下の実施の形態は、一部又は全部を適宜組み合わせて実施することができる。
(実施の形態1)
素子の一方の電極と同一工程で形成される導電層を有効利用することができる構造を有
する半導体装置の例を示す。
基板10は絶縁表面を有する(図1(A)、図1(B))。
絶縁表面上に導電層21を有する(図1(A))。
絶縁表面上に導電層22を有する(図1(A))。
絶縁表面上に導電層23を有する(図1(B))。
導電層21の少なくとも一部は、例えば、トランジスタのゲート電極として機能するこ
とができる。
導電層22の少なくとも一部は、例えば、配線又は電極として機能することができる。
導電層22の少なくとも一部は、トランジスタのゲート電極として機能してもよい。
導電層23の少なくとも一部は、例えば、トランジスタのゲート電極として機能するこ
とができる。
導電層21と導電層22と導電層23とは同一工程で形成することができる。
よって、導電層21と導電層22と導電層23とは同一材料を有することができる。
導電層21上、導電層22上、及び導電層23上に絶縁層30を有する(図1(A)、
図1(B))。
絶縁層30の少なくとも一部は、例えば、トランジスタのゲート絶縁膜として機能する
ことができる。
絶縁層30上に半導体層31を有する(図1(A))。
絶縁層30上に半導体層32を有する(図1(B))。
半導体層31は導電層21と重なる領域を有する。
半導体層32は導電層23と重なる領域を有する。
半導体層31の少なくとも一部は、例えば、トランジスタのチャネル形成領域として機
能することができる。
半導体層32の少なくとも一部は、例えば、トランジスタのチャネル形成領域として機
能することができる。
チャネル形成領域とは、チャネルが形成される領域である。
半導体層31上に導電層41を有する(図1(A))。
半導体層31上に導電層42を有する(図1(A))。
半導体層32上に導電層43を有する(図1(B))。
半導体層32上に導電層44を有する(図1(B))。
導電層41の少なくとも一部は、例えば、トランジスタのソース電極又はドレイン電極
の一方として機能することができる。
導電層42の少なくとも一部は、例えば、トランジスタのソース電極又はドレイン電極
の他方として機能することができる。
導電層43の少なくとも一部は、例えば、トランジスタのソース電極又はドレイン電極
の一方として機能することができる。
導電層44の少なくとも一部は、例えば、トランジスタのソース電極又はドレイン電極
の他方として機能することができる。
導電層41と導電層42と導電層43と導電層44とは同一工程で形成することができ
る。
よって、導電層41と導電層42と導電層43と導電層44とは同一材料を有すること
ができる。
導電層41上、導電層42上、導電層43上、及び導電層44上に絶縁層50を有する
(図1(A)、図1(B))。
絶縁層50の少なくとも一部は、例えば、層間絶縁膜として機能することができる。
絶縁層50が無機物質を有する場合、絶縁層50の少なくとも一部は、例えば、保護膜
として機能することができる。
絶縁層50上に導電層61を有する(図1(A))。
絶縁層50上に導電層62を有する(図1(B))。
導電層61は、導電層22と電気的に接続されている。
導電層61は、導電層42と電気的に接続されている。
導電層62は、導電層44と電気的に接続されている。
導電層61の少なくとも一部は、例えば、配線又は電極として機能することができる。
導電層62の少なくとも一部は、例えば、素子の一方の電極として機能することができ
る。
素子の一方の電極を下部電極と呼ぶことができる。
素子の他方の電極を上部電極と呼ぶことができる。
素子が表示装置の場合、素子の一方の電極を画素電極と呼ぶことができる。
素子が表示装置の場合、素子の他方の電極を対向電極と呼ぶことができる。
導電層61と導電層62とは同一工程で形成することができる。
よって、導電層61と導電層62とは同一材料を有することができる。
導電層61上及び導電層62上に絶縁層70を有する(図1(A)、図1(B))。
EL表示装置の場合、絶縁層70の少なくとも一部は、例えば、隔壁として機能するこ
とができる。隔壁は、隣接する画素電極の間に位置する。
隔壁は有機物質を有することが好ましい。
隔壁が有機物質を有することによって、隔壁を平坦化膜として機能させることができる
EL表示装置の場合、絶縁層70は導電層62の端部と重なる領域を有する。
EL表示装置の場合、絶縁層70は導電層62と重なる領域に孔を有する。
液晶表示装置を作製したい場合、絶縁層70の少なくとも一部は、例えば、配向膜とし
て機能することができる。
絶縁層70の少なくとも一部を配向膜として機能させる場合は、導電層62の全体を絶
縁層70の少なくとも一部と重ねることが好ましい。
配向膜は有機物質を有することが好ましい。
EL表示装置の場合、導電層62上及び絶縁層70上に機能層80を有する(図1(B
))。
EL表示装置の場合、機能層80は、例えば、EL層(有機化合物を含む層)である。
液晶表示装置を作製したい場合、配向膜上に機能層80を形成すると好ましい。
液晶表示装置の場合、機能層80は、例えば、液晶層である。
機能層80上に導電層90を有する(図1(B))。
導電層90は、例えば、素子の他方の電極として機能することができる。
図1に示す構造は、絶縁層50のみを貫通する第1の孔と、絶縁層50及び絶縁層30
を貫通する第2の孔とを有する。図1に示す構造は、絶縁層30のみを貫通する第3の孔
を有さない。
第1の孔と第2の孔とは同一工程で形成することができる。
第1の孔と第3の孔とは同一工程で形成することができない。
第2の孔と第3の孔とは同一工程で形成することができない。
よって、図1に示す構造は、工程数を削減することが可能な構造である。
第3の孔を有さない場合、導電層42と導電層22とを直接接続させることができない
そこで、図1では、導電層42と導電層22とを導電層61を介して電気的に接続させ
ている。
導電層61は、導電層62(素子の一方の電極)と同一工程で形成することが可能であ
る。
よって、図1に示す構造は、素子の一方の電極と同一工程で形成された導電層を有効利
用することができる構造であるといえる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態2)
素子の一方の電極と同一工程で形成された導電層を有効利用することができる構造を有
する半導体装置の例を示す。
図2(A)は、図1(A)において、導電層22を削除し、導電層61と導電層21と
を電気的に接続させた図面の一例である。
図2(A)において、トランジスタのソース又はドレインの他方が、トランジスタのゲ
ートと電気的に接続されている。
図2(A)の接続はダイオード接続と呼ばれている。
ダイオード接続を行うことによって、トランジスタを用いてダイオードを形成すること
ができる。
図2(B)は、図1(A)において、導電層22を削除し、導電層45を追加した図面
の一例である。
導電層45は、導電層41及び導電層42と同一工程で形成することができる。
よって、導電層45は、導電層41及び導電層42と同一材料を有することができる。
導電層61は、導電層45と電気的に接続されている。
本実施の形態に示した構造は、素子の一方の電極と同一工程で形成された導電層を有効
利用することができる構造であるといえる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態3)
酸化物半導体層への水素元素を含む物質の侵入を抑制することができる構造を有する半
導体装置の例を示す。
酸化物半導体層中に水素元素を含む物質が含有された場合、トランジスタのしきい値電
圧がマイナス側にシフトする。
ところで、無機物質はHOをブロックすることができる機能を有する。
そこで、例えば、図1の絶縁層50は無機物質を有することが好ましい。
絶縁層50が無機物質を有することによって、酸化物半導体層への水素元素を含む物質
の侵入を抑制することができる。
また、例えば、図3のように、導電層63を形成すると好ましい。
導電層63は、半導体層31のチャネル形成領域と重なる領域を有する。
導電層63を形成することによって、酸化物半導体層への水素元素を含む物質の侵入を
更に抑制することができる。
導電層63は無機物質を有する場合、導電層63は、例えば、保護膜として機能するこ
とができる。
図3の半導体層31は酸化物半導体層であると好ましい。
絶縁層70は必須構成ではない。
絶縁層70が有機物を有する場合、絶縁層70は、例えば、平坦化膜として機能するこ
とができる。
絶縁層70が有機物質を有する場合、絶縁層70が水素元素を含む物質(HO)の供
給源になってしまうことがある。なぜならば、有機物質は無機物質よりも多くのHOを
含むからである。
そこで、絶縁層70が有機物質を有する場合、図3のように、導電層63を絶縁層50
と絶縁層70との間に配置することが好ましい。
導電層63を絶縁層50と絶縁層70との間に配置することによって、酸化物半導体層
に水素元素を含む物質が侵入することを抑制することができる。
半導体層31は、導電層41と重なる第1の領域を有する。
半導体層31は、導電層42と重なる第2の領域を有する。
半導体層31は、第3の領域を有する。
第3の領域は、導電層41及び導電層42と重ならない。
導電層63は、少なくとも第3の領域と重なる。
導電層41と導電層42と導電層63とはそれぞれ無機物質を有すると好ましい。
導電層41は、第1の領域に水素を含む物質が侵入することを抑制することができる機
能を有する。
導電層42は、第2の領域に水素を含む物質が侵入することを抑制することができる機
能を有する。
導電層63は、第3の領域に水素を含む物質が侵入することを抑制することができる機
能を有する。
導電層63は、第1の領域と重なると好ましい。
導電層63は、第2の領域と重なると好ましい。
導電層63と導電層21とを電気的に接続させた場合、導電層63の少なくとも一部は
、例えば、ゲート電極として機能することができる。
導電層63と導電層21とを電気的に接続させた場合、絶縁層50の少なくとも一部は
、例えば、ゲート絶縁膜として機能することができる。
導電層63と導電層21とを電気的に接続させた場合、半導体層31を有するトランジ
スタは、デュアルゲート型トランジスタになる。
デュアルゲート型トランジスタは、半導体層が2つのゲート電極に挟まれた構造を有す
るトランジスタである。
ボトムゲート型トランジスタは、半導体層の下にゲート電極を有するトランジスタであ
る。
トップゲート型トランジスタは、半導体層の上にゲート電極を有するトランジスタであ
る。
ボトムゲート型トランジスタ及びトップゲート型トランジスタの双方は、シングルゲー
ト型トランジスタに分類することができる。
導電層63と導電層21とを電気的に分離してもよい。
例えば、導電層63をフローティング状態とすることによって、半導体層31を有する
トランジスタをボトムゲート型トランジスタとして機能させることができる。
フローティング状態とは、例えば、導電層63が他の導電層と接触していない状態等で
ある。
例えば、導電層63の電位を所定の電位とすることによって、半導体層31を有するト
ランジスタのしきい値電圧を制御することができる。
半導体層31を有するトランジスタがN型トランジスタの場合、所定の電位は基準電位
より低い電位であることが好ましい。
半導体層31を有するトランジスタがP型トランジスタの場合、所定の電位は基準電位
より高い電位であることが好ましい。
導電層63の電位を所定の電位とすることによって、トランジスタをノーマリーオフと
することが容易になる。
回路には基準電位がある。
基準電位よりも高い電位をHigh電位としている。
基準電位よりも低い電位をLow電位としている。
基準電位は0Vである必要はないが、基準電位が0Vの場合、High電位はプラス電
位であり、Low電位はマイナス電位である。
また、導電層63を素子の一方の電極と同一工程で形成すると好ましい。
導電層63を素子の一方の電極と同一工程で形成する場合、図3に示す構造は、素子の
一方の電極と同一工程で形成された導電層を有効利用できる構造であるといえる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態4)
酸化物半導体層への水素元素を含む物質の侵入を抑制することができる構造を有する半
導体装置の例を示す。
図4(A)は図1(A)に導電層63を追加した例である。
図4(B)は、図1(A)において、導電層61の少なくとも一部と半導体層31の少
なくとも一部とを重ねた例である。
図5(A)は図1(B)に導電層63を追加した例である。
図5(B)は、図1(B)において、導電層62の少なくとも一部と半導体層32の少
なくとも一部とを重ねた例である。
図6(A)は図2(A)に導電層63を追加した例である。
図6(B)は、図2(A)において、導電層61の少なくとも一部と半導体層31の少
なくとも一部とを重ねた例である。
図7(A)は図2(B)に導電層63を追加した例である。
図7(B)は、図2(B)において、導電層61の少なくとも一部と半導体層31の少
なくとも一部とを重ねた例である。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態5)
図8は回路の一例である。
配線L1は、トランジスタTr1のゲートに電気的に接続されている。
配線L2は、トランジスタTr1のソース又はドレインの一方に電気的に接続されてい
る。
配線L2は、トランジスタTr2のソース又はドレインの一方に電気的に接続されてい
る。
配線L3は、トランジスタTr2のソース又はドレインの他方に電気的に接続されてい
る。
配線L3は、トランジスタTr2のゲートに電気的に接続されている。
配線L4は、トランジスタTr1のソース又はドレインの他方に電気的に接続されてい
る。
配線L1の少なくとも一部は、インバータ回路又はバッファ回路の入力端子として機能
することができる。
配線L1の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L2の少なくとも一部は、インバータ回路又はバッファ回路の出力端子として機能
することができる。
配線L2の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L3の少なくとも一部は、第1の電位となることができる機能を有する。
配線L3の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L4の少なくとも一部は、第2の電位となることができる機能を有する。
配線L4の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
第1の電位は、第2の電位と異なる電位であることが好ましい。
トランジスタTr1の極性は、トランジスタTr2の極性と同じであることが好ましい
トランジスタTr1及びトランジスタTr2がN型トランジスタであり、第1の電位が
第2の電位よりも大きい場合、図8の回路はインバータ回路として機能することができる
トランジスタTr1及びトランジスタTr2がN型トランジスタであり、第1の電位が
第2の電位よりも小さい場合、図8の回路はバッファ回路として機能することができる。
トランジスタTr1及びトランジスタTr2がP型トランジスタであり、第1の電位が
第2の電位よりも大きい場合、図8の回路はバッファ回路として機能することができる。
トランジスタTr1及びトランジスタTr2がP型トランジスタであり、第1の電位が
第2の電位よりも小さい場合、図8の回路はインバータ回路として機能することができる
図8の回路がインバータ回路として機能することができる場合、配線L1の電位がHi
gh電位となるときに、配線L2の電位がLow電位となる。
図8の回路がインバータ回路として機能することができる場合、配線L1の電位がLo
w電位となるときに、配線L2の電位がHigh電位となる。
図8の回路がバッファ回路として機能することができる場合、配線L1の電位がHig
h電位となるときに、配線L2の電位がHigh電位となる。
図8の回路がバッファ回路として機能することができる場合、配線L1の電位がLow
電位となるときに、配線L2の電位がLow電位となる。
第1の電位が第2の電位よりも小さい場合、第1の電位はLow電位であり、第2の電
位はHigh電位であることが好ましい。
第1の電位が第2の電位よりも大きい場合、第1の電位はHigh電位であり、第2の
電位はLow電位であることが好ましい。
回路動作を安定させるためには、トランジスタTr1及びトランジスタTr2の双方が
ノーマリーオフであることが好ましい。
但し、トランジスタTr1及びトランジスタTr2がP型トランジスタの場合、トラン
ジスタTr1がノーマリーオフであり、トランジスタTr2がノーマリーオンであると、
回路動作が安定するので好ましい。
トランジスタTr1又はトランジスタTr2をデュアルゲート構造とすることにより、
回路内のトランジスタのオン電流を大きくすることができる。
また、回路動作を安定させるために、トランジスタTr1のオン電流をトランジスタT
r2のオン電流よりも大きくすることが好ましい。
そこで、トランジスタTr1をデュアルゲート型トランジスタとし、トランジスタTr
2をシングルゲート型トランジスタとすることが好ましい。
回路動作を安定させるためには、トランジスタTr1のオフ電流が小さい方が好ましい
酸化物半導体層を有するトランジスタは、シリコンを有する層を有するトランジスタと
比較してオフ電流が小さい。
よって、トランジスタTr1は酸化物半導体層を有することが好ましい。
一方、例えば、トランジスタTr2をノーマリーオフにしたい場合は、トランジスタT
r2のしきい値電圧の制御が必要になる。
シリコンを有する層を有するトランジスタは、酸化物半導体層を有する層を有するトラ
ンジスタと比較してしきい値電圧の制御が容易である。
具体的には、シリコンを有する層にドナー元素又はアクセプター元素を添加することに
よってしきい値電圧を調整できる。
ドナー元素又はアクセプター元素の添加をイオンドーピング法又はイオン注入法を用い
て行うことによって、しきい値電圧の精密な制御が可能である。
よって、トランジスタTr2はシリコンを有する層を有することが好ましい。
したがって、トランジスタTr1は酸化物半導体層を有し、トランジスタTr2がシリ
コンを有する層を有することが好ましい。
工程数の削減を目的として、トランジスタTr1の半導体層の材料とトランジスタTr
2の半導体層の材料とを同一にしても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態6)
図9は、図8に示した回路を有する半導体装置の上面図の一例である。
図10(A)は、図9のA-B断面の断面図の一例である。
図10(B)は、図9のC-D断面の断面図の一例である。
図11(A)は、図9のE-F断面の断面図の一例である。
図11(B)は、図9のG-H断面の断面図の一例である。
図12は、図9~図11の回路と同一工程で形成した素子領域の回路の断面図の一例で
ある。
素子領域は、素子が形成された領域である。
素子が表示素子の場合、素子領域を画素領域と呼ぶことができる。
図9~図12について以下説明する。
基板100は絶縁表面を有する。
絶縁表面上に導電層201を有する。
絶縁表面上に導電層202を有する。
絶縁表面上に導電層203を有する。
絶縁表面上に導電層251を有する。
導電層201上、導電層202上、導電層203上、及び導電層251上、に絶縁層3
00を有する。
絶縁層300上に半導体層301を有する。
絶縁層300上に半導体層302を有する。
絶縁層300上に半導体層351を有する。
半導体層301は、導電層201と重なる領域を有する。
半導体層302は、導電層202と重なる領域を有する。
半導体層351は、導電層251と重なる領域を有する。
半導体層301と半導体層302は分離されているが、半導体層301と半導体層30
2とを結合させて一つの島状の半導体層としても良い。
半導体層301上に導電層401を有する。
半導体層302上に導電層402を有する。
半導体層301上及び半導体層302上に導電層403を有する。
半導体層351上に導電層451を有する。
半導体層351上に導電層452を有する。
導電層401上、導電層402上、導電層403上、導電層451上、及び導電層45
2上に絶縁層500を有する。
絶縁層500上に導電層601を有する。
絶縁層500上に導電層602を有する。
絶縁層500上に導電層603を有する。
絶縁層500上に導電層651を有する。
図9では、導電層601、導電層602、導電層603、導電層651が透光性を有す
る場合を例示しているが、導電層601、導電層602、導電層603、導電層651が
遮光性又は反射性を有していても良い。
導電層601は、半導体層301と重なる領域を有する。
導電層601は、導電層201と電気的に接続されている。
導電層602は、導電層203と電気的に接続されている。
導電層602は、導電層403と電気的に接続されている。
導電層603は、導電層202と電気的に接続されている。
導電層603は、導電層402と電気的に接続されている。
導電層651は、導電層452と電気的に接続されている。
導電層601上、導電層602上、導電層603上、導電層651上に絶縁層700を
有する。
絶縁層700上及び導電層651上に機能層800を有する。
機能層800上に導電層900を有する。
導電層201の少なくとも一部は、例えば、図8のトランジスタTr1のゲート電極と
して機能することができる。
導電層201の少なくとも一部は、例えば、図8の配線L1として機能することができ
る。
導電層202の少なくとも一部は、例えば、図8のトランジスタTr2のゲート電極と
して機能することができる。
導電層203の少なくとも一部は、例えば、図8の配線L2として機能することができ
る。
導電層251の少なくとも一部は、例えば、素子領域のトランジスタのゲート電極とし
て機能することができる。
絶縁層300の少なくとも一部は、例えば、図8のトランジスタTr1のゲート絶縁膜
として機能することができる。
絶縁層300の少なくとも一部は、例えば、図8のトランジスタTr2のゲート絶縁膜
として機能することができる。
絶縁層300の少なくとも一部は、例えば、素子領域のトランジスタのゲート絶縁膜と
して機能することができる。
半導体層301の少なくとも一部は、例えば、図8のトランジスタTr1のチャネル形
成領域として機能することができる。
半導体層302の少なくとも一部は、例えば、図8のトランジスタTr2のチャネル形
成領域として機能することができる。
半導体層351の少なくとも一部は、例えば、素子領域のトランジスタのチャネル形成
領域として機能することができる。
導電層401の少なくとも一部は、例えば、図8のトランジスタTr1のソース電極又
はドレイン電極の他方として機能することができる。
導電層401の少なくとも一部は、例えば、図8の配線L4として機能することができ
る。
導電層402の少なくとも一部は、例えば、図8のトランジスタTr2のソース電極又
はドレイン電極の他方として機能することができる。
導電層402の少なくとも一部は、例えば、図8の配線L3として機能することができ
る。
導電層403の少なくとも一部は、例えば、図8のトランジスタTr1のソース電極又
はドレイン電極の一方として機能することができる。
導電層403の少なくとも一部は、例えば、図8のトランジスタTr2のソース電極又
はドレイン電極の一方として機能することができる。
導電層403の少なくとも一部は、例えば、図8の配線L2として機能することができ
る。
導電層451の少なくとも一部は、例えば、素子領域のトランジスタのソース電極又は
ドレイン電極の一方として機能することができる。
導電層452の少なくとも一部は、例えば、素子領域のトランジスタのソース電極又は
ドレイン電極の他方として機能することができる。
絶縁層500の少なくとも一部は、例えば、層間絶縁膜として機能することができる。
絶縁層500の少なくとも一部は、例えば、図8のトランジスタTr1のゲート絶縁膜
として機能することができる。
導電層601の少なくとも一部は、例えば、図8のトランジスタTr1のゲート電極と
して機能することができる。
導電層602の少なくとも一部は、例えば、図8の配線L2として機能することができ
る。
導電層603の少なくとも一部は、図8のトランジスタTr2のゲートと図8のトラン
ジスタTr2のソース又はドレインの他方とを電気的に接続する配線として機能すること
ができる。
導電層651の少なくとも一部は、素子領域の素子の一方の電極として機能することが
できる。
EL表示装置の場合、絶縁層700の少なくとも一部は、例えば、隔壁として機能する
ことができる。隔壁は、隣接する画素電極の間に位置する。
隔壁は有機物質を有することが好ましい。
隔壁が有機物質を有することによって、隔壁を平坦化膜として機能させることができる
EL表示装置の場合、絶縁層700は導電層651の端部と重なる領域を有する。
EL表示装置の場合、絶縁層700は導電層651と重なる領域に孔を有する。
液晶表示装置を作製したい場合、絶縁層700の少なくとも一部は、例えば、配向膜と
して機能することができる。
絶縁層700の少なくとも一部を配向膜として機能させる場合は、導電層651の全体
を絶縁層700の少なくとも一部と重ねることが好ましい。
配向膜は有機物質を有することが好ましい。
EL表示装置の場合、機能層800は、例えば、EL層(有機化合物を含む層)である
液晶表示装置を作製したい場合、絶縁層700上に機能層800を形成すると好ましい
液晶表示装置の場合、機能層800は、例えば、液晶層である。
導電層900は、例えば、素子の他方の電極として機能することができる。
導電層601を有することによって、トランジスタTr1をデュアルゲート構造とする
ことができる。
トランジスタTr2はシングルゲート型トランジスタであるので、トランジスタTr1
のオン電流をトランジスタTr2のオン電流よりも大きくすることができる。
導電層402を有する配線L3を、複数の回路に電気的に接続することが好ましい。
配線L3を共通配線と呼ぶことができる。
導電層401を有する配線L4を、複数の回路に電気的に接続することが好ましい。
配線L4を共通配線と呼ぶことができる。
例えば、図9のように、配線L3と配線L4との間に複数の回路を配置することが好ま
しい。
配線L1は、配線L3又は配線L4と交差することが好ましい。
配線L2は、配線L3又は配線L4と交差することが好ましい。
配線L1が配線L3及び配線L4と交差しない場合、配線L1はとても長くなる。
配線L1がとても長い場合、配線L1の抵抗値はとても高くなる。
配線L1が配線L3又は配線L4と交差する場合、配線L1を短くすることができる。
配線L2が配線L3及び配線L4と交差しない場合、配線L2はとても長くなる。
配線L2がとても長い場合、配線L2の抵抗値はとても高くなる。
配線L2が配線L3又は配線L4と交差する場合、配線L2を短くすることができる。
例えば、図9のように、配線L1として導電層201を用いることによって、配線L1
を配線L4と交差させることができる。
例えば、図9のように、配線L2として導電層203と導電層403と導電層602と
を用いることによって、配線L2を配線L3と交差させることができる。
導電層402と導電層202を直接接続させる場合、絶縁層300のみに孔を形成する
工程が必要となる。
例えば、図9のように、導電層402と導電層202を導電層602を介して電気的に
接続することによって、絶縁層300のみに孔を形成する工程が不要となる。
導電層601、導電層602、及び導電層603のうち少なくとも一つを有することに
よって、素子の一方の電極と同一工程で形成された導電層を有効利用することができる。
半導体層301が酸化物半導体層である場合、導電層601を有することによって、酸
化物半導体層に水素元素を含む物質が侵入することを抑制することができる。
導電層601を有することによって、回路内のトランジスタのオン電流を大きくするこ
とができる。
半導体層302上には素子の一方の電極と同一工程で形成された導電層が形成されてい
ない。
半導体層302として、水素元素を含む物質に対して耐性のあるシリコンを有する層を
用いることが好ましい。
つまり、半導体層301を酸化物半導体層とし、半導体層302をシリコンを有する層
とすることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態7)
図13は回路の一例である。
配線L1は、トランジスタTr1のゲートに電気的に接続されている。
配線L2は、トランジスタTr1のソース又はドレインの一方に電気的に接続されてい
る。
配線L2は、抵抗素子Rの一方の端子に電気的に接続されている。
配線L3は、抵抗素子Rの他方の端子に電気的に接続されている。
配線L4は、トランジスタTr1のソース又はドレインの他方に電気的に接続されてい
る。
配線L1の少なくとも一部は、インバータ回路又はバッファ回路の入力端子として機能
することができる。
配線L1の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L2の少なくとも一部は、インバータ回路又はバッファ回路の出力端子として機能
することができる。
配線L2の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L3の少なくとも一部は、第1の電位となることができる機能を有する。
配線L3の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L4の少なくとも一部は、第2の電位となることができる機能を有する。
配線L4の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
第1の電位は、第2の電位と異なる電位であることが好ましい。
トランジスタTr1の極性は限定されない。
トランジスタTr1がN型トランジスタであり、第1の電位が第2の電位よりも大きい
場合、図13の回路はインバータ回路として機能することができる。
トランジスタTr1がN型トランジスタであり、第1の電位が第2の電位よりも小さい
場合、図13の回路はバッファ回路として機能することができる。
トランジスタTr1がP型トランジスタであり、第1の電位が第2の電位よりも大きい
場合、図13の回路はバッファ回路として機能することができる。
トランジスタTr1がP型トランジスタであり、第1の電位が第2の電位よりも小さい
場合、図13の回路はインバータ回路として機能することができる。
図13の回路がインバータ回路として機能することができる場合、配線L1の電位がH
igh電位となるときに、配線L2の電位がLow電位となる。
図13の回路がインバータ回路として機能することができる場合、配線L1の電位がL
ow電位となるときに、配線L2の電位がHigh電位となる。
図13の回路がバッファ回路として機能することができる場合、配線L1の電位がHi
gh電位となるときに、配線L2の電位がHigh電位となる。
図13の回路がバッファ回路として機能することができる場合、配線L1の電位がLo
w電位となるときに、配線L2の電位がLow電位となる。
第1の電位が第2の電位よりも小さい場合、第1の電位はLow電位であり、第2の電
位はHigh電位であることが好ましい。
第1の電位が第2の電位よりも大きい場合、第1の電位はHigh電位であり、第2の
電位はLow電位であることが好ましい。
回路動作を安定させるためには、トランジスタTr1がオン状態のときの抵抗値が、抵
抗素子Rの抵抗値よりも小さいことが好ましい。
よって、トランジスタTr1のオン電流が大きいことが好ましいので、トランジスタT
r1はデュアルゲート構造であることが好ましい。
回路動作を安定させるためには、トランジスタTr1のオフ電流が小さい方が好ましい
酸化物半導体層を有するトランジスタは、シリコンを有する層を有するトランジスタと
比較してオフ電流が小さい。
よって、トランジスタTr1は酸化物半導体層を有することが好ましい。
シリコンを有する層は、酸化物半導体層を有する層と比較して抵抗率の調整が容易であ
る。
具体的には、シリコンを有する層にドナー元素又はアクセプター元素を添加することに
よって抵抗率を調整できる。
ドナー元素又はアクセプター元素の添加をイオンドーピング法又はイオン注入法を用い
て行うことによって、抵抗率の精密な制御が可能である。
よって、抵抗素子Rはシリコンを有する層を有することが好ましい。
したがって、トランジスタTr1は酸化物半導体層を有し、抵抗素子Rがシリコンを有
する層を有することが好ましい。
工程数の削減を目的として、トランジスタTr1の半導体層の材料と抵抗素子Rの半導
体層の材料とを同一にしても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態8)
図14は、図13に示した回路を有する半導体装置の上面図の一例である。
図15は、図14のA-B断面の断面図の一例である。
図14は、図9において導電層202及び導電層603を削除した例に対応するので繰
り返しの説明は省略する。
半導体層302の少なくとも一部は、図13の抵抗素子Rの抵抗体として機能すること
ができる。
半導体層302は抵抗体であるので、半導体層302と重なるゲート電極が存在しない
具体的には、絶縁層300は半導体層302と重なる第1の領域を有する。
絶縁層500は半導体層302と重なる第2の領域を有する。
第1の領域は絶縁表面と接触している。
第2の領域は絶縁層700と接触している。
導電層601又は導電層602を有することによって、素子の一方の電極と同一工程で
形成された導電層を有効利用することができる。
半導体層301が酸化物半導体層の場合、導電層601を有することによって、酸化物
半導体層に水素元素を含む物質が侵入することを抑制することができる。
導電層601を有することによって、回路内のトランジスタのオン電流を大きくするこ
とができる。
トランジスタTr1がオフ状態のときの抵抗値が抵抗素子Rの抵抗値よりも大きいこと
が好ましい。
そこで、例えば、図14のように、トランジスタTr1において電流が流れる方向と垂
直方向の幅(チャネル幅)よりも、抵抗素子Rにおいて電流が流れる方向と垂直方向の幅
が大きい方が好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態9)
図16は回路の一例である。
配線L1は、トランジスタTr1のゲートに電気的に接続されている。
配線L2は、トランジスタTr1のソース又はドレインの一方に電気的に接続されてい
る。
配線L2は、トランジスタTr2のソース又はドレインの一方に電気的に接続されてい
る。
配線L2は、トランジスタTr2のゲートに電気的に接続されている。
配線L3は、トランジスタTr2のソース又はドレインの他方に電気的に接続されてい
る。
配線L4は、トランジスタTr1のソース又はドレインの他方に電気的に接続されてい
る。
配線L1の少なくとも一部は、インバータ回路又はバッファ回路の入力端子として機能
することができる。
配線L1の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L2の少なくとも一部は、インバータ回路又はバッファ回路の出力端子として機能
することができる。
配線L2の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L3の少なくとも一部は、第1の電位となることができる機能を有する。
配線L3の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
配線L4の少なくとも一部は、第2の電位となることができる機能を有する。
配線L4の少なくとも一部は、信号、電圧、又は電流を伝達することができる機能を有
することができる。
第1の電位は、第2の電位と異なる電位であることが好ましい。
トランジスタTr1の極性は、トランジスタTr2の極性と同じであることが好ましい
トランジスタTr1及びトランジスタTr2がN型トランジスタであり、第1の電位が
第2の電位よりも大きい場合、図16の回路はインバータ回路として機能することができ
る。
トランジスタTr1及びトランジスタTr2がN型トランジスタであり、第1の電位が
第2の電位よりも小さい場合、図16の回路はバッファ回路として機能することができる
トランジスタTr1及びトランジスタTr2がP型トランジスタであり、第1の電位が
第2の電位よりも大きい場合、図16の回路はバッファ回路として機能することができる
トランジスタTr1及びトランジスタTr2がP型トランジスタであり、第1の電位が
第2の電位よりも小さい場合、図16の回路はインバータ回路として機能することができ
る。
図16の回路がインバータ回路として機能することができる場合、配線L1の電位がH
igh電位となるときに、配線L2の電位がLow電位となる。
図16の回路がインバータ回路として機能することができる場合、配線L1の電位がL
ow電位となるときに、配線L2の電位がHigh電位となる。
図16の回路がバッファ回路として機能することができる場合、配線L1の電位がHi
gh電位となるときに、配線L2の電位がHigh電位となる。
図16の回路がバッファ回路として機能することができる場合、配線L1の電位がLo
w電位となるときに、配線L2の電位がLow電位となる。
第1の電位が第2の電位よりも小さい場合、第1の電位はLow電位であり、第2の電
位はHigh電位であることが好ましい。
第1の電位が第2の電位よりも大きい場合、第1の電位はHigh電位であり、第2の
電位はLow電位であることが好ましい。
回路動作を安定させるためには、トランジスタTr1及びトランジスタTr2の双方が
ノーマリーオフであることが好ましい。
但し、トランジスタTr1及びトランジスタTr2がN型トランジスタの場合、トラン
ジスタTr1がノーマリーオフであり、トランジスタTr2がノーマリーオンであると、
回路動作が安定するので好ましい。
トランジスタTr1又はトランジスタTr2をデュアルゲート構造とすることにより、
回路内のトランジスタのオン電流を大きくすることができる。
また、回路動作を安定させるために、トランジスタTr1のオン電流をトランジスタT
r2のオン電流よりも大きくすることが好ましい。
そこで、トランジスタTr1をデュアルゲート型トランジスタとし、トランジスタTr
2をシングルゲート型トランジスタとすることが好ましい。
回路動作を安定させるためには、トランジスタTr1のオフ電流が小さい方が好ましい
酸化物半導体層を有するトランジスタは、シリコンを有する層を有するトランジスタと
比較してオフ電流が小さい。
よって、トランジスタTr1は酸化物半導体層を有することが好ましい。
一方、例えば、トランジスタTr2をノーマリーオフにしたい場合は、トランジスタT
r2のしきい値電圧の制御が必要になる。
シリコンを有する層を有するトランジスタは、酸化物半導体層を有する層を有するトラ
ンジスタと比較してしきい値電圧の制御が容易である。
具体的には、シリコンを有する層にドナー元素又はアクセプター元素を添加することに
よってしきい値電圧を調整できる。
ドナー元素又はアクセプター元素の添加をイオンドーピング法又はイオン注入法を用い
て行うことによって、しきい値電圧の精密な制御が可能である。
よって、トランジスタTr2はシリコンを有する層を有することが好ましい。
したがって、トランジスタTr1は酸化物半導体層を有し、トランジスタTr2がシリ
コンを有する層を有することが好ましい。
工程数の削減を目的として、トランジスタTr1の半導体層の材料とトランジスタTr
2の半導体層の材料とを同一にしても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態10)
図17は、図16に示した回路を有する半導体装置の上面図の一例である。
図18は、図17のI-J断面の断面図の一例である。
図17は、図9において導電層603の接続箇所を変更した例に対応するので繰り返し
の説明は省略する。
図9では導電層603が導電層402と電気的に接続されていたが、図17では導電層
603が導電層403と電気的に接続されている。
導電層601、導電層602、及び導電層603のうち少なくとも一つを有することに
よって、素子の一方の電極と同一工程で形成された導電層を有効利用することができる。
半導体層301が酸化物半導体層の場合、導電層601を有することによって、酸化物
半導体層に水素元素を含む物質が侵入することを抑制することができる。
導電層601を有することによって、回路内のトランジスタのオン電流を大きくするこ
とができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態11)
図19、図20、図21に示すように、トランジスタTr1をシングルゲート型トラン
ジスタとしても良い。
図19は図9のトランジスタTr1をシングルゲート型トランジスタとした例である。
図20は図14のトランジスタTr1をシングルゲート型トランジスタとした例である
図21は図17のトランジスタTr1をシングルゲート型トランジスタとした例である
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態12)
図22は図8の回路をEL表示装置のゲートドライバの一部に適用した例である。
図8の回路の接続関係についての繰り返しの説明は省略する。
配線L2は、トランジスタTr3のゲートと電気的に接続されている。
配線Sは、トランジスタTr3のソース又はドレインの一方と電気的に接続されている
配線Vは、トランジスタTr4のソース又はドレインの一方と電気的に接続されている
トランジスタTr3のソース又はドレインの他方は、トランジスタTr4のゲートと電
気的に接続されている。
トランジスタTr4のソース又はドレインの他方は、発光素子ELと電気的に接続され
ている。
発光素子ELは、例えば、有機EL素子、無機EL素子、LED素子等である。
発光素子EL以外の素子(液晶素子、電気泳動素子、記憶素子、容量素子等)を用いて
も良い。
配線L1を短くするために、配線L1を配線L3と交差させることが好ましい。
配線L2を短くするために、配線L2を配線L4と交差させることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態13)
図23は図8の回路を液晶表示装置のゲートドライバの一部に適用した例である。
図8の回路の接続関係についての繰り返しの説明は省略する。
配線L2は、トランジスタTr5のゲートと電気的に接続されている。
配線Sは、トランジスタTr5のソース又はドレインの一方と電気的に接続されている
液晶素子LCは、トランジスタTr5のソース又はドレインの他方と電気的に接続され
ている。
液晶素子LC以外の素子(発光素子、電気泳動素子、記憶素子、容量素子等)を用いて
も良い。
配線L1を短くするために、配線L1を配線L3と交差させることが好ましい。
配線L2を短くするために、配線L2を配線L4と交差させることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態14)
図24は図13の回路をEL表示装置のゲートドライバの一部に適用した例である。
図13の回路の接続関係についての繰り返しの説明は省略する。
配線L2は、トランジスタTr3のゲートと電気的に接続されている。
配線Sは、トランジスタTr3のソース又はドレインの一方と電気的に接続されている
配線Vは、トランジスタTr4のソース又はドレインの一方と電気的に接続されている
トランジスタTr3のソース又はドレインの他方は、トランジスタTr4のゲートと電
気的に接続されている。
トランジスタTr4のソース又はドレインの他方は、発光素子ELと電気的に接続され
ている。
発光素子ELは、例えば、有機EL素子、無機EL素子、LED素子等である。
発光素子EL以外の素子(液晶素子、電気泳動素子、記憶素子、容量素子等)を用いて
も良い。
配線L1を短くするために、配線L1を配線L3と交差させることが好ましい。
配線L2を短くするために、配線L2を配線L4と交差させることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態15)
図25は図13の回路を液晶表示装置のゲートドライバの一部に適用した例である。
図13の回路の接続関係についての繰り返しの説明は省略する。
配線L2は、トランジスタTr5のゲートと電気的に接続されている。
配線Sは、トランジスタTr5のソース又はドレインの一方と電気的に接続されている
液晶素子LCは、トランジスタTr5のソース又はドレインの他方と電気的に接続され
ている。
液晶素子LC以外の素子(発光素子、電気泳動素子、記憶素子、容量素子等)を用いて
も良い。
配線L1を短くするために、配線L1を配線L3と交差させることが好ましい。
配線L2を短くするために、配線L2を配線L4と交差させることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態16)
図26は図16の回路をEL表示装置のゲートドライバの一部に適用した例である。
図16の回路の接続関係についての繰り返しの説明は省略する。
配線L2は、トランジスタTr3のゲートと電気的に接続されている。
配線Sは、トランジスタTr3のソース又はドレインの一方と電気的に接続されている
配線Vは、トランジスタTr4のソース又はドレインの一方と電気的に接続されている
トランジスタTr3のソース又はドレインの他方は、トランジスタTr4のゲートと電
気的に接続されている。
トランジスタTr4のソース又はドレインの他方は、発光素子ELと電気的に接続され
ている。
発光素子ELは、例えば、有機EL素子、無機EL素子、LED素子等である。
発光素子EL以外の素子(液晶素子、電気泳動素子、記憶素子、容量素子等)を用いて
も良い。
配線L1を短くするために、配線L1を配線L3と交差させることが好ましい。
配線L2を短くするために、配線L2を配線L4と交差させることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態17)
図27は図16の回路を液晶表示装置のゲートドライバの一部に適用した例である。
図16の回路の接続関係についての繰り返しの説明は省略する。
配線L2は、トランジスタTr5のゲートと電気的に接続されている。
配線Sは、トランジスタTr5のソース又はドレインの一方と電気的に接続されている
液晶素子LCは、トランジスタTr5のソース又はドレインの他方と電気的に接続され
ている。
液晶素子LC以外の素子(発光素子、電気泳動素子、記憶素子、容量素子等)を用いて
も良い。
配線L1を短くするために、配線L1を配線L3と交差させることが好ましい。
配線L2を短くするために、配線L2を配線L4と交差させることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態18)
図28は、図9において導電層604を追加した例である。
図29は、図28のA-B断面の断面図の一例である。
図30は、図14において導電層604を追加した例である。
図31は、図30のA-B断面の断面図の一例である。
図32は、図17において導電層604を追加した例である。
図33は、図30のA-B断面の断面図の一例である。
半導体層302が酸化物半導体層の場合、酸化物半導体層にHOが侵入すると酸化物
半導体層の特性が変化してしまう。
導電層604を有することによって、半導体層302へのHOの侵入を抑制すること
ができる。
半導体層302がチャネル形成領域を有する場合、トランジスタのしきい値電圧がシフ
トしてしまうことを防止することができる。
半導体層302が抵抗体である場合、抵抗体の抵抗率が変動してしまうことを防止する
ことができる。
本実施の形態で示した導電層604はフローティング状態である。
フローティング状態とは、例えば、導電層604が他の導電層と接触していない状態で
ある。
導電層604は導電層201と接触していない。
導電層604は導電層201と電気的に分離されている。
導電層604は導電層202と接触していない。
導電層604は導電層202と電気的に分離されている。
導電層604は導電層401と接触していない。
導電層604は導電層401と電気的に分離されている。
導電層604は導電層402と接触していない。
導電層604は導電層402と電気的に分離されている。
導電層604は導電層403と接触していない。
導電層604は導電層403と電気的に分離されている。
導電層604をフローティング状態としない場合、導電層604を他の導電層と電気的
に接続しても良い。
ここで、導電層604を島状に形成することによって、導電層604と他の導電層との
間に生じる寄生容量を低減することができる。
一方、HOの侵入に対する保護膜としての機能を向上させるためには、導電層604
と半導体層302との重なり部分の面積が大きいことが好ましい。
例えば、導電層604と半導体層302との重なり部分の面積が、導電層604と導電
層401との重なり部分の面積よりも大きいことが好ましい。
例えば、導電層604と半導体層302との重なり部分の面積が、導電層604と導電
層402との重なり部分の面積よりも大きいことが好ましい。
例えば、導電層604と半導体層302との重なり部分の面積が、導電層604と導電
層403との重なり部分の面積よりも大きいことが好ましい。
本実施の形態の場合は導電層604と導電層401との重なり部分の面積は0である。
導電層604は導電層601と同一工程で形成することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態19)
図34はトランジスタTr2をトップゲート型トランジスタとした場合の例である。
図35は、図34のA-B断面の断面図の一例である。
導電層601は、半導体層301と重なる領域を有する。
導電層604は、半導体層302と重なる領域を有する。
よって、半導体層が酸化物半導体層である場合に、酸化物半導体層への水素元素を含む
物質の侵入を抑制することができる。
トランジスタTr1をデュアルゲート型トランジスタとし、トランジスタTr2をトッ
プゲート型トランジスタとすることによって、トランジスタTr1のオン電流をトランジ
スタTr2のオン電流よりも大きくすることができる。
ここで、導電層604を島状に形成することによって、導電層604と他の導電層との
間に生じる寄生容量を低減することができる。
一方、HOの侵入に対する保護膜としての機能を向上させるためには、導電層604
と半導体層302との重なり部分の面積が大きいことが好ましい。
例えば、導電層604と半導体層302との重なり部分の面積が、導電層604と導電
層401との重なり部分の面積よりも大きいことが好ましい。
例えば、導電層604と半導体層302との重なり部分の面積が、導電層604と導電
層402との重なり部分の面積よりも大きいことが好ましい。
例えば、導電層604と半導体層302との重なり部分の面積が、導電層604と導電
層403との重なり部分の面積よりも大きいことが好ましい。
本実施の形態の場合は導電層604と導電層401との重なり部分の面積は0である。
導電層604は導電層601と同一工程で形成することができる。
本実施の形態では図8の回路の場合を説明するが、他の回路にも適用可能である。
例えば、導電層604を導電層402と電気的に分離し、且つ、導電層604を導電層
403と電気的に接続させることにより、図16の回路を作製することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態20)
導電層604が放熱性を有する層である場合、回路で発生する熱を放熱することができ
る。
導電層604が放熱性を有する層である場合、半導体層の材料は限定されない。
放熱性を有する層は、金、銀、銅、白金、鉄、アルミニウム、モリブデン、チタン、タ
ングステン等があるが限定されない。
例えば、金の熱伝導率は約320W/m・Kである。
例えば、銀の熱伝導率は約420W/m・Kである。
例えば、銅の熱伝導率は約398W/m・Kである。
例えば、白金の熱伝導率は約70W/m・Kである。
例えば、鉄の熱伝導率は約84W/m・Kである。
例えば、アルミニウムの熱伝導率は約236W/m・Kである。
例えば、モリブデンの熱伝導率は約139W/m・Kである。
例えば、チタンの熱伝導率は約21.9W/m・Kである。
例えば、タングステンの熱伝導率は約177W/m・Kである。
特に熱伝導率の高いのは金、銀、銅、アルミニウムである。
熱伝導率が高いほど放熱性が良いので、150W/m・K以上の物質を用いることが特
に好ましい。
金合金膜、銀合金膜、銅合金膜、アルミニウム合金膜も150W/m・K以上の熱伝導
率を有する。
導電層604は単層構造でも積層構造でも良い。
導電層604が積層構造の場合、放熱性を有する層を少なくとも一層有していれば良い
放熱性を有する層として導電層604を用いる場合は、導電層604の面積が大きい方
が好ましい。
また、放熱性を有する層として導電層604を用いる場合、絶縁層500に熱伝導率の
高い材料を用いると放熱効果が高まるので好ましい。
絶縁層500として、窒化珪素を有する膜、酸化アルミニウムを有する膜、ダイヤモン
ドライクカーボンを有する膜、窒化アルミニウムを有する膜等を用いることができるが限
定されない。
例えば、窒化珪素の熱伝導率は約20W/m・Kである。
例えば、酸化アルミニウムの熱伝導率は約23W/m・Kである。
酸化アルミニウムはHOのブロッキング効果が高い。
例えば、ダイヤモンドライクカーボンの熱伝導率は約400~約1800W/m・Kで
ある。
例えば、窒化アルミニウムの熱伝導率は約170~約200W/m・Kである。
熱伝導率が高いほど放熱性が良いので、150W/m・K以上の物質を用いることが特
に好ましい。
絶縁層500は単層構造でも積層構造でも良い。
絶縁層500が積層構造の場合、放熱性を有する層を少なくとも一層有していれば良い
参考として、アクリルの熱伝導率は0.2W/m・Kである。
参考として、エポキシの熱伝導率は0.21W/m・Kである。
参考として、酸化珪素の熱伝導率は8W/m・Kである。
図36は導電層604を回路全体と重なるように配置した例である。
半導体層は導電層よりも発熱しやすい。
よって、導電層604を少なくとも半導体層と重なるように配置すると好ましい。
導電層604の面積が大きい方が放熱効果が高い。
一方、導電層604と他の導電層が重なると寄生容量の発生が問題となる。
よって、他の導電層と重ならない領域に導電層604を配置すると好ましい。
図36において、導電層604は複数の孔を有する。
導電層604の孔の内側に、導電層601を配置することにより、導電層601と導電
層604とのショートを防止している。
導電層604の孔の内側に、導電層602を配置することにより、導電層602と導電
層604とのショートを防止している。
導電層604の孔の内側に、導電層603を配置することにより、導電層603と導電
層604とのショートを防止している。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態21)
図36において、導電層604は導電層401と重なる領域を有する。
よって、図36においては、導電層604と導電層401との間の寄生容量が問題にな
る場合がある。
図36において、導電層604は導電層402と重なる領域を有する。
よって、図36においては、導電層604と導電層402との間の寄生容量が問題にな
る場合がある。
一方、HOの侵入に対する保護膜としての機能を向上させるためには、導電層604
と半導体層302との重なり部分の面積が大きいことが好ましい。
そこで、図37のように、導電層604と半導体層302との重なり部分の面積を、導
電層604と導電層401との重なり部分の面積よりも大きくすることが好ましい。
また、図37のように、導電層604と半導体層302との重なり部分の面積を、導電
層604と導電層402との重なり部分の面積よりも大きくすることが好ましい。
導電層401及び導電層402はそれぞれ、長尺方向を有する第1の領域(配線部)と
、第1の領域と隣接する複数の第2の領域(凸部)を有しているといえる。
図37では、導電層401の第1の領域と導電層402の第1の領域(配線部)との間
に導電層604が位置しているともいえる。
複数の第2の領域(凸部)の少なくとも一部はトランジスタのソース電極又はドレイン
電極として機能することができる。
また、第1の領域の面積は第2の領域の面積よりも大きい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態22)
導電層604を導電層401又は導電層402の一方と電気的に接続させることによっ
て、導電層604を補助配線として用いることができる。
図38は、絶縁層500の有する複数の孔を介して、導電層604を導電層401と電
気的に接続した例である。
図39は、絶縁層500の有する複数の孔を介して、導電層604を導電層402と電
気的に接続した例である。
図38又は図39では、複数の孔を配線の交差部に設けている。
導電層604が半導体層302と重なる領域を有する場合、トランジスタTr2がN型
トランジスタの場合は、トランジスタTr2が常にオン状態となることを防止するため、
導電層604はLow電位となる導電層と電気的に接続することが好ましい。
導電層604が半導体層302と重なる領域を有する場合、トランジスタTr2がP型
トランジスタの場合は、トランジスタTr2が常にオン状態となることを防止するため、
導電層604はHigh電位となる導電層と電気的に接続することが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態23)
図40は図39において導電層603と導電層604とを結合させて一つの導電層とし
た例である。
導電層603と導電層604とを結合させて一つの導電層としても回路動作上の問題は
ない。
放熱性を有する層として導電層604を用いる場合、導電層604の面積が大きくなる
ので、放熱効果が大きくなり好ましい。
導電層604の面積が大きくなるので、補助配線として導電層604を用いる場合は抵
抗値を下げることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態24)
トランジスタTr1をシングルゲート型トランジスタとする場合、導電層601が不要
となる。
そこで、図41のように、導電層601のかわりに導電層605を設けると好ましい。
半導体層301が酸化物半導体層の場合、導電層605を有することによって、半導体
層301へのHOの侵入を抑制することができる。
本実施の形態で示した導電層605はフローティング状態である。
フローティング状態とは、例えば、導電層605が他の導電層と接触していない状態で
ある。
導電層605は導電層201と接触していない。
導電層605は導電層201と電気的に分離されている。
導電層605は導電層202と接触していない。
導電層605は導電層202と電気的に分離されている。
導電層605は導電層401と接触していない。
導電層605は導電層401と電気的に分離されている。
導電層605は導電層402と接触していない。
導電層605は導電層402と電気的に分離されている。
導電層605は導電層403と接触していない。
導電層605は導電層403と電気的に分離されている。
導電層605をフローティング状態としない場合は、導電層605を他の導電層と電気
的に接続しても良い。
ここで、導電層605を島状に形成することによって、導電層605と他の導電層との
間に生じる寄生容量を低減することができる。
一方、HOの侵入に対する保護膜としての機能を向上させるためには、導電層605
と半導体層301との重なり部分の面積が大きいことが好ましい。
例えば、導電層605と半導体層301との重なり部分の面積が、導電層605と導電
層401との重なり部分の面積よりも大きいことが好ましい。
例えば、導電層605と半導体層301との重なり部分の面積が、導電層605と導電
層402との重なり部分の面積よりも大きいことが好ましい。
例えば、導電層605と半導体層301との重なり部分の面積が、導電層605と導電
層403との重なり部分の面積よりも大きいことが好ましい。
本実施の形態の場合は導電層605と導電層402との重なり部分の面積は0である。
導電層605は導電層604と同一工程で形成することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態25)
図41において、導電層604と導電層605を結合して一つの導電層としても良い。
例えば、図42のように導電層604を回路全体と重ねても良い。
導電層604が導電層602又は導電層603とショートしないように、導電層604
に複数の孔が設けられている。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態26)
図13の抵抗素子Rは固定抵抗でも可変抵抗でも良い。
可変抵抗としては、例えばトランジスタがある。
例えば、図43のように、抵抗素子RをトランジスタTr2とし、配線L5の第3の電
位を調節することによって、抵抗値を調節しても良い。
配線L5は、トランジスタTr2のゲートと電気的に接続されている。
また、配線L5の少なくとも一部は、信号、電圧、又は電流を伝達することができる機
能を有することができる。
トランジスタTr2はノーマリーオフでも良いしノーマリーオンでも良い。
回路動作を安定させるためには、トランジスタTr1のオフ電流が小さい方が好ましい
酸化物半導体層を有するトランジスタは、シリコンを有する層を有するトランジスタと
比較してオフ電流が小さい。
よって、トランジスタTr1は酸化物半導体層を有することが好ましい。
一方、例えば、トランジスタTr2をノーマリーオフにしたい場合は、トランジスタT
r2のしきい値電圧の制御が必要になる。
シリコンを有する層を有するトランジスタは、酸化物半導体層を有する層を有するトラ
ンジスタと比較してしきい値電圧の制御が容易である。
具体的には、シリコンを有する層にドナー元素又はアクセプター元素を添加することに
よってしきい値電圧を調整できる。
ドナー元素又はアクセプター元素の添加をイオンドーピング法又はイオン注入法を用い
て行うことによって、しきい値電圧の精密な制御が可能である。
よって、トランジスタTr2はシリコンを有する層を有することが好ましい。
したがって、トランジスタTr1は酸化物半導体層を有し、トランジスタTr2がシリ
コンを有する層を有することが好ましい。
但し、トランジスタTr1の半導体層の材料とトランジスタTr2の半導体層の材料と
を同一にすることによって、工程数を削減することができるので、トランジスタTr1の
半導体層の材料とトランジスタTr2の半導体層の材料は必要に応じて適宜選択すれば良
い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態27)
他の実施の形態で説明した新規な断面構造についてまとめる。
まず、図44(A)について説明する。
基板100は絶縁表面を有する。
絶縁表面上に導電層201を有する。
導電層201上に絶縁層300を有する。
絶縁層300上に半導体層301を有する。
絶縁層300上に半導体層302を有する。
半導体層301は、導電層201と重なる領域を有する。
導電層201は、トランジスタTr1のチャネル形成領域と重なる領域を有する。
半導体層301上に導電層401を有する。
半導体層302上に導電層402を有する。
半導体層301上及び半導体層302上に導電層403を有する。
導電層401上、導電層402上、及び導電層403上に絶縁層500を有する。
絶縁層500上に導電層601を有する。
導電層601は、半導体層301と重なる領域を有する。
導電層601は、トランジスタTr1のチャネル形成領域と重なる領域を有する。
導電層601上に絶縁層700を有する。
絶縁層700は必須の構成ではない。
図44(B)は、図44(A)に導電層202を追加した例である。
導電層202は導電層201と同一工程で形成することができる。
導電層202は導電層201と同一材料を有する。
半導体層302は、導電層202と重なる領域を有する。
導電層202は、トランジスタTr2のチャネル形成領域と重なる領域を有する。
図44(C)は、図44(A)に導電層604を追加した例である。
図44(D)は、図44(B)に導電層604を追加した例である。
導電層604は導電層601と同一工程で形成することができる。
導電層604は導電層601と同一材料を有する。
半導体層302は、導電層604と重なる領域を有する。
導電層604は、トランジスタTr2のチャネル形成領域と重なる領域を有する。
本実施の形態は、インバータ回路、バッファ回路以外の回路にも適用可能である。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態28)
半導体層301と半導体層302を結合して一つの半導体層としても良い。
図45(A)は、例えば、図44(A)の半導体層301と半導体層302を結合した
例である。
図45(B)は、例えば、図44(B)の半導体層301と半導体層302を結合した
例である。
図45(C)は、例えば、図44(C)の半導体層301と半導体層302を結合した
例である。
図45(D)は、例えば、図44(D)の半導体層301と半導体層302を結合した
例である。
まず、図45(A)について説明する。
基板100は絶縁表面を有する。
絶縁表面上に導電層201を有する。
導電層201上に絶縁層300を有する。
絶縁層300上に半導体層301を有する。
半導体層301は、導電層201と重なる領域を有する。
導電層201は、トランジスタTr1のチャネル形成領域と重なる領域を有する。
半導体層301上に導電層401を有する。
半導体層301上に導電層402を有する。
半導体層301上に導電層403を有する。
導電層401上、導電層402上、及び導電層403上に絶縁層500を有する。
絶縁層500上に導電層601を有する。
導電層601は、半導体層301と重なる領域を有する。
導電層601は、トランジスタTr1のチャネル形成領域と重なる領域を有する。
導電層601上に絶縁層700を有する。
絶縁層700は必須の構成ではない。
図45(B)は、図45(A)に導電層202を追加した例である。
導電層202は導電層201と同一工程で形成することができる。
導電層202は導電層201と同一材料を有する。
半導体層301は、導電層202と重なる領域を有する。
導電層201は、トランジスタTr2のチャネル形成領域と重なる領域を有する。
図45(C)は、図45(A)に導電層604を追加した例である。
図45(D)は、図45(B)に導電層604を追加した例である。
導電層604は導電層601と同一工程で形成することができる。
導電層604は導電層601と同一材料を有する。
半導体層301は、導電層604と重なる領域を有する。
導電層604は、トランジスタTr2のチャネル形成領域と重なる領域を有する。
導電層403は導電層401と導電層402との間に位置する。
半導体層301は、導電層401と重なる第1の領域を有する。
半導体層301は、導電層402と重なる第2の領域を有する。
半導体層301は、導電層403と重なる第3の領域を有する。
半導体層301は、第1の領域と第3の領域との間に第4の領域を有する。
半導体層301は、第2の領域と第3の領域との間に第5の領域を有する。
トランジスタTr1のチャネル形成領域は、少なくとも第4の領域を有する。
トランジスタTr2のチャネル形成領域は、少なくとも第5の領域を有する。
抵抗素子Rの抵抗体は、少なくとも第5の領域を有する。
本実施の形態は、インバータ回路、バッファ回路以外の回路にも適用可能である。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態29)
図22~図27において、配線Sは素子領域のトランジスタのソース又はドレインの一
方と電気的に接続されている。
インバータ回路又はバッファ回路の出力端子(配線L2)を配線Sに電気的に接続して
も良い。
つまり、ソースドライバの一部にインバータ回路又はバッファ回路を用いても良い。
図46は、インバータ回路又はバッファ回路の出力端子(配線L2)を配線Sに電気的
に接続する際の配線構造の一例である。
この場合、配線L2が配線Sに対応する。
例えば、図46(A)は導電層411を有する。
導電層411は導電層402及び導電層403と同一工程で形成することができる。
導電層411の少なくとも一部は、例えば、配線L2として機能することができる。
導電層602は導電層403と電気的に接続されている。
導電層602は導電層411と電気的に接続されている。
導電層602は導電層402と交差する。
導電層602は、素子の電極の一方と同一工程で形成することができる。
例えば、図46(B)は、導電層402を複数の島状の導電層とした例である。
複数の島状の導電層は、例えば、導電層402a及び導電層402bを有する。
素子の電極の一方と同一工程で形成される導電層611を有する。
導電層611は導電層402aと電気的に接続されている。
導電層611は導電層402bと電気的に接続されている。
導電層611は導電層403と交差する。
導電層402aの少なくとも一部は、例えば、配線L4として機能することができる。
導電層402aの少なくとも一部は、例えば、トランジスタTr2のソース電極又はド
レイン電極の他方として機能することができる。
導電層402bの少なくとも一部は、例えば、配線L4として機能することができる。
導電層403の少なくとも一部は、例えば、配線L2として機能することができる。
導電層611の少なくとも一部は、例えば、配線L4として機能することができる。
また、ゲートドライバの一部にインバータ回路又はバッファ回路を用いる場合の配線構
造の例を図46(C)に示す。
図46(C)は、導電層203を導電層402と交差させずに、導電層602を導電層
402と交差させた例である。
以上のように、素子の一方の電極と同一工程で形成された導電層を有効利用することが
できる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態30)
基板は、ガラス基板、石英基板、金属基板、半導体基板、樹脂基板(プラスチック基板
)等を用いることができるがこれらに限定されない。
基板上に下地絶縁膜を形成しても良い。
基板は、絶縁表面を有していると好ましい。
ガラス基板、石英基板、樹脂基板等は絶縁表面を有している。
金属基板、半導体基板等は絶縁表面を有していないので、下地絶縁膜を形成することに
より絶縁表面を有することができる。
基板が可撓性を有していても良い。
ガラス基板を薄くすると可撓性を有するようになる。
樹脂基板は可撓性を有する。
絶縁層は絶縁性を有していればどのような材料でも用いることができる。
絶縁層は単層構造であっても積層構造であっても良い。
絶縁層として、例えば、無機物質を有する絶縁層、有機物質を有する絶縁層等があるが
限定されない。
無機物質を有する絶縁層は、例えば、酸化シリコンを有する膜、窒化シリコンを有する
膜、窒化アルミニウムを有する膜、酸化アルミニウムを有する膜、酸化ハフニウムを有す
る膜等があるが限定されない。
有機物質を有する絶縁層として、例えば、ポリイミドを有する膜、アクリルを有する膜
、シロキサンを有する膜、エポキシを有する膜等があるが限定されない。
ゲート絶縁膜として機能することができる絶縁層は無機物質を有する絶縁層であること
が好ましい。
導電層は、導電性を有していればどのような材料でも用いることができる。
導電層は単層構造であっても積層構造であっても良い。
導電層は、金属を有する膜、透明導電体を有する膜等があるが限定されない。
金属としては、例えば、アルミニウム、チタン、モリブデン、タングステン、クロム、
金、銀、銅、アルカリ金属、アルカリ土類金属等があるが限定されない。
透明導電体としては、例えば、インジウム錫酸化物、インジウム亜鉛酸化物等があるが
限定されない。
金属は遮光性又は反射性を有する。
透明導電体は透光性を有する。
素子の一方の電極が透光性を有する場合、素子の一方の電極から光を取り出すことがで
きる。
素子の他方の電極が透光性を有する場合、素子の他方の電極から光を取り出すことがで
きる。
半導体層は、半導体特性を有していればどのような材料でも用いることができる。
半導体層は単層構造であっても積層構造であっても良い。
半導体層は、酸化物半導体層と、酸化物半導体層以外の半導体層等があるが限定されな
い。
酸化物半導体層以外の半導体層としては、シリコンを有する層、有機半導体層等がある
が限定されない。
シリコンを有する層としては、シリコン膜、シリコンゲルマニウム膜、炭化シリコン膜
等があるが限定されない。
シリコンを有する層とソース電極との間に、不純物を有するシリコン膜を有していても
良い。
シリコンを有する層とドレイン電極との間に、不純物を有するシリコン膜を有していて
も良い。
不純物としては、ドナー元素又はアクセプター元素等がある。
シリコン膜に対するドナー元素としてはリン等があるが限定されない。
シリコン膜に対するアクセプター元素としてはボロン等があるが限定されない。
ドナー元素を有するシリコン膜を用いるとN型トランジスタを作製することができる。
アクセプター元素を有するシリコン膜を用いるとP型トランジスタを作製することがで
きる。
酸化物半導体層は、酸化物半導体材料を有する膜である。
酸化物半導体層は、金属と酸素とを有する膜であれば限定されない。
例えば、インジウムと酸素を有する膜、亜鉛と酸素を有する膜、錫と酸素を有する膜等
は酸化物半導体層として機能することができる。
例えば、酸化物半導体層として、酸化インジウム膜、酸化スズ膜、酸化亜鉛膜等がある
が限定されない。
例えば、酸化物半導体層として、In-Zn系酸化物膜、Sn-Zn系酸化物膜、Al
-Zn系酸化物膜、Zn-Mg系酸化物膜、Sn-Mg系酸化物膜、In-Mg系酸化物
膜、In-Ga系酸化物膜等があるが限定されない。
A-B系酸化物膜(A、Bは元素)とは、AとBと酸素とを有する膜を意味する。
例えば、酸化物半導体層として、例えば、In-Ga-Zn系酸化物膜、In-Sn-
Zn系酸化物膜、Sn-Ga-Zn系酸化物膜、In-Al-Zn系酸化物膜、In-H
f-Zn系酸化物膜、In-La-Zn系酸化物膜、In-Ce-Zn系酸化物膜、In
-Pr-Zn系酸化物膜、In-Nd-Zn系酸化物膜、In-Sm-Zn系酸化物膜、
In-Eu-Zn系酸化物膜、In-Gd-Zn系酸化物膜、In-Tb-Zn系酸化物
膜、In-Dy-Zn系酸化物膜、In-Ho-Zn系酸化物膜、In-Er-Zn系酸
化物膜、In-Tm-Zn系酸化物膜、In-Yb-Zn系酸化物膜、In-Lu-Zn
系酸化物膜、Al-Ga-Zn系酸化物膜、Sn-Al-Zn系酸化物膜等があるが限定
されない。
A-B-C系酸化物膜(A、B、Cは元素)とは、AとBとCと酸素とを有する膜を意
味する。
例えば、酸化物半導体層として、In-Sn-Ga-Zn系酸化物膜、In-Hf-G
a-Zn系酸化物膜、In-Al-Ga-Zn系酸化物膜、In-Sn-Al-Zn系酸
化物膜、In-Sn-Hf-Zn系酸化物膜、In-Hf-Al-Zn系酸化物膜等があ
るが限定されない。
A-B-C-D系酸化物膜(A、B、C、Dは元素)とは、AとBとCとDと酸素とを
有する膜を意味する。
酸化物半導体層としては、インジウムとガリウムと亜鉛と酸素とを有する膜が特に好ま
しい。
酸化物半導体層を用いるとN型トランジスタを作製することができる。
酸化物半導体層は結晶を有していると好ましい。
結晶はC軸方向が酸化物半導体層又は基板の表面と垂直になるように配向されていると
好ましい。
酸化物半導体層又は基板の表面と垂直になるようにC軸配向された結晶をCAAC(C
-Axis Aligned Crystal)と呼ぶ。
結晶のC軸と酸化物半導体層又は基板の表面とのなす角度は90度が好ましいが、80
度以上100度以下であっても良い。
CAACの作製方法の一例として、スパッタリング法を用いて酸化物半導体層を形成す
るに際して、成膜時の基板温度を200℃以上450℃以下とする第1の方法がある。
第1の方法では、酸化物半導体層の下層及び上層にCAACが形成される。
CAACの作製方法の一例として、酸化物半導体層を形成後に、酸化物半導体層に65
0℃以上3分以上の加熱処理を施す第2の方法がある。
第2の方法では、酸化物半導体層の少なくとも上層にCAACが形成される(第2の方
法のパターンA)。
第2の方法において、酸化物半導体層の厚さを小さくすることにより、下層及び上層に
CAACを形成することができる(第2の方法のパターンB)。
CAACの作製方法の一例として、第2の方法のパターンBにより形成した第1の酸化
物半導体層上に第2の酸化物半導体層を形成する第3の方法がある。
第2の方法及び第3の方法における酸化物半導体層の形成方法はスパッタリング法に限
定されない。
第1乃至第3の方法により、C軸と酸化物半導体層又は基板の表面とのなす角度80度
以上100度以下である結晶を形成することができる。
第1乃至第3の方法では少なくとも上層(表面)にCAACを有する酸化物半導体層を
形成することができる。
有機化合物を含む層は、少なくとも発光層を有すると好ましい。
素子は、表示素子(液晶素子、発光素子、電気泳動素子等)、記憶素子、容量素子等が
あるが限定されない。
「A上にB」と記載する場合、Bの少なくとも一部がAよりも上側に位置することを意
味する。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
(実施の形態31)
半導体装置とは、半導体を有する素子を有する装置である。
半導体を有する素子は、例えば、トランジスタ、抵抗素子、容量素子、ダイオード等で
ある。
トランジスタは、電界効果型トランジスタであることが好ましいが限定されない。
トランジスタは、薄膜トランジスタであることが好ましいが限定されない。
シリコンウェハ、SOI基板等を用いてトランジスタを形成しても良い。
半導体装置としては、例えば、表示素子を有する表示装置、記憶素子を有する記憶装置
、RFID、プロセッサ等があるが限定されない。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成
の少なくとも一部と適宜組み合わせて実施することができる。
10 基板
21 導電層
22 導電層
23 導電層
30 絶縁層
31 半導体層
32 半導体層
41 導電層
42 導電層
43 導電層
44 導電層
45 導電層
50 絶縁層
61 導電層
62 導電層
63 導電層
70 絶縁層
80 機能層
90 導電層
100 基板
201 導電層
202 導電層
203 導電層
251 導電層
300 絶縁層
301 半導体層
302 半導体層
351 半導体層
401 導電層
402 導電層
402a 導電層
402b 導電層
403 導電層
411 導電層
451 導電層
452 導電層
500 絶縁層
601 導電層
602 導電層
603 導電層
604 導電層
605 導電層
611 導電層
651 導電層
700 絶縁層
800 機能層
900 導電層
L1 配線
L2 配線
L3 配線
L4 配線
L5 配線
S 配線
V 配線
Tr1 トランジスタ
Tr2 トランジスタ
Tr3 トランジスタ
Tr4 トランジスタ
Tr5 トランジスタ
R 抵抗素子
EL 発光素子
LC 液晶素子

Claims (2)

  1. 複数の回路を有し、
    前記複数の回路それぞれは、第1のトランジスタと、第2のトランジスタと、を有し、
    前記第1のトランジスタのソース及びドレインの一方は、前記第2のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記第2のトランジスタのゲートは、第1の導電層を介して、前記第2のトランジスタのソース及びドレインの一方と電気的に接続され、
    前記第1のトランジスタのソース及びドレインの他方は、第1の配線と電気的に接続され、
    前記第2のトランジスタのソース及びドレインの他方は、第2の配線と電気的に接続され、
    前記第1のトランジスタのソース及びドレインの一方は、第2の導電層を介して、第3の配線と電気的に接続され、
    前記第1のトランジスタのゲートは、第4の配線と電気的に接続され、
    前記複数の回路の平面視において、前記第1の配線は第1の方向の幅が前記第1の方向と交差する第2の方向の幅よりも大きい形状を有し、
    前記複数の回路の平面視において、前記第2の配線は前記第1の方向の幅が前記第2の方向の幅よりも大きい形状を有し、
    前記複数の回路の平面視において、前記第1の導電層は前記第2の方向の幅が前記第1の方向の幅よりも大きい形状を有し、
    前記複数の回路の平面視において、前記第2の導電層は前記第2の方向の幅が前記第1の方向の幅よりも大きい形状を有する半導体装置であって、
    第3の導電層を有し、
    前記第2の配線は、前記第3の導電層と電気的に接続されており、
    前記第3の導電層は、前記第1のトランジスタのチャネル形成領域と重なる領域と、前記第2のトランジスタのチャネル形成領域と重なる領域と、前記第2の配線と重なる領域と、を有し、
    前記第3の導電層は、前記第1の導電層及び前記第2の導電層と接しないように配置される、半導体装置。
  2. 請求項1において、
    前記複数の回路において、前記第3の導電層は繋がっている、半導体装置。
JP2022125379A 2012-08-02 2022-08-05 半導体装置 Active JP7151018B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022155117A JP7194859B1 (ja) 2012-08-02 2022-09-28 半導体装置
JP2022197657A JP7454634B2 (ja) 2012-08-02 2022-12-12 半導体装置
JP2024036692A JP2024073519A (ja) 2012-08-02 2024-03-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012171818 2012-08-02
JP2012171818 2012-08-02
JP2022072172A JP7121868B2 (ja) 2012-08-02 2022-04-26 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022072172A Division JP7121868B2 (ja) 2012-08-02 2022-04-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022155117A Division JP7194859B1 (ja) 2012-08-02 2022-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JP7151018B1 true JP7151018B1 (ja) 2022-10-11
JP2022172104A JP2022172104A (ja) 2022-11-15

Family

ID=50024600

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2013154129A Withdrawn JP2014045175A (ja) 2012-08-02 2013-07-25 半導体装置
JP2018113487A Withdrawn JP2018174337A (ja) 2012-08-02 2018-06-14 半導体装置
JP2019208708A Withdrawn JP2020053688A (ja) 2012-08-02 2019-11-19 半導体装置
JP2022003688A Active JP7066077B2 (ja) 2012-08-02 2022-01-13 半導体装置
JP2022072172A Active JP7121868B2 (ja) 2012-08-02 2022-04-26 半導体装置
JP2022125379A Active JP7151018B1 (ja) 2012-08-02 2022-08-05 半導体装置
JP2022155117A Active JP7194859B1 (ja) 2012-08-02 2022-09-28 半導体装置
JP2022197657A Active JP7454634B2 (ja) 2012-08-02 2022-12-12 半導体装置
JP2024036692A Pending JP2024073519A (ja) 2012-08-02 2024-03-11 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2013154129A Withdrawn JP2014045175A (ja) 2012-08-02 2013-07-25 半導体装置
JP2018113487A Withdrawn JP2018174337A (ja) 2012-08-02 2018-06-14 半導体装置
JP2019208708A Withdrawn JP2020053688A (ja) 2012-08-02 2019-11-19 半導体装置
JP2022003688A Active JP7066077B2 (ja) 2012-08-02 2022-01-13 半導体装置
JP2022072172A Active JP7121868B2 (ja) 2012-08-02 2022-04-26 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2022155117A Active JP7194859B1 (ja) 2012-08-02 2022-09-28 半導体装置
JP2022197657A Active JP7454634B2 (ja) 2012-08-02 2022-12-12 半導体装置
JP2024036692A Pending JP2024073519A (ja) 2012-08-02 2024-03-11 半導体装置

Country Status (2)

Country Link
US (3) US8981376B2 (ja)
JP (9) JP2014045175A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102354008B1 (ko) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
US9368491B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
US9368490B2 (en) * 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
US9935127B2 (en) * 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
CN114401906A (zh) 2019-09-30 2022-04-26 旭化成株式会社 容器、收纳装置、电装部件收纳体
CN110707100B (zh) * 2019-10-16 2021-12-31 友达光电(昆山)有限公司 显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997013177A1 (en) 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
JP2001298196A (ja) 2000-04-17 2001-10-26 Seiko Epson Corp トランジスタアレイ基板および電気光学装置
US20100102313A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010251735A (ja) 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011135061A (ja) 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2012032749A1 (ja) 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
JP2010123939A5 (ja) 2009-10-22 2012-10-18
JP2013171895A (ja) 2012-02-20 2013-09-02 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその駆動方法

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0830799B2 (ja) 1994-04-26 1996-03-27 セイコーエプソン株式会社 液晶表示装置
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6639246B2 (en) 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7307317B2 (en) 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP4869546B2 (ja) 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005074030A1 (en) 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4682295B2 (ja) 2004-02-10 2011-05-11 奇美電子股▲ふん▼有限公司 液晶表示装置
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1837304A3 (en) 2006-03-20 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Micromachine including a mechanical structure connected to an electrical circuit and method for manufacturing the same
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8164933B2 (en) 2007-04-04 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Power source circuit
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
WO2009004919A1 (en) 2007-06-29 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5322408B2 (ja) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5562603B2 (ja) * 2008-09-30 2014-07-30 株式会社半導体エネルギー研究所 表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102025505B1 (ko) 2008-11-21 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5632654B2 (ja) 2009-05-29 2014-11-26 株式会社半導体エネルギー研究所 表示装置
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR102389975B1 (ko) 2009-09-04 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2486596A4 (en) * 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101084173B1 (ko) * 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR101849321B1 (ko) 2009-11-06 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8395156B2 (en) 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8598586B2 (en) 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
KR102006729B1 (ko) 2009-12-28 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101817054B1 (ko) 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8383434B2 (en) 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8410486B2 (en) 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
US8735231B2 (en) 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
KR20120020073A (ko) * 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 설계 방법
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012060202A1 (en) 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
US8878174B2 (en) 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6014362B2 (ja) 2011-05-19 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20120299074A1 (en) 2011-05-24 2012-11-29 Sharp Kabushiki Kaisha Semiconductor device
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997013177A1 (en) 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
JP2001298196A (ja) 2000-04-17 2001-10-26 Seiko Epson Corp トランジスタアレイ基板および電気光学装置
US20100102313A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010123938A (ja) 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010251735A (ja) 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010123939A5 (ja) 2009-10-22 2012-10-18
JP2011135061A (ja) 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2012032749A1 (ja) 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
JP2013171895A (ja) 2012-02-20 2013-09-02 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその駆動方法

Also Published As

Publication number Publication date
JP2018174337A (ja) 2018-11-08
JP2023002561A (ja) 2023-01-10
JP2014045175A (ja) 2014-03-13
JP2022058607A (ja) 2022-04-12
JP2022115890A (ja) 2022-08-09
US20140034949A1 (en) 2014-02-06
US9917115B2 (en) 2018-03-13
US9461178B2 (en) 2016-10-04
JP7194859B1 (ja) 2022-12-22
JP2024073519A (ja) 2024-05-29
JP2020053688A (ja) 2020-04-02
US20150187954A1 (en) 2015-07-02
JP2023027246A (ja) 2023-03-01
JP2022172104A (ja) 2022-11-15
JP7454634B2 (ja) 2024-03-22
US8981376B2 (en) 2015-03-17
JP7066077B2 (ja) 2022-05-12
JP7121868B2 (ja) 2022-08-18
US20160372496A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
JP7194859B1 (ja) 半導体装置
JP7492068B2 (ja) 表示装置
JP7394900B2 (ja) 半導体装置
JP7233464B2 (ja) 半導体装置
KR102565380B1 (ko) 박막 트랜지스터 기판
US20210151604A1 (en) Thin film transistor
KR20210152083A (ko) 표시 장치
KR102614533B1 (ko) 박막 트랜지스터 표시판
JP6096957B2 (ja) 半導体装置
JP5902590B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220818

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220928

R150 Certificate of patent or registration of utility model

Ref document number: 7151018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150