[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7148427B2 - ＳｉＣエピタキシャルウェハ及びその製造方法 - Google Patents

ＳｉＣエピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP7148427B2
JP7148427B2 JP2019020075A JP2019020075A JP7148427B2 JP 7148427 B2 JP7148427 B2 JP 7148427B2 JP 2019020075 A JP2019020075 A JP 2019020075A JP 2019020075 A JP2019020075 A JP 2019020075A JP 7148427 B2 JP7148427 B2 JP 7148427B2
Authority
JP
Japan
Prior art keywords
substrate
sic epitaxial
sic
image
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019020075A
Other languages
English (en)
Other versions
JP2020126985A (ja
Inventor
禎孝 西原
啓介 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2019020075A priority Critical patent/JP7148427B2/ja
Priority to US16/781,294 priority patent/US20200251561A1/en
Priority to CN202010079770.5A priority patent/CN111540782A/zh
Priority to DE102020102857.1A priority patent/DE102020102857A1/de
Publication of JP2020126985A publication Critical patent/JP2020126985A/ja
Priority to JP2022151380A priority patent/JP7179219B1/ja
Application granted granted Critical
Publication of JP7148427B2 publication Critical patent/JP7148427B2/ja
Priority to US17/981,138 priority patent/US20230055999A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＳｉＣエピタキシャルウェハ及びその製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きく、熱伝導率が３倍程度高い等の特性を有する。炭化珪素はこれらの特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。このため、近年、上記のような半導体デバイスにＳｉＣエピタキシャルウェハが用いられるようになっている。
ＳｉＣデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
ＳｉＣデバイスは、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られたＳｉＣ単結晶基板（単に、ＳｉＣ基板ということもある）上に、化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によってデバイスの活性領域となるＳｉＣエピタキシャル層（膜）を成長させたＳｉＣエピタキシャルウェハを用いて作製されるのが一般的である。
ＳｉＣエピタキシャルウェハはより具体的には、（０００１）面から＜１１－２０＞方向にオフ角を有する面を成長面とする４Ｈ－ＳｉＣ単結晶基板上にステップフロー成長（原子ステップからの横方向成長）させて４ＨのＳｉＣエピタキシャル層を成長させるのが一般的である。
ＳｉＣエピタキシャルウェハのエピタキシャル層の欠陥としては、ＳｉＣ単結晶基板の欠陥を引き継ぐ欠陥と、エピタキシャル層中に新たに形成される欠陥が知られている。前者としては、貫通転位、基底面転位やキャロット欠陥などが知られており、後者としては、三角欠陥などが知られている。
例えば、キャロット欠陥はエピ表面側から見るとステップフロー成長方向に長い棒状の欠陥であるが、基板の転位（貫通螺旋転位（ＴＳＤ）あるいは基底面転位（ＢＰＤ））や基板上の傷が起点として形成されると言われている（非特許文献１参照）。
また、三角欠陥はステップフロー成長方向（＜１１－２０＞方向）に沿って上流から下流側に三角形の頂点とその対辺（底辺）が順に並ぶような方向を向いて形成されるが、ＳｉＣエピタキシャルウェハの製造時のエピタキシャル成長前のＳｉＣ単結晶基板上あるいはエピタキシャル成長中のエピタキシャル層内に存在した異物（ダウンフォール）を起点として、そこから基板のオフ角に沿って３Ｃの多形の層が延びてエピ表面に露出しているものと言われている（非特許文献２参照）。
最近、ＳｉＣ単結晶基板中のカーボンインクルージョン（以下、「基板カーボンインクルージョン」ということがある）に起因するラージピット欠陥が見出された（特許文献１参照）。この基板カーボンインクルージョン起因のラージピット（Large-pit）欠陥は、ＳｉＣ単結晶基板中のカーボンインクルージョンが起点としてエピタキシャル層で新たな欠陥として変換（転換）されたものである。
特開２０１８－０３９７１４号公報
J. Hassan et al., Journal of Crystal Growth 312 (2010) 1828-1837 C. Hallin et al., Diamond and Related Materials 6 (1997) 1297-1300
ＳｉＣエピタキシャルウェハを用いて作製されたｐｎダイオードや、ＭＯＳＦＥＴの寄生ダイオード（ボディダイオード）などのバイポーラ動作を含む素子に順方向に通電すると、ＶＦ劣化（バイポーラ劣化）が生じることが知られている。ＶＦ劣化とは、順方向通電時に、基底面転位が面欠陥である積層欠陥（ＳＦ：Stacking Fault）に拡張し、この積層欠陥は抵抗として作用するため、順方向電圧（ＶＦ）の上昇を招く現象である。
本発明者は鋭意研究の結果、ラージピット欠陥が順方向通電により積層欠陥に拡張して、ＶＦ劣化を招くことを初めて見出した。すなわち、順方向電流印加後に基底面転位を起点として拡張し、積層欠陥が形成されることは知られていたが、順方向電流印加後にラージピット欠陥を起点として拡張し、積層欠陥が形成されることは従来知られていなかった。このラージピット欠陥を起点とした積層欠陥の形成のメカニズムには、ラージピット欠陥に付随した基底面方向に延びる転位が関連していると考えられる。
基板カーボンインクルージョン起因のラージピット欠陥も、基板のマイクロパイプ起因のラージピット欠陥も、順方向通電後にそれを起点として拡張して積層欠陥に変換し得る。
そのため、ＳｉＣデバイス用のＳｉＣエピタキシャルウェハとしては、ラージピット欠陥の密度が低減され、望ましくはラージピット欠陥がないものを用いることが求められる。
本発明は、上記問題に鑑みてなされたものであり、ＶＦ劣化が抑制されたＳｉＣエピタキシャルウェハ及びその製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を提供する。
（１）本発明の第１の態様に係るＳｉＣエピタキシャルウェハは、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、前記ＳｉＣエピタキシャル層に含まれる、基板のマイクロパイプ起因のラージピット欠陥及び基板カーボンインクルージョン起因のラージピット欠陥の合計密度が１個／ｃｍ２以下である。
（２）上記（１）に記載のＳｉＣエピタキシャルウェハは、前記基板のマイクロパイプ起因のラージピット欠陥の密度が０．５個／ｃｍ２以下であってもよい。
（３）本発明の第２の態様に係るＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハの製造方法であって、前記ＳｉＣ単結晶基板中のマイクロパイプ及び基板カーボンインクルージョンの合計密度が１個／ｃｍ２以下であるＳｉＣ単結晶基板を選別する工程を有する。
本発明のＳｉＣエピタキシャルウェハによれば、ＶＦ劣化が抑制されたＳｉＣエピタキシャルウェハを提供できる。
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの断面模式図を示す。 （ａ）は本発明のＳｉＣエピタキシャルウェハのＳＩＣＡ像であり、図２（ｂ）は（ａ）に対応するＰＬ像である。 基板のマイクロパイプ起因のラージピット欠陥近傍の断面のＳＴＥＭ像である。 図２に示したＳｉＣエピタキシャルウェハを用いて作製したｐｎダイオードの、順方向通電試験前後の電気特性を示したグラフである。
以下、本発明を適用した実施形態であるＳｉＣエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。
（ＳｉＣエピタキシャルウェハ）
図１は、本発明の一実施形態に係るＳｉＣエピタキシャルウェハの断面模式図である。
図１に示すＳｉＣエピタキシャルウェハ１０は、ＳｉＣ単結晶基板１上にＳｉＣエピタキシャル層２が形成されたＳｉＣエピタキシャルウェハであって、ＳｉＣエピタキシャル層２に含まれる、マイクロパイプ起因のラージピット欠陥及び基板カーボンインクルージョン起因のラージピット欠陥の合計密度が１個／ｃｍ２以下である。
本発明のＳｉＣエピタキシャルウェハに用いるＳｉＣ単結晶基板は、４ＨのＳｉＣ単結晶基板であることが好ましい。
また、本発明のＳｉＣエピタキシャルウェハに用いるＳｉＣ単結晶基板はオフ角を有し、例えば、０．４°以上、８°以下のものであることが好ましい。典型的には、オフ角４°のものを用いることができる。
ＳｉＣ単結晶基板の厚さとしては特に限定するものではないが、例えば、１５０μｍ以上５５０μｍ以下のものを用いることができる。好ましくは３００μｍ以上４００μｍ以下のものを用いることができる。
ＳｉＣ単結晶基板のサイズとしては特に限定するものではないが、例えば、３インチ～６インチのものを用いることができる。
本明細書において「ラージピット欠陥」とは、共焦点微分干渉顕微鏡とフォトルミネッセンス（ＰＬ）観察機能を併設した検査装置（レーザーテック株式会社製、ＳＩＣＡ８８）を用いた場合に、得られた顕微鏡像（以下、ＳＩＣＡ像ということがある）において、サイズ（像における外周の２点間を直線で結んだときの最大距離）が５μｍ以上の凹み又は穴（ピット）であり、かつ、ロングパスフィルター（≧６６０ｎｍ）を使用して得られたＰＬ像において、顕微鏡像におけるサイズと同じかそれ以上のサイズで白く見えるものである。
また、ＳＩＣＡ像において、サイズが５μｍ以上の凹みあるいは穴（ピット）であり、かつ、ＰＬ像において、顕微鏡像におけるサイズと同じかそれ以上のサイズで白く見える欠陥であっても、サイズが小さめのものについては、経験的には５０％程度は基板カーボンインクルージョン起因のものでも、基板のマイクロパイプ起因のものでもない。換言すると、この場合、５０％程度は、基板カーボンインクルージョン起因のものか、基板のマイクロパイプ起因のものか、いずれかである。
一方、ＳＩＣＡ像において、サイズが１０μｍ以上の凹みあるいは穴（ピット）であり、かつ、ＰＬ像において、顕微鏡像におけるサイズと同じかそれ以上のサイズで白く見える欠陥は経験的には、９０％程度は、基板カーボンインクルージョン起因のものか、基板のマイクロパイプ起因のものか、いずれかである。
また、ＳＩＣＡ像において、サイズが１５μｍ以上の凹みあるいは穴（ピット）であり、かつ、ＰＬ像において、顕微鏡像におけるサイズと同じかそれ以上のサイズで白く見える欠陥は経験的には、ほぼ１００％が、基板カーボンインクルージョン起因のものか、基板のマイクロパイプ起因のものか、いずれかである。
以上のように、ＳｉＣエピタキシャルウェハのＳＩＣＡ像の凹みあるいは穴（ピット）のサイズ、及び、その凹みあるいは穴（ピット）のＰＬ像のサイズ及び見え方に基づき、凹みあるいは穴（ピット）が、基板カーボンインクルージョン起因のラージピット欠陥、及び、基板のマイクロパイプ起因のラージピット欠陥のいずれかであるかを、上記確率で予測できる。すなわち、ＳＩＣＡ像においてサイズが１０μｍ以上の凹みあるいは穴（ピット）であれば、ＳｉＣエピタキシャルウェハのＳＩＣＡ像及びＰＬ像だけから、９０％程度以上の高い確率で、基板カーボンインクルージョン起因のラージピット欠陥、及び、基板のマイクロパイプ起因のラージピット欠陥のいずれかであるかを同定できる。
以下では、ＳｉＣエピタキシャルウェハのＳＩＣＡ像及びＰＬ像に、さらにＳｉＣ単結晶基板のＳＩＣＡ像及びＰＬ像を組み合わせることで高い確率で、基板カーボンインクルージョン起因のラージピット欠陥と基板のマイクロパイプ起因のラージピット欠陥とを識別する方法について説明する。
＜基板のマイクロパイプ起因のラージピット欠陥と基板カーボンインクルージョン起因のラージピット欠陥の識別方法＞
ＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル層におけるラージピット欠陥の起因は、ＳｉＣ単結晶基板における基板カーボンインクルージョン及び基板のマイクロパイプのＳＩＣＡ像及びＰＬ像を、ＳｉＣエピタキシャルウェハのＳＩＣＡ像及びＰＬ像と対比することにより、高い精度で同定することができる。
ＳｉＣ単結晶基板のＰＬ像において黒点が存在する場合、そのＳｉＣ単結晶基板と同じインゴット中で隣接するＳｉＣ単結晶基板のＰＬ像においてもほぼ同じ位置に黒点が存在するときは、その黒点は基板のマイクロパイプであると同定できる。これにより、その後、エピタキシャル層を形成してＳｉＣエピタキシャルウェハにおいてその黒点に対応する箇所に形成されたラージピット欠陥は基板のマイクロパイプ起因のラージピット欠陥であると同定できる。このときのラージピット欠陥は、ＳＩＣＡ像ではピットとして観察され、ＰＬ像では白い円状（楕円状、扁平円状などを含む）や蜘蛛の巣状（中心に核があってその周りに紐状のものがあるものや、紐状のものが集まったものなど）として観察されることが多い。
一方、ＳｉＣ単結晶基板のＳＩＣＡ像においてピットとして観察され、かつ、ＰＬ像において黒点が存在する場合、そのＳｉＣ単結晶基板と同じインゴット中で隣接するＳｉＣ単結晶基板のＰＬ像においてほぼ同じ位置には黒点が存在しないときは、ＰＬ像における黒点は基板のカーボンインクルージョンであると同定できる。これにより、その後、エピタキシャル層を形成してＳｉＣエピタキシャルウェハにおいてその黒点に対応する箇所に形成されたラージピット欠陥は基板カーボンインクルージョン起因のラージピット欠陥であると同定できる。このときのラージピット欠陥は、ＳＩＣＡ像ではピットとして観察され、ＰＬ像では白い円状（楕円状、扁平円状などを含む）として観察されることが多い。
なお、ＳｉＣエピタキシャルウェハの断面を電子顕微鏡等で観察することによっても、基板のマイクロパイプ起因のラージピット欠陥と基板カーボンインクルージョン起因のラージピット欠陥との精確な識別は可能である。
ＳｉＣエピタキシャルウェハにおいて、基板のマイクロパイプ起因のラージピット欠陥及び基板カーボンインクルージョン起因のラージピット欠陥の合計密度が１個／ｃｍ２以下であると、通常のＳｉＣデバイスの仕様を満たす。
ここで、ＳｉＣエピタキシャルウェハについて“基板のマイクロパイプ起因のラージピット欠陥及び基板カーボンインクルージョン起因のラージピット欠陥の合計密度”とは、ＳＩＣＡ像において、サイズが５μｍ以上１０μｍ未満の凹みあるいは穴（ピット）であり、かつ、ＰＬ像において、顕微鏡像におけるサイズと同じかそれ以上のサイズで白く見える欠陥については、カウントされた数の５０％を当該欠陥に該当するものとし、ＳＩＣＡ像において、サイズが１０μｍ以上１５μｍ未満の凹みあるいは穴（ピット）であり、かつ、ＰＬ像において、顕微鏡像におけるサイズと同じかそれ以上のサイズで白く見える欠陥については、カウントされた数の９０％を当該欠陥に該当するものとし、ＳＩＣＡ像において、サイズが１５μｍ以上の凹みあるいは穴（ピット）であり、かつ、ＰＬ像において、顕微鏡像におけるサイズと同じかそれ以上のサイズで白く見える欠陥については、カウントされた数のすべてを当該欠陥に該当するものとし、これらの合計を当該欠陥の数とし、その面積密度を意味する。
ＳｉＣエピタキシャルウェハは、基板のマイクロパイプ起因のラージピット欠陥及び基板カーボンインクルージョン起因のラージピット欠陥の合計密度が、０．１個／ｃｍ２以下であることが好ましく、０．０１個／ｃｍ２以下であることがより好ましく、０個／ｃｍ２であることがさらに好ましい。
図２に、本発明のＳｉＣエピタキシャルウェハのＳＩＣＡ像及びＰＬ像を示す。図２（ａ）はＳＩＣＡ像であり、図２（ｂ）はＰＬ像である。
ＳｉＣエピタキシャルウェハは、以下のように作製した。
ＳｉＣ単結晶基板としては、（０００１）Ｓｉ面に対して＜１１－２０＞方向に４°のオフ角を有する、４インチの４Ｈ－ＳｉＣ単結晶基板を用いた。
４Ｈ－ＳｉＣ単結晶基板について公知の研磨工程を行った。その後、その単結晶基板をＣＶＤ装置に設置し、水素ガスによる基板表面の清浄化（エッチング）工程を行った。次に、原料ガスとしてシラン及びプロパンを用い、キャリアガスとして水素を供給しながら、成長温度１５００℃以上、Ｃ／Ｓｉ比１．２５以下の条件の下、ＳｉＣエピタキシャル成長工程を行い、膜厚１０μｍのＳｉＣエピタキシャル層をＳｉＣ単結晶基板上に形成して、ＳｉＣエピタキシャルウェハを得た。
図２に示したＳｉＣエピタキシャルウェハにおけるラージピットは、ＳＩＣＡ像においては直径１５μｍ程度の円状であり、ＰＬ像においては直径２０～３０μｍ程度の円状である。ＳｉＣエピタキシャル層形成前の４Ｈ－ＳｉＣ単結晶基板の表面についてＳＩＣＡ像を得ており、このラージピットが基板のマイクロパイプ起因のラージピット欠陥であることを、断面分析により確認を行った。
図３は、そのラージピットについて、走査透過型電子顕微鏡（ＳＴＥＭ）によりその断面を観察した画像である。スケールは各目盛りが０．６μｍを示す。
図３に示すＳＴＥＭ像は一例であるが、ＳＴＥＭ像において、下方の基板の位置にマイクロパイプが見えている。また、この基板のマイクロパイプから伸びた転位が存在し、その転位の先の表面側にラージピット欠陥（図２）が見えている。このように、図３に示すＳＴＥＭ像においては、エピ表面のラージピット欠陥が基板のマイクロパイプに起因することが明確に示されている。そして、この基板のマイクロパイプと表面のラージピットとの間には、図２に示されているように転位が入っている。この転位には、表面に向かって伸びるもののほかに、基底面に沿って伸びるものも見られる。この基底面に延びる転位が、順方向通電した際に積層欠陥に拡張し、ＶＦ劣化を引き起こす。
図４に、図２に示したＳｉＣエピタキシャルウェハを用いて、公知の方法にてｐｎダイオードを作製し、順方向に９６０Ａ／ｃｍ－２で１時間の通電を行った前後で、順方向の電気特性を測定した結果を示す。この通電試験により、３．４％の順方向電圧（ＶＦ）の悪化を確認した。このとき、ＳｉＣエピタキシャル層にはＢＰＤは存在せず、また、ＳｉＣ単結晶基板のＢＰＤ密度は４００／ｃｍ２以下のものを用いることにより、ラージピット以外の欠陥拡張要因による劣化の寄与を低減させている。
本発明のＳｉＣエピタキシャルウェハは、基板のマイクロパイプ起因のラージピット欠陥の密度が０．５個／ｃｍ２以下であることが好ましい。
ここで、ＳｉＣエピタキシャルウェハについて“基板のマイクロパイプ起因のラージピット欠陥の密度”とは、同じインゴット中で隣接するＳｉＣ単結晶基板を用いたＳｉＣエピタキシャルウェハのＳＩＣＡ像において、ほぼ同じ位置にピットとして観察され、かつ、ＰＬ像では白い円状（楕円状、扁平円状などを含む）や蜘蛛の巣状（中心に核があってその周りに紐状のものがあるものや、紐状のものが集まったものなど）として観察される欠陥の数をカウントし、その密度を意味する。
本発明者は、基板のマイクロパイプが特に基板の周端部にあるときに、ＳｉＣエピタキシャル層の成長中に割れやすいことを見出しており、ＳｉＣエピタキシャル層の成長中に割れなかったものでもその後のデバイス作製において割れやすいことが懸念されるが、基板のマイクロパイプ起因のラージピット欠陥の密度が１０個／ｃｍ２以下である場合にはその懸念が払拭される。
（ＳｉＣエピタキシャルウェハの製造方法）
本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハの製造方法であって、ＳｉＣ単結晶基板中のマイクロパイプ及び基板カーボンインクルージョンの合計密度が１個／ｃｍ２以下であるＳｉＣ単結晶基板を選別する工程を有する。
ここで、ＳｉＣエピタキシャルウェハの製造方法において“ＳｉＣ単結晶基板中のマイクロパイプ及び基板カーボンインクルージョンの合計密度”とは、ＳｉＣ単結晶基板のＳＩＣＡ像においてピットが観察され、かつ、そのＰＬ像が黒点として観察される欠陥の数をカウントし、その合計密度を意味する。
その他の工程、例えば、基板の研磨工程、ＳｉＣエピタキシャル層の形成工程としては、公知の条件で行うことができる。
かかる選別工程を有するＳｉＣエピタキシャルウェハの製造方法によれば、ＳｉＣエピタキシャル層に含まれる、マイクロパイプ起因のラージピット欠陥及び基板カーボンインクルージョン起因のラージピット欠陥の合計密度が１個／ｃｍ２以下であるＳｉＣエピタキシャルウェハを製造することができる。
１ ＳｉＣ単結晶基板
２ ＳｉＣエピタキシャル層
１０ ＳｉＣエピタキシャルウェハ

Claims (3)

  1. ３インチ～６インチのＳｉＣ単結晶基板上にＳｉＣエピタキシャル層が形成されたＳｉＣエピタキシャルウェハであって、
    前記ＳｉＣエピタキシャル層に含まれる、基板のマイクロパイプ起因のラージピット欠陥及び基板カーボンインクルージョン起因のラージピット欠陥の合計数が同定され、かつ、前記ＳｉＣエピタキシャル層に含まれる、前記基板のマイクロパイプ起因のラージピット欠陥及び前記基板カーボンインクルージョン起因のラージピット欠陥の合計密度が１個／ｃｍ２以下である、ＳｉＣエピタキシャルウェハ。
  2. 前記基板のマイクロパイプ起因のラージピット欠陥の密度が０．５個／ｃｍ２以下である、請求項１に記載のＳｉＣエピタキシャルウェハ。
  3. 前記ＳｉＣ単結晶基板は、昇華再結晶法で成長されている、請求項１または２に記載のＳｉＣエピタキシャルウェハ。
JP2019020075A 2019-02-06 2019-02-06 ＳｉＣエピタキシャルウェハ及びその製造方法 Active JP7148427B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019020075A JP7148427B2 (ja) 2019-02-06 2019-02-06 ＳｉＣエピタキシャルウェハ及びその製造方法
US16/781,294 US20200251561A1 (en) 2019-02-06 2020-02-04 SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING THE SAME
CN202010079770.5A CN111540782A (zh) 2019-02-06 2020-02-04 SiC外延晶片及其制造方法
DE102020102857.1A DE102020102857A1 (de) 2019-02-06 2020-02-05 SiC-EPITAXIEWAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
JP2022151380A JP7179219B1 (ja) 2019-02-06 2022-09-22 ＳｉＣデバイス及びその製造方法
US17/981,138 US20230055999A1 (en) 2019-02-06 2022-11-04 SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019020075A JP7148427B2 (ja) 2019-02-06 2019-02-06 ＳｉＣエピタキシャルウェハ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022151380A Division JP7179219B1 (ja) 2019-02-06 2022-09-22 ＳｉＣデバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020126985A JP2020126985A (ja) 2020-08-20
JP7148427B2 true JP7148427B2 (ja) 2022-10-05

Family

ID=71615551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019020075A Active JP7148427B2 (ja) 2019-02-06 2019-02-06 ＳｉＣエピタキシャルウェハ及びその製造方法

Country Status (4)

Country Link
US (2) US20200251561A1 (ja)
JP (1) JP7148427B2 (ja)
CN (1) CN111540782A (ja)
DE (1) DE102020102857A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007269627A (ja) 2002-03-19 2007-10-18 Central Res Inst Of Electric Power Ind 基板から継続するマイクロパイプを低減させるＳｉＣ結晶の製造方法およびＳｉＣ結晶、ＳｉＣ単結晶膜、ＳｉＣ半導体素子、ＳｉＣ単結晶基板および電子デバイス、ならびにＳｉＣバルク結晶の製造方法
JP2015040146A (ja) 2013-08-22 2015-03-02 三菱電機株式会社 単結晶製造装置及びこれを用いた単結晶製造方法
JP2015054814A (ja) 2013-09-13 2015-03-23 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP2018041942A (ja) 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP2018039714A (ja) 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7201799B1 (en) * 2004-11-24 2007-04-10 Kla-Tencor Technologies Corporation System and method for classifying, detecting, and counting micropipes
WO2008033994A1 (en) * 2006-09-14 2008-03-20 Cree, Inc. Micropipe-free silicon carbide and related method of manufacture
JP6226959B2 (ja) * 2012-04-20 2017-11-08 トゥー‐シックス・インコーポレイテッド 大口径高品質ＳｉＣ単結晶、方法、及び装置
JP2019020075A (ja) 2017-07-20 2019-02-07 日立アプライアンス株式会社 冷蔵庫

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007269627A (ja) 2002-03-19 2007-10-18 Central Res Inst Of Electric Power Ind 基板から継続するマイクロパイプを低減させるＳｉＣ結晶の製造方法およびＳｉＣ結晶、ＳｉＣ単結晶膜、ＳｉＣ半導体素子、ＳｉＣ単結晶基板および電子デバイス、ならびにＳｉＣバルク結晶の製造方法
JP2015040146A (ja) 2013-08-22 2015-03-02 三菱電機株式会社 単結晶製造装置及びこれを用いた単結晶製造方法
JP2015054814A (ja) 2013-09-13 2015-03-23 トヨタ自動車株式会社 ＳｉＣ単結晶及びその製造方法
JP2018041942A (ja) 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP2018039714A (ja) 2016-08-31 2018-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法

Also Published As

Publication number Publication date
CN111540782A (zh) 2020-08-14
US20230055999A1 (en) 2023-02-23
JP2020126985A (ja) 2020-08-20
DE102020102857A1 (de) 2020-08-06
US20200251561A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
JP6459132B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP6493690B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6012841B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
US20220259764A1 (en) SiC EPITAXIAL WAFER, PRODUCTION METHOD THEREFOR, AND DEFECT IDENTIFICATION METHOD
JP7148427B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018211737A1 (ja) ＳｉＣエピタキシャルウエハおよびその製造方法
WO2018216407A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018043169A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP7179219B1 (ja) ＳｉＣデバイス及びその製造方法
US10985042B2 (en) SiC substrate, SiC epitaxial wafer, and method of manufacturing the same
JP6635579B2 (ja) ＳｉＣエピタキシャルウェハ
JP5502528B2 (ja) 半導体ウエハの処理方法と処理済の半導体ウエハ
JP7133910B2 (ja) ＳｉＣエピタキシャルウェハ
JP6508431B1 (ja) 半絶縁性ヒ化ガリウム結晶基板
Ma et al. Investigation on small growth pits in 4H silicon carbide epilayers
JP7537446B2 (ja) 炭化ケイ素エピタキシャル基板およびその製造方法
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
JP7302716B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2016127201A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220922

R150 Certificate of patent or registration of utility model

Ref document number: 7148427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350