[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7010628B2 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
JP7010628B2
JP7010628B2 JP2017162288A JP2017162288A JP7010628B2 JP 7010628 B2 JP7010628 B2 JP 7010628B2 JP 2017162288 A JP2017162288 A JP 2017162288A JP 2017162288 A JP2017162288 A JP 2017162288A JP 7010628 B2 JP7010628 B2 JP 7010628B2
Authority
JP
Japan
Prior art keywords
film
display
light emitting
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017162288A
Other languages
English (en)
Other versions
JP2018041073A (ja
Inventor
義元 黒川
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018041073A publication Critical patent/JP2018041073A/ja
Application granted granted Critical
Publication of JP7010628B2 publication Critical patent/JP7010628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Description

本発明の一態様は、表示装置、および電子機器に関する。
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。
そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例としてあげることができる。
反射型素子と発光型素子を組み合わせた、表示装置が提案されている(特許文献1)。明るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置、を提供することができる。
一方、酸化物半導体トランジスタ(Oxide Semiconductorトランジスタ、以下、OSトランジスタと呼称する)を、液晶ディスプレイや有機EL(エレクトロルミネッセンス)ディスプレイなどの表示装置に用いる技術が提案されている。OSトランジスタはオフ電流が非常に小さいため、静止画を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ELディスプレイの消費電力を低減する技術が開示されている(特許文献2、特許文献3)。なお、本明細書において、上述の表示装置の消費電力を減らす技術を、「アイドリング・ストップ」または「IDS駆動」と呼称する。
また、オフ電流が小さいことを利用して、OSトランジスタを不揮発性の記憶装置に用いた例が開示されている(特許文献4)。
特開2003-157026号公報 特開2011-141522号公報 特開2011-141524号公報 特開2011-151383号公報
反射型素子と発光型素子とによる相補的な輝度の表示を行う場合、外光を検知して、それぞれの表示素子に画像データを分配することが有効である。
しかしながら、反射型素子と発光型素子とでは、各々画像データを書き込んでから所望の輝度に達すまでの時間、すなわち、応答時間には差がある。そのため、反射型素子と発光型素子とによる相補的な輝度の表示を行う場合、応答時間が異なることに起因して良好な表示品位が得られないといった虞がある。また、発光型素子は、表示期間中、電流を消費し続けるので、消費電力が増加するといった虞がある。
本発明の一形態は、新規な表示装置および電子機器を提供することを課題の一つとする。または、消費電力を低減できる、表示装置等を提供することを課題の一つとする。または、本発明の一形態は、良好な表示品位を確保できる、表示装置等を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、反射型素子と、発光型素子と、反射型素子を駆動する機能を有する第1の画素回路と、発光型素子を駆動する機能を有する第2の画素回路と、を有する画素を有し、第1の画素回路に書き込んだ第1の画像データを更新して反射型素子の透過率を更新する第1の期間において、第1の期間より短い第2の期間だけ第2の画素回路において第2の画像データを書き込んで発光型素子を発光させる表示装置である。
本発明の一形態において、第2の画像データは、発光時間に応じた輝度の時間積分値を有し、時間積分値は、第1の画像データを第1の画素回路に書き込むことで反射型素子の透過率が変化し、当該変化の遅れに応じた輝度の時間積分値に等しい表示装置が好ましい。
本発明の一形態において、反射型素子は、反射電極を有する液晶素子である表示装置が好ましい。
本発明の一形態において、第1の画像データの更新は、1フレーム期間毎に行い、更新される第1の画像データは1フレーム期間毎に極性を反転させて出力される信号である表示装置が好ましい。
本発明の一形態は、新規な表示装置および電子機器を提供することができる。または、消費電力を低減できる、表示装置等を提供するができる。または、本発明の一形態は、良好な表示品位を確保できる、表示装置等を提供することができる。
なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。
表示装置の構成例を示すブロック図および概念図。 表示装置の構成例を示すブロック図、概念図および状態遷移図。 表示装置の構成例を示す回路図及びタイミングチャート。 表示装置の構成例を示す回路図。 表示装置の構成例を示す回路図およびタイミングチャート。 表示装置の構成例を示す回路図およびタイミングチャート。 表示装置の構成例を示すブロック図および動作を説明する図。 表示装置の構成例を示すタイミングチャート。 表示装置の構成例を示す回路図。 表示装置の構成例を示すブロック図。 タッチセンサユニットの構成例を示す図。 コントローラICの構成例を示すブロック図。 パラメータを説明する図。 フレームメモリの構成例を示すブロック図および回路図。 レジスタの構成例を示すブロック図。 レジスタの構成例を示す図。 レジスタの構成例を示す回路図。 タイミングチャート。 コントローラICの構成例を示すブロック図。 表示ユニットの構成例を示すブロック図。 画素の構成例を示す回路図。 表示ユニットおよび画素の構成例を示す上面図。 表示ユニットの構成例を示す断面図。 表示ユニットの構成例を示す断面図。 反射膜の形状を説明する模式図。 表示ユニットの画素の一部を説明する下面図。 表示装置の構成例を示すブロック図。 表示装置を説明する上面図、および表示装置の入力部の一部を説明する模式図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 実施の形態に係る入出力パネルの構成を説明する図。 実施の形態に係る入出力パネルの構成を説明する図。 表示モジュールの例を示す図。 電子機器の例を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。
本明細書等において、酸化物半導体をOS(Oxide Semiconductor)と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタを、酸化物半導体トランジスタ、OSトランジスタ、またはOSFETという場合がある。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「平行」とは、二つの直線が-10°以上10°以下の角度で配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。
また、本明細書等において、「第1」、「第2」、「第3」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位(例えば、グラウンド電位)との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域、またはドレイン電極)とソース(ソース端子、ソース領域、またはソース電極)の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも高い状態をいう。つまり、nチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。
(実施の形態1)
本実施の形態では、1つの画素に反射型素子と発光型素子とが設けられているハイブリッド型表示装置について説明する。特に、表示装置の画素に書き込む信号について説明する。なお、反射型素子としては、液晶や電子ペーパー等を適用することができる。以下、反射型素子を反射素子10a、発光型素子を発光素子10bとして説明する。
<表示装置>
図1は、表示装置の構成例を示すブロック図である。表示装置99は、表示ユニット110を有する。
<表示ユニット>
表示ユニット110は、画素アレイ111、ゲートドライバ113、ゲートドライバ114、およびコントローラIC115を有する。
画素アレイ111は、複数の画素10を有し、それぞれの画素10はトランジスタを用いて駆動されるアクティブ型の素子である。また、画素10は、反射素子10aと発光素子10bを有する。画素アレイ111のより具体的な構成例については、実施の形態3にて、説明する。
ゲートドライバ113は、反射素子10aを選択するためのゲート線を駆動する機能をもち、ゲートドライバ114は、発光素子10bを選択するためのゲート線を駆動する機能をもつ。反射素子10aにデータ信号を供給するソース線を駆動するソースドライバ、および発光素子10bにデータ信号を供給するソース線を駆動するソースドライバは、それぞれ、コントローラIC115に設けられている。コントローラIC115は、表示装置100の動作を統括的に制御する機能を備える。コントローラIC115の数は、画素アレイの画素数に応じて決定される。コントローラIC115は、光センサ143からの信号が入力される。
図1(A)の例では、画素アレイ111と共にゲートドライバ113、114が同一基板上に集積されている例を示しているが、ゲートドライバ113、114を専用ICとすることもできる。あるいは、コントローラIC115に、ゲートドライバ113またはゲートドライバ114を組み込んでもよい。
ここでは、コントローラIC115の実装方式は、COG(Chip on Glass)方式としているが、実装方式に特段の制約はなく、COF(Chip on Flexible)方式、TAB(Tape Automated Bonding)方式などでもよい。
なお、画素10に使用されるトランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタ(「OSトランジスタ」ともいう。)であり、Siトランジスタに比べてオフ電流が低いトランジスタである。OSトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることで、オフ電流を極めて低くすることができる。
もしくは、画素10に使用されるトランジスタとして、オフ電流が低ければ酸化物半導体を適用しないトランジスタとすることができる。例えば、バンドギャップが大きい半導体を適用したトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが2.2eV以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
画素10に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合(すなわち静止画を表示する場合)、一時的にゲートドライバ113、114およびソースドライバを停止することができる(以下、「アイドリング・ストップ」、もしくは「IDS駆動」と呼ぶ。)。IDS駆動によって、表示装置99の消費電力を低減することができる。
<画素の構成>
画素10の構成について説明する。
図1(B)では、画素10の模式図を図示している。画素10は、画素回路11、画素回路12、反射素子10aおよび発光素子10bを有する。画素回路11は、反射素子10aを駆動するための回路である。画素回路12は、発光素子10bを駆動するための回路である。なお反射素子10aは反射電極を有する。反射素子10aは、反射光の強度を調節して表示を行う。発光素子10bは、電流量を調節して表示を行う。なお画素の断面の構造等の詳細については後述する。
図1(B)に示す画素10の模式図では、画素回路11、画素回路12、反射素子10aおよび発光素子10bの配置を示している。図1(B)に示す反射素子10aは開口13を有する。この開口13は、反射電極に設けられる開口を表している。図1(B)に示す発光素子10bは、反射素子10aが有する開口13に重ねて設けられる。
図1(B)に示す画素回路11および画素回路12は、反射素子10aが設けられる層と発光素子10bが設けられる層の間に設けられる。反射素子10aを駆動するための画素回路11と発光素子10bを駆動するための画素回路12とのトランジスタを有する素子層を同じ工程で設けることで、画素回路11と画素回路12とを同層に配置する構成とする。当該構成とすることで、反射素子10aに画像データを与えるソースドライバと、発光素子10bに画像データを与えるソースドライバとを一体化したソースドライバとすることができる。なお図1(B)では、反射素子10aが設けられる層と発光素子10bが設けられる層の間に画素回路11および画素回路12を設ける構成を図示したが、画素回路は反射素子10aおよび発光素子10bの上層または下層に設ける構成としてもよい。
図1(B)に示す構成とすることで画素10は、反射素子10aによる反射光14の制御と、開口13を透過する発光素子10bの発する光15の強度の制御と、によって表示を行うことができる。なお反射光14が射出される方向および発光素子10bが発する光15が射出される方向は、表示装置99の表示面となる。
図1(B)に示す画素10の構成では、反射素子10aが有する反射電極の下に画素回路11および画素回路12といった画素を駆動するための回路を配置することができる。そのため、発光素子10bを駆動するための画素回路12が増える分の開口率の低下を抑制することができる。
また図1(B)に示す画素10の構成では、反射素子10aが有する反射電極によって反射された外光の強度を液晶層で調節して階調表示を行う。そのため図1(B)の画素10を有する表示装置99は、屋外での視認性を向上することができる。
また図1(B)に示す画素10の構成では、発光素子10bの発する光15の強度を調節して階調表示を行う。そのため図1の画素10を有する表示装置99は、外光の強度が小さい屋内での視認性を向上することができる。
また図1(B)に示す構成では、画素ごとに反射素子10aを制御することができる画素回路11、及び発光素子10bを制御することができる画素回路12を有する。つまり、画素10ごとに反射素子10aおよび発光素子10bの表示を別々に制御することができる。このような構成では、複数の画素で一様に点灯するバックライトの制御とは異なり、表示する画像に応じた発光素子10bの発光を画素レベルといった最小単位で制御することができるため、余分な発光を抑えることができる。そのため図1(B)の画素10を有する表示装置99は、低消費電力化を図ることができる。
画素10は、モノクロ表示の表示装置の画素に適用するだけでなく、カラーフィルターを設けることでカラー表示の表示装置の画素に適用することができる。カラー表示する際には、画素10は、色要素をRGB(Rは赤、Gは緑、Bは青を表す)の三色とするときのサブ画素に相当する。一つの画素を構成するサブ画素の数は、3つに限らない。例えば、Rのサブ画素とGのサブ画素とBのサブ画素とW(白)のサブ画素の4つのサブ画素から1つの画素が構成されてもよい。または、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2色を選択して構成してもよい。
<表示装置の動作モード>
図1(A)の表示装置99の動作モードについて、図2(A)乃至(E)を参照して説明する。
なお図1(A)の表示装置99の動作モードは、例えば、光センサ143で得られる照度に応じ切り替える構成とすればよい。図2(A)のブロック図では、図1(A)に示す光センサ143およびコントローラIC115を抜き出して図示している。
図2(A)において光センサ143は、例えば、照度に応じた信号SILLを生成する機能を有する。コントローラIC115は、信号SILLに応じて表示モードを切り替える機能を有する。
また図2(B)から図2(D)までは、照度に応じて表示装置99が取り得る表示モードを説明するための画素の模式図である。なお図2(B)から図2(D)までにおいては、図1(B)と同様に、画素回路11、画素回路12、反射素子10a、発光素子10b、開口13、反射素子10aが有する反射電極が反射する反射光14、および開口13より射出される発光素子10bが発する光15を図示している。
表示装置が取り得る表示モードとしては、図2(B)から図2(D)までに示す、反射表示モード(R mode)と、反射表示+発光表示モード(ER mode)と、発光表示モード(E mode)と、を挙げて説明する。
反射表示モードは、画素が有する反射素子を駆動して反射光を調節して表示を行う表示モードである。具体的には図2(B)に示す画素10の模式図のように反射素子10aが有する反射電極による反射光14の強度を液晶層で調節して表示を行う。
反射表示+発光表示モード(ER mode)は、反射素子の駆動と発光素子の駆動とによって反射光と発光素子の発光との双方を調節して表示を行う表示モードである。具体的には図2(C)に示す画素10の模式図のように反射素子10aが有する反射電極による反射光14と、発光素子10bが開口13より射出する光15とを調節して表示を行う。
発光表示モード(E mode)は、発光素子を駆動して発光を調節して表示を行う表示モードである。具体的には図2(D)に示す画素10の模式図のように、発光素子10bが開口13より射出する光15を調節して階調表示を行う。
図2(E)には、上述した3つのモード(反射表示モード、反射表示+発光表示モード、発光表示モード)の状態遷移図を示す。状態C1は反射表示モードを表し、状態C2は反射表示+発光表示モードを表し、状態C3は発光表示モードを表している。
表示装置99は、照度に応じて、状態C1から状態C3のいずれかの状態の表示モードを取り得る。例えば屋外のように照度が大きい場合、状態C1を取り得る。また屋外から屋内に移動するような照度が小さくなる場合、状態C1から状態C3に遷移する。また屋内であっても照度が大きく、反射光による階調表示が可能な場合、状態C3から状態C2に遷移する。
以上のように照度に応じて表示モードを切り替える構成とすることで、消費電力が比較的大きい発光素子の光の強度による階調表示の頻度を減らすことができる。そのため、表示装置の消費電力を低減することができる。
また表示装置99は、バッテリーの残容量、表示するコンテンツ、あるいは周辺環境の照度に応じて、さらに動作モードを切り替えることができる。例えば、通常のフレーム周波数(代表的には60Hz以上240Hz以下)で動作する通常動作モード(Normal mode)と、低速のフレーム周波数(通常動作モードの1/100乃至1/10程度のフレーム周波数)で操作するアイドリング・ストップ(IDS)駆動モードと、を挙げることができる。
なお、アイドリング・ストップ(IDS)駆動とは、画像データの書き込み処理を実行した後、画像データの書き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。
ここでアイドリング・ストップ(IDS)駆動モードについて、図3を用いて説明を行う。
図3(A)(B)(C)は、通常駆動モードとアイドリング・ストップ(IDS)駆動モードを説明する回路図及びタイミングチャートである。なお、図3(A)では、反射素子10a(例えば液晶素子)と、反射素子10aに電気的に接続される画素回路11と、を明示している。また、図3(A)に示す画素回路11では、信号線SLと、ゲート線GLと、信号線SL及びゲート線GLに接続されたトランジスタM1と、トランジスタM1に接続される容量素子CsLCとを図示している。
トランジスタM1としては、半導体層に金属酸化物を有するトランジスタを用いることが好ましい。金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)または酸化物半導体(oxide semiconductor)、略してOSと呼ぶことができる。以下、トランジスタの代表例として、酸化物半導体を有するトランジスタ(OSトランジスタ)を用いて説明する。OSトランジスタは、非導通状態時のリーク電流(オフ電流)が極めて低いため、OSトランジスタを非導通状態とすることで液晶素子の画素電極に電荷の保持をすることができる。
図3(B)は、通常駆動モードでの信号線SLおよびゲート線GLにそれぞれ与える信号の波形を示すタイミングチャートである。通常駆動モードでは通常のフレーム周波数(例えば60Hz)で動作する。1フレーム期間を第1サブフレームT、第2サブフレームT、第3サブフレームTで表すと、各フレーム期間でゲート線GLに走査信号を与え、信号線SLからデータDを書き込む動作を行う。この動作は、第1サブフレームTから第3サブフレームTまでで同じデータDを書き込む場合、または異なるデータを書き込む場合でも同じである。
一方、図3(C)は、アイドリング・ストップ(IDS)駆動モードでの信号線SLおよびゲート線GLに、それぞれ与える信号の波形を示すタイミングチャートである。アイドリング・ストップ(IDS)駆動では低速のフレーム周波数(例えば1Hz)で動作する。1フレーム期間を期間Tで表し、その中でデータの書き込み期間を期間T、データの保持期間を期間Tで表す。アイドリング・ストップ(IDS)駆動モードは、期間Tでゲート線GLに走査信号を与え、信号線SLのデータDを書き込み、期間Tでゲート線GLをローレベルの電圧に固定し、トランジスタM1を非導通状態として一旦書き込んだデータDを保持させる動作を行う。
アイドリング・ストップ(IDS)駆動モードは、上述した反射表示モードまたは反射表示+発光表示モードといった表示モードと組み合わせることで、さらなる低消費電力化を図ることができるため有効である。
<画素回路の構成>
画素回路の構成と、本発明の一態様である反射表示時の各画素回路の動作について、図4乃至から図9までを参照して説明する。なお回路図の説明において、反射素子10aとして液晶素子、発光素子10bとしてEL素子として説明する。
画素10について説明する。図4は、画素10の回路図の一例である。画素10は、図1(B)で説明したように画素回路11、画素回路12、反射素子10aおよび発光素子10bを有する。
図4において、画素回路11は、トランジスタM1および容量素子CsLCを有する。画素回路12は、トランジスタM2、トランジスタM3および容量素子CsELを有する。画素10が有する各素子は、図4に示すように、ゲート線GLLC、ゲート線GLEL、信号線SLLC、信号線SLEL、容量線LCS、アノード線Lano、およびカソード線Lcasに接続される。
なお容量素子CsELは、発光素子10bを駆動するための画像データに基づく電圧をトランジスタM3のゲートに保持するために設けている。このような構成とすることで、発光素子10bを駆動するための電圧の保持をより確実に行うことができる。
トランジスタM1は、導通状態を制御することで、反射素子10aを駆動するための画像データに基づく電圧を容量素子CsLCに与える。トランジスタM2は、導通状態を制御することで、発光素子10bを駆動するための電圧をトランジスタM3のゲートに与える。トランジスタM3は、ゲートの電圧に応じてアノード線Lanoとカソード線Lcasとの間に電流を流して発光素子10bを駆動する。
トランジスタM1乃至M3は、nチャネル型トランジスタを用いることができる。nチャネル型トランジスタは、各配線の電圧の大小関係を変えることで、pチャネル型トランジスタに置き換えることもできる。トランジスタM1乃至M3の半導体材料は、シリコンを用いることができる。シリコンは、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを適宜選択して用いることができる。あるいはトランジスタM1乃至M3の半導体材料は、酸化物半導体を用いることができる。これにより、先述のIDS駆動が可能になる。
<画素回路の動作>
本発明の一態様は、図4の画素10の構成において、発光素子10bをパルス状に発光させる駆動(パルス駆動)をさせて、反射素子10aが所望の輝度に達するまでに不足した輝度の時間積分値に相当する分を補う構成とする。
具体的には、反射素子10aを駆動する画素回路11に書き込んだ画像データの更新時、もしくは、表示リフレッシュ時に、所望の輝度に対して不足する輝度の第1の時間積分値を算出する。そして、発光素子10bが発光する輝度の第2の時間積分値が当該第1の時間積分値に等しくなるような画像データの生成、及び発光素子10bをパルス駆動させる期間を算出し、画素回路12に画像データを書き込む。発光素子10bをパルス駆動させる期間後は、パルス駆動をするために書き込んだ画像データをリセットする。なお、発光素子10bをパルス駆動させる期間(パルス期間)は一定とし、画像データのみ算出する方法も可能である。
図5(A)は、図4における反射素子10aおよび画素回路11について抜き出して図示した回路図である。また図5(B)に示すタイミングチャートは、反射素子10aおよび画素回路11の駆動を説明するためのものである。なお図5(A)では、反射素子10aの一方の電極をノードNLとし、他方の電極に与えられるコモン電位VCOMを図示している。
図5(B)において、時刻T1にゲート線GLLCをHレベルとする。ゲート線GLLCをHレベルとし、画素回路11に書き込んだ画像データを更新して反射素子10aの透過率を更新する期間を第1の期間ともいう。この第1の期間において、信号線SLLCから画像データ(第1の画像データ)を書き込んだ場合、時刻T1から期間P1だけ遅れてノードNLの電位、すなわち、画素電極の電位が変化する。また、当該画素電極の電位の変化に期間P2だけ遅れて、反射素子10aの透過率L_LCが変化する。図5(B)では、当該透過率L_LCの変化をΔLで図示している。なお、ノードNLの電位の変化に対する反射素子10aの透過率L_LCの変化は、反射素子10aに用いる液晶材料の動特性に依存する。また、反射素子10aの焼き付きを防止するため、液晶表示素子に正負の電圧を交互(例えばフレーム期間F1乃至F3毎)に印加する所謂交流駆動を行う。そのため、表示画像を変更する場合のみならず、表示画像が変化しない表示リフレッシュをする場合にも、反射素子10aの透過率は大きく変化する。この透過率の変動時において、所望の輝度に対して不足する輝度の時間積分値を、第1の時間積分値という。
図6(A)は、図4における発光素子10bおよび画素回路12について抜き出して図示した回路図である。また図6(B)、(C)に示すタイミングチャートは、発光素子10bおよび画素回路12の駆動を説明するためのものである。なお図6(A)では、発光素子10bの一方の電極をノードNEとして図示している。
図6(B)において、時刻T1にゲート線GLELをHレベルとして、時刻T2で信号線SLELから画像データ(第2の画像データ)を書き込んだ後、時刻T3に信号線SLELの電位を“0”、つまり発光素子10bが発光しない電位になるよう駆動させる。この時刻T1乃至T3の期間の長さで決まる、第2の画像データを書き込んで発光素子10bをパルス駆動させる期間をパルス期間、または第2の期間ともいう。このとき、画素回路12に書き込む第2の画像データは、反射素子10aの応答時間の遅さに起因する輝度の不足分(第1の時間積分値)と等しくなるように決定する。このパルス期間において、発光する発光素子10bの輝度の時間積分値を、第2の時間積分値ともいう。第2の時間積分値は、第1の時間積分値に等しくなるような画像データ及びパルス期間を算出し、画素回路12に画像データを書き込む。発光素子10bをパルス駆動させる期間後は、パルス駆動をするために書き込んだ画像データをリセットする。
図6(B)による発光素子10bの駆動によって、時刻T1から遅れてノードNEの電位、すなわちトランジスタM3のゲートの電位が変化する。当該トランジスタM3のゲートの電位の変化に遅れて、発光素子10bの発光輝度L_ELが増大する。さらに、時刻T3から遅れてノードNEの電位、すなわち、トランジスタM3のゲートの電位が変化する。当該駆動トランジスタのゲート電極の電位の変化に遅れて、発光素子10bの発光輝度L_ELが低下して発光しなくなる。なお図6(B)において、トランジスタM3のゲートの電位の変化に対する発光素子10bの発光輝度L_ELの変化は、反射素子10aの透過率L_LCより早い。
図6(C)は、図6(B)とは異なり、時刻T1より前、例えばゲート線GLELをHレベルとするより前から信号線SLELを第2の画像データに応じた電位にしておく構成を図示している。図6(B)に示す構成のようにゲート線GLLCをHレベルの期間に、信号線SLELに供給する電位を上下させるのは、一行あたりの選択期間を増大することになるので、行数の多い表示装置、すなわち、高画素数の表示装置に応用する際には不便である。そのため、ゲート線GLELをHレベルとする前に、信号線SLELの電位を確定しておき、ゲート線GLELをHレベルとした後、パルス期間後に信号線SLELを“0”とする構成が有効である。
図6(C)のタイミングチャートの動作を実現する場合、つまり信号線SLELに供給する画像データおよび“0”を高速で切り替えて動作させる場合のソースドライバの構成において図7(A)、(B)に示す。
図7(A)の構成では、ソースドライバが有するシフトレジスタ41、第1のラッチ回路42、第2のラッチ回路43、およびデジタルアナログ回路44を図示している。図7(B)のタイミングチャートにおける画像データ(VDATA)および“0”の切り替えは、第1のラッチ回路42および第2のラッチ回路43に保持するデータを交互に入力する構成とすることができる。
図7(B)の構成では、第1のラッチ回路42および第2のラッチ回路43で保持するデータと、信号線SLELの電位と、ゲート線GLELの電位との変化について図示している。図7(B)の構成は、第1のラッチ回路42および第2のラッチ回路43に対して、交互に“VDATA”および“0”が与えられる。そのため、画像データ(VDATA)に基づく電位と“0”との間で変動するパルス状の波形を信号線SLELで得ることができる。画像データ(VDATA)に基づく電位が信号線SLELに与えられる期間において、ゲート線GLELの電位をHレベルとすることで発光素子10bをパルス駆動させる時刻T1乃至T3の長さ(パルス期間)が定まる。
また図8(A)は、図5(B)および図6(B)のタイミングチャートで図示した反射素子10aの透過率L_LCの変化と、発光素子10bの発光輝度L_ELと、を併せて図示したタイミングチャートである。
反射素子10aの透過率L_LCの変化が遅いため、交流駆動を行う場合、表示画像が変動しない場合であっても透過率L_LCが変動し、表示品位の低下を招く虞がある。本発明の一態様では、発光素子10bの発光輝度L_ELの変化が反射素子10aの透過率L_LCの変化よりも早いことを利用して、上述の透過率L_LCの変動が遅いことによる輝度の不足分を補うように発光素子10bの発光輝度L_ELをパルス駆動させる。
反射素子10aの透過率L_LCの変化の遅れによる理想値との違い(輝度の時間積分値、第1の時間積分値)は、図8(A)中の面積SLCとなる。この面積に相当する輝度の変化が、利用者には輝度が不足した分として視認されることになる。一方で本発明の一態様においては、輝度の不足する期間において、発光素子10bの発光輝度L_ELをパルス駆動させて、時間積分値(第2の時間積分値)を図8(A)中の面積SELとなるようにする。この面積SELが、反射素子10aの応答時間の遅さに起因する輝度の不足分(第1の時間積分値)と等しくなるように、画素回路12に書き込む画像データ、及び時刻T1乃至T3の長さ(パルス期間)を決定する。
なお図8(A)の構成では、第2の時間積分値に相当する面積SELを得るために発光素子を1回パルス駆動させる構成を示したが、他の構成でもよい。例えば図8(B)の構成のように、第2の時間積分値に相当する面積SELを複数回、発光素子をパルス駆動させて得る構成としてもよい。あるいは、図8(C)の構成のように、第2の時間積分値に相当する面積SELは、発光素子を小さい輝度となるように画像データを書き込んで一定期間パルス駆動をして得る構成としてもよい。
第1の時間積分値は、反射素子10aの動特性及び画像データ、当該画像データを書き込む直前の画像データより求めることができる。第2の時間積分値は、発光素子10bの動特性、ならびに第3の画像データ及びパルス期間より求めることができる。
なお当該不足分を補う目的で、反射素子10aを駆動する画素回路11に書き込む画像データを補正する構成、例えば、画像データに不足分を追加した補正画像データを書き込む構成も可能である。しかし、IDS駆動を用いる場合、補正画像データを書き込む時点で次の画像データの書き込みまでの時間が必ずしも確定していない可能性がある。したがって、当該補正画像データを保持する時間が不明のため、補正量を正確に決めるのは困難である。
なお、パルス期間を画素毎に変更もしくは画素行毎に変更、あるいは、フレーム毎に変更することは回路構成を複雑にする可能性があるため、パルス期間は一定として、第3の画像データのみ算出する方法も可能である。また、対応する輝度により、第3の画像データのみ変更する方式、第3の画像データ及びパルス期間を変更する方式、を併用する構成も有効である。
以上のような構成とすることで、反射素子と発光素子との応答時間の違いを考慮した相補的な表示が可能となる。また、発光素子をパルス駆動させることで、発光期間を短くすることができる。したがって、良好な表示品位および低消費電力化が可能である。
また別の構成として画素回路11の構成に別途構成を追加して、発光素子10bをパルス駆動させる構成としてもよい。
図9(A)に示す画素回路11Aが上述の画素回路11と異なる点は、信号線GLRSにゲートが接続されたトランジスタM4を有する点にある。トランジスタM4は、信号線GLRSの信号によって導通状態が制御され、ノードNEの電位として与えられた画像データに対応する電位を初期化する電位VRS(例えば”0”)を与える機能を有する。図9(A)の構成によって時刻T3に発光素子10bが発光しない電位になるよう駆動させることができる。
また別の構成として図9(B)に示す画素回路11Bが上述の画素回路11と異なる点は、信号線GLRSにゲートが接続されたトランジスタM5を有する点にある。トランジスタM5は、信号線GLRSの信号によって発光素子10bに流れる電流を遮断するよう制御する機能を有する。図9(B)の構成によって時刻T3に発光素子10bが発光しない電位になるよう駆動させることができる。
また別の構成として図9(C)に示す画素回路11Cが上述の画素回路11と異なる点は、信号線GLRSにバックゲートが接続されたトランジスタM3を有する点にある。トランジスタM3は、信号線GLRSの信号によって、ノードNEに画像データが与えられても発光素子10bに流れる電流を小さくするようにトランジスタM3の閾値電圧を制御する機能を有する。図9(C)の構成によって時刻T3に発光素子10bが発光しない電位になるよう駆動させることができる。
(実施の形態2)
本実施の形態では、実施の形態1で説明した表示ユニット110にタッチセンサユニットを加えた表示装置の構成について説明する。
<<表示装置>>
図10は、表示装置の構成例を示すブロック図である。表示装置100は、表示ユニット110、タッチセンサユニット120を有する。
<表示ユニット>
表示ユニット110は、実施の形態1で説明した構成と同様であるため、ここでは説明を省略する。
<タッチセンサユニット>
図10に示す、タッチセンサユニット120は、センサアレイ121、および周辺回路125を有する。周辺回路125は、タッチセンサドライバ(以下、「TSドライバ」と呼ぶ。)126、センス回路127を有する。周辺回路125は専用ICで構成することができる。
図11に、タッチセンサユニット120の構成例を示す。ここでは、タッチセンサユニット120が相互容量タッチセンサユニットである例を示す。センサアレイ121は、m本(mは1以上の整数)の配線DRL、n本(nは1以上の整数)の配線SNLを有する。配線DRLはドライブ線であり、配線SNLはセンス線である。ここでは、第α番の配線DRLを配線DRL<α>と呼び、第β番の配線SNLを配線SNL<β>と呼ぶこととする。容量CTαβは、配線DRL<α>と配線SNL<β>との間に形成される容量である。
m本の配線DRLはTSドライバ126に電気的に接続されている。TSドライバ126は配線DRLを駆動する機能を有する。n本の配線SNLはセンス回路127に電気的に接続されている。センス回路127は、配線SNLの信号を検出する機能を有する。TSドライバ126によって配線DRL<α>が駆動されているときの配線SNL<β>の信号は、容量CTαβの容量値の変化量の情報をもつ。n本の配線SNLの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。
<<コントローラIC>>
図12は、コントローラIC115の構成例を示すブロック図である。コントローラIC115は、インターフェース150、フレームメモリ151、デコーダ152、センサコントローラ153、コントローラ154、クロック生成回路155、画像処理部160、メモリ170、タイミングコントローラ173、レジスタ175、ソースドライバ180、およびタッチセンサコントローラ184を有する。
ソースドライバ180は、ソースドライバ181、182を有する。ソースドライバ181は、反射素子10aを駆動するためのドライバであり、ソースドライバ182は、発光素子10bを駆動するためのドライバである。ここでは、反射素子10aとして液晶(LC)素子、発光素子10bとしてエレクトロルミネッセンス(有機EL)素子である場合の、コントローラICを説明する。
コントローラIC115とホスト140との通信は、インターフェース150を介して行われる。ホスト140からは、画像データ、各種制御信号等がコントローラIC115に送られる。また、コントローラIC115からは、タッチセンサコントローラ184が取得したタッチ位置などの情報が、ホスト140に送られる。なお、コントローラIC115が有するそれぞれの回路は、ホスト140の規格、表示装置100の仕様等によって、適宜取捨される。
フレームメモリ151は、コントローラIC115に入力された画像データを保存するためのメモリである。ホストから圧縮された画像データが送られる場合、フレームメモリ151は、圧縮された画像データを格納することが可能である。デコーダ152は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ152は処理を行わない。または、デコーダ152を、フレームメモリ151とインターフェース150との間に、配置することもできる。
画像処理部160は、画像データに対して各種画像処理を行う機能を有する。例えば、画像処理部160は、ガンマ補正回路161、調光回路162、調色回路163、EL補正回路164を有する。
EL補正回路164は、ソースドライバ182に発光素子10bを流れる電流を検出する電流検出回路を備えている場合、設けられる。EL補正回路164は、ソースドライバ182の電流検出回路から送信される信号に基づいて、発光素子10bの輝度を調節する機能をもつ。
画像処理部160で処理された画像データは、メモリ170を経て、ソースドライバ180に出力される。メモリ170は、画像データを一時的に格納するためのメモリである。ソースドライバ181、182は、それぞれ、入力された画像データを処理し、画素アレイ111のソース線に書き込む機能をもつ。
タイミングコントローラ173は、ソースドライバ180、タッチセンサコントローラ184、表示ユニット110のゲートドライバ113、114で使用するタイミング信号を生成する機能を有する。
タッチセンサコントローラ184は、タッチセンサユニット120のTSドライバ126、センス回路127を制御する機能をもつ。センス回路127で読み出されたタッチ情報を含む信号は、タッチセンサコントローラ184で処理され、インターフェース150を介して、ホスト140に送出される。ホスト140は、タッチ情報を反映した画像データを生成し、コントローラIC115に送出する。なお、コントローラIC115で、画像データにタッチ情報を反映する構成も可能である。
クロック生成回路155は、コントローラIC115で使用されるクロック信号を生成する機能を有する。コントローラ154は、インターフェース150を介してホスト140から送られる各種制御信号を処理し、コントローラIC115内の各種回路を制御する機能を有する。また、コントローラ154は、コントローラIC115内の各種回路への電源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。
レジスタ175は、コントローラIC115の動作に用いられるデータを格納する。レジスタ175が格納するデータには、画像処理部160が補正処理を行うために使用するパラメータ、タイミングコントローラ173が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ175は、複数のレジスタで構成されるスキャンチェーンレジスタを備える。なお、先述の反射素子10aの応答時間の遅さに起因する輝度の不足分(第1の時間積分値)と等しくなるように、画素回路12に書き込む画像データ及び時刻T1乃至T3の長さ(パルス期間)を決定し、当該画像データ及びパルス期間に対応した反射素子10aの反射強度及びタイミング信号を調整するパラメータを格納する。
センサコントローラ153には、光センサ143が電気的に接続されている。光センサ143には外光145を検知し、検知信号を生成する。センサコントローラ153は検知信号を基に、制御信号を生成する。センサコントローラ153で生成される制御信号は、例えば、コントローラ154に出力される。
また、反射素子10aと発光素子10bが同じ画像データを表示する場合、画像処理部160は、反射素子10aが表示する画像データと、発光素子10bが表示する画像データとを、分けて作成する機能を有する。この場合、光センサ143およびセンサコントローラ153を用いて測定した、外光145の明るさに応じて、反射素子10aと発光素子10bの反射強度および発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
晴れの日の日中に外で表示装置100を使用する場合、反射素子10aのみで十分な輝度が得られるときは、発光素子10bを光らせる必要はない。これは、発光素子10bで表示を行おうとしても、外光に負けて良好な表示が得られないからである。また、夜間や暗所で表示装置100を使用する場合、発光素子10bを光らせて表示を行う。
外光の明るさに応じて、画像処理部160は、反射素子10aのみで表示を行う画像データを作成、もしくは発光素子10bのみで表示を行う画像データを作成、もしくは反射素子10aと発光素子10bを組み合わせて表示を行う画像データを作成することができる。外光の明るい環境においても、外光の暗い環境においても、表示装置100は良好な表示を行うことができる。さらに、外光の明るい環境においては、発光素子10bを光らせない、もしくは発光素子10bの輝度を低くすることで、消費電力を低減することができる。
また、反射素子10aの表示に、発光素子10bの表示を組み合わせることで、色調を補正することができる。このような色調補正のためには、光センサ143およびセンサコントローラ153に、外光145の色調を測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において表示装置100を使用する場合、反射素子10aによる表示のみではB(青)成分が足りないため、発光素子10bを発光させることで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色回路と呼ぶ。
画像処理部160は、表示装置100の仕様によって、RGB-RGBW変換回路など、他の処理回路を有している場合がある。RGB-RGBW変換回路とは、RGB(赤、緑、青)画像データを、RGBW(赤、緑、青、白)画像データに変換する機能をもつ回路である。すなわち、表示装置100がRGBW4色の画素を有する場合、画像データ内のW(白)成分を、W(白)画素を用いて表示することで、消費電力を低減することができる。なお、RGB-RGBW変換回路はこれに限らず、例えば、RGB-RGBY(赤、緑、青、黄)変換回路などでもよい。
また、反射素子10aと発光素子10bは、異なる画像データを表示することができる。一般に、反射型素子として適用できる液晶や電子ペーパー等は、動作速度が遅いものが多い(絵を表示するまでに時間を要する。)。そのため、反射素子10aに背景となる静止画を表示し、発光素子10bに動きのあるマウスポインタ等を表示することができる。静止画に対しては、前述したIDS駆動を行い、動画に対しては、発光素子10bを光らせることで、表示装置100は、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ151には、反射素子10aと発光素子10b、それぞれに表示する画像データを保存する領域を設ければよい。
<パラメータ>
ガンマ補正、調光、調色などの画像補正処理は、入力の画像データXに対して出力の補正データYを作成する処理に相当する。画像処理部160が使用するパラメータは、画像データXを、補正データYに変換するためのパラメータである。また、反射素子10aの応答時間の遅さに起因する輝度の不足分(第1の時間積分値)と等しくなるように、画素回路12に書き込む画像データ及び時刻T1乃至T3の長さ(パルス期間)を決定し、当該画像データに対応した反射素子10aの反射強度に調整するパラメータを格納する。
パラメータの設定方式には、テーブル方式、関数近似方式がある。図13(A)に示すテーブル方式では、画像データXnに対して、補正データYnをパラメータとしてテーブルに格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタを多数必要とするが、補正の自由度が高い。一方、あらかじめ経験的に画像データXに対する補正データYを決められる場合には、図13(B)のように、関数近似方式を採用する構成が有効である。a1、a2、b2等がパラメータである。ここで、区間毎に線形近似する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。
タイミングコントローラ173が使用するパラメータは、例えば、図13(C)に示すように、タイミングコントローラ173の生成信号が、基準信号に対して“L”(または“H”)となるタイミングを示すものである。パラメータRa(またはRb)は、基準信号に対して“L”(または“H”)となるタイミングが、クロック何周期分であるかを示している。
上記、補正のためのパラメータは、レジスタ175に格納することができる。また、上記以外にレジスタ175に格納できるパラメータとしては、EL補正回路164のデータ、ユーザーが設定した表示装置100の輝度、色調、省エネルギー設定(表示を暗くする、または表示を消す、までの時間)、タッチセンサコントローラ184の感度などがある。また、反射素子10aの輝度の不足分(第1の時間積分値)と等しくなるように、画素回路12に書き込む画像データ及び時刻T1乃至T3の長さ(パルス期間)を決定し、当該パルス期間に対応したタイミング信号を調整するパラメータも含まれる。
<パワーゲーティング>
コントローラ154は、ホスト140から送られる画像データに変化がない場合、コントローラIC115内の一部回路をパワーゲーティングすることができる。具体的には、例えば、領域190内の回路(フレームメモリ151、デコーダ152、画像処理部160、メモリ170、タイミングコントローラ173、レジスタ175、ソースドライバ180)を指す。ホスト140から画像データに変化がないことを示す制御信号をコントローラIC115に送信し、当該制御信号をコントローラ154で検出した場合にパワーゲーティングする構成が可能である。
領域190内の回路は、画像データに関する回路と、表示ユニット110を駆動するための回路であるため、画像データに変化がない場合は、一時的に領域190内の回路を停止することができる。なお、画像データに変化がない場合でも、画素10に使用されるトランジスタがデータを保持できる時間(アイドリングストップが可能な時間)、および反射素子10aとして適用した液晶(LC)素子が焼き付き防止のため行う反転駆動の時間を考慮してもよい。
例えば、コントローラ154はタイマを組み込むことで、タイマで測定した時間に基づいて、領域190内の回路への電源供給を再開するタイミングを決定してもよい。なお、フレームメモリ151もしくはメモリ170に画像データを保存しておき、当該画像データを反転駆動時に表示ユニット110に供給する画像データとする構成が可能である。このような構成とすることで、ホスト140から画像データを送信することなく反転駆動が実行できる。したがって、ホスト140からのデータ送信量を低減でき、コントローラIC115の消費電力を低減することができる。
以下、フレームメモリ151、レジスタ175の具体的な回路構成を説明する。なお、パワーゲーティングすることができる回路として説明した、領域190内の回路、センサコントローラ153、およびタッチセンサコントローラ184等は、この限りではない。コントローラIC115の構成、ホスト140の規格、表示装置100の仕様等によって、様々な組み合わせが考えられる。
<フレームメモリ151>
図14(A)に、フレームメモリ151の構成例を示す。フレームメモリ151は、制御部202、セルアレイ203、周辺回路208を有する。周辺回路208は、センスアンプ回路204、ドライバ205、メインアンプ206、入出力回路207を有する。
制御部202は、フレームメモリ151を制御する機能を有する。例えば、制御部202は、ドライバ205、メインアンプ206、および入出力回路207を制御する。
ドライバ205には、複数の配線WL、CSELが電気的に接続されている。ドライバ205は、複数の配線WL、CSELに出力する信号を生成する。
セルアレイ203は、複数のメモリセル209を有する。メモリセル209は、配線WL、LBL(またはLBLB)、BGLに、電気的に接続されている。配線WLはワード線であり、配線LBL、LBLBは、ローカルビット線である。図14(A)の例では、セルアレイ203の構成は、折り返しビット線方式であるが、開放ビット線方式とすることもできる。
図14(B)に、メモリセル209の構成例を示す。メモリセル209は、トランジスタMW1、容量素子CS1を有する。メモリセル209は、DRAM(ダイナミック・ランダム・アクセス・メモリ)のメモリセルと同様の回路構成を有する。ここでは、トランジスタMW1はバックゲートをもつトランジスタである。トランジスタMW1のバックゲートは、配線BGLに電気的に接続されている。配線BGLには、電圧Vbg_w1が入力される。
トランジスタMW1は、チャネル形成領域に酸化物半導体を有するトランジスタ(「OSトランジスタ」ともいう。)である。OSトランジスタはオフ電流が極めて小さいため、OSトランジスタでメモリセル209を構成することで、容量素子CS1から電荷がリークすることを抑えられるため、フレームメモリ151のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されても、フレームメモリ151は長時間画像データを保持することが可能である。また、電圧Vbg_w1を負電圧にすることで、トランジスタMW1の閾値電圧を正電位側にシフトさせることができ、メモリセル209の保持時間を長くすることができる。
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタがnチャネル型である場合、例えば、しきい値電圧が0V乃至2V程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて小さいとは、例えば、チャネル幅1μmあたりのオフ電流が100zA(z;ゼプト、10-21)以下であることをいう。オフ電流は小さいほど好ましいため、この規格化されたオフ電流が10zA/μm以下、あるいは1zA/μm以下とすることが好ましく、10yA/μm(y;ヨクト、10-24)以下であることがより好ましい。
酸化物半導体のバンドギャップは3.0eV以上であるため、OSトランジスタは熱励起によるリーク電流が小さく、また上掲のようにオフ電流が極めて小さい。チャネル形成領域に適用される酸化物半導体は、インジウム(In)および亜鉛(Zn)の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、In-M-Zn酸化物(元素Mは、例えばAl、Ga、YまたはSn)が代表的である。電子供与体(ドナー)となる水分または水素等の不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をi型(真性半導体)にする、あるいはi型に限りなく近づけることができる。ここでは、このような酸化物半導体は高純度化された酸化物半導体と呼ぶことができる。高純度化された酸化物半導体を適用することで、チャネル幅で規格化されたOSトランジスタのオフ電流を数yA/μm以上数zA/μm以下程度に低くすることができる。
セルアレイ203が有する複数のメモリセル209の、トランジスタMW1はOSトランジスタであるため、その他の回路のトランジスタは、例えば、シリコンウエハに作製されるSiトランジスタとすることができる。これにより、セルアレイ203をセンスアンプ回路204に積層して設けることができる。よって、フレームメモリ151の回路面積を縮小でき、コントローラIC115の小型化につながる。
セルアレイ203は、センスアンプ回路204に積層して設けられている。センスアンプ回路204は、複数のセンスアンプSAを有する。センスアンプSAは隣接する配線LBL、LBLB(ローカルビット線対)、配線GBL、GBLB(グローバルビット線対)、複数の配線CSELに電気的に接続されている。センスアンプSAは、配線LBLと配線LBLBとの電位差を増幅する機能を有する。
センスアンプ回路204には、4本の配線LBLに対して1本の配線GBLが設けられ、4本の配線LBLBに対して1本の配線GBLBが設けられているが、センスアンプ回路204の構成は、図14(A)の構成例に限定されない。
メインアンプ206は、センスアンプ回路204および入出力回路207に接続されている。メインアンプ206は、配線GBLと配線GBLBの電位差を増幅する機能を有する。メインアンプ206は省略することができる。
入出力回路207は、書き込みデータに対応する電位を配線GBLと配線GBLB、またはメインアンプ206に出力する機能、配線GBLと配線GBLBの電位、またはメインアンプ206の出力電位を読み出し、データとして外部に出力する機能を有する。配線CSELの信号によって、データを読み出すセンスアンプSA、およびデータを書き込むセンスアンプSAを選択することができる。よって、入出力回路207は、マルチプレクサなどの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。
<レジスタ175>
図15は、レジスタ175の構成例を示すブロック図である。レジスタ175は、スキャンチェーンレジスタ部175A、およびレジスタ部175Bを有する。スキャンチェーンレジスタ部175Aは、複数のレジスタ230を有する。複数のレジスタ230によって、スキャンチェーンレジスタが構成されている。レジスタ部175Bは、複数のレジスタ231を有する。
レジスタ230は、電源が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ230を不揮発化するため、ここでは、レジスタ230は、OSトランジスタを用いた保持回路を備えている。
他方、レジスタ231は揮発性レジスタである。レジスタ231の回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。画像処理部160、およびタイミングコントローラ173は、レジスタ部175Bにアクセスし、対応するレジスタ231からデータを取り込む。あるいは、画像処理部160、およびタイミングコントローラ173は、レジスタ部175Bから供給されるデータにしたがって、処理内容が制御される。
レジスタ175に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部175Aのデータを変更する。スキャンチェーンレジスタ部175Aの各レジスタ230のデータを書き換えた後、スキャンチェーンレジスタ部175Aの各レジスタ230のデータを、レジスタ部175Bの各レジスタ231に一括してロードする。
これにより、画像処理部160、およびタイミングコントローラ173等は、一括して更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保たれるため、コントローラIC115の安定した動作を実現できる。スキャンチェーンレジスタ部175Aとレジスタ部175Bとを備えることで、画像処理部160、およびタイミングコントローラ173が動作中でも、スキャンチェーンレジスタ部175Aのデータを更新することができる。
コントローラIC115のパワーゲーティング実行時には、レジスタ230において、保持回路にデータを格納(セーブ)してから電源を遮断する。電源復帰後、レジスタ230のデータをレジスタ231に復帰(ロード)して通常動作を再開する。なお、レジスタ230に格納されているデータとレジスタ231に格納されているデータとが整合しない場合は、レジスタ231のデータをレジスタ230にセーブした後、あらためて、レジスタ230の保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部175Aに更新データを挿入中などが挙げられる。
図16に、レジスタ230、レジスタ231の回路構成例を示す。図16には、スキャンチェーンレジスタ部175Aの2段分のレジスタ230と、これらレジスタ230に対応する2個のレジスタ231を示している。
レジスタ230は、保持回路17、セレクタ18、フリップフロップ回路19を有する。セレクタ18とフリップフロップ回路19とでスキャンフリップフロップ回路が構成されている。
保持回路17には、信号SAVE2、LOAD2が入力される。保持回路17は、トランジスタT1乃至T6、容量素子C4、C6を有する。トランジスタT1、T2はOSトランジスタである。トランジスタT1、T2をメモリセル209のトランジスタMW1(図14(B)参照)と同様にバックゲート付きのOSトランジスタとしてもよい。
トランジスタT1、T3、T4および容量素子C4により、3トランジスタ型のゲインセルが構成される。同様に、トランジスタT2、T5、T6および容量素子C6により、3トランジスタ型のゲインセルが構成される。2個のゲインセルによって、フリップフロップ回路19が保持する相補データを記憶する。トランジスタT1、T2がOSトランジスタであるので、保持回路17は、電源が遮断された状態でも長時間データを保持することが可能である。レジスタ230において、トランジスタT1、T2以外のトランジスタはSiトランジスタで構成すればよい。
保持回路17は、信号SAVE2に従い、フリップフロップ回路19が保持する相補データを格納し、信号LOAD2に従い、保持しているデータをフリップフロップ回路19にロードする。
フリップフロップ回路19の入力端子には、セレクタ18の出力端子が電気的に接続され、データ出力端子には、レジスタ231の入力端子が電気的に接続されている。フリップフロップ回路19は、インバータ20乃至25、アナログスイッチ27、28を有する。アナログスイッチ27、28の導通状態は、スキャンクロック(Scan Clockと表記)信号によって制御される。フリップフロップ回路19は、図16の回路構成に限定されず、様々なフリップフロップ回路19を適用することができる。
セレクタ18の2個の入力端子の一方には、レジスタ231の出力端子が電気的に接続され、他方には、前段のフリップフロップ回路19の出力端子が電気的に接続されている。なお、スキャンチェーンレジスタ部175Aの初段のセレクタ18の入力端子は、レジスタ175の外部からデータが入力される。
レジスタ231は、インバータ31乃至33、クロックドインバータ34、アナログスイッチ35、バッファ36を有する。レジスタ231は信号LOAD1に基づいて、フリップフロップ回路19のデータをロードする。レジスタ231のトランジスタはSiトランジスタで構成すればよい。
次に、レジスタ175の動作例を説明する。図17に、図15に示すレジスタ175の構成を簡略化して示す。ここでは、レジスタ175がN段(Nは2以上の整数)のレジスタ230(230[1]乃至[N])、保持回路17(17[1]乃至[N])、フリップフロップ回路19(19[1]乃至[N])を有する場合について説明する。
図17において、データDRはフリップフロップ回路19からレジスタ231に出力されるデータを示し、データDSはレジスタ231からフリップフロップ回路19に出力されるデータを示し、データDSRはフリップフロップ回路19と保持回路17の間で入出力されるデータを示し、データDOSは保持回路17に格納されているデータを表す。また、レジスタ231[1]乃至[N]からは、それぞれデータQ1乃至QNが出力される。データQ1乃至QNは、図12においてレジスタ175から出力されるパラメータなどに対応する。
図18は、図17に示すレジスタ175の動作例を示すタイミングチャートである。ここでは一例として、フリップフロップ回路19[1]乃至[N]に、データD乃至Dが格納される場合について説明する。
まず、期間T41において、データD乃至Dが、信号Scan Inとして順に入力され、フリップフロップ回路19[1]乃至[N]にデータD乃至Dが格納される。その結果、データDR[1]乃至[N]、及びデータDSR[1]乃至[N]として、データD乃至Dが出力される。
次に、期間T42において、信号LOAD1がハイレベルとなる。これにより、データDR[1]乃至[N]として出力されたデータD乃至Dが、レジスタ231[1]乃至[N]に格納される。その結果、データQ1乃至QN、及びデータDS[1]乃至[N]として、データD乃至Dが出力される。このように、信号Scan Inとして順次入力されたデータは、データQ1乃至QNとして一括で出力される。これにより、レジスタ175から出力されるパラメータなどを一括して変更することが出来る。
次に、期間T43において、信号SAVE1がハイレベルとなる。これにより、データDS[1]乃至[N]として出力されたデータD乃至Dが、フリップフロップ回路19[1]乃至[N]に格納される。その結果、データDR[1]乃至[N]、及びデータDSR[1]乃至[N]として、データD乃至Dが出力される。
なお、図18に示すように、期間T42と期間T43の間の期間において、信号Scan Inが変動し、フリップフロップ回路19[1]乃至[N]に格納されたデータが変更されても、データQ1乃至QNは変更されない。また、期間T43における動作により、フリップフロップ回路19[1]乃至[N]のデータを、データQ1乃至QNで上書きすることができ、レジスタ231[1]乃至[N]に格納されているデータとフリップフロップ回路19[1]乃至[N]に格納されているデータを整合させることができる。これにより、フリップフロップ回路19[1]乃至[N]に格納されるデータが更新されている最中に後述するデータの退避を行う場合でも、データの整合性が保たれた状態でデータを退避することができる。また、退避されたデータの復帰を高速に行うことができる。
次に、期間T44において、信号SAVE2がハイレベルとなる。これにより、データDSR[1]乃至[N]として出力されたデータD乃至Dが、保持回路17[1]乃至[N]に格納される。すなわち、フリップフロップ回路19[1]乃至[N]に格納されたデータが、保持回路17[1]乃至[N]に退避される。その結果、データDOS[1]乃至[N]が、データD乃至Dとなる。具体的には、図16の容量素子C3、C4の電極の電位が、データD乃至Dに対応した電位となる。
次に、期間T45において、レジスタ175への電源電位VDD3の供給が停止される、これにより、レジスタ231、保持回路17、フリップフロップ回路19からのデータの出力が停止される。ただし、保持回路17に格納されているデータDOS[1]乃至[N]は、レジスタ175への電力の供給が停止された期間においても保持されている。具体的には、図16の容量素子C4、C6によって、データD乃至Dに対応した電位が保持されている。
次に、期間T46において、レジスタ175への電力の供給が再開され、信号LOAD2がハイレベルとなる。このとき、保持回路17に保持されていたデータD乃至Dが、データDRS[1]乃至[N]として出力され、フリップフロップ回路19[1]乃至[N]に格納される。すなわち、保持回路17[1]乃至[N]に退避されたデータが、フリップフロップ回路19[1]乃至[N]に復帰される。その結果、データDR[1]乃至[N]としてデータD乃至Dが出力される。
次に、期間T47において、信号LOAD1がハイレベルとなる。これにより、データDR[1]乃至[N]として出力されたデータD乃至Dが、レジスタ231[1]乃至[N]に格納される。その結果、データQ1乃至QN、及びデータDS[1]乃至[N]として、データD乃至Dが出力される。これにより、保持回路17[1]乃至[N]から復帰されたデータが、データQ1乃至QNとして外部に出力される。
以上のように、レジスタ175は、順次入力されたデータに対応して、外部への出力を一括で変更することができる。また、レジスタ175は、電力の供給が停止される期間において、退避したデータを保持することができる。
<コントローラICの他の構成例>
以下に、コントローラICの他の構成例を説明する。
図19に、ソースドライバを内蔵しないコントローラICの構成例を示す。図19に示すコントローラIC117は、コントローラIC115の変形例であり、領域191を有する。コントローラ154は、領域191内の回路への電源供給を制御する。
領域191には、ソースドライバが設けられていない。そのため、表示ユニット110は、ソースドライバIC186を有する。ソースドライバIC186の数は、画素アレイ111の画素数に応じて決定される。
ソースドライバIC186は、反射素子10a、および発光素子10bの双方を駆動する機能を備える。そのため、ここでは1種類のソースドライバIC186でソースドライバを構成しているが、ソースドライバの構成はこれに限定されない。例えば、反射素子10aを駆動するためのソースドライバICと、発光素子10bを駆動するためのソースドライバICとで、ソースドライバを構成してもよい。
ゲートドライバ113、114と同様に、画素アレイ111の基板上にソースドライバを作製してもよい。
コントローラIC117に、TSドライバ126およびセンス回路127の一方または双方を設けてもよい。コントローラIC115も同様である。
<<動作例>>
表示装置100に関するコントローラIC115とレジスタ175の動作例について、出荷前と、表示装置100を有する電子機器の起動時、および通常動作時に分けて説明する。
<出荷前>
出荷前には、表示装置100の仕様等に関するパラメータを、レジスタ175に格納する。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ173が各種タイミング信号の生成に用いるパラメータ、ソースドライバ182に発光素子10bを流れる電流を検出する電流検出回路を備えている場合、EL補正回路164の補正データ等がある。これらのパラメータは、レジスタ175以外に、専用のROMを設けて格納してもよい。
<起動時>
表示装置100を有する電子機器の起動時には、ホスト140より送られるユーザー設定等のパラメータを、レジスタ175に格納する。これらのパラメータには、例えば、表示の輝度や色調、タッチセンサの感度、省エネルギー設定(表示を暗くする、または表示を消す、までの時間)、また、ガンマ補正のカーブやテーブル等がある。なお、当該パラメータをレジスタ175に格納する際、コントローラ154からレジスタ175にスキャンクロック信号及び当該スキャンクロック信号に同期して当該パラメータに相当するデータが送信される。
<通常動作>
通常動作には、動画等を表示している状態、静止画を表示中でIDS駆動が可能な状態、表示を行わない状態等に分けられる。動画等を表示している状態は、画像処理部160、およびタイミングコントローラ173等は動作中であるが、レジスタ175のデータ変更は、スキャンチェーンレジスタ部175Aに対して行われるため、画像処理部160等への影響はない。スキャンチェーンレジスタ部175Aのデータ変更が終わった後、スキャンチェーンレジスタ部175Aのデータをレジスタ部175Bへ一括してロードすることで、レジスタ175のデータ変更が完了する。また、画像処理部160等は当該データに対応した動作に切り替わる。
静止画を表示中でIDS駆動が可能な状態では、レジスタ175は、例えば、領域190内の他の回路と同様、パワーゲーティングすることができる。この場合、パワーゲーティングの前に、スキャンチェーンレジスタ部175Aが有するレジスタ230内では、信号SAVE2に従い、フリップフロップ回路19が保持する相補データを保持回路17に格納する作業が行われる。
パワーゲーティングから復帰する際は、信号LOAD2に従い、保持回路17が保持しているデータをフリップフロップ回路19にロードし、信号LOAD1に従い、フリップフロップ回路19のデータをレジスタ231にロードする。このようにして、パワーゲーティング前と同じ状態で、レジスタ175のデータは有効となる。なお、パワーゲーティングの状態であっても、ホスト140よりレジスタ175のパラメータ変更要求があった場合、レジスタ175のパワーゲーティングを解除し、パラメータを変更することができる。
表示を行わない状態では、例えば、領域190内の回路(レジスタ175を含む)は、パワーゲーティングすることができる。この場合、ホスト140も停止することがあるが、フレームメモリ151およびレジスタ175は不揮発性であるので、パワーゲーティングから復帰する際には、ホスト140の復帰を待たずに、パワーゲーティング前の表示(静止画)を行うことができる。
例えば、折りたたみ式の携帯電話の表示部に表示装置100を適用する場合、開閉センサ144の信号によって、携帯電話が折りたたまれ、表示装置100の表示面が使用されないことが検出されたとき、領域190内の回路に加えて、センサコントローラ153、およびタッチセンサコントローラ184等をパワーゲーティングすることができる。
携帯電話が折りたたまれたとき、ホスト140の規格によっては、ホスト140が停止する場合がある。ホスト140が停止した状態で、携帯電話が再び展開されても、フレームメモリ151およびレジスタ175は不揮発性であるので、ホスト140から画像データ、各種制御信号等が送られる前に、フレームメモリ151内の画像データを表示することができる。
このように、レジスタ175はスキャンチェーンレジスタ部175Aとレジスタ部175Bを有し、スキャンチェーンレジスタ部175Aに対してデータ変更を行うことで、画像処理部160およびタイミングコントローラ173等へ影響を与えることなく、スムーズなデータ変更を行うことができる。また、スキャンチェーンレジスタ部175Aの各レジスタ230は、保持回路17を有し、パワーゲーティング状態への移行と復帰をスムーズに行うことができる。
(実施の形態3)
本実施の形態では、実施の形態1および実施の形態2に記載の表示ユニット110の詳細について説明を行う。
<表示パネルの構成例>
図20は、表示ユニット110の構成例を説明するブロック図である。
表示ユニット110は、画素アレイ111を有する。また、表示ユニット110は、ゲートドライバGD、またはソースドライバSDを備えることができる。
《画素アレイ111》
画素アレイ111は、一群の複数の画素702(i,1)乃至画素702(i,n)と、他の一群の複数の画素702(1,j)乃至画素702(m,j)と、走査線G1(i)と、を有する。また、走査線G2(i)と、配線CSCOMと、配線ANOと、信号線S2(j)と、を有する。なお、iは1以上m以下の整数であり、jは1以上n以下の整数であり、mおよびnは1以上の整数である。
一群の複数の画素702(i,1)乃至画素702(i,n)は画素702(i,j)を含み、一群の複数の画素702(i,1)乃至画素702(i,n)は行方向(図中に矢印R1で示す方向)に配設される。
他の一群の複数の画素702(1,j)乃至画素702(m,j)は、画素702(i,j)を含み、他の一群の複数の画素702(1,j)乃至画素702(m,j)は行方向と交差する列方向(図中に矢印C1で示す方向)に配設される。
走査線G1(i)および走査線G2(i)は、行方向に配設される一群の複数の画素702(i,1)乃至画素702(i,n)と電気的に接続される。
列方向に配設される他の一群の複数の画素702(1,j)乃至画素702(m,j)は、信号線S1(j)および信号線S2(j)と電気的に接続される。
《ゲートドライバGD》
ゲートドライバGDは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、30Hz以上、好ましくは60Hz以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。
例えば、制御情報に基づいて、30Hz未満、好ましくは1Hz未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。
《ソースドライバSD、ソースドライバSD1、ソースドライバSD2》
ソースドライバSDは、ソースドライバSD1と、ソースドライバSD2と、を有する。ソースドライバSD1およびソースドライバSD2は、コントローラIC115からの信号に基づいて、データ信号を供給する機能を有する。
ソースドライバSD1は、一の表示素子と電気的に接続される画素回路に供給するデータ信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える。これにより、例えば、液晶表示素子を駆動することができる。
ソースドライバSD2は、一の表示素子とは異なる方法を用いて表示をする他の表示素子(以下、第2の表示素子ともいう)と電気的に接続される画素回路に供給するデータ信号を生成する機能を備える。例えば、有機EL素子を駆動することができる。
例えば、シフトレジスタ等のさまざまな順序回路等をソースドライバSDに用いることができる。
例えば、ソースドライバSD1およびソースドライバSD2が集積された集積回路を、ソースドライバSDに用いることができる。具体的には、シリコン基板上に形成された集積回路をソースドライバSDに用いることができる。
ソースドライバSDを、コントローラIC115と同じ集積回路に含めてもよい。具体的には、シリコン基板上に形成された集積回路を、コントローラIC115およびソースドライバSDに用いることができる。
例えば、COG法またはCOF法を用いて、上記集積回路を端子にすることが実装できる。具体的には、異方性導電膜を用いて、集積回路を端子に実装することができる。
《画素回路》
図21は、画素702の構成例を示す回路図である。画素702(i,j)は、反射素子10a(i,j)および発光素子10b(i,j)を駆動する機能を備える。これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、反射素子10aと、反射素子10aとは異なる方法を用いて表示をする発光素子10bと、を駆動することができる。反射型の表示素子、反射素子10aを用いて表示を行うことで、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。光を射出する表示素子、発光素子10bを用いて表示を行うことで、暗い環境下で画像を良好に表示することができる。
画素702(i,j)は、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOMおよび配線ANOと電気的に接続される。
画素702(i,j)は、スイッチSW1、容量素子C11、スイッチSW2、トランジスタMおよび容量素子C12を含む。
走査線G1(i)と電気的に接続されるゲート電極と、信号線S1(j)と電気的に接続される第1の電極と、を有するトランジスタを、スイッチSW1に用いることができる。
容量素子C11は、スイッチSW1に用いるトランジスタの第2の電極と電気的に接続される第1の電極と、配線CSCOMと電気的に接続される第2の電極と、を有する。
走査線G2(i)と電気的に接続されるゲート電極と、信号線S2(j)と電気的に接続される第1の電極と、を有するトランジスタを、スイッチSW2に用いることができる。
トランジスタMは、スイッチSW2に用いるトランジスタの第2の電極と電気的に接続されるゲート電極と、配線ANOと電気的に接続される第1の電極と、を有する。
なお、トランジスタMは、第1のゲート電極と第2のゲート電極を有していてもよい。第1のゲート電極と第2のゲート電極は、電気的に接続されていてもよい。第1のゲート電極と第2のゲート電極は、半導体膜を間に介して互いに重なる領域を有することが好ましい。
容量素子C12は、スイッチSW2に用いるトランジスタの第2の電極と電気的に接続される第1の電極と、トランジスタMの第1の電極と電気的に接続される第2の電極と、を有する。
反射素子10a(i,j)の第1の電極を、スイッチSW1に用いるトランジスタの第2の電極と電気的に接続する。また、反射素子10a(i,j)の第2の電極を、配線VCOM1と電気的に接続する。これにより、反射素子10a(i,j)を駆動することができる。
発光素子10b(i,j)の第1の電極をトランジスタMの第2の電極と電気的に接続し、発光素子10b(i,j)の第2の電極を配線VCOM2と電気的に接続する。これにより、発光素子10b(i,j)を駆動することができる。
<表示パネル上面図>
図22は、表示ユニット110の構成を説明する図である。図22(A)は、表示ユニット110の上面図であり、図22(B)は、図22(A)に示す表示ユニット110の画素の一部を説明する上面図である。図22(C)は、図22(B)に示す画素の構成を説明する模式図である。
図22(A)は、フレキシブルプリント基板FPC1上に、ソースドライバSDと端子519Bが配置されている。
図22(C)において、画素702(i,j)は、反射素子10a(i,j)および発光素子10b(i,j)を備える。
<表示パネル断面図>
図23および図24は、表示ユニット110の構成を説明する断面図である。図23(A)は、図22(A)の切断線X1-X2、切断線X3-X4、切断線X5-X6における断面図であり、図23(B)は、図23(A)の一部を説明する図である。
図24(A)は、図22(B)の切断線X7-X8、切断線X9-X10における断面図であり、図24(B)は、図24(A)の一部を説明する図である。
以下、図23および図24用いて、表示ユニット110の各構成要素について説明を行う。
《基板570》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板570等に用いることができる。例えば、厚さ0.7mm以下厚さ0.1mm以上の材料を基板570に用いることができる。具体的には、厚さ0.1mm程度まで研磨した材料を用いることができる。
例えば、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の面積が大きなガラス基板を基板570等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板570等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板570等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板570等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板570等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板570等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板570等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を基板570等に用いることができる。これにより、半導体素子を基板570等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板570等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板570等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板570等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板570等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板570等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板570等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板570等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板570等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板570等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板570等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミド等)、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基板570等に用いることができる。
具体的には、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)またはアクリル樹脂等を基板570等に用いることができる。または、シクロオレフィンポリマー(COP)、シクロオレフィンコポリマー(COC)等を用いることができる。
また、紙または木材などを基板570等に用いることができる。
例えば、可撓性を有する基板を基板570等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板570等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
《基板770》
例えば、透光性を備える材料を基板770に用いることができる。具体的には、基板570に用いることができる材料から選択された材料を基板770に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板770に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
また、例えば、厚さ0.7mm以下厚さ0.1mm以上の材料を基板770に用いることができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これにより、機能膜770Dを反射素子10a(i,j)に近づけて配置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができる。
《構造体KB1》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体KB1等に用いることができる。これにより、所定の間隔を、構造体KB1等を挟む構成の間に設けることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体KB1に用いることができる。また、感光性を有する材料を用いて形成してもよい。
《封止材705》
無機材料、有機材料または無機材料と有機材料の複合材料等を、封止材705等に用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材705等に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または/および嫌気型接着剤等の有機材料を、封止材705等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EVA(エチレンビニルアセテート)樹脂等を含む接着剤を、封止材705等に用いることができる。
《接合層505》
例えば、封止材705に用いることができる材料を、接合層505に用いることができる。
《絶縁膜521、絶縁膜518》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜521、518等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜521、518等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等、またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜521、518等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等、またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを、絶縁膜521、518等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
これにより、例えば絶縁膜521、518と重なるさまざまな構造に由来する段差を平坦化することができる。
《絶縁膜528》
例えば、絶縁膜521に用いることができる材料を、絶縁膜528等に用いることができる。具体的には、厚さ1μmのポリイミドを含む膜を絶縁膜528に用いることができる。
《絶縁膜501A》
例えば、絶縁膜521に用いることができる材料を、絶縁膜501Aに用いることができる。また、例えば、水素を供給する機能を備える材料を、絶縁膜501Aに用いることができる。
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、絶縁膜501Aに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を備える材料を、絶縁膜501Aに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を絶縁膜501Aに用いることができる。
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、絶縁膜501Aに用いることができる。
具体的には、シリコンおよび酸素を含む厚さ200nm以上600nm以下の材料と、シリコンおよび窒素を含む厚さ200nm程度の材料と、を積層した材料を絶縁膜501Aに用いることができる。
《絶縁膜501C》
例えば、絶縁膜521に用いることができる材料を、絶縁膜501Cに用いることができる。具体的には、シリコンおよび酸素を含む材料を、絶縁膜501Cに用いることができる。これにより、画素回路または第2の表示素子等への不純物の拡散を抑制することができる。
例えば、シリコン、酸素および窒素を含む厚さ200nmの膜を絶縁膜501Cに用いることができる。
《中間膜754A、中間膜754B、中間膜754C》
例えば、10nm以上500nm以下、好ましくは10nm以上100nm以下の厚さを有する膜を、中間膜754A、中間膜754Bまたは中間膜754Cに用いることができる。なお、本明細書において、中間膜754A、中間膜754Bまたは中間膜754Cを中間膜という。
例えば、水素を透過または供給する機能を備える材料を、中間膜に用いることができる。
例えば、導電性を備える材料を中間膜に用いることができる。
例えば、透光性を備える材料を中間膜に用いることができる。
具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素を含む材料、またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができる。なお、これらの材料は水素を透過する機能を備える。
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ50nmの膜または厚さ100nmの膜を中間膜に用いることができる。
なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることができる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ50nmの膜と、インジウム、スズおよび酸素を含む厚さ20nmの膜と、をこの順で積層した積層材料を中間膜に用いることができる。
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線S1(j)、信号線S2(j)、走査線G1(i)、走査線G2(i)、配線CSCOM、配線ANO、端子519B、端子519C、導電膜511Bまたは導電膜511C等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウム、またはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。
具体的には、導電性高分子を配線等に用いることができる。
なお、例えば、導電材料ACF1を用いて、端子519Bとフレキシブルプリント基板FPC1を電気的に接続することができる。
《反射素子10a(i,j)》
反射素子10a(i,j)は、光の反射を制御する機能を備えた表示素子であり、例えば、液晶素子、電気泳動素子、またはMEMS表示素子等を用いることができる。具体的には、反射型の液晶表示素子を反射素子10a(i,j)に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。
例えば、IPS(In-Plane-Switching)モード、TN(Twisted Nematic)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、例えば垂直配向(VA)モード、具体的には、MVA(Multi-Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ECB(Electrically Controlled Birefringence)モード、CPA(Continuous Pinwheel Alignment)モード、ASV(Advanced Super-View)モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
反射素子10a(i,j)は、電極751(i,j)と、電極752と、液晶材料を含む層753と、を有する。層753は、電極751(i,j)および電極752の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、層753の厚さ方向(縦方向ともいう)、縦方向と交差する方向(横方向または斜め方向ともいう)の電界を、液晶材料の配向を制御する電界に用いることができる。
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、層753に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
なお、液晶層の誘電率の異方性を2以上3.8以下とし、液晶層の抵抗率を1.0×1014(Ω・cm)以上1.0×1015(Ω・cm)以下とすることで、、IDS駆動が可能であり、表示装置100の消費電力を低減することができるため好ましい。
例えば、配線等に用いる材料を電極751(i,j)に用いることができる。具体的には、反射膜を電極751(i,j)に用いることができる。例えば、透光性を備える導電膜と、開口部を備える反射膜と、を積層した材料を電極751(i,j)に用いることができる。
例えば、導電性を備える材料を、電極752に用いることができる。可視光について透光性を備える材料を、電極752に用いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを、電極752に用いることができる。
具体的には、インジウムを含む導電性酸化物を電極752に用いることができる。または、厚さ1nm以上10nm以下の金属薄膜を電極752に用いることができる。また、銀を含む金属ナノワイヤーを電極752に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、電極752に用いることができる。
《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、層753を透過してくる光を反射する。これにより、反射素子10aを反射型の表示素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
例えば、電極751(i,j)等を反射膜に用いることができる。
例えば、層753と電極751(i,j)の間に挟まれる領域を備える膜を、反射膜に用いることができる。または、電極751(i,j)が透光性を有する場合、電極751(i,j)を間に介して、層753と重なる領域を有する膜を、反射膜に用いることができる。
反射膜は、例えば、発光素子10b(i,j)が射出する光を遮らない領域を有することが好ましい。例えば、単数または複数の開口部751Hを備える形状を反射膜に用いることが好ましい。
多角形、四角形、楕円形、円形または十字等の形状を開口部751Hに用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部751Hに用いることができる。
非開口部の総面積に対する開口部751Hの総面積の比の値が大きすぎると、反射素子10a(i,j)を用いた表示が暗くなってしまう。
また、非開口部の総面積に対する開口部751Hの総面積の比の値が小さすぎると、発光素子10b(i,j)を用いた表示が暗くなってしまう。
図25は、表示ユニット110の画素に用いることができる反射膜の形状を説明する模式図である。
例えば、画素702(i,j)に隣接する画素702(i,j+1)の開口部751Hは、画素702(i,j)の開口部751Hを通る行方向(図中に矢印R1で示す方向)に延びる直線上に配設されない(図25(A)参照)。または、例えば、画素702(i,j)に隣接する画素702(i+1,j)の開口部751Hは、画素702(i,j)の開口部751Hを通る、列方向(図中に矢印C1で示す方向)に延びる直線上に配設されない(図25(B)参照)。
例えば、画素702(i,j+2)の開口部751Hは、画素702(i,j)の開口部751Hを通る、行方向に延びる直線上に配設される(図25(A)参照)。また、画素702(i,j+1)の開口部751Hは、画素702(i,j)の開口部751Hおよび画素702(i,j+2)の開口部751Hの間において当該直線と直交する直線上に配設される。
または、例えば、画素702(i+2,j)の開口部751Hは、画素702(i,j)の開口部751Hを通る、列方向に延びる直線上に配設される(図25(B)参照)。また、例えば、画素702(i+1,j)の開口部751Hは、画素702(i,j)の開口部751Hおよび画素702(i+2,j)の開口部751Hの間において、当該直線と直交する直線上に配設される。
これにより、一の画素に隣接する他の画素の開口部に重なる領域を備える第2の表示素子を、一の画素の開口部に重なる領域を備える第2の表示素子から遠ざけることができる。または、一の画素に隣接する他の画素の第2の表示素子に、一の画素の第2の表示素子が表示する色とは異なる色を表示する表示素子を配設することができる。または、異なる色を表示する複数の表示素子を、隣接して配設する難易度を軽減することができる。
なお、例えば、発光素子10b(i,j)が射出する光を遮らない領域751Eが形成されるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる(図25(C)参照)。具体的には、列方向(図中に矢印C1で示す方向)が短くなるように端部が切除された電極751(i.j)を、反射膜に用いることができる。
《配向膜AF1、配向膜AF2》
例えば、ポリイミド等を含む材料を配向膜AF1または配向膜AF2に用いることができる。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜AF1または配向膜AF2に用いることができる。これにより、配向膜AF1または配向膜AF2を形成する際に必要とされる温度を低くすることができる。その結果、配向膜AF1または配向膜AF2を形成する際に他の構成に与える損傷を軽減することができる。
《着色膜CF1、着色膜CF2》
所定の色の光を透過する材料を、着色膜CF1または着色膜CF2に用いることができる。これにより、着色膜CF1または着色膜CF2を、例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を、着色膜CF1または着色膜CF2に用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜CF1または着色膜CF2に用いることができる。
なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜CF2に用いることができる。具体的には、量子ドットを着色膜CF2に用いることができる。これにより、色純度の高い表示をすることができる。
《遮光膜BM》
光の透過を妨げる材料を遮光膜BMに用いることができる。これにより、遮光膜BMを例えばブラックマトリクスに用いることができる。
《絶縁膜771》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜771に用いることができる。
《機能膜770P、機能膜770D》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜770Pまたは機能膜770Dに用いることができる。
具体的には、2色性色素を含む膜を機能膜770Pまたは機能膜770Dに用いることができる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜770Pまたは機能膜770Dに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜770Pに用いることができる。
具体的には、円偏光フィルムを機能膜770Pに用いることができる。また、光拡散フィルムを機能膜770Dに用いることができる。
《発光素子10b(i,j)》
例えば、有機EL素子、無機EL素子、または発光ダイオードなどを、発光素子10b(i,j)に用いることができる。
発光素子10b(i,j)は、電極551(i,j)と、電極552と、発光性の材料を含む層553(j)と、を備える。
例えば、発光性の有機化合物を層553(j)に用いることができる。
例えば、量子ドットを層553(j)に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。
例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層された積層材料、または赤色の光を射出するように積層された積層材料等を、層553(j)に用いることができる。
例えば、信号線S2(j)に沿って列方向に長い帯状の積層材料を、層553(j)に用いることができる。
また、例えば、白色の光を射出するように積層された積層材料を、層553(j)に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、層553(j)に用いることができる。
例えば、配線等に用いることができる材料を電極551(i,j)に用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、電極551(i,j)に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、電極551(i,j)に用いることができる。または、光が透過する程度に薄い金属膜を電極551(i,j)に用いることができる。または、光の一部を透過し、光の他の一部を反射する金属膜を電極551(i,j)に用いることができる。これにより、微小共振器構造を発光素子10b(i,j)に設けることができる。その結果、所定の波長の光を他の波長の光より効率よく取り出すことができる。
例えば、配線等に用いることができる材料を電極552に用いることができる。具体的には、可視光について反射性を有する材料を、電極552に用いることができる。
《ゲートドライバGD》
シフトレジスタ等のさまざまな順序回路等をゲートドライバGDに用いることができる。例えば、トランジスタMD、容量素子等をゲートドライバGDに用いることができる。具体的には、スイッチSW1に用いることができるトランジスタ、またはトランジスタMと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
例えば、スイッチSW1に用いることができるトランジスタと異なる構成をトランジスタMDに用いることができる。具体的には、導電膜524を有するトランジスタをトランジスタMDに用いることができる。
なお、トランジスタMと同一の構成を、トランジスタMDに用いることができる。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を、ゲートドライバ、ソースドライバ、および画素回路のトランジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを、ゲートドライバ、ソースドライバのトランジスタ、または画素回路のトランジスタに用いることができる。
例えば、半導体材料に酸化物半導体を用いるトランジスタ(OSトランジスタ)を利用することができる。半導体材料に酸化物半導体を用いる場合、CAC(Cloud-Aligned Composite)-OSの構成とすることが好適である。
CAC-OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、または1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、In-Ga-Zn酸化物におけるCAC-OS(CAC-OSの中でもIn-Ga-Zn酸化物を、特にCAC-IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。
つまり、CAC-OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1-x0)(ZnO)m0(-1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面においては配向せずに連結した結晶構造である。
一方、CAC-OSは、酸化物半導体の材料構成に関する。CAC-OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC-OSにおいて、結晶構造は副次的な要素である。
なお、CAC-OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC-OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
CAC-OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。
CAC-OSは、X線回折(XRD:X-ray diffraction)測定法のひとつであるOut-of-plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折から、測定領域のa-b面方向、およびc軸方向の配向は見られないことが分かる。
またCAC-OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、CAC-OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano-crystal)構造を有することがわかる。
また例えば、In-Ga-Zn酸化物におけるCAC-OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X-ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
CAC-OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC-OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、InX2ZnY2Z2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、CAC-OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。
また、CAC-OSを用いた半導体素子は、信頼性が高い。従って、CAC-OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
例えば、酸化物半導体膜508、導電膜504、導電膜512Aおよび導電膜512Bを備えるトランジスタをスイッチSW1に用いることができる(図24(B)参照)。なお、絶縁膜506は、酸化物半導体膜508および導電膜504の間に挟まれる領域を備える。
導電膜504は、酸化物半導体膜508と重なる領域を備える。導電膜504はゲート電極の機能を備える。絶縁膜506はゲート絶縁膜の機能を備える。
導電膜512Aおよび導電膜512Bは、酸化物半導体膜508と電気的に接続される。導電膜512Aはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜512Bはソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜524を有するトランジスタを、ゲートドライバ、ソースドライバ、または画素回路のトランジスタに用いることができる。導電膜524は、導電膜504との間に酸化物半導体膜508を挟む領域を備える。なお、絶縁膜516は、導電膜524および酸化物半導体膜508の間に挟まれる領域を備える。また、例えば、導電膜504と同じ電位を供給する配線に導電膜524を電気的に接続する。
例えば、タンタルおよび窒素を含む厚さ10nmの膜と、銅を含む厚さ300nmの膜と、を積層した導電膜を導電膜504に用いることができる。なお、銅を含む膜は、絶縁膜506との間に、タンタルおよび窒素を含む膜を挟む領域を備える。
例えば、シリコンおよび窒素を含む厚さ400nmの膜と、シリコン、酸素および窒素を含む厚さ200nmの膜と、を積層した材料を絶縁膜506に用いることができる。なお、シリコンおよび窒素を含む膜は、酸化物半導体膜508との間に、シリコン、酸素および窒素を含む膜を挟む領域を備える。
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ25nmの膜を、酸化物半導体膜508に用いることができる。
例えば、タングステンを含む厚さ50nmの膜と、アルミニウムを含む厚さ400nmの膜と、チタンを含む厚さ100nmの膜と、をこの順で積層した導電膜を、導電膜512Aまたは導電膜512Bに用いることができる。なお、タングステンを含む膜は、酸化物半導体膜508と接する領域を備える。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
図26(A)は、図22(B)に示す表示パネルの画素の一部を説明する下面図であり、図26(B)は、図26(A)に示す構成の一部を省略して説明する下面図である。
(実施の形態4)
本実施の形態では、上記実施の形態の表示ユニットにタッチセンサユニットを適用した表示装置について説明を行う。
図27は、タッチセンサユニット120と表示ユニット110を備えた、表示装置100の構成を説明するブロック図である。図28(A)は、表示装置100の上面図である。図28(B)は、表示装置100の入力部の一部を説明する模式図である。
タッチセンサユニット120は、センサアレイ121、TSドライバ126およびセンス回路127を備える(図27参照)。
センサアレイ121は、表示ユニット110の画素アレイ111と重なる領域を備える。センサアレイ121は、画素アレイ111と重なる領域に近接するものを検知する機能を備える。
センサアレイ121は、一群の検知素子775(g,1)乃至検知素子775(g,q)と、他の一群の検知素子775(1,h)乃至検知素子775(p,h)と、を有する。なお、gは1以上p以下の整数であり、hは1以上q以下の整数であり、pおよびqは1以上の整数である。
一群の検知素子775(g,1)乃至検知素子775(g,q)は、検知素子775(g,h)を含み、行方向(図中に矢印R2で示す方向)に配設される。
また、他の一群の検知素子775(1,h)乃至検知素子775(p,h)は、検知素子775(g,h)を含み、行方向と交差する列方向(図中に矢印C2で示す方向)に配設される。
行方向に配設される一群の検知素子775(g,1)乃至検知素子775(g,q)は、制御線SL(g)と電気的に接続される電極SE(g)を含む(図28(B)参照)。
列方向に配設される他の一群の検知素子775(1,h)乃至検知素子775(p,h)は、検知信号線ML(h)と電気的に接続される電極ME(h)を含む(図28(B)参照)。
電極SE(g)および電極ME(h)は、透光性を備えることが好ましい。
配線DRL(g)は、制御信号を供給する機能を備える。
配線SNL(h)は、検知信号を供給される機能を備える。
電極ME(h)は、電極SE(g)との間に電界を形成するように配置される。センサアレイ121に、指などの物体が近接すると上記電界が遮蔽され、検知素子775(g,h)は、検知信号を供給する。
TSドライバ126は、配線DRL(g)と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。
センス回路127は、配線SNL(h)と電気的に接続され、配線SNL(h)の電位の変化に基づいて検知信号を供給する機能を備える。なお、検知信号は、例えば、位置情報を含む。
検知信号は、コントローラIC115に供給される。コントローラIC115は、検知信号に対応した情報をホスト140に供給し、画素アレイ111に表示される画像が更新される。
図29および図30は、表示装置100の構成を説明する図である。図29(A)は、図28(A)の切断線X1-X2、切断線X3-X4、切断線X5-X6における断面図であり、図29(B)は、図29(A)の一部の構成を説明する断面図である。
図30は、図28(A)の切断線X7-X8、X9-X10、X11-X12における断面図である。
表示装置100は、機能層720を備える点およびトップゲート型のトランジスタを有する点が、例えば、実施の形態2の表示ユニット110とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分については、上記の説明を援用する。
機能層720は、例えば、基板770、絶縁膜501Cおよび封止材705に囲まれる領域を備える(図29参照)。
機能層720は、例えば、配線DRL(g)と、配線SNL(h)と、検知素子775(g,h)と、を備える。
なお、配線DRL(g)および電極752の間、または、配線SNL(h)および電極752の間に、0.2μm以上16μm以下、好ましくは1μm以上8μm以下、より好ましくは2.5μm以上4μm以下の間隔を備える。
また、表示装置100は、導電膜511Dを有する(図30参照)。
なお、配線DRL(g)および導電膜511Dの間に導電材料CP等を配設し、配線DRL(g)と導電膜511Dを電気的に接続することができる。または、配線SNL(h)および導電膜511Dの間に導電材料CP等を配設し、配線SNL(h)と導電膜511Dを、電気的に接続することができる。例えば、配線等に用いることができる材料を導電膜511Dに用いることができる。
また、表示装置100は、端子519Dを有する(図30参照)。端子519Dは、導電膜511Dと電気的に接続する。
端子519Dは、導電膜511Dと、中間膜754Dと、を備え、中間膜754Dは、導電膜511Dと接する領域を備える。
例えば、配線等に用いることができる材料を端子519Dに用いることができる。具体的には、端子519Bまたは端子519Cと同じ構成を端子519Dに用いることができる。
なお、例えば、導電材料ACF2を用いて、端子519Dとフレキシブルプリント基板FPC2を電気的に接続することができる。これにより、例えば、端子519Dを用いて制御信号を配線DRL(g)に供給することができる。または、端子519Dを用いて検知信号を、配線SNL(h)から供給されることができる。
スイッチSW1に用いることができるトランジスタ、トランジスタMおよびトランジスタMDは、絶縁膜501Cと重なる領域を備える導電膜504と、絶縁膜501Cおよび導電膜504の間に挟まれる領域を備える酸化物半導体膜508と、を備える。なお、導電膜504はゲート電極の機能を備える(図29(B)参照)。
酸化物半導体膜508は、導電膜504と重ならない第1の領域508Aおよび第2の領域508Bと、第1の領域508Aおよび第2の領域508Bの間に導電膜504と重なる第3の領域508Cと、を備える。
トランジスタMDは、第3の領域508Cおよび導電膜504の間に絶縁膜506を備える。なお、絶縁膜506はゲート絶縁膜の機能を備える。
第1の領域508Aおよび第2の領域508Bは、第3の領域508Cに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。
例えば、酸化物半導体膜に希ガスを含むガスを用いるプラズマ処理を施して、第1の領域508Aおよび第2の領域508Bを酸化物半導体膜508に形成することができる。
また、例えば、導電膜504をマスクに用いることができる。これにより、第3の領域508Cの一部の形状を、導電膜504の端部の形状に自己整合させることができる。
トランジスタMDは、第1の領域508Aと接する導電膜512Aと、第2の領域508Bと接する導電膜512Bと、を備える。導電膜512Aおよび導電膜512Bは、ソース電極またはドレイン電極の機能を備える。
例えば、トランジスタMDと同一の工程で形成することができるトランジスタを、トランジスタMに用いることができる。
(実施の形態5)
本発明の一態様の入出力パネルの構成について、図31および図32を参照しながら説明する。
図31は、本発明の一態様の入出力パネルの構成を説明する図である。図31は入出力パネルが備える画素の断面図である。
図32は、本発明の一態様の入出力パネルの構成を説明する図である。図32(A)は図31に示す入出力パネルの機能膜の構成を説明する断面図であり、図32(B)は入力ユニットの構成を説明する断面図であり、図32(C)は第2のユニットの構成を説明する断面図であり、図32(D)は第1のユニットの構成を説明する断面図である。
なお、本明細書において、1以上の整数を値にとる変数を符号に用いる場合がある。例えば、1以上の整数の値をとる変数pを含む(p)を、最大p個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、1以上の整数の値をとる変数mおよび変数nを含む(m,n)を、最大m×n個の構成要素のいずれかを特定する符号の一部に用いる場合がある。
本構成例で説明する入出力パネル700TP3は、画素702(i,j)を有する(図31参照)。また、入出力パネル700TP3は、第1のユニット310と、第2のユニット320と、入力ユニット330と、機能膜770Pと、を有する(図32参照)。第1のユニット310は機能層520を含み、第2のユニット320は機能層720を含む。
《画素702(i,j)》
画素702(i,j)は、機能層520の一部と、第1の表示素子750(i,j)と、第2の表示素子550(i,j)と、を有する(図31参照)。
機能層520は、第1の導電膜、第2の導電膜、絶縁膜501Cおよび画素回路530(i,j)を含む。なお、図示しない画素回路530(i,j)は、例えば、トランジスタMを含む。また、機能層520は、光学素子560、被覆膜565およびレンズ580を含んでいてもよい。また、機能層520は、絶縁膜528および絶縁膜521を備えていてもよい。絶縁膜521Aおよび絶縁膜521Bを積層した材料を、絶縁膜521に用いることができる。
例えば、屈折率1.55近傍の材料を絶縁膜521Aまたは絶縁膜521Bに用いることができる。または、屈折率1.6近傍の材料を絶縁膜521Aまたは絶縁膜521Bに用いることができる。または、アクリル樹脂またはポリイミドを絶縁膜521Aまたは絶縁膜521Bに用いることができる。
絶縁膜501Cは、第1の導電膜および第2の導電膜の間に挟まれる領域を備え、絶縁膜501Cは開口部591Aを備える。
第1の導電膜は、第1の表示素子750(i,j)と電気的に接続される。具体的には、第1の表示素子750(i,j)の電極751(i,j)と電気的に接続される。なお、電極751(i,j)を、第1の導電膜に用いることができる。
第2の導電膜は、第1の導電膜と重なる領域を備える。第2の導電膜は、開口部591Aにおいて、第1の導電膜と電気的に接続される。例えば、導電膜512Bを第2の導電膜に用いることができる。第2の導電膜は、画素回路530(i,j)と電気的に接続される。例えば、画素回路530(i,j)のスイッチSW1に用いるトランジスタのソース電極またはドレイン電極として機能する導電膜を第2の導電膜に用いることができる。ところで、絶縁膜501Cに設けられた開口部591Aにおいて第2の導電膜と電気的に接続される第1の導電膜を、貫通電極ということができる。
第2の表示素子550(i,j)は、画素回路530(i,j)と電気的に接続される。第2の表示素子550(i,j)は、機能層520に向けて光を射出する機能を備える。また、第2の表示素子550(i,j)は、例えば、レンズ580または光学素子560に向けて光を射出する機能を備える。
第1の表示素子750(i,j)を用いた表示を視認できる範囲の一部において第2の表示素子550(i,j)を用いた表示を視認できるように、上記第2の表示素子550(i,j)が配設される。例えば、第2の表示素子550(i,j)が射出する光を遮らない領域751Hを備える形状を第1の表示素子750(i,j)の電極751(i,j)に用いる。なお、外光を反射する強度を制御して画像情報を表示する第1の表示素子750(i,j)に外光が入射し反射する方向を、破線の矢印を用いて図中に示す。また、第1の表示素子750(i,j)を用いた表示を視認できる範囲の一部に第2の表示素子550(i,j)が光を射出する方向を、実線の矢印を用いて図中に示す。
これにより、第1の表示素子を用いた表示を視認することができる領域の一部において、第2の表示素子を用いた表示を視認することができる。または、入出力パネルの姿勢等を変えることなく使用者は表示を視認することができる。または、第1の表示素子が反射する光が表現する物体色と、第2の表示素子が射出する光が表現する光源色とを掛け合わせることができる。または、物体色および光源色を用いて絵画的な表示をすることができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
例えば、第1の表示素子750(i,j)は、電極751(i,j)と、電極752と、液晶材料を含む層753と、を備える。また、配向膜AF1と、配向膜AF2とを備える。具体的には、反射型の液晶素子を第1の表示素子750(i,j)に用いることができる。
例えば、屈折率2.0近傍の透明導電膜を電極752または電極751(i,j)に用いることができる。具体的には、インジウムとスズとシリコンを含む酸化物を電極752または電極751(i,j)に用いることができる。または、屈折率1.6近傍の材料を配向膜に用いることができる。
例えば、第2の表示素子550(i,j)は、電極551(i,j)と、電極552と、発光性の材料を含む層553(j)と、を備える。電極552は、電極551(i,j)と重なる領域を備える。発光性の材料を含む層553(j)は、電極551(i,j)および電極552の間に挟まれる領域を備える。電極551(i,j)は、接続部522において、画素回路530(i,j)と電気的に接続される。具体的には、有機EL素子を第2の表示素子550(i,j)に用いることができる。
例えば、屈折率2.0近傍の透明導電膜を電極551(i,j)に用いることができる。具体的には、インジウムとスズとシリコンを含む酸化物を電極551(i,j)に用いることができる。または、屈折率1.8近傍の材料を発光性の材料を含む層553(j)に用いることができる。
光学素子560は透光性を備え、光学素子560は第1の領域、第2の領域および第3の領域を備える。
第1の領域は第2の表示素子550(i,j)から可視光を供給される領域を含み、第2の領域は被覆膜565と接する領域を含み、第3の領域は可視光の一部を射出する機能を備える。また、第3の領域は第1の領域の可視光を供給される領域の面積以下の面積を備える。
被覆膜565は可視光に対する反射性を備え、被覆膜565は可視光の一部を反射して、第3の領域に供給する機能を備える。
例えば、金属を被覆膜565に用いることができる。具体的には、銀を含む材料を被覆膜565に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を被覆膜565に用いることができる。
《レンズ580》
可視光を透過する材料をレンズ580に用いることができる。または、1.3以上2.5以下の屈折率を備える材料をレンズ580に用いることができる。例えば、無機材料または有機材料をレンズ580に用いることができる。
例えば、酸化物または硫化物を含む材料をレンズ580に用いることができる。
具体的には、酸化セリウム、酸化ハフニウム、酸化ランタン、酸化マグネシウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化イットリウム、酸化亜鉛、インジウムとスズを含む酸化物またはインジウムとガリウムと亜鉛を含む酸化物などを、レンズ580に用いることができる。または、硫化亜鉛などを、レンズ580に用いることができる。
例えば、樹脂を含む材料をレンズ580に用いることができる。具体的には、塩素、臭素またはヨウ素が導入された樹脂、重金属原子が導入された樹脂、芳香環が導入された樹脂、硫黄が導入された樹脂などをレンズ580に用いることができる。または、樹脂と樹脂より屈折率の高い材料のナノ粒子を含む樹脂をレンズ580に用いることができる。酸化チタンまたは酸化ジルコニウムなどをナノ粒子に用いることができる。
《機能層720》
機能層720は、基板770および絶縁膜501Cの間に挟まれる領域を備える。機能層720は、絶縁膜771と、着色膜CF1と、を有する。
着色膜CF1は、基板770および第1の表示素子750(i,j)の間に挟まれる領域を備える。
絶縁膜771は、着色膜CF1と液晶材料を含む層753の間に挟まれる領域を備える。これにより、着色膜CF1の厚さに基づく凹凸を平坦にすることができる。または、着色膜CF1等から液晶材料を含む層753への不純物の拡散を、抑制することができる。
例えば、屈折率1.55近傍のアクリル樹脂を、絶縁膜771に用いることができる。
《基板570、基板770》
また、本実施の形態で説明する入出力パネルは、基板570と、基板770と、を有する。
基板770は、基板570と重なる領域を備える。基板770は、基板570との間に機能層520を挟む領域を備える。
基板770は、第1の表示素子750(i,j)と重なる領域を備える。例えば、複屈折が抑制された材料を当該領域に用いることができる。
例えば、屈折率1.5近傍の樹脂材料を基板770に用いることができる。
《接合層505》
また、本実施の形態で説明する入出力パネルは、接合層505を有する。
接合層505は、機能層520および基板570の間に挟まれる領域を備え、機能層520および基板570を貼り合せる機能を備える。
《構造体KB1、構造体KB2》
また、本実施の形態で説明する入出力パネルは、構造体KB1と、構造体KB2とを有する。
構造体KB1は、機能層520および基板770の間に所定の間隙を設ける機能を備える。構造体KB1は領域751Hと重なる領域を備え、構造体KB1は透光性を備える。これにより、第2の表示素子550(i,j)によって射出される光を一方の面に供給され、他方の面から射出することができる。
また、構造体KB1は光学素子560と重なる領域を備え、例えば、光学素子560に用いる材料の屈折率との差が0.2以下になるように選択された材料を構造体KB1に用いる。これにより、第2の表示素子550(i,j)が射出する光を効率よく利用することができる。または、第2の表示素子550(i,j)の面積を広くすることができる。または、有機EL素子に流す電流の密度を下げることができる。
構造体KB2は、偏光層770PBの厚さを所定の厚さに制御する機能を備える。構造体KB2は第2の表示素子550(i,j)と重なる領域を備え、構造体KB2は透光性を備える。
または、所定の色の光を透過する材料を構造体KB1または構造体KB2に用いることができる。これにより、構造体KB1または構造体KB2を例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を構造体KB1または構造体KB2に用いることができる。また、黄色の光または白色の光等を透過する材料を構造体KB1または構造体KB2に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体KB1または構造体KB2に用いることができる。また、感光性を有する材料を用いて形成してもよい。
例えば、屈折率1.5近傍のアクリル樹脂を構造体KB1に用いることができる。また、屈折率1.55近傍のアクリル樹脂を構造体KB2に用いることができる。
《入力ユニット330》
入力ユニット330は検知素子を備える。検知素子は、画素702(i,j)と重なる領域に近接するものを検知する機能を備える。これにより、表示部に近接させる指などをポインタに用いて、位置情報を入力することができる。
例えば、静電容量型の近接センサ、電磁誘導型の近接センサ、光学方式の近接センサ、抵抗膜方式の近接センサまたは表面弾性波方式の近接センサなどを、入力ユニット330に用いることができる。具体的には、表面型静電容量方式、投影型静電容量方式または赤外線検知型の近接センサを用いることができる。
例えば、静電容量方式の近接センサを備える屈折率1.6近傍のタッチセンサを入力ユニット330に用いることができる。
《機能膜770D、機能膜770P》
また、本実施の形態で説明する入出力パネル700TP3は、機能膜770Dと、機能膜770Pと、を有する。
機能膜770Dは第1の表示素子750(i,j)と重なる領域を備える。機能膜770Dは機能層520との間に第1の表示素子750(i,j)を挟む領域を備える。
例えば、光拡散フィルムを機能膜770Dに用いることができる。具体的には、基板の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜770Dに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。または、例えば、第1の表示素子750(i,j)が反射する光を拡散することができる。
機能膜770Pは、偏光層770PB、位相差フィルム770PAおよび構造体KB2を備える。偏光層770PBは開口部を備え、位相差フィルム770PAは偏光層770PBと重なる領域を備える。なお、構造体KB2は開口部に設けられる。
例えば、二色性色素、液晶材料および樹脂を偏光層770PBに用いることができる。偏光層770PBは、偏光性を備える。これにより、機能膜770Pを偏光板に用いることができる。
偏光層770PBは第1の表示素子750(i,j)と重なる領域を備え、構造体KB2は第2の表示素子550(i,j)と重なる領域を備える。これにより、液晶素子を第1の表示素子に用いることができる。例えば、反射型の液晶素子を第1の表示素子に用いることができる。または、第2の表示素子が射出する光を効率よく取り出すことができる。または、有機EL素子に流す電流の密度を下げることができる。または、有機EL素子の信頼性を高めることができる。
例えば、反射防止フィルム、偏光フィルムまたは位相差フィルムを機能膜770Pに用いることができる。具体的には、2色性色素を含む膜および位相差フィルムを機能膜770Pに用いることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜770Pに用いることができる。
例えば、屈折率1.6近傍の材料を光拡散フィルムに用いることができる。また、屈折率1.6近傍の材料を位相差フィルム770PAに用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態6)
本実施の形態では、本発明の一態様の表示装置を有する表示モジュールおよび電子機器について、図33乃至図34を用いて説明を行う。
図33(A)に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8005に接続された表示パネル8006、フレーム8009、プリント基板8010、及びバッテリ8011を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示パネル8006に用いることができる。これにより、表示品位が良好で、且つ低消費電力化が図られた表示モジュールとすることができる。
上部カバー8001及び下部カバー8002は、表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
また、表示パネル8006に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、タッチパネルを設けず、表示パネル8006に、タッチパネル機能を持たせるようにすることも可能である。例えば、表示パネル906の各画素内あるいは筐体内に光センサを設け、光学式のタッチパネルとすることも可能である。
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号生成回路等の回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図33(B)は、光学式のタッチパネルを備える表示モジュール8000の断面概略図である。
表示モジュール8000は、プリント基板8010に設けられた発光部8015及び受光部8016を有する。また、上部カバー8001と下部カバー8002により囲まれた領域に一対の導光部(導光部8017a、導光部8017b)を有する。
表示パネル8006は、フレーム8009を間に介してプリント基板8010やバッテリ8011と重ねて設けられている。表示パネル8006とフレーム8009は、導光部8017a、導光部8017bに固定されている。
発光部8015から発せられた光8018は、導光部8017aにより表示パネル8006の上部を経由し、導光部8017bを通って受光部8016に達する。例えば指やスタイラスなどの被検知体により、光8018が遮られることにより、タッチ操作を検出することができる。
発光部8015は、例えば表示パネル8006の隣接する2辺に沿って複数設けられる。受光部8016は、発光部8015を挟んで対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部8015は、例えばLED素子などの光源を用いることができる。特に、発光部8015として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
受光部8016は、発光部8015が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
導光部8017a、導光部8017bとしては、少なくとも光8018を透過する部材を用いることができる。導光部8017a及び導光部8017bを用いることで、発光部8015と受光部8016とを表示パネル8006の下側に配置することができ、外光が受光部8016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
図34(A)乃至図34(G)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
図34(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図34(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図34(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図34(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図34(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図34(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図34(G)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。
図34(A)乃至図34(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図34(A)乃至図34(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図34(H)は、スマートウオッチであり、筐体7302、表示パネル7304、操作ボタン7311、7312、接続端子7313、バンド7321、留め金7322、等を有する。
ベゼル部分を兼ねる筐体7302に搭載された表示パネル7304は、非矩形状の表示領域を有している。なお、表示パネル7304としては、矩形状の表示領域としてもよい。表示パネル7304は、時刻を表すアイコン7305、その他のアイコン7306等を表示することができる。
なお、図34(H)に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。
また、筐体7302の内部に、スピーカ、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの)、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル7304に用いることにより作製することができる。
ACF1 導電材料
ACF2 導電材料
AF1 配向膜
AF2 配向膜
C1 矢印
C2 矢印
C4 容量素子
C6 容量素子
C11 容量素子
C12 容量素子
CF1 着色膜
CF2 着色膜
CS1 容量素子
F1 フレーム期間
F2 フレーム期間
F3 フレーム期間
G1 走査線
G2 走査線
KB1 構造体
KB2 構造体
LOAD1 信号
LOAD2 信号
M1 トランジスタ
M2 トランジスタ
M3 トランジスタ
M4 トランジスタ
M5 トランジスタ
MW1 トランジスタ
P1 期間
P2 期間
R1 矢印
R2 矢印
S1 信号線
S2 信号線
SAVE2 信号
SD1 ソースドライバ
SD2 ソースドライバ
SW1 スイッチ
SW2 スイッチ
T1 トランジスタ
T2 トランジスタ
T6 トランジスタ
VCOM1 配線
VCOM2 配線
X1-X2 切断線
X3-X4 切断線
X5-X6 切断線
X7-X8 切断線
X9-X10 切断線
10 画素
10a 反射素子
10b 発光素子
11 画素回路
11A 画素回路
11B 画素回路
11C 画素回路
12 画素回路
13 開口
14 反射光
15 光
17 保持回路
18 セレクタ
19 フリップフロップ回路
20 インバータ
25 インバータ
27 アナログスイッチ
28 アナログスイッチ
31 インバータ
33 インバータ
34 クロックドインバータ
35 アナログスイッチ
36 バッファ
99 表示装置
100 表示装置
110 表示ユニット
111 画素アレイ
113 ゲートドライバ
114 ゲートドライバ
115 コントローラIC
117 コントローラIC
120 タッチセンサユニット
121 センサアレイ
125 周辺回路
126 TSドライバ
127 センス回路
140 ホスト
143 光センサ
144 開閉センサ
145 外光
150 インターフェース
151 フレームメモリ
152 デコーダ
153 センサコントローラ
154 コントローラ
155 クロック生成回路
160 画像処理部
161 ガンマ補正回路
162 調光回路
163 調色回路
164 EL補正回路
170 メモリ
173 タイミングコントローラ
175 レジスタ
175A スキャンチェーンレジスタ部
175B レジスタ部
180 ソースドライバ
181 ソースドライバ
182 ソースドライバ
184 タッチセンサコントローラ
186 ソースドライバIC
190 領域
191 領域
202 制御部
203 セルアレイ
204 センスアンプ回路
205 ドライバ
206 メインアンプ
207 入出力回路
208 周辺回路
209 メモリセル
230 レジスタ
231 レジスタ
310 ユニット
320 ユニット
330 入力ユニット
501A 絶縁膜
501C 絶縁膜
504 導電膜
505 接合層
506 絶縁膜
508 酸化物半導体膜
508A 領域
508B 領域
508C 領域
511B 導電膜
511C 導電膜
511D 導電膜
512A 導電膜
512B 導電膜
516 絶縁膜
518 絶縁膜
519B 端子
519C 端子
519D 端子
521 絶縁膜
524 導電膜
528 絶縁膜
551 電極
552 電極
553 層
560 光学素子
565 被覆膜
570 基板
580 レンズ
702 画素
705 封止材
720 機能層
751 電極
751E 領域
751H 開口部
752 電極
753 層
754A 中間膜
754B 中間膜
754C 中間膜
754D 中間膜
770 基板
770D 機能膜
770P 機能膜
771 絶縁膜
775 検知素子
906 表示パネル
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
7302 筐体
7304 表示パネル
7305 アイコン
7306 アイコン
7311 操作ボタン
7312 操作ボタン
7313 接続端子
7321 バンド
7322 留め金
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8005 FPC
8006 表示パネル
8009 フレーム
8010 プリント基板
8011 バッテリ
8015 発光部
8016 受光部
8017a 導光部
8017b 導光部
8018 光

Claims (5)

  1. 外光の強度を検知し、検知信号を生成する光センサと、
    前記光センサに電気的に接続され、前記検知信号に応じて表示モードを切り替える機能を有するコントローラICと、
    前記コントローラICと電気的に接続された画素アレイと、を有し、
    前記画素アレイは、反射型素子、発光型素子、前記反射型素子を駆動する機能を有する第1の画素回路、及び前記発光型素子を駆動する機能を有する第2の画素回路を有する画素を有し、
    前記第1の画素回路に書き込んだ第1の画像データを更新して前記反射型素子の透過率を更新する第1の期間において、前記第1の期間より短い第2の期間だけ前記第2の画素回路に第2の画像データを書き込んで前記発光型素子を発光させ
    前記第2の画像データは、前記発光型素子の発光時間に応じた輝度の時間積分値を有し、
    前記時間積分値は、前記第1の画像データを前記第1の画素回路に書き込むことで前記反射型素子の透過率が変化し、当該変化の遅れに応じた輝度の時間積分値に等しい、表示装置。
  2. 外光の強度を検知し、検知信号を生成する光センサと、
    前記光センサに電気的に接続され、前記検知信号に応じて表示モードを切り替える機能を有するコントローラICと、
    前記コントローラICと電気的に接続された画素アレイと、を有し、
    前記画素アレイは、反射型素子、発光型素子、前記反射型素子を駆動する機能を有する第1の画素回路、及び前記発光型素子を駆動する機能を有する第2の画素回路を有する画素を有し、
    前記表示モードは、反射表示を行う第1のモードと、反射表示及び発光表示を行う第2のモードと、発光表示を行う第3のモードと、を有し、
    前記第2のモードにおいて、前記第1の画素回路に書き込んだ第1の画像データを更新して前記反射型素子の透過率を更新する第1の期間内に、前記第2の画素回路に第2の画像データを書き込んで前記発光型素子を発光させる第2の期間があり、
    前記第2の画像データは、前記発光型素子の発光時間に応じた輝度の時間積分値を有し、
    前記時間積分値は、前記第1の画像データを前記第1の画素回路に書き込むことで前記反射型素子の透過率が変化し、当該変化の遅れに応じた輝度の時間積分値に等しい、表示装置。
  3. 請求項1または2において、
    前記反射型素子は、反射電極を有する液晶素子である表示装置。
  4. 請求項1乃至3のいずれか一項において、
    前記第1の画像データの更新は、1フレーム期間毎に行い、更新される前記第1の画像データは1フレーム期間毎に極性を反転させて出力される信号である表示装置。
  5. 請求項1乃至4のいずれか一項に記載の表示装置と、
    操作ボタンと、を有する電子機器。
JP2017162288A 2016-09-06 2017-08-25 表示装置および電子機器 Active JP7010628B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016173287 2016-09-06
JP2016173287 2016-09-06

Publications (2)

Publication Number Publication Date
JP2018041073A JP2018041073A (ja) 2018-03-15
JP7010628B2 true JP7010628B2 (ja) 2022-01-26

Family

ID=61626000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017162288A Active JP7010628B2 (ja) 2016-09-06 2017-08-25 表示装置および電子機器

Country Status (2)

Country Link
JP (1) JP7010628B2 (ja)
TW (1) TWI732799B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11922859B2 (en) * 2018-05-17 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
US10937362B1 (en) * 2019-09-23 2021-03-02 Au Optronics Corporation Electronic apparatus and operating method thereof
CN114694580B (zh) * 2022-03-31 2023-07-04 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146017A (ja) 2004-11-24 2006-06-08 Mitsubishi Electric Corp 表示装置
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
JP2016038586A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、情報処理装置、プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240125B2 (ja) * 1998-08-24 2001-12-17 松下電器産業株式会社 反射型液晶表示素子
KR100491144B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4017499B2 (ja) * 2002-11-06 2007-12-05 シャープ株式会社 液晶表示装置
KR102337889B1 (ko) * 2015-02-16 2021-12-10 삼성디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146017A (ja) 2004-11-24 2006-06-08 Mitsubishi Electric Corp 表示装置
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
JP2016038586A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、情報処理装置、プログラム

Also Published As

Publication number Publication date
TWI732799B (zh) 2021-07-11
TW201810241A (zh) 2018-03-16
JP2018041073A (ja) 2018-03-15

Similar Documents

Publication Publication Date Title
TWI753908B (zh) 半導體裝置、顯示裝置及電子裝置
US20210373372A1 (en) Touch panel
US11256361B2 (en) Display device and operating method thereof
TWI752014B (zh) 顯示面板、輸入輸出面板及資料處理裝置
KR102716177B1 (ko) 표시 장치 및 그 동작 방법
TW201702712A (zh) 顯示面板、資料處理裝置及顯示面板的製造方法
US20170365209A1 (en) Semiconductor device, display device, and electronic device
US12008185B2 (en) Input/output panel, input/output device, and semiconductor device
US20180233089A1 (en) Display Controller, Display System, and Electronic Device
US10540944B2 (en) Semiconductor device comprising register
JP6975569B2 (ja) 半導体装置
JP7010628B2 (ja) 表示装置および電子機器
JP7044495B2 (ja) 半導体装置
WO2018042286A1 (ja) 表示装置およびその動作方法、ならびに電子機器
JP2018032030A (ja) 半導体装置、表示装置、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220113

R150 Certificate of patent or registration of utility model

Ref document number: 7010628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150