[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7094694B2 - 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置 - Google Patents

発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置 Download PDF

Info

Publication number
JP7094694B2
JP7094694B2 JP2017231542A JP2017231542A JP7094694B2 JP 7094694 B2 JP7094694 B2 JP 7094694B2 JP 2017231542 A JP2017231542 A JP 2017231542A JP 2017231542 A JP2017231542 A JP 2017231542A JP 7094694 B2 JP7094694 B2 JP 7094694B2
Authority
JP
Japan
Prior art keywords
light emitting
thyristor
layer
island
exposure head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017231542A
Other languages
English (en)
Other versions
JP2019102634A (ja
Inventor
宏一郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017231542A priority Critical patent/JP7094694B2/ja
Priority to US16/197,814 priority patent/US10698334B2/en
Publication of JP2019102634A publication Critical patent/JP2019102634A/ja
Application granted granted Critical
Publication of JP7094694B2 publication Critical patent/JP7094694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、電子写真方式のプリンタの露光ヘッドに用いられる発光素子アレイに関する。
電子写真方式のプリンタにおいては、露光ヘッドを用いて感光体ドラムを露光し、潜像形成を行う方式が一般的に知られている。露光ヘッドは、感光体ドラムの長手方向に配列した発光素子列を備えた発光素子アレイと、前記発光素子アレイからの光を感光体ドラム上に結像するロッドレンズアレイで構成される。ここで、発光素子列の長さは感光体ドラム上における画像領域幅に応じて長さが決まり、プリンタの解像度に応じて発光素子のピッチが決まる。例えば、１２００ｄｐｉのプリンタの場合、画素ピッチが２１．１６μｍ（小数点３桁以降は省略）であるため、発光素子のピッチも２１．１６μｍとなる。このような、露光ヘッドを用いたプリンタでは、レーザビームをポリゴンモータで偏向走査するレーザ走査方式のプリンタと比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。
露光ヘッドに用いられる発光素子アレイを構成する発光素子としてはＬＥＤや面発光レーザ（ＶＣＳＥＬ）が挙げられる。また、発光サイリスタを利用した自己走査機能を有する発光素子アレイは配線数が少なくて済むメリットがあるため、複写機などの光ヘッドとして開発されている。特許文献１には、サイリスタを用いた自己走査型発光回路において、２つの発光サイリスタを１つのシフトサイリスタに接続することで、構造を簡素化して効率よく発光させる構成が開示されている。
特開２０１２－２０６３３２号公報
前記したように、発光素子アレイを露光ヘッドに用いたプリンタの解像度は発光素子の密度によって決まるため、より高い解像度のプリンタを提供するためには、発光素子の密度を高める必要がある。しかしながら、従来の構造で発光素子の密度を高めようとすると、それぞれの発光サイリスタの面積が低減し、発光量が低減してしまう。
本発明は、複数の発光サイリスタを１つのシフトサイリスタに接続した構成を複数列状に配列した発光素子アレイにおいて、それぞれの発光サイリスタの発光量を低減させることなく、発光サイリスタの密度を高めることにある。
本発明の第一は、基板と、複数の半導体層の積層体からなり前記基板上に列状に配置された複数の島状構造体と、を備え、
前記複数の島状構造体がそれぞれ複数の発光サイリスタを有し、
前記島状構造体ごとに、前記島状構造体が有する複数の発光サイリスタが共通に接続されたシフトサイリスタを有する発光素子アレイであって、
前記島状構造体中の前記複数の発光サイリスタ同士を分離する第１の素子分離溝の底面よりも、前記複数の島状構造体同士を分離する第２の素子分離溝の底面が前記基板に近く、
前記発光サイリスタは、第１の導電型の第１の半導体層と、前記第１の導電型と異なる第２の導電型の第２の半導体層と、前記第１の導電型の第３の半導体層と、前記第２の導電型の第４の半導体層と、を前記基板側からこの順に有し、前記第１の素子分離溝は前記第４の半導体層を分離し、前記第２の素子分離溝は前記第２乃至第４の半導体層を分離し、
前記発光サイリスタは、前記第１及び第２の素子分離溝から離れた位置に、前記第４の半導体層と接するコンタクト層を有し、前記第４の半導体層が前記コンタクト層に接する領域で規定される電流集中領域を有し、
さらに、前記発光サイリスタは、前記コンタクト層とその周囲を覆う透明電極と、前記透明電極上であって、前記コンタクト層が形成されていない周囲に、開口を有する駆動電極と、を有し、前記複数の半導体層の積層方向から見て、前記コンタクト層が前記開口内に配置されていることを特徴とする。
本発明の第二は、上記本発明の第一の発光素子アレイと、前記発光素子アレイの発光を集光する光学系部材と、を有することを特徴とする露光ヘッドである。
本発明の第三は、像担持体と、
前記像担持体の表面を帯電する帯電手段と、
前記帯電手段によって帯電された前記像担持体の表面を露光し、前記像担持体の表面に静電潜像を形成する露光ヘッドと、
前記露光ヘッドによって形成された前記静電潜像を現像する現像手段と、
前記現像手段によって現像された画像を記録媒体に転写する転写手段と、を有する画像形成装置であって、
前記露光ヘッドが上記本発明の第二の露光ヘッドであることを特徴とする。
本発明においては、同じシフトサイリスタに接続された複数の発光サイリスタ同士を素子分離する第１の素子分離溝が必要最小限の深さに留まるため、該発光サイリスタ同士の間隔を最小限に抑制することができる。よって、発光サイリスタの発光出力を低減させることなく、従来よりも発光サイリスタのピッチを小さくした発光素子アレイを提供することができ、該発光素子アレイを用いて、画像形成装置の解像度の向上を図ることができる。
本発明の発光素子アレイの一実施形態の構成を模式的に示す図である。 図１の発光素子アレイの製造工程を示す図である。 図１の発光素子アレイの製造工程を示す図である。 本発明の発光素子アレイの自己走査型発光回路の等価回路図である。 図４の自己走査型発光回路のゲート電位の分布を示す図である。 図４の自己走査型発光回路の駆動信号波形の模式図である。 本発明の露光ヘッドの一実施形態の構成を模式的に示す図である。 本発明の画像形成装置の一実施形態の構成を模式的に示す断面図である。
本発明の発光素子アレイは、基板と、複数の半導体層の積層体からなり前記基板上に列状に配置された複数の島状構造体と、を備えている。そして、複数の島状構造体はそれぞれ、複数の発光サイリスタを備えており、該複数の発光サイリスタは、島状構造体ごとに設けられたシフトサイリスタに共通に接続されている。本発明においては、島状構造体中の複数の発光サイリスタ同士を分離する第１の素子分離溝の底面よりも、複数の島状構造体同士を分離する第２の素子分離溝の底面が基板に近いことを特徴とする。
サイリスタを用いた自己走査型発光回路では同じシフトサイリスタに接続された複数の発光サイリスタのゲートは共通である。互いに異なるシフトサイリスタに接続された発光サイリスタ同士のゲートは電気的に分離されなければならず、少なくともゲート層まで完全にエッチングして分離する必要がある。しかしながら、同じシフトサイリスタに接続された複数の発光サイリスタ同士のゲートは共通であるため、電気的に分離する必要は無く、該ゲート上に形成された発光信号印加部のみが電気的に分離されていればよい。発光信号部のみを電気的に分離するにはゲート上のアノード層又はカソード層のみをエッチングして各々の発光サイリスタ毎にアノード層又はカソード層を分割すれば良い。
通常、エッチングによって素子分離を行った場合、素子分離溝はテーパー形状であるため、深くなればなるほど、素子分離溝の幅は広くなってしまう。本発明においては、エッチングする層がゲート上のアノード層又はカソード層のみで良いので、素子分離溝の深さが浅くて済み、テーパー部分を少なくする事ができる。
さらに本発明においては、各発光サイリスタの電流集中領域をゲート上のアノード層又はカソード層の上、即ち基板と反対側に構成することで、発光サイリスタの発光出力増大を図ることができる。
以下、本発明について、適宜図面を参照しながら実施形態について詳細に説明するが、本発明は以下に説明する実施形態に限定されるものではない。また以下の説明において特段説明されていない部分や、図面において特段図示されなかった部分に関しては、当該技術分野の周知或いは公知の技術を適用することができる。
図１は、本発明の好ましい実施形態の構成を模式的に示す図であり、二つの発光サイリスタが一つのシフトサイリスタに接続された実施形態の発光サイリスタの構成を示す図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）中のＡ－Ａ’端面図であり、発光サイリスタのアノード部の断面構造を示す。図１（ｃ）は（ａ）中のＢ－Ｂ’端面図であり、発光サイリスタのアノード部とゲート部の断面構造を示す。尚、複数の発光サイリスタに共通に接続されるシフトサイリスタは、通常、発光サイリスタが形成された島状構造体とは素子分離された島状構造体に形成され、図１においては、図示を省略する。
本実施形態においては、一つの島状構造体３に二つの発光サイリスタ２２，２２が形成されている。係る二つの発光サイリスタ２２，２２は、ゲート電極２８を共有しており、ゲート電極２８はシフトサイリスタ（不図示）のゲート電極に電気的に接続される。島状構造体３は、基板１上に複数の半導体層の積層体からなる。発光サイリスタ２２は、第１の導電型の第１の半導体層と、第１の導電型と異なる第２の導電型の第２の半導体層と、第１の導電型の第３の半導体層と、第２の導電型の第４の半導体層と、を基板側からこの順に有する半導体積層構造を有している。即ち、発光サイリスタ２２は、異なる導電型の複数の半導体層が交互に配置された半導体積層構造を有している。本実施形態においては、基板１上に、第１の導電型のカソード層６、第２の導電型のゲート層８、第１の導電型のゲート層１０、第２の導電型のアノード層１２を基板１側からこの順で有する半導体積層構造３０を備えている。係る半導体積層構造３０が実質的にサイリスタとして機能する。以下、半導体積層構造３０をサイリスタ３０と記す。尚、第１の導電型、第２の導電型は、一方がｎ型、他方がｐ型である。本実施形態において、島状構造体３に形成された発光サイリスタ２２は、隣接する島状構造体（不図示）に形成された発光サイリスタ（不図示）と第１の半導体、即ちカソード層６を共有している。
本実施形態において、同じ島状構造体３に形成された二つの発光サイリスタ２２，２２は、第１の素子分離溝３１によって互いに素子分離され、島状構造体３は第２の素子分離溝３２によって、隣接する島状構造体から素子分離されている。第１の素子分離溝３１は、サイリスタ３０の第３の半導体層、即ち、ゲート層１０に達するまで形成され、アノード層１２を分離することによって、島状構造体３内において発光サイリスタ２２を素子分離している。また、第２の素子分離溝３２は、サイリスタ３０の第１の半導体層、即ちカソード層８に達するまで形成され、第２の半導体層から第４の半導体層まで、即ち、ゲート層８、１０、アノード層１２を分離することによって、島状構造体３を素子分離している。
図１に示したように、第２の素子分離溝３２の底面は第１の素子分離溝３１の底面より基板１に近い。よって、第１の素子分離溝３１は第２の素子分離溝３２よりも浅く、テーパー部分の幅が狭い。よって、本発明によれば、第１の素子分離溝３１を第２の素子分離溝３２と同じ深さとした場合よりも、島状構造体３内の二つの発光サイリスタ２２，２２の間隔を狭くすることができる。即ち、発光素子アレイ内の発光サイリスタ２２の密度を高めることができる。
図１（ｂ）に示すように、本実施形態においては、基板１上に、バッファ層２、ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）層４、サイリスタ３０、がこの順番で積層されている。また、サイリスタ３０上に、アノード層１２と接するコンタクト層１４を有し、コンタクト層１４以外の領域に絶縁層１６が形成されている。さらに、コンタクト層１４上と、コンタクト層１４の周囲の絶縁層１６上に透明電極１８が形成され、該透明電極上に、コンタクト層１４を囲んで金属電極である駆動電極２０が形成されている。即ち、駆動電極２０は開口を有し、該開口内にコンタクト層１４が形成されている。
上記構成の発光サイリスタ２２において、駆動電極２０に注入された電流は、透明電極１８によってサイリスタ３０の半導体層の積層方向（Ｚ方向）に直交する方向（Ｘ方向及びＹ方向）に広がり、コンタクト層１４を通してサイリスタ３０内に注入される。ここで、アノード層１２と透明電極１８との間には絶縁層１６が形成されているため、アノード層１２へはコンタクト層１４と接触している領域のみから電流が集中して注入される。即ち、アノード層１２がコンタクト層１４と接する領域が電流集中領域である。電流集中領域は、第１の素子分離溝３１及び第２の素子分離溝３２から離れた位置に形成されている。
本実施形態の発光素子アレイは、コンタクト層１４を半導体加工の一般的手法であるフォトリソグラフィー法を用いて所望の形状に形成し、そのコンタクト層１４とアノード層１２との接触領域で電流集中領域を規定する。よって、コンタクト層１４の形状及び島状構造体３内でのコンタクト層１４の位置関係を正確に作製することができる。
また、図１（ｃ）に示すように、発光サイリスタ２２のゲート部においては、ゲート層１０上のアノード層１２、コンタクト層１４は完全に除去され、ゲート層１０の上にゲート電極２８が形成され、絶縁層１６がゲート電極２８の一部を除いて形成されている。
尚、本実施形態においては、第２の素子分離溝３２は、島状構造体３を囲んで形成され、第１の素子分離溝３１は、島状構造体３内で発光サイリスタ２２，２２をそれぞれ囲んで形成されているが、本発明においては、係る構成に限定されるものではない。また、発光サイリスタ２２の個数も、２個に限定されず、３個以上であっても好ましく適用される。
次に、本実施形態の発光素子アレイの製造方法について説明する。
図２、図３は図１の発光素子アレイの製造工程を図１（ｃ）の断面で説明する図である。
基板１上に、同じ導電型の半導体からなるバッファ層２をエピタキシャル成長させる。基板１としては、ｎ型のＧａＡｓ基板が好ましく用いられる。ＧａＡｓ基板としてはｐ型もあるが、ｎ型の方が高品質且つ低価格なものが流通しているため、ｎ型を用いる方が低コストで性能の良いデバイスを得ることができ、好適である。バッファ層２としては、基板１と同じ導電型のＧａＡｓ層やＡｌＧａＡｓ層が好ましく用いられる。エピタキシャル成長法としては分子線エピタキシャル法や有機金属化学気相堆積法など、一般的な半導体の成長法を用いる事ができる。
基板１としてｎ型半導体を用いた場合、バッファ層２、ＤＢＲ層４、カソード層６、ゲート層１０がｎ型半導体で、ゲート層８、アノード層１２がｐ型半導体で形成される。
次にＤＢＲ層４を積層する。具体的には、例えば高Ａｌ組成のＡｌＧａＡｓと低Ａｌ組成のＡｌＧａＡｓを、各層の光学長がλ／４の０．９倍以上１．１倍以下となるように交互に積層することが好ましい。ここでλは発光サイリスタ２２の発光中心の波長である。高Ａｌ組成と低Ａｌ組成の組合せとしては、組成の差が大きい方がＤＢＲの反射帯域が広く取れるために好ましく、例えばＡｌ組成０．８とＡｌ組成０．２やＡｌ組成０．９とＡｌ組成０．１の組み合わせを好適に用いる事が出来る。積層数は多い方が反射率を高くできるために好ましく、１０ペア以上が好ましい。
次にカソード層６、ゲート層８、ゲート層１０、アノード層１２を積層し、サイリスタ３０を形成する。これら半導体層としては、例えばｐ型或いはｎ型のＧａＡｓ系材料又はＡｌＧａＡｓ系材料が好ましく用いられる。また、各半導体層の厚さは、サイリスタ３０として動作させる上で、ある程度の膜厚が必要であり、厚すぎると積層方向の抵抗の増加や製造コストの増加を引き起こすため好ましくない。よって、各半導体層の厚さとしては、カソード層６が３００ｎｍ乃至９００ｎｍ、ゲート層８が３５０ｎｍ乃至１０５０ｎｍ、ゲート層１０が１７５ｎｍ乃至５２５ｎｍ、アノード層１２が１６０ｎｍ乃至４８０ｎｍが好ましい。また、サイリスタ３０全体の厚さは１０００ｎｍ乃至３０００ｎｍが好ましい。
サイリスタ３０を形成した後に引き続きコンタクト層１４を形成する。コンタクト層１４としては、サイリスタ３０の最上層のアノード層１２と同じ導電型の半導体層が用いられる。よって、アノード層１２がｐ型半導体であれば、コンタクト層１４もｐ型半導体である。コンタクト層１４はその上に形成される透明電極１８とのトンネル接合を形成させるため、不純物濃度を結晶性を損なわない程度にできる限り高くしておく方が好ましい。例えば不純物濃度として１．５×１０19／ｃｍ3から２．０×１０20／ｃｍ3の範囲を好適に用いることができる。
カソード層６からコンタクト層１４まで、各層の成長方法としてはバッファ層２と同様に一般的な半導体の成長法を用いることができるが、バッファ層２からコンタクト層１４までは同一成長装置の中で連続的に行うことが結晶品質の観点から好ましい。コンタクト層１４まで形成した状態を図２（ａ）に示す。
次に一般的な半導体プロセスにより、図２（ｂ）に示すようにコンタクト層１４を所望の形状にエッチングする。さらに図２（ｃ）に示すようにアノード層１２をエッチングして形成した第１の素子分離溝３１によって発光サイリスタ２２，２２を素子分離する。
次いで図２（ｄ）に示すようにゲート層１０，８をエッチングして第２の素子分離溝３２を形成し、島状構造体３を素子分離する。コンタクト層１４、アノード層１２、ゲート層１０，８、第１の素子分離溝３１，第２の素子分離溝３２のエッチングの順番は一例であり、プロセスなどに適した順番に変更することができる。
その後、図３（ｅ）に示すように、絶縁層１６とゲート電極２８とを形成する。絶縁層１６をＳｉＯxやＳｉＮなどをスパッタ法やＣＶＤ法などで全面に形成した後に、コンタクト層１４の上部及びゲート電極２８の形成領域の絶縁層を除去し、次いで、ゲート電極２８をリフトオフ法などにて形成する。
さらに、図３（ｆ）に示すように、ｎ型酸化物導電体であるＩＴＯをスパッタ法や真空蒸着法、スプレー法などにて形成し、透明電極１８を形成する。透明電極１８は、厚さ方向の光学長が発光サイリスタ２２の発光波長λの１／４の奇数倍の０．９倍以上１．１倍以下となるように真空蒸着法により形成し、空気界面での反射を低減して光取り出し効率を向上させることが好ましい。
引き続き図３（ｇ）の様に駆動電極２０を形成し、最後に基板１の裏面に裏面電極２６を形成する。駆動電極２０としては、ＣｒとＡｕの積層体が好ましく、順次蒸着してリフトオフ法などでパターニングすればよい。裏面電極２６としては、ＡｕＧｅ／Ｎｉ／Ａｕを真空中にてこの順番で蒸着し、熱処理するのが好ましい。尚、上記材料、成膜方法、エッチング方法、工程の順序などは上記に記載のものに限定される事無く、本発明の要旨から逸脱しない範囲で好適なものを選択する事が出来る。
（自己走査型発光回路）
図４は、本発明の発光素子アレイの自己走査型発光回路の等価回路の一部を示す模式図である。図４においては、各構成の参照符号にｎ－１、ｎ等の添え字を付しているが、以降の説明では、構成毎に共通する場合については、参照符号の添え字を省略することがある。尚、添え字のｎは、２以上の整数とする。
本例の発光素子アレイは、複数のアノード抵抗Ｒａ、複数のゲート抵抗Ｒｇ、複数のシフトサイリスタＴ、複数の転送ダイオードＤ、及び複数の発光サイリスタＬ（発光サイリスタ２２）を有する。また、本実施形態の発光素子アレイは、複数のシフトサイリスタＴ及びシフトサイリスタＴに接続されている発光サイリスタＬの共通ゲートＧnを有する。
また、発光素子アレイは、奇数番目のシフトサイリスタの転送ラインΦ1、偶数番目のシフトサイリスタの転送ラインΦ2、発光サイリスタＬの点灯信号ラインΦＷ１乃至ΦＷ４、ゲートライン（ＶＧＫ）、及びスタートパルスラインΦｓを有する。点灯信号ラインΦＷ１乃至ΦＷ４は、それぞれ抵抗ＲW1乃至ＲW4を備えている。図４に示されるように、１つのシフトサイリスタＴnに対し、４つの発光サイリスタＬ4n-3乃至Ｌ4nが接続されており、同時に４つの発光素子が点灯可能な構成となっている。
ここで、図４の等価回路の動作について説明する。尚、以降の説明では、ゲートラインＶＧＫには５Ｖの電圧が印加されているものとし、転送ラインΦ1、Φ2、及び点灯信号ラインΦＷ１乃至ΦＷ４に供給される電圧も同じく５Ｖとする。
シフトサイリスタＴnがオン状態にある時、シフトサイリスタＴn及びシフトサイリスタＴnに接続されている発光サイリスタＬ4n-3乃至Ｌ4nの共通ゲートＧnの電位は約０．２Ｖまで引き下げられる。共通ゲートＧnと共通ゲートＧn+1との間は結合ダイオードＤnで接続されているため、結合ダイオードＤnの拡散電位にほぼ等しい電位差が発生する。
本実施形態では結合ダイオードＤnの拡散電位は約１．５Ｖであるので、共通ゲートＧn+1の電位は共通ゲートＧnの電位０．２Ｖに拡散電位１．５Ｖを加えた１．７Ｖとなる。以下同様に共通ゲートＧn+2の電位は３．２Ｖ、共通ゲートＧn+3の電位は４．７Ｖとなる。但し、ゲートラインＶＧＫの電位が５Ｖであるため、各共通ゲートＧの電位はこれ以上にはなれないので、共通ゲートＧn+4以降は電位が５Ｖとなる。また、共通ゲートＧnより前（図４の左側）に関しては、結合ダイオードが逆バイアスになっているためゲートラインＶＧＫの電圧がそのままかかっており、５Ｖとなっている。
上述のシフトサイリスタＴnがオン状態の時のゲート電位の分布を図５（ａ）に示す。各シフトサイリスタＴをオン状態にするために必要な電圧（以下、「閾値電圧」と呼ぶ）は、各々のゲート電位に拡散電位を加えたものとほぼ同じである。シフトサイリスタＴnがオンになっている時、同じ転送ラインΦ1に接続されているシフトサイリスタの中で最もゲート電位が低いのはシフトサイリスタＴn+2である。シフトサイリスタＴn+2のゲートＧn+2の電位は、上述したように３．２Ｖであるため、シフトサイリスタＴn+2の閾値電圧は４．７Ｖとなる。
しかしながら、シフトサイリスタＴnがオンになっているため、転送ラインΦ1の電位は約１．５Ｖ（拡散電位）に引き込まれており、シフトサイリスタＴn+2の閾値電圧より低いためにシフトサイリスタＴn+2はオンにすることができない。同じ転送ラインΦ1に接続されている他のシフトサイリスタは全てシフトサイリスタＴn+2より閾値電圧が高いため、同様にオンにすることができず、シフトサイリスタＴnのみがオン状態を保つことができる。
また、転送ラインΦ2に接続されているシフトサイリスタに関すると、閾値電圧は、最も閾値電圧が低いシフトサイリスタＴn+1が３．２Ｖ、次に閾値電圧の低いシフトサイリスタＴn+3が６．２Ｖである。この状態で転送ラインΦ２に５Ｖを供給するとシフトサイリスタＴn+1のみがオン状態に遷移できる。この状態ではシフトサイリスタＴn、Ｔn+1が同時にオンにした状態であり、シフトサイリスタＴn+1から右側のシフトサイリスタのゲート電位が各々拡散電位分引き下げられる。但し、ＶＧＫが５Ｖであり、ゲート電圧はＶＧＫで制限されるため、シフトサイリスタＴn+5より右側は５Ｖである。この時のゲート電圧分布を図５（ｂ）に示す。
この状態でΦ1の電位を０Ｖに下げるとシフトサイリスタＴnがオフになり、ゲートＧnの電位がＶＧＫ電位まで上昇する。この時のゲート電圧分布を図５（ｃ）に示す。こうしてシフトサイリスタＴnからシフトサイリスタＴn+1へのオン状態の転送が完了する。
次に、発光サイリスタＬの発光動作に関して説明する。シフトサイリスタＴnのみがオン状態になっている場合、４つの発光サイリスタＬ4n-3乃至Ｌ4nはシフトサイリスタＴnのゲートＧnに共通に接続されているため、発光サイリスタＬ4n-3乃至Ｌ4nのゲート電位はゲートＧnと同じ０．２Ｖである。従って、各々の発光サイリスタＬの閾値電圧は１．７Ｖであり、点灯信号ラインΦＷ１乃至ΦＷ４から１．７Ｖ以上の電圧が供給されれば点灯可能である。よって、シフトサイリスタＴnがオン状態の時に、点灯信号ラインΦＷ１乃至ΦＷ４に点灯信号を供給することにより、４個の発光サイリスタＬ4n-3乃至Ｌ4nの全ての組み合わせを選択的に発光させることが可能である。即ち、発光サイリスタＬ4n-3乃至Ｌ4nは、対応するシフトサイリスタＴnによって選択され、発光可能となる。この時、シフトサイリスタＴnの隣のシフトサイリスタＴn+1のゲートＧn+1の電位は１．７Ｖであり、ゲートＧn+1と共通にゲート接続している発光サイリスタＬ4n+1乃至Ｌ4n+4のそれぞれの閾値は３．２Ｖとなる。
点灯信号ラインΦＷ１乃至ΦＷ４から供給される点灯信号が５Ｖであるため、発光サイリスタＬ4n+1乃至Ｌ4n+4も、発光サイリスタＬ4n-3乃至Ｌ4nの点灯パターンと同じ点灯パターンで点灯しそうである。しかし、発光サイリスタＬ4n-3乃至Ｌ4nの方が閾値Ｖが低いため、点灯信号が供給された場合に発光サイリスタＬ4n+1乃至Ｌ4n+4よりも早くオンになる。発光サイリスタＬ4n-3乃至Ｌ4nが一旦オンになると、接続されている点灯信号ラインΦＷ１乃至ΦＷ４が約１．５Ｖ（拡散電位）に引き込まれ、発光サイリスタＬ4n+1乃至Ｌ4n+4の閾値電圧よりも低くなる。そのため、発光サイリスタＬ4n+1乃至Ｌ４ｎ＋４をオンにすることができない。このように１つのシフトサイリスタＴに複数の発光サイリスタＬを接続することで、複数個の発光サイリスタＬを同時に点灯することができる。
図６に駆動信号波形の例を示す。ＶＧＫには常に５Ｖが供給される。奇数番目のシフトサイリスタ用のクロック信号Φ1、偶数番目のシフトサイリスタ用のクロック信号Φ2が同じ周期Ｔｃにて印加され、スタート用の信号Φｓは５Ｖが供給されている。しかし、クロック信号Φ1が最初に５Ｖになる少し前にゲートラインに電位差をつけるために０Ｖに落とされる。これにより、最初のシフトサイリスタのゲートが５Ｖから１．７Ｖに引き込まれ、閾値電圧が３．２Ｖになって、クロック信号Φ1でオンできる状態になる。クロック信号Φ1に５Ｖが印加され、最初のシフトサイリスタＴがオン状態に遷移してから少し遅れて信号Φｓに５Ｖが供給され、以降、信号Φｓには５Ｖが供給され続ける。クロック信号Φ1、Φ2は、互いのオン状態（ここでは５Ｖ）が重なる重なり時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号ΦＷ１乃至ΦＷ４は、クロック信号Φ1、Φ2の周期の半分の周期で送信され、対応するシフトサイリスタＴがオン状態の時に５Ｖが印加されると点灯する。例えば、時刻ａでは同一のシフトサイリスタＴに接続されている４つの発光サイリスタＬが全て点灯している状態であり、時刻ｂでは３つの発光サイリスタＬが同時点灯している。また、時刻ｃでは全ての発光サイリスタＬは消灯状態であり、時刻ｄでは２つの発光サイリスタＬが同時点灯している。時刻ｅでは点灯する発光サイリスタＬは１つである。
本実施形態では、１つのシフトサイリスタＴに接続する発光サイリスタＬの数を４つとしているが、これに限らず用途に応じて４つより少なくても多くてもよい。なお、上述の回路では、各サイリスタのカソードを共通とする回路について説明したが、アノードを共通とする回路でも適宜極性を反転することで適用可能である。
（露光ヘッド）
本発明の露光ヘッドは、少なくとも上記した本発明の発光素子アレイと、該発光素子アレイの発光を集光する光学系部材と、を備えている。本発明の露光ヘッドについて、図７を参照して説明する。図７（ａ）、（ｂ）は本発明の露光ヘッドと感光体ドラムの配置を示す図であり、図７（ａ）は斜視図、図７（ｂ）は断面模式図である。
本発明の露光ヘッド４６は、感光体ドラム４２に露光を行い、感光体ドラム４２に静電潜像を形成する際に好適に用いることができる。しかしながら露光ヘッド４６の用途は特に限定はされず、例えばラインスキャナの光源として用いることもできる。
露光ヘッド４６は、複数の発光素子アレイを含む発光素子群５１と、発光素子群５１を実装するプリント基板５２、ロッドレンズアレイ５３と、ロッドレンズアレイ５３とプリント基板５２とを支持するハウジング（支持部材）５４と、を有する。発光素子群５１に含まれる複数の発光素子アレイは、本発明の発光素子アレイであり、該発光素子アレイの発光素子列に直交する方向に複数の発光素子アレイを備えても良い。発光素子群５１において、複数の発光素子を複数列、複数行に二次元に配置しても良い。ロッドレンズアレイ５３は、発光素子群５１からの光を集光する光学系部材である。
本実施形態の露光ヘッド４６は、発光素子群５１からの光をロッドレンズアレイ５３で集光する。ロッドレンズアレイ５３で集光した光は、感光体ドラム４２に照射される。
図７（ａ）、図７（ｂ）に、感光体ドラム４２及び露光ヘッド４６の配置と、露光ヘッドからの光が感光体ドラム５２の表面に結像されている様子を示す。露光ヘッド４６は、感光体ドラム４２と対向するように配置されている。露光ヘッド４６及び感光体ドラム４２のそれぞれは、不図示の取り付け部材によって画像形成装置に取り付けられて使用される。図中の５５は光束である。
露光ヘッド４６は、工場内にて単体で組み立て調整作業され、画像形成装置に取り付けた場合に光の集光位置が適切な位置になるように、各スポットのピント調整、光量調整が行われることが好ましい。ここで、感光体ドラム４２とロッドレンズアレイ５３間の距離、ロッドレンズアレイ５３と発光素子群５１間の距離は、所定の間隔となるように配置される。これにより、露光ヘッド４６からの光が感光体ドラム４２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ５３と発光素子群５１との距離が所望の値となるように、ロッドレンズアレイ５３の取り付け位置の調整が行われる。また、光量調整時においては、各発光素子を順次発光させていき、ロッドレンズアレイ５３を介して集光させた光が、所定光量になるように各発光素子の駆動電流が調整される。
本発明の露光ヘッドは、本発明の発光素子アレイを用いることから、従来よりもコントラストが高く、ばらつきの少ない露光ヘッドとすることができる。
（画像形成装置）
本発明の画像形成装置は、像担持体と、像担持体の表面を帯電する帯電手段と、像担持体の表面に静電潜像を形成する本発明の露光ヘッドと、静電潜像を現像する現像手段と、現像された画像を記録媒体に転写する転写手段と、を有する。本発明の画像形成装置について、図８を参照して説明する。図８は、本実施形態の画像形成装置の一実施形態の構成を模式的に示す断面図である。
本実施形態の画像形成装置は、電子写真方式の画像形成装置であり、スキャナ部６０、作像部６３、定着部６４、給紙／搬送部６５、及び、これらを制御する不図示の制御部を有する。
スキャナ部６０は、読み取りたい原稿に対して照明を当てて、原稿の画像を光学的に読み取る。スキャナ部６０で読み取った画像を電気信号に変換することにより、画像データが作成される。
作像部６３は、電子写真プロセスを用いて現像を行う現像ユニットを複数有し、各現像ユニットは、感光体ドラム４２、露光ヘッド４６、帯電器６７、及び現像器６８を有する。現像ユニットは、トナー像の現像に用いる構成を収めたプロセスカートリッジであってもよい。この場合、プロセスカートリッジは、画像形成装置本体に対して着脱可能であることが好ましい。
感光体ドラム４２は、静電潜像が形成される像担持体である。感光体ドラム４２は、回転駆動され、帯電器６７によって帯電する。
露光ヘッド４６は、本発明の露光ヘッドであり、画像データに応じた光を感光体ドラム４２に照射し、感光体ドラム４２に静電潜像を形成する。具体的には、図７に示したように、露光ヘッド４６は、配列された発光素子群５１のチップ面から発生させた光を、ロッドレンズアレイ５３によって感光体ドラム４２に集光し、画像データに応じた静電潜像を感光体ドラム４２に形成する。
現像器６８は、感光体ドラム４２に形成された静電潜像に対してトナー（現像剤）を供給して現像する。トナーは、収納部に収納されている。トナーを収納する収納部は、現像ユニットに含まれていることが好ましい。現像されたトナー像（現像剤像）は、転写ベルト７１上に搬送された紙等の記録媒体上に転写される。
本実施形態の画像形成装置は、このような一連の電子写真プロセスを用いて現像を行う現像ユニット（現像ステーション）を４つ有し、各現像ユニットからトナー像を転写することにより、所望の画像を形成する。４つの現像ユニットは、それぞれ異なる色のトナーを有しており、シアンでの作像開始から所定時間経過後に、マゼンタ、イエロー、ブラックの作像動作を順次実行していく。
給紙／搬送部６５は、本体内給紙ユニット６９ａ、６９ｂ、外部給紙ユニット６９ｃ、及び手差し給紙ユニット６９ｄのうち、予め指示された給紙ユニットから紙を給紙し、給紙された紙はレジローラ７０まで搬送される。
レジローラ７０は、前述した作像部６３において形成されたトナー像が紙上に転写されるように、転写ベルト７１上に紙を搬送する。
光学センサ７３が、転写ベルト７１のトナー像が転写される面と対向するように配置されており、各現像ユニット間の色ズレ量を導出するため、転写ベルト７１上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、不図示の画像コントローラ部に送られ、各色の画像位置の補正に用いる。この制御によって、紙上に、色ずれのないフルカラーのトナー像を転写することができる。
定着部６４は、複数のローラと、ハロゲンヒータ等の熱源とを内蔵し、転写ベルト７１上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着し、排紙ローラ７２にて画像形成装置の外部に排紙する。
不図示の画像形成制御部は、画像形成装置を含む複合機（ＭＦＰ）全体を制御するＭＦＰ制御部と接続されており、ＭＦＰ制御部からの指示に応じて制御を実行する。また、画像形成制御部は、上述のスキャナ部６０、作像部６３、定着部６４、及び給紙／搬送部６５の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。
本発明の発光素子アレイを露光ヘッドに用いて画像形成を行う場合、露光ヘッドにおける発光素子列の長さは、感光体ドラム上における画像領域幅に応じて決まり、発光素子のピッチ（発光点の密度）は解像度に応じて決まる。
このような、露光ヘッドを用いた画像形成装置では、レーザビームをポリゴンモータで偏向走査するレーザ走査方式の画像形成装置と比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。
本実施形態の画像形成装置は、発光素子としての発光サイリスタ２２以外からの発光を従来よりも低減することができる発光素子アレイを有する露光ヘッドを用いる。これにより、従来よりもコントラストの高い露光ヘッドを用いて、高品質な画像を形成する画像形成装置を得ることができる。
図１に示した、島状構造体３中に二つの発光サイリスタ２２，２２を備えた発光素子アレイを作製した。
ｎ型ＧａＡｓの基板１上に、ｎ型ＧａＡｓからなるバッファ層２をエピタキシャル成長させた。次にＤＢＲ層４としてｎ型の高Ａｌ組成のＡｌＧａＡｓと低Ａｌ組成のＡｌＧａＡｓを、各層の光学長が発光サイリスタ３０の発光波長λの１／４となるように交互に２０ペア積層した。次にカソード層６として、Ａｌ組成２５％、不純物濃度２×１０18／ｃｍ3のｎ型のＡｌＧａＡｓを６００ｎｍ、ｐ型ゲート層８としてＡｌ組成１５％、不純物濃度３×１０17／ｃｍ3のｐ型のＡｌＧａＡｓを７００ｎｍ積層した。次いで、ｎ型ゲート層１０としてＡｌ組成１５％、不純物濃度３×１０18／ｃｍ3のｎ型のＡｌＧａＡｓを３５０ｎｍ、アノード層１２としてＡｌ組成３０％、不純物濃度２×１０17／ｃｍ3のｐ型のＡｌＧａＡｓを３２０ｎｍ積層した。これでサイリスタ３０が得られた。
サイリスタ３０上に、引き続きコンタクト層１４としてＡｌ組成３０％、不純物濃度７×１０19／ｃｍ3のｐ型のＡｌＧａＡｓを２００ｎｍ形成した。バッファ層２からコンタクト層１４までは同一成長装置の中で連続的に積層した。
次に一般的な半導体プロセスにより、コンタクト層１４、次いでアノード層１２をエッチングして第１の素子分離溝３１を形成し、さらにゲート層１０，８をエッチングし、第２の素子分離溝３２を形成した。
次に絶縁層１６を全面に形成し、コンタクト層１４の上部及びゲート電極２８の領域の絶縁層１６を除去した。次に、ゲート電極２８をリフトオフ法で形成し、更に透明電極１８としてＩＴＯを真空蒸着法により成膜し、所望の形に形成した。本実施例ではＩＴＯの厚さ方向（Ｚ方向）の光学長が発光サイリスタ３０の発光波長λの１／４になるように形成し、空気界面での反射を低減して光取り出し効率を向上させるようにした。
引き続き駆動電極２０としてＣｒとＡｕを真空中でこの順番にて蒸着し、リフトオフ法にて所望の形状とした。最後に基板１の裏面に裏面電極２６としてＡｕＧｅ／Ｎｉ／Ａｕを真空中にてこの順番で基板裏面に蒸着し、熱処理を行った。これで、実施例の発光素子アレイを得た。
比較例として、第１の素子分離溝３１を第２の素子分離溝３２と同様の深さとした以外は、島状構造体３の大きさは等しくして、上記実施例と同じ発光素子アレイを作製した。比較例の発光素子アレイにおいては、第１の素子分離溝３１の深さが深くなった分、テーパー部が広くなり、第１の素子分離溝３１の幅が広がった分、発光サイリスタの幅（図１のＸ方向）が狭くなった。
得られた実施例、比較例の発光素子アレイを同条件にて発光させ、発光量を比較したところ、実施例の発光素子アレイの発光量は比較例よりも約９％多かった。
また、一つのシフトサイリスタに４個の発光サイリスタが接続された発光素子アレイを、上記実施例、比較例と同様に、第１の素子分離溝３１の深さを変える以外は同じ条件で作製した。その結果、第１の素子分離溝３１がアノード層１２のみ分離する本発明の発光素子アレイは、第１の素子分離溝３１が第２の素子分離溝３２と同じ深さの発光素子アレイよりも約１４％発光量が多かった。
上記のように、本発明の発光素子アレイでは、第１の素子分離溝３１が第２の素子分離溝３２よりも浅いため、テーパー部が狭く、第１の素子分離溝３１が第２の素子分離溝３２と同じ深さの発光素子アレイよりも、第１の素子分離溝３１の幅は狭くなる。よって、同じ面積の島状構造体であれば、第１の素子分離溝３１の幅が広くなった分、発光サイリスタ２２の配列方向の幅（図１のＸ方向）が広くなり、発光面積が増大して発光量が増加する。
１：基板、３：島状構造体、１４：コンタクト層、１８：透明電極、２０：駆動電極、２２：発光サイリスタ、３０：サイリスタ、３１：第１の素子分離溝、３２：第２の素子分離溝、４６：露光ヘッド

Claims (7)

  1. 基板と、複数の半導体層の積層体からなり前記基板上に列状に配置された複数の島状構造体と、を備え、
    前記複数の島状構造体がそれぞれ複数の発光サイリスタを有し、
    前記島状構造体ごとに、前記島状構造体が有する複数の発光サイリスタが共通に接続されたシフトサイリスタを有する発光素子アレイであって、
    前記島状構造体中の前記複数の発光サイリスタ同士を分離する第１の素子分離溝の底面よりも、前記複数の島状構造体同士を分離する第２の素子分離溝の底面が前記基板に近く、
    前記発光サイリスタは、第１の導電型の第１の半導体層と、前記第１の導電型と異なる第２の導電型の第２の半導体層と、前記第１の導電型の第３の半導体層と、前記第２の導電型の第４の半導体層と、を前記基板側からこの順に有し、前記第１の素子分離溝は前記第４の半導体層を分離し、前記第２の素子分離溝は前記第２乃至第４の半導体層を分離し、
    前記発光サイリスタは、前記第１及び第２の素子分離溝から離れた位置に、前記第４の半導体層と接するコンタクト層を有し、前記第４の半導体層が前記コンタクト層に接する領域で規定される電流集中領域を有し、
    さらに、前記発光サイリスタは、前記コンタクト層とその周囲を覆う透明電極と、前記透明電極上であって、前記コンタクト層が形成されていない周囲に、開口を有する駆動電極と、を有し、前記複数の半導体層の積層方向から見て、前記コンタクト層が前記開口内に配置されていることを特徴とする発光素子アレイ。
  2. 前記発光サイリスタの発光波長をλとした時、前記透明電極の厚さの光学長がλ／４の奇数倍の０．９倍以上１．１倍以下であることを特徴とする請求項１に記載の発光素子アレイ。
  3. 前記第１の半導体層から第４の半導体層までの積層体の厚さが１０００ｎｍ乃至３０００ｎｍであることを特徴とする請求項１又は２に記載の発光素子アレイ。
  4. 前記基板がｎ型半導体であることを特徴とする請求項１乃至３のいずれか一項に記載の発光素子アレイ。
  5. 前記発光サイリスタが、ＧａＡｓ系材料又はＡｌＧａＡｓ系材料からなる半導体層を有することを特徴とする請求項１乃至４のいずれか一項に記載の発光素子アレイ。
  6. 請求項１乃至５のいずれか一項に記載の発光素子アレイと、
    前記発光素子アレイの発光を集光する光学系部材と、
    を有することを特徴とする露光ヘッド。
  7. 像担持体と、
    前記像担持体の表面を帯電する帯電手段と、
    前記帯電手段によって帯電された前記像担持体の表面を露光し、前記像担持体の表面に静電潜像を形成する露光ヘッドと、
    前記露光ヘッドによって形成された前記静電潜像を現像する現像手段と、
    前記現像手段によって現像された画像を記録媒体に転写する転写手段と、を有する画像形成装置であって、
    前記露光ヘッドが請求項６に記載の露光ヘッドであることを特徴とする画像形成装置。
JP2017231542A 2017-12-01 2017-12-01 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置 Active JP7094694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017231542A JP7094694B2 (ja) 2017-12-01 2017-12-01 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
US16/197,814 US10698334B2 (en) 2017-12-01 2018-11-21 Light emitting element array having a plurality of light emitting thyristors in island structures, exposing head using the same, and image forming apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017231542A JP7094694B2 (ja) 2017-12-01 2017-12-01 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置

Publications (2)

Publication Number Publication Date
JP2019102634A JP2019102634A (ja) 2019-06-24
JP7094694B2 true JP7094694B2 (ja) 2022-07-04

Family

ID=66658514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017231542A Active JP7094694B2 (ja) 2017-12-01 2017-12-01 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置

Country Status (2)

Country Link
US (1) US10698334B2 (ja)
JP (1) JP7094694B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001232849A (ja) 2000-02-22 2001-08-28 Nippon Sheet Glass Co Ltd 自己走査型発光素子アレイ
JP2005108880A (ja) 2003-09-26 2005-04-21 Toshiba Corp 共振器型面発光素子及び光送信器及び光トランシーバ
JP2006032665A (ja) 2004-07-16 2006-02-02 Hitachi Cable Ltd 発光ダイオード
JP2006120927A (ja) 2004-10-22 2006-05-11 Sharp Corp 発光ダイオード及びその製造方法
JP2007250958A (ja) 2006-03-17 2007-09-27 Fuji Xerox Co Ltd 発光素子アレイ
JP2011138820A (ja) 2009-12-25 2011-07-14 Nichia Corp 発光素子
JP2014216439A (ja) 2013-04-24 2014-11-17 富士ゼロックス株式会社 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法
JP2015032812A (ja) 2013-08-07 2015-02-16 富士ゼロックス株式会社 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法
WO2015098796A1 (ja) 2013-12-24 2015-07-02 国立大学法人 東京大学 発光素子、基準用光源および発光体の観察方法
JP2017183436A (ja) 2016-03-29 2017-10-05 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079407A (en) * 1975-04-07 1978-03-14 Hutson Jearld L Single chip electronic switching circuit responsive to external stimuli
JPH0738457B2 (ja) * 1986-07-18 1995-04-26 株式会社東芝 光・電子双安定素子
JP2874442B2 (ja) * 1992-04-10 1999-03-24 日本電気株式会社 面入出力光電融合素子
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects
JPH08153890A (ja) 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
US5481123A (en) * 1994-12-20 1996-01-02 Honeywell Inc. Light emitting diode with improved behavior between its substrate and epitaxial layer
JPH0992885A (ja) * 1995-09-25 1997-04-04 Nippon Sheet Glass Co Ltd 面発光素子および自己走査型発光装置
EP1237203A2 (en) * 1995-09-25 2002-09-04 Nippon Sheet Glass Co., Ltd. Surface light-emitting element and self-scanning type light-emitting device
US7287678B2 (en) 2001-11-16 2007-10-30 Vamco International Inc. Method and apparatus for determining and setting material release mechanism timing for a material feed mechanism
JP4292747B2 (ja) * 2002-02-25 2009-07-08 富士ゼロックス株式会社 発光サイリスタおよび自己走査型発光素子アレイ
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
JP4020757B2 (ja) 2002-11-08 2007-12-12 三洋電機株式会社 発光素子アレイ
US9018833B2 (en) * 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
JP2011040582A (ja) * 2009-08-11 2011-02-24 Fuji Xerox Co Ltd 発光素子およびその製造方法
US9236532B2 (en) * 2009-12-14 2016-01-12 Seoul Viosys Co., Ltd. Light emitting diode having electrode pads
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
JP5760586B2 (ja) 2011-03-29 2015-08-12 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
KR101902392B1 (ko) * 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
US8759859B2 (en) * 2012-03-08 2014-06-24 Fuji Xerox Co., Ltd. Light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
CN104813489B (zh) * 2012-11-23 2018-01-02 首尔伟傲世有限公司 发光二极管及其制造方法
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자
TWM469186U (zh) * 2013-09-06 2014-01-01 Nisho Image Tech Inc 增加光量的掃描發光裝置
US9276160B2 (en) * 2014-05-27 2016-03-01 Opel Solar, Inc. Power semiconductor device formed from a vertical thyristor epitaxial layer structure
US9923121B2 (en) * 2014-08-05 2018-03-20 Seoul Viosys Co., Ltd. Light-emitting diode and manufacturing method therefor
KR20160027875A (ko) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
CN110061027B (zh) * 2015-02-13 2024-01-19 首尔伟傲世有限公司 发光元件
US10615187B2 (en) * 2016-07-27 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP2018026478A (ja) * 2016-08-10 2018-02-15 富士ゼロックス株式会社 発光素子、発光素子アレイ、及び光伝送装置
CN107768495A (zh) * 2016-08-18 2018-03-06 新世纪光电股份有限公司 微型发光二极管及其制造方法
US10644198B2 (en) * 2016-08-29 2020-05-05 Canon Kabushiki Kaisha Light-emitting element, light-emitting element array, exposure head, and image formation apparatus
KR102724660B1 (ko) * 2016-12-08 2024-10-31 삼성전자주식회사 발광 소자

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001232849A (ja) 2000-02-22 2001-08-28 Nippon Sheet Glass Co Ltd 自己走査型発光素子アレイ
JP2005108880A (ja) 2003-09-26 2005-04-21 Toshiba Corp 共振器型面発光素子及び光送信器及び光トランシーバ
JP2006032665A (ja) 2004-07-16 2006-02-02 Hitachi Cable Ltd 発光ダイオード
JP2006120927A (ja) 2004-10-22 2006-05-11 Sharp Corp 発光ダイオード及びその製造方法
JP2007250958A (ja) 2006-03-17 2007-09-27 Fuji Xerox Co Ltd 発光素子アレイ
JP2011138820A (ja) 2009-12-25 2011-07-14 Nichia Corp 発光素子
JP2014216439A (ja) 2013-04-24 2014-11-17 富士ゼロックス株式会社 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法
JP2015032812A (ja) 2013-08-07 2015-02-16 富士ゼロックス株式会社 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法
WO2015098796A1 (ja) 2013-12-24 2015-07-02 国立大学法人 東京大学 発光素子、基準用光源および発光体の観察方法
JP2017183436A (ja) 2016-03-29 2017-10-05 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Also Published As

Publication number Publication date
US20190171128A1 (en) 2019-06-06
US10698334B2 (en) 2020-06-30
JP2019102634A (ja) 2019-06-24

Similar Documents

Publication Publication Date Title
US10644198B2 (en) Light-emitting element, light-emitting element array, exposure head, and image formation apparatus
US10852657B2 (en) Image forming apparatus
JP7171172B2 (ja) 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置
US8759859B2 (en) Light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
US20130234168A1 (en) Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
US11275322B2 (en) Semiconductor light emitting device having a shift thyrister with a laminated structure, exposure head, and image forming apparatus
US20210103231A1 (en) Image forming apparatus
JP7094694B2 (ja) 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
JP7342229B2 (ja) 画像形成装置
US11009804B2 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
US20200319573A1 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
JP4607696B2 (ja) 発光装置および画像記録装置
WO2020004422A1 (ja) 画像形成装置
JP7245101B2 (ja) 半導体発光装置、露光ヘッド及び画像形成装置
US20190168515A1 (en) Light-emitting element array, and light exposure head and image forming apparatus using the same
US11481588B2 (en) Image forming apparatus
JP6728604B2 (ja) 発光部品、プリントヘッドおよび画像形成装置
JP7094800B2 (ja) 画像形成装置
JP4786314B2 (ja) 発光装置および画像形成装置
JP2021030551A (ja) 画像形成装置
JPH051635B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220622

R151 Written notification of patent or utility model registration

Ref document number: 7094694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151