[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7055588B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP7055588B2
JP7055588B2 JP2016089425A JP2016089425A JP7055588B2 JP 7055588 B2 JP7055588 B2 JP 7055588B2 JP 2016089425 A JP2016089425 A JP 2016089425A JP 2016089425 A JP2016089425 A JP 2016089425A JP 7055588 B2 JP7055588 B2 JP 7055588B2
Authority
JP
Japan
Prior art keywords
electrode layer
electrode
layer
seizure
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016089425A
Other languages
Japanese (ja)
Other versions
JP2017199797A (en
Inventor
真一 佐藤
洋平 唯木
章彦 生出
勇磨 石川
寛之 田之上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016089425A priority Critical patent/JP7055588B2/en
Priority to TW106112312A priority patent/TWI628678B/en
Priority to US15/488,876 priority patent/US10541078B2/en
Priority to CN201710261617.2A priority patent/CN107331508B/en
Publication of JP2017199797A publication Critical patent/JP2017199797A/en
Priority to US16/715,245 priority patent/US11482371B2/en
Application granted granted Critical
Publication of JP7055588B2 publication Critical patent/JP7055588B2/en
Priority to US17/945,396 priority patent/US20230005656A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、電子部品に関する。 The present invention relates to electronic components.

素体と、素体内に配置された内部導体と、素体の外表面に配置され、内部導体と電気的に接続された外部電極と、を備えた電子部品が知られている(例えば、特許文献1参照)。 Electronic components are known to include a prime field, an internal conductor located within the prime field, and an external electrode located on the outer surface of the prime field and electrically connected to the internal conductor (eg, patent). See Document 1).

特開2010-040860号公報Japanese Unexamined Patent Publication No. 2010-040860

電子部品では、外部電極は、通常、焼付電極層と、めっき層と、を有している。上記電子部品では、めっき層を形成するときに、めっき液が素体内に浸入するおそれがある。また、従来の電子部品では、はんだ実装される際等に、熱衝撃による焼付電極層の膨張(引張応力)及び収縮(圧縮応力)により、素体と外部電極との間にクラックが生じるおそれがある。 In electronic components, the external electrode usually has a baking electrode layer and a plating layer. In the above electronic components, the plating solution may infiltrate into the body when forming the plating layer. In addition, in conventional electronic components, cracks may occur between the prime field and the external electrode due to expansion (tensile stress) and contraction (compressive stress) of the baked electrode layer due to thermal shock when soldering. be.

本発明の一態様は、めっき液の素体への浸入を抑制しつつ、外部電極の熱衝撃に対する耐性の向上を図れる電子部品を提供することを目的とする。 One aspect of the present invention is to provide an electronic component capable of improving the resistance of an external electrode to thermal shock while suppressing the infiltration of the plating solution into the element body.

本発明の一態様に係る電子部品は、複数の絶縁体層が積層されてなる素体と、素体の内部に併置された内部導体と、素体の外表面に配置され、内部導体と電気的に接続された外部電極と、を備え、外部電極は、素体の外表面上に配置された第1電極層と、第1電極層よりも素体の外側に配置された第2電極層と、を有し、第1電極層と第2電極層との間には、第1電極層と第2電極層とを電気的に接続する複数の接続部と、第1電極層と第2電極層とを電気的に絶縁する複数の絶縁部とが設けられており、絶縁部にはガラスが充填されている。 The electronic component according to one aspect of the present invention includes an element body in which a plurality of insulator layers are laminated, an internal conductor juxtaposed inside the element body, and an internal conductor and electricity arranged on the outer surface of the element body. The external electrodes are provided with a first electrode layer arranged on the outer surface of the element body and a second electrode layer arranged outside the element body rather than the first electrode layer. And, between the first electrode layer and the second electrode layer, a plurality of connecting portions for electrically connecting the first electrode layer and the second electrode layer, and the first electrode layer and the second electrode layer. A plurality of insulating portions that electrically insulate the electrode layer are provided, and the insulating portions are filled with glass.

本発明の一態様に係る電子部品では、第1電極層と第2電極層との間には、複数の接続部が設けられている。これにより、一態様に係る電子部品では、第1電極層と第2電極層との電気的な接続が確保されるため、内部導体と外部電極との電気的な接続を十分確保できる。第1電極層と第2電極層との間には、複数の絶縁部が設けられている。絶縁部は、ガラスが充填されている。これにより、一態様に係る電子部品では、例えば、外部電極のめっき層を形成するときに、めっき液が素体内に侵入することを抑制できる。また、ガラスの絶縁部が第1電極層の外側に配置されているため、第1電極層に対する熱衝撃をガラスの絶縁部により緩和できる。そのため、第1電極層の膨張及び収縮を抑制できる。その結果、一態様に係る電子部品では、外部電極の熱衝撃に対する耐性の向上を図れる。 In the electronic component according to one aspect of the present invention, a plurality of connecting portions are provided between the first electrode layer and the second electrode layer. As a result, in the electronic component according to one aspect, the electrical connection between the first electrode layer and the second electrode layer is secured, so that the electrical connection between the inner conductor and the outer electrode can be sufficiently secured. A plurality of insulating portions are provided between the first electrode layer and the second electrode layer. The insulating part is filled with glass. Thereby, in the electronic component according to one aspect, for example, when forming the plating layer of the external electrode, it is possible to suppress the invasion of the plating solution into the body. Further, since the insulating portion of the glass is arranged outside the first electrode layer, the thermal shock to the first electrode layer can be alleviated by the insulating portion of the glass. Therefore, the expansion and contraction of the first electrode layer can be suppressed. As a result, in the electronic component according to one aspect, the resistance of the external electrode to thermal shock can be improved.

一実施形態においては、素体の外表面において外部電極から露出する部分には、ガラス層が配置されていてもよい。この構成では、例えば、外部電極のめっき層を形成するときに、めっき液が素体内に侵入することをより一層抑制できると共に、素体の外表面にめっき金属が析出することを抑制できる。 In one embodiment, a glass layer may be arranged on a portion of the outer surface of the prime field exposed from the external electrode. With this configuration, for example, when forming the plating layer of the external electrode, it is possible to further suppress the invasion of the plating solution into the prime field and suppress the precipitation of the plating metal on the outer surface of the prime field.

一実施形態においては、第1電極層の厚さは、第2電極層の厚さより小さくてもよい。第1電極層は、素体と第2電極層との間に配置されるため、膨張及び収縮による応力を解放し難い。そのため、第1電極層の厚さを第2電極層よりも小さくすることにより、第1電極層における応力を第2電極層よりも低下させることができる。したがって、外部電極の熱衝撃に対する耐性の向上をより一層図れる。 In one embodiment, the thickness of the first electrode layer may be smaller than the thickness of the second electrode layer. Since the first electrode layer is arranged between the prime field and the second electrode layer, it is difficult to release the stress due to expansion and contraction. Therefore, by making the thickness of the first electrode layer smaller than that of the second electrode layer, the stress in the first electrode layer can be made lower than that of the second electrode layer. Therefore, the resistance of the external electrode to thermal shock can be further improved.

本発明の一態様によれば、めっき液の素体への浸入を抑制しつつ、外部電極の熱衝撃に対する耐性の向上を図れる。 According to one aspect of the present invention, it is possible to improve the resistance of the external electrode to thermal shock while suppressing the infiltration of the plating solution into the element body.

一実施形態に係る電子部品を示す斜視図である。It is a perspective view which shows the electronic component which concerns on one Embodiment. 図1におけるII-II線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the line II-II in FIG. コイル導体を示す斜視図である。It is a perspective view which shows the coil conductor. 積層コイル部品の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a laminated coil component. 積層コイル部品の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a laminated coil component. 積層コイル部品の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of a laminated coil component.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or equivalent elements are designated by the same reference numerals, and duplicate description will be omitted.

図1に示されるように、積層コイル部品(電子部品)1は、素体2と、素体2の両端部にそれぞれ配置された一対の外部電極4,5と、を備えている。 As shown in FIG. 1, the laminated coil component (electronic component) 1 includes a prime field 2 and a pair of external electrodes 4 and 5 arranged at both ends of the prime field 2.

素体2は、直方体形状を呈している。素体2は、その外表面として、互いに対向する一対の端面2a,2bと、一対の端面2a,2bの間を連結するように延びており且つ互いに対向している一対の主面2c,2dと、一対の主面2c,2dの間を連結するように延びており且つ互いに対向している一対の側面2e,2fと、を有している。主面2c又主面2dは、例えば積層コイル部品1を図示しない他の電子機器(例えば、回路基板、又は、電子部品等)に実装する際、他の電子機器と対向する面として規定される。 The prime field 2 has a rectangular parallelepiped shape. As its outer surface, the prime field 2 extends so as to connect between the pair of end faces 2a and 2b facing each other and the pair of end faces 2a and 2b, and the pair of main surfaces 2c and 2d facing each other. And a pair of side surfaces 2e and 2f extending so as to connect between the pair of main surfaces 2c and 2d and facing each other. The main surface 2c or the main surface 2d is defined as a surface facing the other electronic device when, for example, the laminated coil component 1 is mounted on another electronic device (for example, a circuit board, an electronic component, etc.) (not shown). ..

各端面2a,2bの対向方向と、各主面2c,2dの対向方向と、各側面2e,2fの対向方向とは、互いに略直交している。なお、直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。 The facing directions of the end faces 2a and 2b, the facing directions of the main surfaces 2c and 2d, and the facing directions of the side surfaces 2e and 2f are substantially orthogonal to each other. The rectangular parallelepiped shape includes a rectangular parallelepiped shape in which the corners and ridges are chamfered, and a rectangular parallelepiped in which the corners and ridges are rounded.

素体2は、複数の絶縁体層6(図3参照)が積層されることによって構成されている。各絶縁体層は6、素体2の各主面2c,2dの対向方向に積層されている。すなわち、各絶縁体層6の積層方向は、素体2の各主面2c,2dの対向方向と一致している。以下、各主面2c,2dの対向方向を「積層方向」ともいう。各絶縁体層6は、略矩形形状を呈している。実際の素体2では、各絶縁体層6は、その層間の境界が視認できない程度に一体化されている。 The prime field 2 is configured by laminating a plurality of insulator layers 6 (see FIG. 3). The insulator layers 6 are laminated in the opposite directions of the main surfaces 2c and 2d of the prime field 2. That is, the stacking direction of each insulator layer 6 coincides with the facing direction of the main surfaces 2c and 2d of the prime field 2. Hereinafter, the facing directions of the main surfaces 2c and 2d are also referred to as "stacking directions". Each insulator layer 6 has a substantially rectangular shape. In the actual element body 2, each insulator layer 6 is integrated so that the boundary between the layers cannot be visually recognized.

各絶縁体層6は、例えば、ストロンチウム、カルシウム、アルミナ及び酸化珪素からなるガラスと、アルミナとからなるガラス系セラミックから構成されている。各絶縁体層6は、フェライト(Ni-Cu-Zn系フェライト、Ni-Cu-Zn-Mg系フェライト、Cu-Zn系フェライト、又はNi-Cu系フェライトなど)から構成されていてもよく、一部の絶縁体層6は、非磁性フェライトから構成されていてもよい。 Each insulator layer 6 is composed of, for example, a glass made of strontium, calcium, alumina and silicon oxide, and a glass-based ceramic made of alumina. Each insulator layer 6 may be composed of ferrite (Ni—Cu—Zn-based ferrite, Ni—Cu-Zn-Mg-based ferrite, Cu—Zn-based ferrite, Ni—Cu-based ferrite, etc.). The insulator layer 6 of the portion may be made of non-magnetic ferrite.

図2に示されるように、素体2の各主面2c,2d及び各側面2e,2fには、ガラス層3が配置されている。ガラス層3は、少なくとも、素体2の外表面において外部電極4,5から露出する部分に配置されている。ガラス層3の厚さは、例えば、0.5μm~10μmである。ガラス層3は、軟化点が高いことが好ましく、例えば、軟化点が600°以上である。 As shown in FIG. 2, the glass layer 3 is arranged on the main surfaces 2c and 2d and the side surfaces 2e and 2f of the prime field 2. The glass layer 3 is arranged at least in a portion exposed from the external electrodes 4 and 5 on the outer surface of the prime field 2. The thickness of the glass layer 3 is, for example, 0.5 μm to 10 μm. The glass layer 3 preferably has a high softening point, for example, the softening point is 600 ° or more.

外部電極4は、素体2の端面2a側に配置されている。外部電極5は、素体2の端面2b側に配置されている。すなわち、各外部電極4,5は、一対の端面2a,2bの対向方向に互いに離間して位置している。各外部電極4,5は、平面視で略矩形形状を呈しており、その角が丸められている。 The external electrode 4 is arranged on the end face 2a side of the prime field 2. The external electrode 5 is arranged on the end face 2b side of the prime field 2. That is, the external electrodes 4 and 5 are located apart from each other in the opposite direction of the pair of end faces 2a and 2b. Each of the external electrodes 4 and 5 has a substantially rectangular shape in a plan view, and its corners are rounded.

外部電極4は、第1焼付電極層(第1電極層)7と、第2焼付電極層(第2電極層)8と、第1めっき層9と、第2めっき層10と、を有している。第1焼付電極層7及び第2焼付電極層8は、導電材を含んでいる。第1焼付電極層7及び第2焼付電極層8は、導電性金属粉末(Ag及び/又はPd粉末)及びガラスフリットを含む導電ペーストの焼結体として構成される。第1めっき層9は、Niめっき層である。第2めっき層10は、Snめっき層である。 The external electrode 4 has a first baking electrode layer (first electrode layer) 7, a second baking electrode layer (second electrode layer) 8, a first plating layer 9, and a second plating layer 10. ing. The first seizure electrode layer 7 and the second seizure electrode layer 8 contain a conductive material. The first baking electrode layer 7 and the second baking electrode layer 8 are configured as a sintered body of a conductive paste containing a conductive metal powder (Ag and / or Pd powder) and glass frit. The first plating layer 9 is a Ni plating layer. The second plating layer 10 is a Sn plating layer.

外部電極4は、端面2a上に位置する電極部分4aと、主面2d上に位置する電極部分4bと、主面2c上に位置する電極部分4cと、側面2e上に位置する電極部分4dと、側面2f上に位置する電極部分4eと、の5つの電極部分を含んでいる。電極部分4aは、端面2aの全面を覆っている。電極部分4bは、主面2dの一部を覆っている。電極部分4cは、主面2cの一部を覆っている。電極部分4dは、側面2eの一部を覆っている。電極部分4eは、側面2fの一部を覆っている。5つの電極部分4a,4b,4c,4d,4eは、一体的に形成されている。 The external electrodes 4 include an electrode portion 4a located on the end surface 2a, an electrode portion 4b located on the main surface 2d, an electrode portion 4c located on the main surface 2c, and an electrode portion 4d located on the side surface 2e. , An electrode portion 4e located on the side surface 2f, and five electrode portions. The electrode portion 4a covers the entire surface of the end face 2a. The electrode portion 4b covers a part of the main surface 2d. The electrode portion 4c covers a part of the main surface 2c. The electrode portion 4d covers a part of the side surface 2e. The electrode portion 4e covers a part of the side surface 2f. The five electrode portions 4a, 4b, 4c, 4d, and 4e are integrally formed.

外部電極5は、第1焼付電極層(第1電極層)11と、第2焼付電極層(第2電極層)12と、第1めっき層13と、第2めっき層14と、を有している。第1焼付電極層11及び第2焼付電極層12は、導電材を含んでいる。第1焼付電極層11及び第2焼付電極層12、導電性金属粉末(Ag及び/又はPd粉末)及びガラスフリットを含む導電ペーストの焼結体として構成される。第1めっき層13は、Niめっき層である。第2めっき層14は、Snめっき層である。 The external electrode 5 has a first baking electrode layer (first electrode layer) 11, a second baking electrode layer (second electrode layer) 12, a first plating layer 13, and a second plating layer 14. ing. The first seizure electrode layer 11 and the second seizure electrode layer 12 contain a conductive material. It is configured as a sintered body of a conductive paste containing a first baking electrode layer 11 and a second baking electrode layer 12, a conductive metal powder (Ag and / or Pd powder), and a glass frit. The first plating layer 13 is a Ni plating layer. The second plating layer 14 is a Sn plating layer.

外部電極5は、端面2b上に位置する電極部分5aと、主面2d上に位置する電極部分5bと、主面2c上に位置する電極部分5cと、側面2e上に位置する電極部分5dと、側面2f上に位置する電極部分5eと、の5つの電極部分を含んでいる。電極部分5aは、端面2bの全面を覆っている。電極部分5bは、主面2dの一部を覆っている。電極部分5cは、主面2cの一部を覆っている。電極部分5dは、側面2eの一部を覆っている。電極部分5eは、側面2fの一部を覆っている。5つの電極部分5a,5b,5c,5d,5eは、一体的に形成されている。 The external electrodes 5 include an electrode portion 5a located on the end surface 2b, an electrode portion 5b located on the main surface 2d, an electrode portion 5c located on the main surface 2c, and an electrode portion 5d located on the side surface 2e. , An electrode portion 5e located on the side surface 2f, and five electrode portions. The electrode portion 5a covers the entire surface of the end face 2b. The electrode portion 5b covers a part of the main surface 2d. The electrode portion 5c covers a part of the main surface 2c. The electrode portion 5d covers a part of the side surface 2e. The electrode portion 5e covers a part of the side surface 2f. The five electrode portions 5a, 5b, 5c, 5d, and 5e are integrally formed.

続いて、外部電極4,5の構成について、詳細に説明する。図2に示されるように、外部電極4において、第1焼付電極層7と第2焼付電極層8との間には、接続部15と、絶縁部16と、が設けられている。接続部15は、第1焼付電極層7と第2焼付電極層8とを電気的に接続する。絶縁部16は、ガラスである。絶縁部16は、第1焼付電極層7と第2焼付電極層8とを電気的に絶縁する。第1焼付電極層7と第2焼付電極層8の間には、複数の接続部15及び複数の絶縁部16が混在している。これにより、第1焼付電極層7と第2焼付電極層8とは、部分的に電気的に接続されている。第1焼付電極層7と第2焼付電極層8とは、接続部15により一体に形成されている。 Subsequently, the configurations of the external electrodes 4 and 5 will be described in detail. As shown in FIG. 2, in the external electrode 4, a connecting portion 15 and an insulating portion 16 are provided between the first seizure electrode layer 7 and the second seizure electrode layer 8. The connecting portion 15 electrically connects the first seizure electrode layer 7 and the second seizure electrode layer 8. The insulating portion 16 is glass. The insulating portion 16 electrically insulates the first seizure electrode layer 7 and the second seizure electrode layer 8. A plurality of connecting portions 15 and a plurality of insulating portions 16 are mixed between the first seizure electrode layer 7 and the second seizure electrode layer 8. As a result, the first seizure electrode layer 7 and the second seizure electrode layer 8 are partially electrically connected. The first seizure electrode layer 7 and the second seizure electrode layer 8 are integrally formed by the connecting portion 15.

第1焼付電極層7の厚みT1は、第2焼付電極層8の厚みT2より小さい(T1<T2)。言い換えれば、第2焼付電極層8の厚みT2は、第1焼付電極層7の厚みT1よりも大きい。 The thickness T1 of the first seizure electrode layer 7 is smaller than the thickness T2 of the second seizure electrode layer 8 (T1 <T2). In other words, the thickness T2 of the second seizure electrode layer 8 is larger than the thickness T1 of the first seizure electrode layer 7.

外部電極5において、第1焼付電極層11と第2焼付電極層12との間には、接続部17と、絶縁部18と、が設けられている。接続部17は、第1焼付電極層11と第2焼付電極層12とを電気的に接続する。絶縁部18は、ガラスである。絶縁部18は、第1焼付電極層11と第2焼付電極層12とを電気的に絶縁する。第1焼付電極層11と第2焼付電極層12の間には、複数の接続部17及び複数の絶縁部18が混在している。これにより、第1焼付電極層11と第2焼付電極層12とは、部分的に電気的に接続されている。第1焼付電極層11と第2焼付電極層12とは、接続部17により一体に形成されている。 In the external electrode 5, a connecting portion 17 and an insulating portion 18 are provided between the first seizure electrode layer 11 and the second seizure electrode layer 12. The connecting portion 17 electrically connects the first seizure electrode layer 11 and the second seizure electrode layer 12. The insulating portion 18 is glass. The insulating portion 18 electrically insulates the first seizure electrode layer 11 and the second seizure electrode layer 12. A plurality of connecting portions 17 and a plurality of insulating portions 18 are mixed between the first seizure electrode layer 11 and the second seizure electrode layer 12. As a result, the first seizure electrode layer 11 and the second seizure electrode layer 12 are partially electrically connected. The first seizure electrode layer 11 and the second seizure electrode layer 12 are integrally formed by the connecting portion 17.

第1焼付電極層11の厚みT3は、第2焼付電極層12の厚みT4より小さい(T3<T4)。言い換えれば、第2焼付電極層12の厚みT4は、第1焼付電極層11の厚みT3よりも大きい。 The thickness T3 of the first seizure electrode layer 11 is smaller than the thickness T4 of the second seizure electrode layer 12 (T3 <T4). In other words, the thickness T4 of the second seizure electrode layer 12 is larger than the thickness T3 of the first seizure electrode layer 11.

積層コイル部品1は、素体2内に配置されたコイル20を備えている。図3に示されるように、コイル20は、複数のコイル導体(内部導体)21a,21b,21c,21d,21e,21fを含んでいる。 The laminated coil component 1 includes a coil 20 arranged in the prime field 2. As shown in FIG. 3, the coil 20 includes a plurality of coil conductors (internal conductors) 21a, 21b, 21c, 21d, 21e, 21f.

複数のコイル導体21a~21fは、例えば、Ag及び/又はPdを導電性材料として含んで形成される。複数のコイル導体21a~21fは、導電性材料としてAg及び/又はPdを含む導電ペーストの焼結体として構成される。コイル導体21aは、接続導体22を有している。接続導体22は、コイル導体21aと外部電極5とを電気的に接続する。コイル導体21fは、接続導体23を有している。接続導体23は、コイル導体21fと外部電極4とを電気的に接続する。接続導体22及び接続導体23は、Ag及び/又はPdを導電性材料として形成される。本実施形態においては、コイル導体21aの導体パターンと接続導体22の導体パターンとは一体に連続して形成され、コイル導体21fの導体パターンと接続導体23の導体パターンとは一体に連続して形成される。 The plurality of coil conductors 21a to 21f are formed, for example, containing Ag and / or Pd as a conductive material. The plurality of coil conductors 21a to 21f are configured as a sintered body of a conductive paste containing Ag and / or Pd as a conductive material. The coil conductor 21a has a connecting conductor 22. The connecting conductor 22 electrically connects the coil conductor 21a and the external electrode 5. The coil conductor 21f has a connecting conductor 23. The connecting conductor 23 electrically connects the coil conductor 21f and the external electrode 4. The connecting conductor 22 and the connecting conductor 23 are formed of Ag and / or Pd as a conductive material. In the present embodiment, the conductor pattern of the coil conductor 21a and the conductor pattern of the connecting conductor 22 are integrally and continuously formed, and the conductor pattern of the coil conductor 21f and the conductor pattern of the connecting conductor 23 are integrally and continuously formed. Will be done.

コイル導体21a~21fは、素体2内において絶縁体層6の積層方向に併置されている。コイル導体21a~21fは、最外層に近い側からコイル導体21a、コイル導体21b、コイル導体21c、コイル導体21d、コイル導体21e及びコイル導体21fの順に並んでいる。 The coil conductors 21a to 21f are juxtaposed in the prime field 2 in the stacking direction of the insulator layer 6. The coil conductors 21a to 21f are arranged in the order of the coil conductor 21a, the coil conductor 21b, the coil conductor 21c, the coil conductor 21d, the coil conductor 21e, and the coil conductor 21f from the side closest to the outermost layer.

コイル導体21a~21fの端部同士は、スルーホール導体24a~24eにより接続されている。これにより、コイル導体21a~21fは、相互に電気的に接続され、素体2内にコイル20が形成される。スルーホール導体24a~24eは、例えば、Ag及び/又はPdを導電性材料として含んでおり、導電性材料を含む導電ペーストの焼結体として構成される。 The ends of the coil conductors 21a to 21f are connected to each other by through-hole conductors 24a to 24e. As a result, the coil conductors 21a to 21f are electrically connected to each other, and the coil 20 is formed in the prime field 2. The through-hole conductors 24a to 24e contain, for example, Ag and / or Pd as a conductive material, and are configured as a sintered body of a conductive paste containing the conductive material.

続いて、積層コイル部品1の製造方法ついて、図4及び図5を参照して説明する。 Subsequently, a method for manufacturing the laminated coil component 1 will be described with reference to FIGS. 4 and 5.

図4(a)に示されるように、最初に、素体2とコイル20とを含む積層体30を形成する。具体的には、セラミック粉末、有機溶剤、有機バインダ及び可塑剤等を混合して、セラミックスラリーとした後、ドクターブレード法により成形して、セラミックグリーンシートを得る。続いて、セラミックグリーンシート上に、Ag及び/又はPdを金属成分として含有する導電ペーストをスクリーン印刷することにより、コイル導体21a~21fの導体パターンを形成する。 As shown in FIG. 4A, first, a laminated body 30 including the prime field 2 and the coil 20 is formed. Specifically, a ceramic powder, an organic solvent, an organic binder, a plasticizer and the like are mixed to form a ceramic slurry, which is then molded by a doctor blade method to obtain a ceramic green sheet. Subsequently, the conductor patterns of the coil conductors 21a to 21f are formed by screen-printing a conductive paste containing Ag and / or Pd as a metal component on the ceramic green sheet.

コイル導体21aの接続導体22は、Ag及び/又はPdを金属成分として含有する導電ペーストにより形成する。接続導体22の導体パターンは、コイル導体21aの導体パターンと同時に形成されてもよい。コイル導体21fの接続導体23bは、Ag及び/又はPdを金属成分として含有する導電ペーストにより形成する。接続導体23の導体パターンは、コイル導体21fの導体パターンと同時に形成されてもよい。そして、導体パターンが形成されたセラミックグリーンシートを積層し、大気中で脱バインダ処理を行った後、焼成を行う。これにより、積層体30が得られる。 The connecting conductor 22 of the coil conductor 21a is formed of a conductive paste containing Ag and / or Pd as a metal component. The conductor pattern of the connecting conductor 22 may be formed at the same time as the conductor pattern of the coil conductor 21a. The connecting conductor 23b of the coil conductor 21f is formed of a conductive paste containing Ag and / or Pd as a metal component. The conductor pattern of the connecting conductor 23 may be formed at the same time as the conductor pattern of the coil conductor 21f. Then, the ceramic green sheets on which the conductor pattern is formed are laminated, the binder is removed in the atmosphere, and then the firing is performed. As a result, the laminated body 30 is obtained.

続いて、図4(b)に示されるように、第1焼付電極層7,11を形成する。具体的には、第1焼付電極層7,11は、導電性金属粉末としてAg及び/又はPd粉末、及び、ガラスフリットを含む導電ペーストを塗布して焼成する。これにより、厚みT1,T3の第1焼付電極層7,11が形成される。 Subsequently, as shown in FIG. 4 (b), the first seizure electrode layers 7 and 11 are formed. Specifically, the first baking electrode layers 7 and 11 are coated with Ag and / or Pd powder as conductive metal powder and a conductive paste containing glass frit and fired. As a result, the first seizure electrode layers 7 and 11 having the thicknesses T1 and T3 are formed.

続いて、図5(a)に示されるように、ガラス層3を形成する。具体的には、ガラス層3は、ガラス粉末、バインダ樹脂及び溶剤等を含むガラススラリーを、素体2の主面2c,2d及び側面2e,2f、及び、第1焼付電極層7,11上に塗布して形成する。ガラススラリーの塗布は、例えば、バレルスプレー法により行う。ガラス層3は、ガラススラリーと、第2焼付電極層8,12を形成する導電ペーストとの同時焼成により形成される。したがって、図5(a)においては、第1焼付電極層7,11上にガラス層3が形成されている状態を示しているが、実際には、ガラス層3は、第2焼付電極層8,12が焼成されたときに形成される。 Subsequently, as shown in FIG. 5A, the glass layer 3 is formed. Specifically, in the glass layer 3, a glass slurry containing glass powder, a binder resin, a solvent, or the like is applied onto the main surfaces 2c and 2d and the side surfaces 2e and 2f of the prime field 2 and the first baking electrode layers 7 and 11. Is applied to form. The glass slurry is applied, for example, by a barrel spray method. The glass layer 3 is formed by simultaneous firing of the glass slurry and the conductive paste forming the second baking electrode layers 8 and 12. Therefore, although FIG. 5A shows a state in which the glass layer 3 is formed on the first baking electrode layers 7 and 11, the glass layer 3 is actually the second baking electrode layer 8. , 12 are formed when fired.

続いて、図5(b)に示されるように、第2焼付電極層8,12を形成する。具体的には、第2焼付電極層8,12は、導電性金属粉末としてAg及び/又はPd粉末、及び、ガラスフリットを含む導電ペーストを塗布して焼成する。導電ペーストは、ガラスするラリー上に塗布する。ガラスフリットの軟化点は、ガラス層3を形成するガラス粉末の軟化点よりも低いことが好ましい。導電ペーストは、第1焼付電極層7,11を形成する導電ペーストよりも厚く塗布する。これにより、厚みT1,T3の第1焼付電極層7,11よりも厚みの大きい厚みT2,T4の第2焼付電極層8,12が形成される。導電ペースト及びガラススラリーを焼成することにより、第2焼付電極層8,12及びガラス層3が形成される。 Subsequently, as shown in FIG. 5B, the second seizure electrode layers 8 and 12 are formed. Specifically, the second baking electrode layers 8 and 12 are coated with Ag and / or Pd powder as conductive metal powder and a conductive paste containing glass frit and fired. The conductive paste is applied on a rally to be glassed. The softening point of the glass frit is preferably lower than the softening point of the glass powder forming the glass layer 3. The conductive paste is applied thicker than the conductive paste forming the first baking electrode layers 7 and 11. As a result, the second seizure electrode layers 8 and 12 having a thickness T2 and T4 having a thickness larger than those of the first seizure electrode layers 7 and 11 having the thicknesses T1 and T3 are formed. By firing the conductive paste and the glass slurry, the second baking electrode layers 8 and 12 and the glass layer 3 are formed.

ガラススラリー及び導電ペーストを焼成すると、第1焼付電極層7,11と第2焼付電極層8,12とが電気的に接続される。具体的には、導電ペーストを焼成すると、ガラス層3を形成するガラススラリーに含まれるガラス粒子が溶解して流動する。これにより、第1焼付電極層7,11と第2焼付電極層8,12とが接触する。 When the glass slurry and the conductive paste are fired, the first baking electrode layers 7 and 11 and the second baking electrode layers 8 and 12 are electrically connected. Specifically, when the conductive paste is fired, the glass particles contained in the glass slurry forming the glass layer 3 are melted and flowed. As a result, the first seizure electrode layers 7 and 11 and the second seizure electrode layers 8 and 12 come into contact with each other.

図6に示されるように、第1焼付電極層11(7)と第2焼付電極層12(8)との間には、第1焼付電極層11(7)と第2焼付電極層12(8)とを電気的に接続する接続部17(15)と、第1焼付電極層11(7)と第2焼付電極層12(8)とが電気的に接続されていない絶縁部18(16)と、が設けられる。接続部17(15)及び絶縁部18(16)は、第1焼付電極層11(7)と第2焼付電極層12(8)との間に複数設けられ、不規則に混在している。絶縁部18(16)は、ガラススラリーの焼結により形成されるため、絶縁部18(16)には、ガラスが充填される。 As shown in FIG. 6, between the first seizure electrode layer 11 (7) and the second seizure electrode layer 12 (8), the first seizure electrode layer 11 (7) and the second seizure electrode layer 12 ( The connecting portion 17 (15) that electrically connects the 8) and the insulating portion 18 (16) in which the first seizure electrode layer 11 (7) and the second seizure electrode layer 12 (8) are not electrically connected. ) And are provided. A plurality of connecting portions 17 (15) and insulating portions 18 (16) are provided between the first seizure electrode layer 11 (7) and the second seizure electrode layer 12 (8), and are irregularly mixed. Since the insulating portion 18 (16) is formed by sintering the glass slurry, the insulating portion 18 (16) is filled with glass.

続いて、図2に示されるように、第1めっき層9,13及び第2めっき層10,14を形成する。第1めっき層9,13は、Niめっき層である。第1めっき層9,13は、例えば、バレルめっき方式により、ワット系浴を用いてNiを析出させて形成する。第2めっき層10,14は、Snめっき層である。第2めっき層10,14は、バレルめっき方式により、中性錫めっき浴を用いてSnを析出させて形成する。以上により、積層コイル部品1が製造される。 Subsequently, as shown in FIG. 2, the first plating layers 9 and 13 and the second plating layers 10 and 14 are formed. The first plating layers 9 and 13 are Ni plating layers. The first plating layers 9 and 13 are formed by precipitating Ni using a watt-based bath, for example, by a barrel plating method. The second plating layers 10 and 14 are Sn plating layers. The second plating layers 10 and 14 are formed by precipitating Sn using a neutral tin plating bath by a barrel plating method. As described above, the laminated coil component 1 is manufactured.

以上説明したように、本実施形態に係る積層コイル部品1では、第1焼付電極層7,11と第2焼付電極層8,12との間には、複数の絶縁部16,18が設けられている。絶縁部16,18は、ガラスが充填されている。これにより、積層コイル部品1では、外部電極4,5の第1めっき層9,13及び第2めっき層10,14を形成するときに、めっき液が素体2内に侵入することを抑制できる。また、ガラスの絶縁部16,18が第1焼付電極層7,11の外側に配置されているため、第1焼付電極層7,11に対する熱衝撃をガラスの絶縁部16,18により緩和できる。そのため、第1焼付電極層7,11の膨張及び収縮を抑制できる。その結果、積層コイル部品1では、外部電極4,5の熱衝撃に対する耐性の向上を図れる。 As described above, in the laminated coil component 1 according to the present embodiment, a plurality of insulating portions 16 and 18 are provided between the first seizure electrode layers 7 and 11 and the second seizure electrode layers 8 and 12. ing. The insulating portions 16 and 18 are filled with glass. As a result, in the laminated coil component 1, when the first plating layers 9 and 13 and the second plating layers 10 and 14 of the external electrodes 4 and 5 are formed, it is possible to suppress the plating liquid from entering the prime field 2. .. Further, since the glass insulating portions 16 and 18 are arranged outside the first seizure electrode layers 7 and 11, the thermal shock to the first seizure electrode layers 7 and 11 can be alleviated by the glass insulating portions 16 and 18. Therefore, the expansion and contraction of the first seizure electrode layers 7 and 11 can be suppressed. As a result, in the laminated coil component 1, the resistance of the external electrodes 4 and 5 to thermal shock can be improved.

積層コイル部品では、めっき層の形成工程におけるめっき液の浸入を抑制するために、第1焼付電極層と第2焼付電極層との間にガラス層を配置する構成を採用し得る。しかしながら、第1焼付電極層と第2焼付電極層との間にガラス層を配置し、コイル導体(内部導体)が第1焼付電極層及びガラス層を貫通して第2焼付電極層に電気的に接続する構成では、以下のような問題が生じ得る。すなわち、積層コイル部品では、内部導体と第2焼付電極層との電気的な接続が各外部電極において一箇所のみとなるため、その一箇所の接続が何らかの不具合によって切断された場合、積層コイル部品に不良が生じる。このように、第1焼付電極層と第2焼付電極層との間にガラス層を配置する構成では、内部導体と外部電極との接続性が十分ではない。なお、積層コンデンサである場合では、複数の内部電極(内部導体)が外部電極と接続されているものの、一の内部電極と外部電極との電気的な接続が切断された場合、積層コンデンサの特性が劣化する。 In the laminated coil component, in order to suppress the infiltration of the plating solution in the process of forming the plating layer, a configuration in which a glass layer is arranged between the first baking electrode layer and the second baking electrode layer can be adopted. However, a glass layer is arranged between the first seizure electrode layer and the second seizure electrode layer, and the coil conductor (inner conductor) penetrates the first seizure electrode layer and the glass layer and electrically presses the second seizure electrode layer. The following problems may occur in the configuration connected to. That is, in the laminated coil component, the electrical connection between the internal conductor and the second seizure electrode layer is only one place in each external electrode. Therefore, if the connection at that one place is broken due to some trouble, the laminated coil component Defective. As described above, in the configuration in which the glass layer is arranged between the first seizure electrode layer and the second seizure electrode layer, the connectivity between the inner conductor and the outer electrode is not sufficient. In the case of a laminated capacitor, although a plurality of internal electrodes (internal conductors) are connected to the external electrode, the characteristics of the laminated capacitor when the electrical connection between one internal electrode and the external electrode is cut off. Deteriorates.

これに対して、本実施形態に係る積層コイル部品1では、複数の接続部15,17により第1焼付電極層7,11と第2焼付電極層8,12が電気的に接続されているため、一の接続部15,17において接続不要が発生した場合であっても、他の接続部15,17によってコイル20と外部電極4,5との接続性を十分に確保できる。したがって、積層コイル部品1では、信頼性の向上を図れる。 On the other hand, in the laminated coil component 1 according to the present embodiment, the first seizure electrode layers 7 and 11 and the second seizure electrode layers 8 and 12 are electrically connected by a plurality of connecting portions 15 and 17. Even when connection is not required in one connection portion 15, 17, the other connection portions 15 and 17 can sufficiently secure the connectivity between the coil 20 and the external electrodes 4 and 5. Therefore, the reliability of the laminated coil component 1 can be improved.

本実施形態に係る積層コイル部品1では、素体2の外表面において外部電極4,5から露出する部分には、ガラス層3が配置されている。この構成では、外部電極4,5の第1めっき層9,13及び第2めっき層10,14を形成するときに、めっき液が素体2内に侵入することをより一層抑制できると共に、素体2の外表面にめっき金属が析出することを抑制できる。 In the laminated coil component 1 according to the present embodiment, the glass layer 3 is arranged on the outer surface of the prime field 2 so as to be exposed from the external electrodes 4 and 5. In this configuration, when the first plating layers 9 and 13 and the second plating layers 10 and 14 of the external electrodes 4 and 5 are formed, it is possible to further suppress the invasion of the plating solution into the prime field 2 and the element. It is possible to suppress the precipitation of the plated metal on the outer surface of the body 2.

本実施形態に係る積層コイル部品1では、第1焼付電極層7,11の厚さは、第2焼付電極層8,12の厚さより小さい。第1焼付電極層7,11は、素体2と第2焼付電極層8,12との間に配置されるため、膨張及び収縮による応力を解放し難い。そのため、第1焼付電極層7,11の厚さを第2焼付電極層8,12よりも小さくすることにより、第1焼付電極層7,11における応力を第2焼付電極層8,12よりも低下させることができる。したがって、積層コイル部品1では、外部電極4,5の熱衝撃に対する耐性の向上をより一層図れる。 In the laminated coil component 1 according to the present embodiment, the thickness of the first seizure electrode layers 7 and 11 is smaller than the thickness of the second seizure electrode layers 8 and 12. Since the first seizure electrode layers 7 and 11 are arranged between the prime field 2 and the second seizure electrode layers 8 and 12, it is difficult to release the stress due to expansion and contraction. Therefore, by making the thickness of the first seizure electrode layers 7 and 11 smaller than that of the second seizure electrode layers 8 and 12, the stress in the first seizure electrode layers 7 and 11 is smaller than that of the second seizure electrode layers 8 and 12. Can be reduced. Therefore, in the laminated coil component 1, the resistance of the external electrodes 4 and 5 to thermal shock can be further improved.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the gist thereof.

上記実施形態では、内部導体がコイル導体21a~21fであり、電子部品が積層コイル部品1である形態を一例に説明した。しかし、電子部品は、コンデンサであってもよい。 In the above embodiment, the embodiment in which the internal conductors are the coil conductors 21a to 21f and the electronic component is the laminated coil component 1 will be described as an example. However, the electronic component may be a capacitor.

上記実施形態では、外部電極4,5が電極部分4a,4b、電極部分4c,5c,4d,5d、及び、電極部分4d,5d,4e,5eを有する形態を一例に説明した。しかし、外部電極の形状はこれに限定されない。例えば、外部電極は、端面のみに形成されていてもよいし、端面と主面及び側面のうちの少なくとも一面とに形成されていてもよい(L字状を呈していてもよい)。 In the above embodiment, the embodiment in which the external electrodes 4 and 5 have the electrode portions 4a, 4b, the electrode portions 4c, 5c, 4d, 5d, and the electrode portions 4d, 5d, 4e, 5e has been described as an example. However, the shape of the external electrode is not limited to this. For example, the external electrode may be formed only on the end face, or may be formed on at least one of the end face and the main face and the side surface (may be L-shaped).

1…積層コイル部品(電子部品)、2…素体、3…ガラス層、4,5…外部電極、7,11…第1焼付電極層(第1電極層)、8,12…第2焼付電極層(第2電極層)、15,17…接続部、16,18…絶縁部、21a~21f…コイル導体(内部導体)。 1 ... Laminated coil component (electronic component), 2 ... Elementary body, 3 ... Glass layer, 4, 5 ... External electrode, 7, 11 ... First seizure electrode layer (first electrode layer), 8, 12 ... Second seizure Electrode layer (second electrode layer), 15, 17 ... Connection portion, 16, 18 ... Insulation portion, 21a to 21f ... Coil conductor (internal conductor).

Claims (2)

複数の絶縁体層が積層されてなる素体と、
前記素体の内部に併置された内部導体と、
前記素体の外表面に配置され、前記内部導体と電気的に接続された外部電極と、を備え、
前記外部電極は、前記素体の前記外表面上に配置された第1電極層と、前記第1電極層よりも前記素体の外側に配置されていると共に前記第1電極層の全体を覆う第2電極層と、前記第1電極層と前記第2電極層との間に配置されているガラス層と、を有し、
前記第1電極層及び前記第2電極層のそれぞれは、導電性金属粉末及びガラスフリットを含む導電ペーストの焼結体として構成されており、
前記第1電極層と前記第2電極層との間の前記ガラス層は、前記第1電極層と前記第2電極層とを電気的に接続する複数の接続部と、前記第1電極層と前記第2電極層とを電気的に絶縁する複数の絶縁部とを有しており、
前記絶縁部にはガラスが充填されており、
前記第1電極層の厚さは、前記第2電極層の厚さより小さい、電子部品。
A prime field in which multiple insulator layers are laminated, and
The internal conductor juxtaposed inside the prime field and
It comprises an external electrode located on the outer surface of the prime field and electrically connected to the inner conductor.
The external electrode is arranged outside the prime field and covers the entire first electrode layer arranged on the outer surface of the prime field and the first electrode layer. It has a second electrode layer and a glass layer arranged between the first electrode layer and the second electrode layer .
Each of the first electrode layer and the second electrode layer is configured as a sintered body of a conductive paste containing a conductive metal powder and glass frit.
The glass layer between the first electrode layer and the second electrode layer includes a plurality of connecting portions for electrically connecting the first electrode layer and the second electrode layer, and the first electrode layer. It has a plurality of insulating portions that electrically insulate the second electrode layer.
The insulating part is filled with glass.
An electronic component whose thickness of the first electrode layer is smaller than that of the second electrode layer.
前記素体の前記外表面において前記外部電極から露出する部分には、ガラス層が配置されている、請求項1に記載の電子部品。 The electronic component according to claim 1, wherein a glass layer is arranged on a portion of the outer surface of the prime field exposed from the external electrode.
JP2016089425A 2016-04-21 2016-04-27 Electronic components Active JP7055588B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016089425A JP7055588B2 (en) 2016-04-27 2016-04-27 Electronic components
TW106112312A TWI628678B (en) 2016-04-21 2017-04-13 Electronic component
US15/488,876 US10541078B2 (en) 2016-04-21 2017-04-17 Electronic component
CN201710261617.2A CN107331508B (en) 2016-04-21 2017-04-20 Electronic component
US16/715,245 US11482371B2 (en) 2016-04-21 2019-12-16 Electronic component
US17/945,396 US20230005656A1 (en) 2016-04-21 2022-09-15 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016089425A JP7055588B2 (en) 2016-04-27 2016-04-27 Electronic components

Publications (2)

Publication Number Publication Date
JP2017199797A JP2017199797A (en) 2017-11-02
JP7055588B2 true JP7055588B2 (en) 2022-04-18

Family

ID=60238212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016089425A Active JP7055588B2 (en) 2016-04-21 2016-04-27 Electronic components

Country Status (1)

Country Link
JP (1) JP7055588B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136384A (en) * 2019-02-15 2020-08-31 三菱マテリアル株式会社 Manufacturing method of thermistor and thermistor
JP7268393B2 (en) * 2019-02-22 2023-05-08 三菱マテリアル株式会社 Thermistor manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164406A (en) 1998-11-25 2000-06-16 Murata Mfg Co Ltd Chip type electronic part and manufacture thereof
JP5251210B2 (en) 2008-03-31 2013-07-31 ヤマハ株式会社 Drum pad and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036567B2 (en) * 1991-12-20 2000-04-24 三菱マテリアル株式会社 Conductive chip type ceramic element and method of manufacturing the same
JPH06295803A (en) * 1993-04-07 1994-10-21 Mitsubishi Materials Corp Chip type thermister and production thereof
JPH09190950A (en) * 1996-01-09 1997-07-22 Mitsubishi Materials Corp Outer electrode of electronic part
JP2016054225A (en) * 2014-09-03 2016-04-14 株式会社村田製作所 Semiconductor ceramic composition for negative characteristic thermistor, and negative characteristic thermistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164406A (en) 1998-11-25 2000-06-16 Murata Mfg Co Ltd Chip type electronic part and manufacture thereof
JP5251210B2 (en) 2008-03-31 2013-07-31 ヤマハ株式会社 Drum pad and manufacturing method thereof

Also Published As

Publication number Publication date
JP2017199797A (en) 2017-11-02

Similar Documents

Publication Publication Date Title
US20230005656A1 (en) Electronic component
JP6914617B2 (en) Multilayer coil parts
KR101908279B1 (en) Laminated coil parts
JP6937176B2 (en) Electronic components, electronic devices, and methods for manufacturing electronic components
KR101031111B1 (en) Complex Ceramic Chip Component capable for surface-mounting
US10984939B2 (en) Multilayer coil component
JP2013069713A (en) Chip type electronic component and manufacturing method of the same
JP6464614B2 (en) Multilayer coil parts
US20220208474A1 (en) Electronic component
CN115148454A (en) Laminated electronic component
JP4463045B2 (en) Ceramic electronic components and capacitors
JP2016076582A (en) Ceramic electronic component
JP7055588B2 (en) Electronic components
US12094642B2 (en) Multilayer inductor component
JP6784183B2 (en) Multilayer coil parts
JP2018082039A (en) Electronic component
JP6142650B2 (en) Multilayer feedthrough capacitor
JP4867759B2 (en) Manufacturing method of electronic parts
JP6834167B2 (en) Multilayer coil parts
JP2012204475A (en) Multilayer electronic component
JP6668913B2 (en) Electronic components
JP7394292B2 (en) laminated electronic components
JP6164228B2 (en) Module and manufacturing method thereof
JP6980891B2 (en) Multilayer coil parts
JP6954441B2 (en) Multilayer coil parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201202

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201208

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201225

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210105

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210511

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211008

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220301

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220405

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220406

R150 Certificate of patent or registration of utility model

Ref document number: 7055588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150