[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013069713A - Chip type electronic component and manufacturing method of the same - Google Patents

Chip type electronic component and manufacturing method of the same Download PDF

Info

Publication number
JP2013069713A
JP2013069713A JP2011204962A JP2011204962A JP2013069713A JP 2013069713 A JP2013069713 A JP 2013069713A JP 2011204962 A JP2011204962 A JP 2011204962A JP 2011204962 A JP2011204962 A JP 2011204962A JP 2013069713 A JP2013069713 A JP 2013069713A
Authority
JP
Japan
Prior art keywords
chip
resin layer
electronic component
resin
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011204962A
Other languages
Japanese (ja)
Inventor
Masaaki Togashi
正明 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011204962A priority Critical patent/JP2013069713A/en
Publication of JP2013069713A publication Critical patent/JP2013069713A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To relax stress that a chip type electronic component receives from the exterior and inhibit cracks from occurring in the chip type electronic component.SOLUTION: A chip type electronic component 10 comprises: a ceramic element assembly 11 including a dielectric body; internal electrodes 17, 18 which are disposed in the ceramic element assembly 11 and partially exposing on a surface of the ceramic element assembly 11; and terminal electrodes 20, 30 disposed on the surface of the ceramic element assembly 11. Terminal electrodes 20, 30 include first resin layers 21, 31 which include a first conductive material and a first resin and are disposed on end surfaces 13, 14 where the internal electrodes 17, 18 of the ceramic element assembly 11 are respectively exposed; and second resin layers 22, 32 which include a second resin, contact with at least parts of the first resin layers 21, 31, and have Young's modulus lower than those of the first resin layers 21, 31.

Description

本発明は、導電性樹脂を含む端子電極を備えたチップ型電子部品及びチップ型電子部品の製造方法に関する。   The present invention relates to a chip-type electronic component having a terminal electrode containing a conductive resin and a method for manufacturing the chip-type electronic component.

セラミック素体の表面に端子電極を有するチップ型電子部品が知られている。近年は、導電性材料と樹脂とを含む導電性樹脂をチップ型電子部品の端子電極に用いたものが知られている(特許文献1)。   Chip type electronic components having terminal electrodes on the surface of a ceramic body are known. In recent years, one using a conductive resin containing a conductive material and a resin for a terminal electrode of a chip-type electronic component is known (Patent Document 1).

特開平3−266404号公報JP-A-3-266404

チップ型電子部品は、端子電極を回路基板の端子にはんだ付けすることによって回路基板に実装される。例えば、チップ型電子部品を実装した回路基板が急激な温度変化によって伸縮した場合、チップ型電子部品及び回路基板は、それぞれ伸縮する。このとき、両者の熱膨張係数が異なることに起因して両者の伸縮量が異なる結果、チップ型電子部品は、回路基板から応力を受けて、クラックを発生することがある。   Chip-type electronic components are mounted on a circuit board by soldering terminal electrodes to terminals of the circuit board. For example, when a circuit board on which a chip-type electronic component is mounted expands and contracts due to a rapid temperature change, the chip-type electronic component and the circuit board expand and contract, respectively. At this time, as a result of the difference in expansion and contraction amount due to the difference in thermal expansion coefficient between the two, the chip-type electronic component may receive a stress from the circuit board and generate a crack.

特許文献1には、チップ型電子部品が回路基板から受ける応力については考慮されておらず、改善の余地がある。本発明は、チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制することを目的とする。   Patent Document 1 does not consider the stress that a chip-type electronic component receives from a circuit board, and there is room for improvement. An object of the present invention is to relieve stress that a chip-type electronic component receives from the outside and suppress cracks generated in the chip-type electronic component.

本発明は、誘電体を含むセラミック素体と、前記セラミック素体の内部に配置され、かつ、前記セラミック素体の表面に一部が露出する内部電極と、前記セラミック素体の表面に配置された端子電極と、を含み、前記端子電極は、第1の導電性材料と第1の樹脂とを含み、かつ前記セラミック素体の前記内部電極が露出する表面側に配置される第1の樹脂層と、第2の樹脂を含むとともに、前記第1の樹脂層の少なくとも一部と接触し、かつ前記第1の樹脂層よりもヤング率が低い第2の樹脂層と、を含むことを特徴とするチップ型電子部品である。   The present invention relates to a ceramic body including a dielectric, an internal electrode disposed inside the ceramic body and partially exposed on the surface of the ceramic body, and disposed on the surface of the ceramic body. A first resin that includes a first conductive material and a first resin, and is disposed on a surface side of the ceramic body from which the internal electrode is exposed. And a second resin layer containing a second resin and contacting at least a part of the first resin layer and having a Young's modulus lower than that of the first resin layer. It is a chip-type electronic component.

このチップ型電子部品は、第1の樹脂層及び第2の樹脂層を有する端子電極を備える。このため、第1の樹脂層及び第2の樹脂層が、チップ型電子部品の外部から受ける応力(外部応力)を緩和することができる。特に、第2の樹脂層のヤング率が第1の樹脂層のヤング率よりも低いので、外部応力を効果的に緩和することができる。その結果、このチップ型電子部品は、外部から受ける応力に起因して発生するクラックが抑制されて、耐久性低下が抑制される。   This chip-type electronic component includes a terminal electrode having a first resin layer and a second resin layer. For this reason, the stress (external stress) which the 1st resin layer and the 2nd resin layer receive from the exterior of a chip type electronic component can be relieved. In particular, since the Young's modulus of the second resin layer is lower than the Young's modulus of the first resin layer, external stress can be effectively relieved. As a result, in this chip-type electronic component, cracks generated due to external stress are suppressed, and a decrease in durability is suppressed.

本発明において、前記第1の樹脂層は、前記内部電極の露出した部分及び前記内部電極が露出している前記セラミック素体の表面を覆うことが好ましい。このように、第1の樹脂層が、内部電極の露出した部分及び内部電極が露出しているセラミック素体の表面を直接覆うことにより、内部電極と接続するための焼付け層が不要になる。その結果、焼付け層を形成するための高温の熱処理が不要になるので、端子電極のクラックを抑制して、耐久性低下を抑制できる。   In the present invention, it is preferable that the first resin layer covers the exposed portion of the internal electrode and the surface of the ceramic body from which the internal electrode is exposed. As described above, the first resin layer directly covers the exposed portion of the internal electrode and the surface of the ceramic body from which the internal electrode is exposed, so that a baking layer for connection to the internal electrode is not necessary. As a result, a high-temperature heat treatment for forming the baking layer is not required, so that cracks in the terminal electrode can be suppressed and a decrease in durability can be suppressed.

本発明において、前記第2の樹脂層は、第2の導電性材料を含むことが好ましい。このようにすれば、第2の樹脂層を回路基板の端子電極に直接接続することができる。また、第2の樹脂層の表面に、電解めっき等を用いてめっき層を形成して、回路基板の端子との接続の信頼性を向上させることができる。   In the present invention, the second resin layer preferably includes a second conductive material. If it does in this way, the 2nd resin layer can be directly connected to the terminal electrode of a circuit board. Moreover, the reliability of the connection with the terminal of a circuit board can be improved by forming a plating layer on the surface of the second resin layer using electrolytic plating or the like.

本発明において、前記第1の導電性材料は、第1の導電性粒子と、前記第1の導電性粒子よりも粒径が小さい第2の導電性粒子とを含むことが好ましい。このようにすると、第2の導電性粒子の方が第1の導電性粒子よりも先に溶融するので、第1の樹脂層を加熱により硬化させる際には、第2の導電性粒子がまず溶融する。そして、第2の導電性粒子が、内部電極と第1の導電性粒子とを接続するとともに、第1の導電性粒子同士を接続して、これらの導電性が確保される。また、第1の導電性粒子は、第1の導電性粒子同士の接触抵抗を低減したり、第1の樹脂の収縮を抑制することにより第1の樹脂層に作用する応力を緩和してクラックの発生を抑制したりする。さらに、第1の導電性粒子は、第2の樹脂層及びセラミック素体との密着性を向上させることができる。   In the present invention, the first conductive material preferably includes first conductive particles and second conductive particles having a particle size smaller than that of the first conductive particles. In this case, since the second conductive particles are melted before the first conductive particles, when the first resin layer is cured by heating, the second conductive particles Melt. And while the 2nd electroconductive particle connects an internal electrode and 1st electroconductive particle, the 1st electroconductive particle is connected and these electroconductivity is ensured. In addition, the first conductive particles can reduce the contact resistance between the first conductive particles or reduce the stress acting on the first resin layer by suppressing the shrinkage of the first resin, thereby cracking. Or suppress the occurrence of Furthermore, the first conductive particles can improve the adhesion between the second resin layer and the ceramic body.

本発明において、前記第1の導電性粒子の粒径は1μm以上10μm以下であり、前記第2の導電性粒子の粒径は0.1μm以下であることが好ましい。第1の導電性粒子及び第2の導電性粒子の粒径を上述した範囲とすることにより、上述した導電性の確保及びクラックの抑制等の効果をより確実に得ることができる。   In the present invention, the particle diameter of the first conductive particles is preferably 1 μm or more and 10 μm or less, and the particle diameter of the second conductive particles is preferably 0.1 μm or less. By setting the particle diameters of the first conductive particles and the second conductive particles in the above-described range, the above-described effects such as ensuring conductivity and suppressing cracks can be more reliably obtained.

本発明において、前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が小さいことが好ましい。このようにすれば、第1の樹脂層に含まれる第2の導電性粒子が内部電極と第1の導電性粒子とをより確実に接続して、両者の導電性を確保することができる。   In the present invention, the first conductive particles preferably have a particle size smaller than the thickness of the internal electrode. If it does in this way, the 2nd electroconductive particle contained in the 1st resin layer can connect an internal electrode and the 1st electroconductive particle more certainly, and can secure conductivity of both.

本発明において、前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が大きいことが好ましい。このようにすれば、第1の樹脂層に含まれる第1の導電性粒子による接触抵抗を低減する効果及び第1の樹脂の収縮を抑制する作用によるクラックの発生を抑制する効果をより確実に得ることができる。また、第1の導電性粒子が、第2の樹脂層及びセラミック素体との密着性を向上させる効果をより確実に得ることができる。   In the present invention, the first conductive particles preferably have a particle size larger than the thickness of the internal electrode. In this way, the effect of reducing the contact resistance due to the first conductive particles contained in the first resin layer and the effect of suppressing the generation of cracks due to the action of suppressing the shrinkage of the first resin are more reliably achieved. Can be obtained. In addition, the effect of improving the adhesion between the first conductive particles and the second resin layer and the ceramic body can be obtained more reliably.

本発明において、前記第2の樹脂層は、第2の導電性材料の粒子を含むことが好ましい。このようにすれば、第2の樹脂層を回路基板の端子電極に直接接続することができる。また、第2の樹脂層の表面に、電解めっき等を用いてめっき層を形成して、回路基板の端子との接続の信頼性を向上させることができる。   In the present invention, the second resin layer preferably contains particles of a second conductive material. If it does in this way, the 2nd resin layer can be directly connected to the terminal electrode of a circuit board. Moreover, the reliability of the connection with the terminal of a circuit board can be improved by forming a plating layer on the surface of the second resin layer using electrolytic plating or the like.

本発明において、前記第1の樹脂層に含まれる前記第1の導電性粒子と前記第2の導電性粒子との平均粒径は、前記第2の導電性材料の粒子の平均粒径よりも小さいことが好ましい。このようにすれば、第1の樹脂層と内部電極とを確実に接続して、両者間の導電性をより確実に確保することができる。また、第1の樹脂層と第2の樹脂層との固着強度を向上させることができる。   In the present invention, the average particle diameter of the first conductive particles and the second conductive particles contained in the first resin layer is larger than the average particle diameter of the particles of the second conductive material. Small is preferable. If it does in this way, the 1st resin layer and an internal electrode can be connected reliably, and the electroconductivity between both can be ensured more reliably. Moreover, the adhesion strength between the first resin layer and the second resin layer can be improved.

本発明において、前記第1の樹脂層及び前記第2の樹脂層は、いずれもガラスフリットを含有しないことが好ましい。このようにすれば、第1の樹脂層及び第2の樹脂層の導電性が向上する。   In the present invention, it is preferable that neither the first resin layer nor the second resin layer contains glass frit. If it does in this way, the electroconductivity of the 1st resin layer and the 2nd resin layer will improve.

本発明において、前記第1の導電性材料及び前記第2の導電性材料は、Cu又はNiを含むことが好ましい。このようにすれば、内部電極と第1の樹脂層との密着性を向上させて、両者の導電性を向上させることができる。また、端子電極の外部からはんだの成分がセラミック素体の内部へ入り込む現象を抑制できる。   In the present invention, it is preferable that the first conductive material and the second conductive material contain Cu or Ni. If it does in this way, the adhesiveness of an internal electrode and a 1st resin layer can be improved, and both electroconductivity can be improved. In addition, it is possible to suppress the phenomenon that the solder component enters the ceramic body from the outside of the terminal electrode.

本発明において、さらに、前記第2の樹脂層の表面を覆うめっき層を有することが好ましい。このようにすれば、めっき層によりはんだの濡れ性が向上するので、回路基板の端子と端子電極とを確実に接続して、信頼性を向上させることができる。   In the present invention, it is preferable to further have a plating layer covering the surface of the second resin layer. In this way, the solder wettability is improved by the plating layer, so that the terminal of the circuit board and the terminal electrode can be reliably connected to improve the reliability.

本発明において、前記第2の樹脂層は前記第1の樹脂層の表面を、その一部を残して覆うとともに、前記第1の樹脂層の一部と前記めっき層の一部とが接触することが好ましい。このようにすれば、相対的に導電性の高い第1の樹脂層とめっき層とが直接電気的に接続するため、端子電極の等価直列抵抗を低減することができる。   In the present invention, the second resin layer covers the surface of the first resin layer leaving a part thereof, and a part of the first resin layer and a part of the plating layer are in contact with each other. It is preferable. In this way, since the first resin layer having a relatively high conductivity and the plating layer are directly electrically connected, the equivalent series resistance of the terminal electrode can be reduced.

本発明において、前記端子電極は、前記第2の樹脂層が最外層となり、かつ前記第2の導電性材料はSnを含むことが好ましい。このようにすれば、めっき層を用いなくても端子電極を回路基板の端子にはんだ付けすることができるので、めっき層を設けないことによるチップ型電子部品の製造コストの低減及び生産性の向上を図ることができる。   In the present invention, it is preferable that in the terminal electrode, the second resin layer is an outermost layer, and the second conductive material contains Sn. In this way, the terminal electrode can be soldered to the terminal of the circuit board without using the plating layer, so that the manufacturing cost of the chip-type electronic component is reduced and the productivity is improved by not providing the plating layer. Can be achieved.

本発明は、表面に内部電極の一部が露出した引出部を有するセラミック素体を準備する工程と、前記引出部及び前記セラミック素体の前記引出部が露出した表面に、第1の樹脂と第1の導電性材料とを含む第1混合物を塗布して硬化させることにより、第1の樹脂層を形成する第1樹脂層形成工程と、前記第1の樹脂層の表面に、第2の樹脂と第2の導電性材料とを含む第2混合物を塗布して硬化させることにより、第2の樹脂層を形成する第2樹脂層形成工程と、を含み、前記第1樹脂層形成工程及び前記第2樹脂層形成工程においては、前記第1の樹脂層のヤング率よりも、前記第2の樹脂層のヤング率の方が小さくなるように熱処理することを特徴とするチップ型電子部品の製造方法である。   The present invention provides a step of preparing a ceramic element body having a lead portion with a part of the internal electrode exposed on the surface, and a first resin on the surface where the lead portion and the lead portion of the ceramic element body are exposed. A first mixture containing a first conductive material is applied and cured to form a first resin layer forming step for forming a first resin layer, and a second resin layer is formed on the surface of the first resin layer. A second resin layer forming step of forming a second resin layer by applying and curing a second mixture containing a resin and a second conductive material, the first resin layer forming step, and In the second resin layer forming step, heat treatment is performed so that the Young's modulus of the second resin layer is smaller than the Young's modulus of the first resin layer. It is a manufacturing method.

このチップ型電子部品の製造方法は、第1の樹脂層及び第2の樹脂層をセラミック素体に形成して端子電極とするので、焼付け層を形成するような高温に第1の樹脂層及び第2の樹脂層をさらす必要はない。その結果、熱応力によって端子電極に発生するクラックを抑制することができる。また、第2の樹脂層のヤング率を第1の樹脂層のヤング率よりも小さくするにあたって、熱処理の条件を変更すればよいので、比較的容易にヤング率を調整することができる。   In this method of manufacturing a chip-type electronic component, since the first resin layer and the second resin layer are formed on the ceramic body to serve as terminal electrodes, the first resin layer and There is no need to expose the second resin layer. As a result, cracks generated in the terminal electrode due to thermal stress can be suppressed. Further, in order to make the Young's modulus of the second resin layer smaller than the Young's modulus of the first resin layer, it is only necessary to change the conditions of the heat treatment, so the Young's modulus can be adjusted relatively easily.

本発明において、前記第2樹脂層形成工程において、前記第2混合物を加熱する時間は、前記第1樹脂層形成工程において、前記第1混合物を加熱する時間よりも短いことが好ましい。このチップ型電子部品の製造方法は、第2の樹脂層のヤング率を第1の樹脂層のヤング率よりも小さくするにあたって、熱処理における加熱の時間を変更すればよいので、比較的容易に、かつ確実にヤング率を調整することができる。   In the present invention, in the second resin layer forming step, the time for heating the second mixture is preferably shorter than the time for heating the first mixture in the first resin layer forming step. In this method of manufacturing a chip-type electronic component, in order to make the Young's modulus of the second resin layer smaller than the Young's modulus of the first resin layer, the heating time in the heat treatment may be changed. And Young's modulus can be adjusted reliably.

本発明において、前記第2樹脂層形成工程において、前記第2混合物を加熱する温度は、前記第1樹脂層形成工程において、前記第1混合物を加熱する温度よりも低いことが好ましい。このチップ型電子部品の製造方法は、第2の樹脂層のヤング率を第1の樹脂層のヤング率よりも小さくするにあたって、熱処理における加熱の温度を変更すればよいので、比較的容易に、かつ確実にヤング率を調整することができる。   In the present invention, in the second resin layer forming step, the temperature for heating the second mixture is preferably lower than the temperature for heating the first mixture in the first resin layer forming step. In this method of manufacturing a chip-type electronic component, in order to make the Young's modulus of the second resin layer smaller than the Young's modulus of the first resin layer, the heating temperature in the heat treatment may be changed. And Young's modulus can be adjusted reliably.

本発明は、チップ型電子部品が外部から受ける応力を緩和して、チップ型電子部品に発生するクラックを抑制することができる。   The present invention can relieve the stress applied to the chip-type electronic component from the outside and suppress cracks generated in the chip-type electronic component.

図1は、実施形態1に係るチップ型電子部品の斜視図である。FIG. 1 is a perspective view of a chip-type electronic component according to the first embodiment. 図2は、実施形態1に係るチップ型電子部品の断面図である。FIG. 2 is a cross-sectional view of the chip-type electronic component according to the first embodiment. 図3は、実施形態1に係るチップ型電子部品が有する端子電極の拡大図である。FIG. 3 is an enlarged view of a terminal electrode included in the chip-type electronic component according to the first embodiment. 図4は、実施形態1に係るチップ型電子部品が有する端子電極の変形例を示す拡大図である。FIG. 4 is an enlarged view showing a modification of the terminal electrode included in the chip-type electronic component according to the first embodiment. 図5は、実施形態1に係るチップ型電子部品が有する端子電極の変形例を示す拡大図である。FIG. 5 is an enlarged view showing a modification of the terminal electrode included in the chip-type electronic component according to the first embodiment. 図6は、実施形態1に係るチップ型電子部品の製造方法のフローチャートである。FIG. 6 is a flowchart of the method for manufacturing the chip-type electronic component according to the first embodiment. 図7−1は、実施形態1に係るチップ型電子部品の製造方法の説明図である。FIG. 7A is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the first embodiment. 図7−2は、実施形態1に係るチップ型電子部品の製造方法の説明図である。FIG. 7-2 is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the first embodiment. 図7−3は、実施形態1に係るチップ型電子部品の製造方法の説明図である。FIG. 7C is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the first embodiment. 図7−4は、実施形態1に係るチップ型電子部品の製造方法の説明図である。FIG. 7D is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the first embodiment. 図8は、実施形態2に係るチップ型電子部品の断面図である。FIG. 8 is a cross-sectional view of the chip-type electronic component according to the second embodiment. 図9は、実施形態2に係るチップ型電子部品が有する端子電極の拡大図である。FIG. 9 is an enlarged view of a terminal electrode included in the chip-type electronic component according to the second embodiment. 図10は、実施形態2に係るチップ型電子部品が有する端子電極の第1変形例を示す拡大図である。FIG. 10 is an enlarged view showing a first modification of the terminal electrode included in the chip-type electronic component according to the second embodiment. 図11は、実施形態2に係るチップ型電子部品が有する端子電極の第2変形例を示す拡大図である。FIG. 11 is an enlarged view showing a second modification of the terminal electrode included in the chip-type electronic component according to the second embodiment. 図12は、実施形態2に係るチップ型電子部品の製造方法のフローチャートである。FIG. 12 is a flowchart of the method for manufacturing the chip-type electronic component according to the second embodiment. 図13−1は、実施形態2に係るチップ型電子部品の製造方法の説明図である。FIG. 13A is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the second embodiment. 図13−2は、実施形態2に係るチップ型電子部品の製造方法の説明図である。FIG. 13-2 is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the second embodiment. 図13−3は、実施形態2に係るチップ型電子部品の製造方法の説明図である。FIG. 13C is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the second embodiment. 図13−4は、実施形態2に係るチップ型電子部品の製造方法の説明図である。FIG. 13D is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the second embodiment. 図13−5は、実施形態2に係るチップ型電子部品の製造方法の説明図である。FIG. 13-5 is an explanatory diagram of the method for manufacturing the chip-type electronic component according to the second embodiment. 図13−6は、実施形態2に係るチップ型電子部品の製造方法の説明図である。FIG. 13-6 is an explanatory diagram of the manufacturing method of the chip-type electronic component according to the second embodiment. 図14は、実施形態3に係るチップ型電子部品の断面図である。FIG. 14 is a cross-sectional view of the chip-type electronic component according to the third embodiment. 図15は、実施形態4に係るチップ型電子部品の断面図である。FIG. 15 is a cross-sectional view of the chip-type electronic component according to the fourth embodiment.

本発明を実施するための形態(以下、実施形態という)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に開示した構成は適宜組み合わせることが可能である。さらに、下記実施形態で開示した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。     A mode for carrying out the present invention (hereinafter referred to as an embodiment) will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The configurations described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the configurations disclosed below can be combined as appropriate. Furthermore, the configurations disclosed in the following embodiments can be combined as appropriate. Various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.

(実施形態1)
図1は、実施形態1に係るチップ型電子部品の斜視図である。図2は、実施形態1に係るチップ型電子部品の断面図である。図3は、実施形態1に係るチップ型電子部品が有する端子電極の拡大図である。本実施形態において、チップ型電子部品10はセラミックコンデンサであるが、これに限定されるものではない。例えば、チップ型電子部品10は、バリスタ、コイル等のインダクタ素子又は抵抗素子等であってもよい。本実施形態において、チップ型電子部品10は、6個の平面、より具体的には、対向して配置され、かつ平面視が略正方形形状の2個の平面(端面)13、14と、2個の端面13、14同士を連結する4個の平面(側面)12とを有する直方体形状をしているが、チップ型電子部品10の形状はこれに限定されるものではない。
(Embodiment 1)
FIG. 1 is a perspective view of a chip-type electronic component according to the first embodiment. FIG. 2 is a cross-sectional view of the chip-type electronic component according to the first embodiment. FIG. 3 is an enlarged view of a terminal electrode included in the chip-type electronic component according to the first embodiment. In the present embodiment, the chip-type electronic component 10 is a ceramic capacitor, but is not limited to this. For example, the chip-type electronic component 10 may be an inductor element such as a varistor or a coil or a resistance element. In the present embodiment, the chip-type electronic component 10 includes six planes, more specifically, two planes (end faces) 13 and 14 that are arranged to face each other and have a substantially square shape in plan view. Although it has a rectangular parallelepiped shape having four flat surfaces (side surfaces) 12 that connect the end faces 13 and 14, the shape of the chip-type electronic component 10 is not limited to this.

チップ型電子部品10は、セラミック素体11と、内部電極17、18と、端子電極20、30とを含む。セラミック素体11は、誘電体15を含む。内部電極17、18は、セラミック素体11の内部に配置され、かつセラミック素体11の表面に一部が露出する。より具体的には、内部電極17は、セラミック素体11の端面13の表面に一部が露出し、内部電極18は、セラミック素体11の端面14の表面に一部が露出する。端子電極20、30は、セラミック素体11の表面に配置される。より具体的には、端子電極20は、内部電極17が露出しているセラミック素体11の端面13の表面に配置され、端子電極30は、内部電極18が露出しているセラミック素体11の端面14の表面に配置される。   The chip-type electronic component 10 includes a ceramic body 11, internal electrodes 17 and 18, and terminal electrodes 20 and 30. The ceramic body 11 includes a dielectric 15. The internal electrodes 17 and 18 are disposed inside the ceramic body 11 and partly exposed on the surface of the ceramic body 11. More specifically, a part of the internal electrode 17 is exposed on the surface of the end face 13 of the ceramic body 11, and a part of the internal electrode 18 is exposed on the surface of the end face 14 of the ceramic body 11. The terminal electrodes 20 and 30 are disposed on the surface of the ceramic body 11. More specifically, the terminal electrode 20 is disposed on the surface of the end face 13 of the ceramic body 11 where the internal electrode 17 is exposed, and the terminal electrode 30 is formed of the ceramic body 11 where the internal electrode 18 is exposed. It is arranged on the surface of the end face 14.

チップ型電子部品10の長手方向、すなわち、一対の端面13、14と直交する方向をY軸とし、Y軸に直交する軸をそれぞれX軸、Z軸とする。端子電極20、30の端面(端子端面)20T、30Tの辺の長さは、X軸方向がLa、Z軸方向がLbである。チップ型電子部品10の端面13、14は略正方形形状であるので、チップ型電子部品10が有する端子電極20、30の端子端面20T、30Tも、略正方形形状である。本実施形態において、端子端面20T、30Tは正方形に近い形状なので、La≒Lbである。チップ型電子部品10のY軸方向の長さ、すなわち、チップ型電子部品10の長手方向の長さはLcである。Lcは、一対の端子端面20T、30T間の最短距離である。   The longitudinal direction of the chip-type electronic component 10, that is, the direction orthogonal to the pair of end surfaces 13 and 14 is defined as the Y axis, and the axes orthogonal to the Y axis are defined as the X axis and the Z axis, respectively. The lengths of the sides of the end faces (terminal end faces) 20T, 30T of the terminal electrodes 20, 30 are La in the X-axis direction and Lb in the Z-axis direction. Since the end surfaces 13 and 14 of the chip type electronic component 10 have a substantially square shape, the terminal end surfaces 20T and 30T of the terminal electrodes 20 and 30 included in the chip type electronic component 10 also have a substantially square shape. In the present embodiment, since the terminal end faces 20T and 30T have a shape close to a square, La≈Lb. The length of the chip-type electronic component 10 in the Y-axis direction, that is, the length of the chip-type electronic component 10 in the longitudinal direction is Lc. Lc is the shortest distance between the pair of terminal end surfaces 20T and 30T.

チップ型電子部品10は、上述したように略直方体形状であるので、平面視(Z軸又はX軸方向から見た状態)は矩形の形状(側面12の形状が矩形)である。このため、チップ型電子部品10は、平面視において、長手方向(Y軸方向)と短手方向(X軸又はZ軸方向)とがある。本実施形態のチップ型電子部品10は、寸法は問わない。次に、図1、図2を参照して、チップ型電子部品10の内部構造について、簡単に説明する。図2は、チップ型電子部品10を、端子電極20、30の端子端面20T、30T及び内部電極17、18と直交する平面で切った断面を示している。   Since the chip-type electronic component 10 has a substantially rectangular parallelepiped shape as described above, the plan view (as viewed from the Z-axis or X-axis direction) has a rectangular shape (the shape of the side surface 12 is rectangular). For this reason, the chip-type electronic component 10 has a longitudinal direction (Y-axis direction) and a short direction (X-axis or Z-axis direction) in plan view. The chip-type electronic component 10 of this embodiment does not ask | require a dimension. Next, the internal structure of the chip-type electronic component 10 will be briefly described with reference to FIGS. FIG. 2 shows a cross section of the chip-type electronic component 10 taken along a plane orthogonal to the terminal end faces 20T, 30T of the terminal electrodes 20, 30 and the internal electrodes 17, 18.

チップ型電子部品10が有するセラミック素体11は、内部電極17、18と誘電材料の誘電体15とを含む。内部電極17、18は、例えば、パラジウム(Pd)、銀(Ag)/パラジウム合金、ニッケル(Ni)、銅(Cu)等である。誘電体15は、例えば、チタン酸バリウム(BaTiO)等である。本実施形態において、セラミック素体11は、誘電体15と内部電極17、18とが交互に積層される。本実施形態において、誘電体15は誘電体層に相当する。 A ceramic body 11 included in the chip-type electronic component 10 includes internal electrodes 17 and 18 and a dielectric 15 made of a dielectric material. The internal electrodes 17 and 18 are, for example, palladium (Pd), silver (Ag) / palladium alloy, nickel (Ni), copper (Cu), or the like. The dielectric 15 is, for example, barium titanate (BaTiO 3 ). In the present embodiment, the ceramic body 11 is formed by alternately laminating dielectrics 15 and internal electrodes 17 and 18. In the present embodiment, the dielectric 15 corresponds to a dielectric layer.

セラミック素体11は、セラミックグリーンシート(未焼成セラミックシート)を複数枚積層した積層体を加熱し、圧着することにより一体化した後、切断し、脱脂し、焼成することにより得られた直方体状の焼結体である。そして、セラミック素体11は、内部電極17に端子電極20が電気的に接続され、かつ内部電極18に端子電極30が電気的に接続されてチップ型電子部品10となる。チップ型電子部品10が有するセラミック素体11は、内部電極と絶縁体とを有していれば、本実施形態の構造に限定されるものではない。   The ceramic body 11 is a rectangular parallelepiped obtained by heating a laminated body obtained by laminating a plurality of ceramic green sheets (unfired ceramic sheets) and bonding them by pressure bonding, cutting, degreasing, and firing. This is a sintered body. The ceramic body 11 has the chip-type electronic component 10 in which the terminal electrode 20 is electrically connected to the internal electrode 17 and the terminal electrode 30 is electrically connected to the internal electrode 18. The ceramic body 11 included in the chip-type electronic component 10 is not limited to the structure of the present embodiment as long as it has an internal electrode and an insulator.

セラミック素体11の端面13、14には、それぞれ内部電極17、18が露出している。上述したように、一対の端子電極20、30は、それぞれ端面13、14を別々に覆うとともに、複数の内部電極17、18が電気的に接続される。このように、セラミック素体11の端面13、14は、端子電極20、30が形成される端子電極形成面となる。本実施形態において、端子電極20、30は、端子端面20T、30Tと電気的に接続される側面(端子側面)20S、30Sを有する。端子側面20S、30Sは、端子端面20T、30Tからセラミック素体11の4個の側面12のうち少なくとも1つに延出し、一部を覆う。本実施形態において、端子側面20S、30Sは、セラミック素体11の4個の側面12すべてに延出している。次に、端子電極20、30の構造を説明する。   Internal electrodes 17 and 18 are exposed at the end faces 13 and 14 of the ceramic body 11, respectively. As described above, the pair of terminal electrodes 20 and 30 separately cover the end surfaces 13 and 14, respectively, and the plurality of internal electrodes 17 and 18 are electrically connected. Thus, the end surfaces 13 and 14 of the ceramic body 11 become terminal electrode formation surfaces on which the terminal electrodes 20 and 30 are formed. In the present embodiment, the terminal electrodes 20 and 30 have side surfaces (terminal side surfaces) 20S and 30S that are electrically connected to the terminal end surfaces 20T and 30T. The terminal side surfaces 20S and 30S extend from the terminal end surfaces 20T and 30T to at least one of the four side surfaces 12 of the ceramic body 11, and partially cover them. In this embodiment, the terminal side surfaces 20 </ b> S and 30 </ b> S extend to all four side surfaces 12 of the ceramic body 11. Next, the structure of the terminal electrodes 20 and 30 will be described.

図2に示すように、端子電極20、30は、第1の樹脂層21、31と、第2の樹脂層22、32とを含む。図3に示すように、第1の樹脂層21は、第1の導電性材料41と第1の樹脂51とを含み、かつセラミック素体11の内部電極17、18が露出する表面、すなわちセラミック素体11の端面13、14側に配置される。第2の樹脂層22、32は、第2の樹脂52を含むとともに、第1の樹脂層21、31の少なくとも一部と接触し、かつ第1の樹脂層21、31よりもヤング率が低い。   As shown in FIG. 2, the terminal electrodes 20 and 30 include first resin layers 21 and 31 and second resin layers 22 and 32. As shown in FIG. 3, the first resin layer 21 includes a first conductive material 41 and a first resin 51, and a surface on which the internal electrodes 17 and 18 of the ceramic body 11 are exposed, that is, a ceramic. The element body 11 is disposed on the end faces 13 and 14 side. The second resin layers 22 and 32 include the second resin 52 and are in contact with at least a part of the first resin layers 21 and 31 and have a Young's modulus lower than that of the first resin layers 21 and 31. .

端子電極20、30は、チップ型電子部品10の内部電極17、18と回路基板の実装部とを電気的に接続する。このため、端子電極20、30は、導電性を有する。後述するように、本実施形態では、端子電極20、30が有する第1の樹脂層21、31及び第2の樹脂層22、32の両方が導電性を有する。第1の樹脂層21、31は第1の導電性材料41により、第2の樹脂層22、32は第2の導電性材料42により、それぞれ導電性を有する。   The terminal electrodes 20 and 30 electrically connect the internal electrodes 17 and 18 of the chip type electronic component 10 and the mounting portion of the circuit board. For this reason, the terminal electrodes 20 and 30 have conductivity. As will be described later, in the present embodiment, both the first resin layers 21 and 31 and the second resin layers 22 and 32 included in the terminal electrodes 20 and 30 have conductivity. The first resin layers 21 and 31 have conductivity by the first conductive material 41, and the second resin layers 22 and 32 have conductivity by the second conductive material 42, respectively.

本実施形態において、第1の導電性材料41及び第2の導電性材料42は、それぞれ一種類であってもよいし、2種類以上であってもよい。例えば、第1の導電性材料41又は第2の導電性材料42は、単一の種類の材料から得られた単一種類の粒子であってもよいし、異なる種類の材料から得られた複数種類の粒子であってもよい。本実施形態において、第1の導電性材料41及び第2の導電性材料42は、いずれも金属、より具体的には金属の粒子であるが、これに限定されない。例えば、第1の導電性材料41及び第2の導電性材料42は、炭素の粒子等であってもよい。第1の導電性材料41及び第2の導電性材料42は、同じ種類であってもよいし、異なる種類であってもよいが、後者のようにすれば、第1の樹脂層21、31に必要な機能及び特性と第2の樹脂層22、32に必要な機能及び特性とを実現しやすくなる。   In the present embodiment, each of the first conductive material 41 and the second conductive material 42 may be one type or two or more types. For example, the first conductive material 41 or the second conductive material 42 may be a single type of particles obtained from a single type of material, or a plurality of types obtained from different types of materials. It may be a kind of particle. In the present embodiment, each of the first conductive material 41 and the second conductive material 42 is a metal, more specifically, a metal particle, but is not limited thereto. For example, the first conductive material 41 and the second conductive material 42 may be carbon particles or the like. The first conductive material 41 and the second conductive material 42 may be of the same type or different types. If the latter is used, the first resin layers 21 and 31 are used. The functions and characteristics necessary for the second resin layers 22 and 32 can be easily realized.

本実施形態において、第1の導電性材料41及び第2の導電性材料42は、いずれも金属の粒子である。より具体的には、第1の導電性材料41は、Cuの粒子であり、第2の導電性材料42は、第1粒子42Aの少なくとも一部が被覆材料42Sで被覆された形態の粒子である。この例では、第1粒子42AはNiの粒子であり、被覆材料42SはSn(スズ)である。しかし、第1の導電性材料41及び第2の導電性材料42の種類及び形態は、上述したものに限定されない。   In the present embodiment, the first conductive material 41 and the second conductive material 42 are both metal particles. More specifically, the first conductive material 41 is Cu particles, and the second conductive material 42 is particles in a form in which at least a part of the first particles 42A is coated with the coating material 42S. is there. In this example, the first particles 42A are Ni particles, and the coating material 42S is Sn (tin). However, the types and forms of the first conductive material 41 and the second conductive material 42 are not limited to those described above.

端子電極20、30は、回路基板の実装部とはんだによって電気的に接続される。このとき、端子電極20、30の外側からはんだに含まれるSn等がセラミック素体11の内部に入り込む、はんだ喰われと呼ばれる現象が発生することがある。上述したように、第1の導電性材料41及び第2の導電性材料42が、Niを含むようにすると、はんだ喰われを抑制できるので好ましい。また、第1の樹脂層21、31がNi又はCuを含むと、内部電極17、18と第1の樹脂層21、31とをより確実に接続して、信頼性を向上させることができる。   The terminal electrodes 20 and 30 are electrically connected to the mounting portion of the circuit board by solder. At this time, a phenomenon called solder erosion in which Sn or the like contained in the solder enters the inside of the ceramic body 11 from the outside of the terminal electrodes 20 and 30 may occur. As described above, it is preferable that the first conductive material 41 and the second conductive material 42 contain Ni, since solder erosion can be suppressed. Moreover, when the 1st resin layers 21 and 31 contain Ni or Cu, the internal electrodes 17 and 18 and the 1st resin layers 21 and 31 can be connected more reliably, and reliability can be improved.

本実施形態において、第1の樹脂層21、31及び第2の樹脂層22、32は、いずれも端子電極20、30となる。本実施形態では、第1の樹脂層21、31が内部電極17、18と電気的に接続されるとともに、第2の樹脂層22、32が回路基板の実装部と電気的に接続される。したがって、内部電極17、18は、第1の樹脂層21、31と第2の樹脂層22、32とを介して、前記回路基板の実装部と電気的に接続される。このため、第1の樹脂層21、31及び第2の樹脂層22、32は、いずれも導電性が必要である。第1の導電性材料41及び第2の導電性材料42は、粒径が1μm以上10μm以下であることが好ましい。この範囲であれば、第1の樹脂層21、31及び第2の樹脂層22、32は、十分な導電性を有することができる。   In the present embodiment, the first resin layers 21 and 31 and the second resin layers 22 and 32 are both terminal electrodes 20 and 30. In the present embodiment, the first resin layers 21 and 31 are electrically connected to the internal electrodes 17 and 18, and the second resin layers 22 and 32 are electrically connected to the mounting portion of the circuit board. Therefore, the internal electrodes 17 and 18 are electrically connected to the mounting portion of the circuit board via the first resin layers 21 and 31 and the second resin layers 22 and 32. For this reason, both the first resin layers 21 and 31 and the second resin layers 22 and 32 need to be conductive. The first conductive material 41 and the second conductive material 42 preferably have a particle size of 1 μm or more and 10 μm or less. If it is this range, the 1st resin layers 21 and 31 and the 2nd resin layers 22 and 32 can have sufficient electroconductivity.

第1の樹脂51と第2の樹脂52とは、同じ種類であっても異なる種類であってもよい。本実施形態では、第1の樹脂51と第2の樹脂52とが同じ種類である。第1の樹脂51と第2の樹脂52とを同一の種類とすることにより、複数の樹脂を用意する必要がなくなるので、チップ型電子部品10の製造コストを低減することができる。また、第1の樹脂51と第2の樹脂52とを異ならせることによって、第1の樹脂層21、31に要求される特性及び第2の樹脂層22、32に要求される特性を実現しやすくなる。本実施形態において、第1の樹脂51及び第2の樹脂52は、エポキシ樹脂である。本実施形態においては、硬化温度が100℃から200℃程度のエポキシ樹脂が用いられる。しかし、第1の樹脂51及び第2の樹脂52は、エポキシ樹脂に限定されるものではない。例えば、ポリイミド、フェノール等を第1の樹脂51及び第2の樹脂52に用いてもよい。   The first resin 51 and the second resin 52 may be the same type or different types. In the present embodiment, the first resin 51 and the second resin 52 are the same type. By making the first resin 51 and the second resin 52 the same type, it is not necessary to prepare a plurality of resins, so that the manufacturing cost of the chip-type electronic component 10 can be reduced. Further, by making the first resin 51 and the second resin 52 different, the characteristics required for the first resin layers 21 and 31 and the characteristics required for the second resin layers 22 and 32 are realized. It becomes easy. In the present embodiment, the first resin 51 and the second resin 52 are epoxy resins. In the present embodiment, an epoxy resin having a curing temperature of about 100 ° C. to 200 ° C. is used. However, the first resin 51 and the second resin 52 are not limited to epoxy resins. For example, polyimide, phenol, or the like may be used for the first resin 51 and the second resin 52.

第1の樹脂層21、31は、第1の樹脂51に第1の導電性材料41が分散している。また、第2の樹脂層22、32は、第2の樹脂52に第2の導電性材料42が分散している。このため、本実施形態において、第1の樹脂層21、31及び第2の樹脂層22、32は、いずれも導電性を有している。本実施形態においては、少なくとも第1の樹脂層21、31が導電性を有していればよく、第2の樹脂層22、32は、必ずしも導電性を有していなくてもよい。この点については、本実施形態以降の実施形態で説明する。第1の導電性材料41が第1の樹脂層21、31の全体積に占める割合及び第2の導電性材料42が第2の樹脂層22、32の全体積に占める割合は、30体積%以上60体積%以下であることが好ましい。この範囲であれば、第1の樹脂層21、31及び第2の樹脂層22、32は、十分な導電性を有することができる。   In the first resin layers 21 and 31, the first conductive material 41 is dispersed in the first resin 51. In the second resin layers 22 and 32, the second conductive material 42 is dispersed in the second resin 52. For this reason, in this embodiment, all the 1st resin layers 21 and 31 and the 2nd resin layers 22 and 32 have electroconductivity. In the present embodiment, it is sufficient that at least the first resin layers 21 and 31 have conductivity, and the second resin layers 22 and 32 do not necessarily have conductivity. This point will be described in the following embodiments. The ratio of the first conductive material 41 to the total volume of the first resin layers 21 and 31 and the ratio of the second conductive material 42 to the total volume of the second resin layers 22 and 32 are 30% by volume. It is preferable that it is 60 volume% or less. If it is this range, the 1st resin layers 21 and 31 and the 2nd resin layers 22 and 32 can have sufficient electroconductivity.

チップ型電子部品10は、セラミック素体11側に配置される第1の樹脂層21、31と、第1の樹脂層21、31に接触し、かつ第1の樹脂層21、31よりもセラミック素体11から離れた位置に配置される第2の樹脂層22、32を含む端子電極20、30を介して、回路基板の実装部に実装される。このように、チップ型電子部品10は、第1の樹脂層21、31及び第2の樹脂層22、32を有する端子電極20、30がセラミック素体11と回路基板の実装部との間に介在する。その結果、チップ型電子部品10は、回路基板からチップ型電子部品10へ伝達される外部からの(機械的な)応力及び2つの端子電極20、30がセラミック素体11を回路基板に固定した状態でチップ型電子部品10が発熱することにより発生する熱応力が端子電極20、30によって緩和される。そして、チップ型電子部品10は、セラミック素体11又は端子電極20、30へクラックが発生することを抑制することができるので、耐久性低下が抑制される。   The chip-type electronic component 10 is in contact with the first resin layers 21 and 31 arranged on the ceramic body 11 side and the first resin layers 21 and 31 and is more ceramic than the first resin layers 21 and 31. It is mounted on the mounting portion of the circuit board via the terminal electrodes 20 and 30 including the second resin layers 22 and 32 disposed at positions away from the element body 11. Thus, the chip-type electronic component 10 includes the terminal electrodes 20 and 30 having the first resin layers 21 and 31 and the second resin layers 22 and 32 between the ceramic body 11 and the mounting portion of the circuit board. Intervene. As a result, the chip-type electronic component 10 has the external (mechanical) stress transmitted from the circuit board to the chip-type electronic component 10 and the two terminal electrodes 20 and 30 fixed the ceramic body 11 to the circuit board. The thermal stress generated when the chip-type electronic component 10 generates heat in this state is relaxed by the terminal electrodes 20 and 30. And since the chip-type electronic component 10 can suppress the generation of cracks in the ceramic body 11 or the terminal electrodes 20 and 30, a decrease in durability is suppressed.

端子電極20、30は、第1の樹脂層21、31をセラミック素体11の端面13、14に設けられて、内部電極17、18と電気的に接続する。また、端子電極20、30は、内部電極17、18が露出するセラミック素体11の表面、すなわち、端面13、14を被覆する。このため、本実施形態において、セラミック素体11側に配置されて内部電極17、18と電気的に接続される第1の樹脂層21、31は、内部電極17、18と確実に接続する機能及びセラミック素体11の表面に対して強固に密着する機能が求められる。したがって、本実施形態において、第1の樹脂層21、31は、ヤング率を高くして硬度を高くしてある。   The terminal electrodes 20, 30 are provided with the first resin layers 21, 31 on the end faces 13, 14 of the ceramic body 11 and are electrically connected to the internal electrodes 17, 18. Further, the terminal electrodes 20 and 30 cover the surface of the ceramic body 11 from which the internal electrodes 17 and 18 are exposed, that is, the end surfaces 13 and 14. Therefore, in the present embodiment, the first resin layers 21 and 31 that are disposed on the ceramic body 11 side and are electrically connected to the internal electrodes 17 and 18 have a function of reliably connecting to the internal electrodes 17 and 18. In addition, a function to firmly adhere to the surface of the ceramic body 11 is required. Therefore, in the present embodiment, the first resin layers 21 and 31 have a high Young's modulus and a high hardness.

第1の樹脂層21、31のヤング率が高く、硬度が高い場合にも、チップ型電子部品10が回路基板に実装された際において、外部からの機械的な応力及びチップ型電子部品10の熱応力を効果的に緩和するため、端子電極20、30は、第1の樹脂層21、31よりもヤング率の低い第2の樹脂層22、32を含む。すなわち、チップ型電子部品10の端子電極20、30は、第1の樹脂層21、31よりもチップ型電子部品10の表面から離れた位置に、第1の樹脂層21、31の少なくとも一部と接触し、かつ第1の樹脂層21、31よりもヤング率が低く、硬度が低い第2の樹脂層22、32を含む。そして、第2の樹脂層22、32は、回路基板の端子とはんだ等によって電気的に接続される。このような構造により、チップ型電子部品10は、外部からの機械的な応力及び熱応力をより効果的に緩和することができるとともに、端子電極20、30と内部電極17、18及び端面13、14とが確実に接続される。   Even when the Young's modulus of the first resin layers 21 and 31 is high and the hardness is high, when the chip type electronic component 10 is mounted on the circuit board, mechanical stress from the outside and the chip type electronic component 10 In order to effectively relieve thermal stress, the terminal electrodes 20 and 30 include second resin layers 22 and 32 having a Young's modulus lower than that of the first resin layers 21 and 31. That is, the terminal electrodes 20 and 30 of the chip-type electronic component 10 are at least part of the first resin layers 21 and 31 at positions farther from the surface of the chip-type electronic component 10 than the first resin layers 21 and 31. And the second resin layers 22 and 32 having a lower Young's modulus and lower hardness than the first resin layers 21 and 31. The second resin layers 22 and 32 are electrically connected to terminals of the circuit board by solder or the like. With such a structure, the chip-type electronic component 10 can more effectively relieve external mechanical stress and thermal stress, and the terminal electrodes 20, 30 and the internal electrodes 17, 18 and the end face 13, 14 is securely connected.

このように、チップ型電子部品10は、ヤング率が第2の樹脂層22、32よりも大きい第1の樹脂層21、31が、チップ型電子部品10の内部電極17、18及び端面13、14と強固に密着して、これらと確実に接続される。そして、第1の樹脂層21、31と接触し、かつ第1の樹脂層21、31よりもヤング率の低い第2の樹脂層22、32は、外部からの(機械的な)応力及びチップ型電子部品10の発熱に起因する熱応力をより効果的かつ確実に緩和する。   As described above, the chip type electronic component 10 has the first resin layers 21 and 31 whose Young's modulus is larger than that of the second resin layers 22 and 32, and the internal electrodes 17 and 18 and the end face 13 of the chip type electronic component 10. 14 is firmly connected to each other and securely connected thereto. The second resin layers 22 and 32 that are in contact with the first resin layers 21 and 31 and have a Young's modulus lower than that of the first resin layers 21 and 31 are caused by external (mechanical) stresses and chips. The thermal stress caused by the heat generation of the mold electronic component 10 is more effectively and reliably reduced.

また、回路基板に実装されたチップ型電子部品10は、誘電体15に発生する電歪現象に起因した音鳴りが発生したり、セラミック素体11にクラックが発生したりすることがある。端子電極20、30は、第1の樹脂層21、31及び第2の樹脂層22、32を有するので、電歪現象によるチップ型電子部品10の変形を吸収して、前記音鳴り及び前記クラックを抑制することもできる。特に、端子電極20、30は、ヤング率が第1の樹脂層21、31よりも低い第2の樹脂層22、32を有するので、電歪現象によるチップ型電子部品10の変形を吸収して、前記音鳴り及び前記クラックをより効果的かつ確実に抑制することができる。このように、チップ型電子部品10は、誘電体15を有する場合には、第1の樹脂層21、31及び第2の樹脂層22、32を含む端子電極20、30が音鳴り及びクラックを抑制できるという利点がある。チップ型電子部品10は、誘電体15を有していなくてもよく、この場合は、端子電極20、30が外部からの応力及び熱応力を緩和するという効果が得られる。   Further, the chip-type electronic component 10 mounted on the circuit board may generate a sound due to an electrostriction phenomenon generated in the dielectric 15 or a crack may occur in the ceramic body 11. Since the terminal electrodes 20 and 30 have the first resin layers 21 and 31 and the second resin layers 22 and 32, the deformation of the chip-type electronic component 10 due to electrostriction phenomenon is absorbed, and the sound and cracks are absorbed. Can also be suppressed. In particular, since the terminal electrodes 20 and 30 have the second resin layers 22 and 32 whose Young's modulus is lower than that of the first resin layers 21 and 31, they absorb the deformation of the chip-type electronic component 10 due to the electrostriction phenomenon. The sound and cracks can be more effectively and reliably suppressed. Thus, when the chip-type electronic component 10 has the dielectric 15, the terminal electrodes 20, 30 including the first resin layers 21, 31 and the second resin layers 22, 32 generate sound and cracks. There is an advantage that it can be suppressed. The chip-type electronic component 10 may not have the dielectric 15, and in this case, the effect that the terminal electrodes 20 and 30 relieve external stress and thermal stress can be obtained.

本実施形態において、第1の樹脂層21、31のヤング率は第2の樹脂層22、32のヤング率よりも高く、2GPa以上6GPa以下が好ましい。また、第2の樹脂層22、32のヤング率は、0.1GPa以上3GPa以下とすることが好ましく、1GPa以下とすることが特に好ましい。第1の樹脂層21、31のヤング率と第2の樹脂層22、32のヤング率とを上述した範囲とすることにより、第1の樹脂層21、31とチップ型電子部品10の内部電極17、18及び端面13、14とを確実に密着させ、かつチップ型電子部品10に作用する外的な応力及び熱応力を確実に緩和することができる。また、チップ型電子部品10の第1の樹脂層21、31及び第2の樹脂層22、32は、誘電体15の電歪現象に起因した音鳴り及びクラックを抑制することもできる。   In the present embodiment, the Young's modulus of the first resin layers 21 and 31 is higher than the Young's modulus of the second resin layers 22 and 32, and preferably 2 GPa or more and 6 GPa or less. The Young's modulus of the second resin layers 22 and 32 is preferably 0.1 GPa or more and 3 GPa or less, and particularly preferably 1 GPa or less. By setting the Young's modulus of the first resin layers 21 and 31 and the Young's modulus of the second resin layers 22 and 32 within the above-described ranges, the first resin layers 21 and 31 and the internal electrode of the chip-type electronic component 10 17 and 18 and the end surfaces 13 and 14 can be brought into close contact with each other, and external stress and thermal stress acting on the chip-type electronic component 10 can be reliably relaxed. Further, the first resin layers 21 and 31 and the second resin layers 22 and 32 of the chip-type electronic component 10 can also suppress noise and cracks due to the electrostriction phenomenon of the dielectric 15.

第2の樹脂層22、32のヤング率を第1の樹脂層21、31のヤング率よりも小さくするために、例えば、端子電極20、30をセラミック素体11の端面13、14に形成するにあたって、第1の樹脂層21、31の熱処理と第2の樹脂層22、32の熱処理とを異ならせる方法がある。例えば、第1の樹脂層21、31が有する第1の樹脂51及び第2の樹脂層22、32が有する第2の樹脂52にエポキシ樹脂を用いる場合、第2の樹脂52の熱硬化時間を第1の樹脂51の熱硬化時間よりも短くする方法がある。また、第2の樹脂52の熱硬化温度を第1の樹脂51の熱硬化温度よりも低くする方法もある。熱処理を異ならせる他にも、第1の樹脂層21、31に含まれる第1の導電性材料41の含有量と第2の樹脂層22、32に含まれる第2の導電性材料42の含有量とを異ならせる方法もある。例えば、第2の樹脂層22、32の全体積に対する第2の導電性材料42の体積比率を、第1の樹脂層21、31の全体積に対する第1の導電性材料41の体積比率よりも小さくする。さらに、第1の樹脂51の種類と第2の樹脂52の種類とを異ならせたり、第1の樹脂51と第2の樹脂52とで樹脂の成分割合を異ならせたりする方法もある。上述した方法を単独で又は組み合わせて用いることにより、第2の樹脂層22、32のヤング率を第1の樹脂層21、31のヤング率よりも低くすることができる。   In order to make the Young's modulus of the second resin layers 22 and 32 smaller than the Young's modulus of the first resin layers 21 and 31, for example, the terminal electrodes 20 and 30 are formed on the end surfaces 13 and 14 of the ceramic body 11. In this case, there is a method in which the heat treatment of the first resin layers 21 and 31 is different from the heat treatment of the second resin layers 22 and 32. For example, when an epoxy resin is used for the first resin 51 included in the first resin layers 21, 31 and the second resin 52 included in the second resin layers 22, 32, the thermosetting time of the second resin 52 is increased. There is a method of making it shorter than the thermosetting time of the first resin 51. There is also a method in which the thermosetting temperature of the second resin 52 is made lower than the thermosetting temperature of the first resin 51. In addition to different heat treatments, the content of the first conductive material 41 included in the first resin layers 21 and 31 and the content of the second conductive material 42 included in the second resin layers 22 and 32 are included. There is also a way to vary the amount. For example, the volume ratio of the second conductive material 42 to the total volume of the second resin layers 22 and 32 is set to be larger than the volume ratio of the first conductive material 41 to the total volume of the first resin layers 21 and 31. Make it smaller. Further, there are methods in which the type of the first resin 51 and the type of the second resin 52 are made different, or the resin component ratios are made different between the first resin 51 and the second resin 52. By using the methods described above alone or in combination, the Young's modulus of the second resin layers 22 and 32 can be made lower than the Young's modulus of the first resin layers 21 and 31.

よりヤング率の高い第1の樹脂層21、31は、セラミック素体11の端面13、14の全体へ強固に固着してこれを覆うので、端面13、14の強度が向上する。また、第1の樹脂層21、31は、セラミック素体11の内部へめっき液等が浸入することを効果的に抑制する。本実施形態において、第1の樹脂層21、31及び第2の樹脂層31、32は、ガラスフリットを有しないことが好ましい。このようにすれば、第1の樹脂層21、31及び第2の樹脂層31、32の導電性が向上するので、端子電極20、30の等価直列抵抗(Equivalent Series Resistance:ESR)の増加を抑制することができる。また、端子電極20、30は、ガラスと導電性材料とを含む焼付け層を内部電極17、18が露出する端面13、14に設ける必要はない。焼付け層が不要になるので、焼付け層を形成するための高温での加熱が不要になる。その結果、チップ型電子部品10は、端子電極20、30の発生するクラックを低減できる。   Since the first resin layers 21 and 31 having a higher Young's modulus are firmly fixed to and cover the entire end surfaces 13 and 14 of the ceramic body 11, the strength of the end surfaces 13 and 14 is improved. Further, the first resin layers 21 and 31 effectively suppress the penetration of the plating solution or the like into the ceramic body 11. In this embodiment, it is preferable that the 1st resin layers 21 and 31 and the 2nd resin layers 31 and 32 do not have a glass frit. In this way, the conductivity of the first resin layers 21 and 31 and the second resin layers 31 and 32 is improved, so that the equivalent series resistance (ESR) of the terminal electrodes 20 and 30 is increased. Can be suppressed. Moreover, the terminal electrodes 20 and 30 do not need to provide the baking layer containing glass and an electroconductive material in the end surfaces 13 and 14 which the internal electrodes 17 and 18 expose. Since the baking layer is not necessary, heating at a high temperature for forming the baking layer is not necessary. As a result, the chip electronic component 10 can reduce cracks generated by the terminal electrodes 20 and 30.

(端子電極の変形例)
図4、図5は、実施形態1に係るチップ型電子部品が有する端子電極の変形例を示す拡大図である。本変形例に係る端子電極20a、30a及び端子電極20b、30bは、上述した端子電極20、30と同様であるが、第1の樹脂層21a、31aが有する第1の導電性材料41a及び第2の樹脂層22a、32aが有する第2の導電性材料42a又は第2の樹脂層22b、32bが有する第2の導電性材料42bの形態が異なる。第1の導電性材料41aは、第1の導電性粒子41Aと、第1の導電性粒子41Aの粒径よりも粒径が小さい第2の導電性粒子41Bとを含む。第1の導電性粒子41Aの粒径はd1であり、第2の導電性粒子41Bの粒径はd2である。粒径d1、d2は、第1の樹脂層21a、31aに含まれる第1の導電性粒子41A及び第2の導電性粒子41BのSEM(Scanning Electron Microscope:走査型電子顕微鏡)像等から求めた平均粒径を用いればよい。例えば、第1の樹脂層21a、31aを研磨して撮像したSEM像に現れている複数の第1の導電性粒子41A(又は第2の導電性粒子41B)の粒径から平均粒径を求める。第1の導電性粒子41A等のSEM像から平均粒径を求める手法は、これに限定されるものではない。例えば、第1の導電性粒子41A等のSEM像に幅及び長さが既知の直線を描き、この直線に含まれる第1の導電性粒子41A等から平均粒径を求めてもよい。
(Modification of terminal electrode)
4 and 5 are enlarged views showing modifications of the terminal electrodes included in the chip-type electronic component according to the first embodiment. The terminal electrodes 20a and 30a and the terminal electrodes 20b and 30b according to this modification are the same as the terminal electrodes 20 and 30 described above, but the first conductive material 41a and the first conductive material 41a and the first resin layer 21a and 31a have. The second conductive material 42a included in the second resin layers 22a and 32a or the second conductive material 42b included in the second resin layers 22b and 32b is different. The first conductive material 41a includes first conductive particles 41A and second conductive particles 41B having a particle size smaller than that of the first conductive particles 41A. The particle diameter of the first conductive particle 41A is d1, and the particle diameter of the second conductive particle 41B is d2. The particle diameters d1 and d2 were obtained from SEM (Scanning Electron Microscope) images of the first conductive particles 41A and the second conductive particles 41B included in the first resin layers 21a and 31a. An average particle diameter may be used. For example, the average particle diameter is obtained from the particle diameters of the plurality of first conductive particles 41A (or second conductive particles 41B) appearing in the SEM image picked up by polishing the first resin layers 21a and 31a. . The method for obtaining the average particle diameter from the SEM image of the first conductive particles 41A and the like is not limited to this. For example, a straight line having a known width and length may be drawn on the SEM image of the first conductive particle 41A and the like, and the average particle diameter may be obtained from the first conductive particle 41A and the like included in the straight line.

このようにすることで、第1の導電性粒子41Aよりも粒径が小さい第2の導電性粒子41Bは、第1の導電性粒子41Aよりも低い温度で溶融する。第1の樹脂層21a、31aが含む第1の樹脂51を熱硬化させる際には、第1の導電性粒子41Aが溶融する温度よりも低い温度(100℃から150℃程度)で第2の導電性粒子41Bが溶融して、第1の導電性粒子41A同士及び第1の導電性粒子41Aと内部電極17、18とを電気的に接続する。すなわち、熱硬化後における第1の樹脂層21a、31aにおいては、第2の導電性粒子41Bを介して、内部電極17、18と第1の導電性粒子41Aとが電気的に接続され、かつ第1の導電性粒子41A同士が電気的に接続されることになる。このような構造により、第1の樹脂層21a、31aと内部電極17、18との導電性が確保される。また、第1の樹脂層21a、31aは、第1の導電性粒子41Aが接触抵抗の低減を実現するとともに、第1の樹脂層21a、31aの収縮を低減することにより、第1の樹脂層21a、31aに発生するクラックが緩和される。さらに、第1の樹脂層21a、31aは、第1の導電性粒子41Aが、第2の樹脂層22a、32aとの密着性を向上させる。   By doing in this way, the 2nd electroconductive particle 41B with a particle size smaller than the 1st electroconductive particle 41A fuse | melts at a temperature lower than the 1st electroconductive particle 41A. When the first resin 51 included in the first resin layers 21a and 31a is thermally cured, the second resin is heated at a temperature lower than the temperature at which the first conductive particles 41A are melted (about 100 ° C. to 150 ° C.). The conductive particles 41B are melted, and the first conductive particles 41A and the first conductive particles 41A and the internal electrodes 17 and 18 are electrically connected. That is, in the first resin layers 21a and 31a after thermosetting, the internal electrodes 17 and 18 and the first conductive particles 41A are electrically connected via the second conductive particles 41B, and The first conductive particles 41A are electrically connected to each other. With such a structure, the conductivity between the first resin layers 21a and 31a and the internal electrodes 17 and 18 is ensured. In addition, the first resin layers 21a and 31a are configured so that the first conductive particles 41A realize a reduction in contact resistance, and the first resin layers 21a and 31a reduce the shrinkage of the first resin layers 21a and 31a. Cracks generated in 21a and 31a are alleviated. Further, in the first resin layers 21a and 31a, the first conductive particles 41A improve the adhesion with the second resin layers 22a and 32a.

第1の導電性粒子41Aの粒径d1は1μm以上10μm以下であり、第2の導電性粒子41Bの粒径d2は0.5μm以下とすることが好ましく、0.1μm以下とすることがさらに好ましい。このようにすることで、第1樹脂51を熱硬化させる際に、第2の導電性粒子41Bが確実に溶融して第1の導電性粒子41A同士及び内部電極17、18と第1の導電性粒子41Aとの電気的な接続を確実に実現できる。また、粒径d1及び粒径d2を上述の範囲とすることにより、第1の樹脂層21a、31aに発生するクラックをより効果的に緩和できるとともに、第1の樹脂層21a、31aと第2の樹脂層22a、32aとの密着性をより向上させることができる。また、第1の導電性粒子41Aの粒径d1を上述した範囲とすることにより、第1の導電性粒子41A同士の接触抵抗を低減する効果及び第1の樹脂51の収縮を抑制することにより第1の樹脂層21a、31aに作用する応力を緩和してクラックの発生を抑制する効果をより確実に得ることができる。さらに、第1の導電性粒子41Aの粒径d1を上述した範囲とすることにより、第2の樹脂層22a、32a及びセラミック素体11との密着性をより向上させることができる。本変形例において、第1の導電性粒子41AはNiであり、第2の導電性粒子41BはCuであるが、両者は同じ材料(例えば、Cu)であってもよい。   The particle diameter d1 of the first conductive particles 41A is 1 μm or more and 10 μm or less, and the particle diameter d2 of the second conductive particles 41B is preferably 0.5 μm or less, more preferably 0.1 μm or less. preferable. By doing so, when the first resin 51 is thermally cured, the second conductive particles 41B are surely melted, and the first conductive particles 41A and the internal electrodes 17 and 18 are connected to the first conductive particles 41B. The electrical connection with the conductive particles 41A can be realized with certainty. In addition, by setting the particle diameter d1 and the particle diameter d2 in the above ranges, cracks generated in the first resin layers 21a and 31a can be more effectively mitigated, and the first resin layers 21a and 31a and the second resin layers 21a and 31a can be reduced. Adhesiveness with the resin layers 22a and 32a can be further improved. Further, by setting the particle diameter d1 of the first conductive particles 41A within the above-described range, the effect of reducing the contact resistance between the first conductive particles 41A and the shrinkage of the first resin 51 are suppressed. The effect of relaxing the stress acting on the first resin layers 21a and 31a and suppressing the occurrence of cracks can be obtained more reliably. Furthermore, the adhesiveness with the 2nd resin layers 22a and 32a and the ceramic element | base_body 11 can be improved more by making the particle size d1 of 41 A of 1st electroconductive particle into the range mentioned above. In this modification, the first conductive particles 41A are Ni and the second conductive particles 41B are Cu, but both may be the same material (for example, Cu).

第2の導電性粒子41Bの粒径d2は、内部電極17、18の厚みtよりも小さいことが好ましい。このようにすることで、第2の導電性材料42aが、内部電極17、18と第1の導電性粒子41Aとをより確実に接続して、両者間の導電性をより確実に確保することができる。また、第1の導電性粒子41Aの粒径d1は、内部電極17、18の厚みtよりも大きいことが好ましい。このようにすることで、第1の導電性粒子41Aは、第1の導電性粒子41A同士の接触抵抗をより確実に低減するとともに、第1の樹脂層21a、31aの収縮をより確実に抑制して、第1の樹脂層21a、31aのクラックをより効果的に緩和できる。また、第1の導電性粒子41Aは、第1の樹脂層21a、31aとセラミック素体11及び第2の樹脂層22a、32aとの固着強度をより向上させ、密着性をより向上させることができる。   The particle diameter d2 of the second conductive particles 41B is preferably smaller than the thickness t of the internal electrodes 17 and 18. By doing in this way, the 2nd electroconductive material 42a connects the internal electrodes 17 and 18 and 41 A of 1st electroconductive particles more reliably, and ensures the electrical conductivity between both more reliably. Can do. The particle diameter d1 of the first conductive particles 41A is preferably larger than the thickness t of the internal electrodes 17 and 18. By doing in this way, the 1st electroconductive particle 41A reduces the contact resistance of 1st electroconductive particle 41A more reliably, and also suppresses shrinkage | contraction of 1st resin layer 21a, 31a more reliably. And the crack of the 1st resin layers 21a and 31a can be relieved more effectively. Further, the first conductive particles 41A can further improve the adhesion strength between the first resin layers 21a and 31a and the ceramic body 11 and the second resin layers 22a and 32a, thereby further improving the adhesion. it can.

本変形例において、第2の導電性材料42aは、第2の導電性材料42aの粒子として、第1粒子42A、第2粒子42B及び第3粒子42Cを含む。本変形例において、第1粒子42Aと第2粒子42Bと第3粒子42Cとは、それぞれ順にNi、Cu、Snである。また、図5に示す端子電極20b、30bの第2の樹脂層22b、32bは、第2の導電性材料42bの粒子として、第1粒子42A及び第2粒子42Bを含む。第1粒子42Aと第2粒子42Bとは、それぞれ順にSn、Cuである。このように、本変形例において、第1粒子42Aと第2粒子42Bと第3粒子42Cとは、異なる3種類の材料であるが、図5に示す第3の第1粒子42A及び第2粒子42Bのように、異なる2種類の材料であってもよい。さらに、第2の導電性材料42a、42bの粒子は、同一の材料の粒子であってもよいし、異なる4種類以上の材料の粒子であってもよい。   In the present modification, the second conductive material 42a includes first particles 42A, second particles 42B, and third particles 42C as the particles of the second conductive material 42a. In the present modification, the first particle 42A, the second particle 42B, and the third particle 42C are Ni, Cu, and Sn, respectively, in order. Further, the second resin layers 22b and 32b of the terminal electrodes 20b and 30b shown in FIG. 5 include the first particles 42A and the second particles 42B as the particles of the second conductive material 42b. The first particles 42A and the second particles 42B are Sn and Cu, respectively, in order. Thus, in the present modification, the first particle 42A, the second particle 42B, and the third particle 42C are three different types of materials, but the third first particle 42A and the second particle shown in FIG. Two different types of materials, such as 42B, may be used. Furthermore, the particles of the second conductive materials 42a and 42b may be particles of the same material, or may be particles of four or more different materials.

第1の樹脂層21a、31aに含まれる第1の導電性粒子41Aの平均粒径と第2の導電性粒子41Bの平均粒径とは、第2の樹脂層22a、32aに含まれる第2の導電性材料42aの粒子の平均粒径又は第2の樹脂層22b、32bに含まれる第2の導電性材料42bの粒子の平均粒径よりも小さいことが好ましい。このようにすることで、第1の樹脂層21a、31aと内部電極17、18との導電性をさらに向上させることができる。また、第1の樹脂層21a、31aと第2の樹脂層22a、32a又は第2の樹脂層22b、32bとの固着強度をより向上させることができる。本実施形態において、第1の導電性粒子41Aの平均粒径、第2の導電性粒子41Bの平均粒径及び第2の導電性材料42a、42bの粒子の平均粒径は、第1の導電性粒子41A及び第2の導電性粒子41B等のSEM像観察から求めた。   The average particle diameter of the first conductive particles 41A included in the first resin layers 21a and 31a and the average particle diameter of the second conductive particles 41B are the second included in the second resin layers 22a and 32a. It is preferable that the average particle size of the particles of the conductive material 42a is smaller than the average particle size of the particles of the second conductive material 42b included in the second resin layers 22b and 32b. By doing in this way, the electroconductivity with the 1st resin layers 21a and 31a and the internal electrodes 17 and 18 can further be improved. Further, the fixing strength between the first resin layers 21a and 31a and the second resin layers 22a and 32a or the second resin layers 22b and 32b can be further improved. In the present embodiment, the average particle diameter of the first conductive particles 41A, the average particle diameter of the second conductive particles 41B, and the average particle diameter of the particles of the second conductive materials 42a and 42b are the first conductive particles. It was determined from SEM image observation of the conductive particles 41A and the second conductive particles 41B.

(チップ型電子部品の製造方法)
図6は、実施形態1に係るチップ型電子部品の製造方法のフローチャートである。図7−1から図7−4は、実施形態1に係るチップ型電子部品の製造方法の説明図である。ここでは、図2に示すチップ型電子部品10を製造する方法の一例を説明する。チップ型電子部品10を製造するにあたり、ステップS11で、表面に内部電極17、18の一部が露出した引出部17L、18Lを有するセラミック素体11を準備する。図7−1に示すように、引出部17L、18Lは、セラミック素体11の端面13、14に引き出されている。
(Chip type electronic component manufacturing method)
FIG. 6 is a flowchart of the method for manufacturing the chip-type electronic component according to the first embodiment. 7A to 7D are explanatory diagrams of the method for manufacturing the chip-type electronic component according to the first embodiment. Here, an example of a method for manufacturing the chip-type electronic component 10 shown in FIG. 2 will be described. In manufacturing the chip-type electronic component 10, in step S11, the ceramic body 11 having the lead portions 17L and 18L where the internal electrodes 17 and 18 are partially exposed on the surface is prepared. As illustrated in FIG. 7A, the lead portions 17L and 18L are drawn to the end faces 13 and 14 of the ceramic body 11.

次に、ステップS12で示される第1樹脂層形成工程に進む。第1樹脂層形成工程は、図7−2に示すように、引出部17L、18L及びセラミック素体11の引出部17L、18Lが露出した表面、すなわち端面13、14に、第1の樹脂51と第1の導電性材料41とを含む第1混合物21P、31Pを塗布して硬化させることにより、第1の樹脂層21、31を形成する工程である。次に、第1樹脂層形成工程をより詳細に説明する。第1樹脂層形成工程では、図7−2に示すように、まず、セラミック素体11の端面13、14に、液体状の第1の樹脂51に第1の導電性材料41を分散させたペースト状の第1混合物21P、31Pを、例えば、ディップ法等により塗布する(ステップS121)。   Next, it progresses to the 1st resin layer formation process shown by step S12. In the first resin layer forming step, as shown in FIG. 7B, the first resin 51 is formed on the surfaces where the drawn portions 17L and 18L and the drawn portions 17L and 18L of the ceramic body 11 are exposed, that is, on the end surfaces 13 and 14. In this step, the first resin layers 21 and 31 are formed by applying and curing the first mixture 21P and 31P including the first conductive material 41 and the first conductive material 41. Next, the first resin layer forming step will be described in more detail. In the first resin layer forming step, as shown in FIG. 7B, first, the first conductive material 41 is dispersed in the liquid first resin 51 on the end faces 13 and 14 of the ceramic body 11. The paste-like first mixtures 21P and 31P are applied by, for example, the dipping method (step S121).

次に、第1混合物21P、31Pを熱処理(第1の熱処理)することにより硬化させる(ステップS122)。本実施形態において、第1の樹脂51は、例えば、エポキシ樹脂のような熱硬化性樹脂を用いるので、第1混合物21P、31Pを加熱することにより硬化させる。ステップS122での第1の熱処理によってセラミック素体11の端面13、14に第1の樹脂層21、31が形成されたら、ステップS12の第1樹脂層形成工程が終了する。   Next, the first mixtures 21P and 31P are cured by heat treatment (first heat treatment) (step S122). In this embodiment, since the 1st resin 51 uses thermosetting resin like an epoxy resin, for example, it hardens | cures by heating the 1st mixtures 21P and 31P. When the first resin layers 21 and 31 are formed on the end faces 13 and 14 of the ceramic body 11 by the first heat treatment in step S122, the first resin layer forming process in step S12 is completed.

次に、ステップS12で示される第2樹脂層形成工程に進む。第2樹脂層形成工程は、図7−3に示すように、第1の樹脂層21、31の表面に、第2の樹脂52と第2の導電性材料42とを含む第2混合物22P、32Pを塗布して硬化させることにより、第2の樹脂層22、32を形成する工程である。次に、第2樹脂層形成工程をより詳細に説明する。第2樹脂層形成工程では、図7−3に示すように、まず、第1の樹脂層21、31の表面に、液体状の第2の樹脂52に第2の導電性材料42を分散させたペースト状の第2混合物22P、32Pを、例えば、ディップ法等により塗布する(ステップS131)。   Next, it progresses to the 2nd resin layer formation process shown by step S12. In the second resin layer forming step, as shown in FIG. 7-3, the second mixture 22P including the second resin 52 and the second conductive material 42 on the surface of the first resin layers 21 and 31, In this step, the second resin layers 22 and 32 are formed by applying and curing 32P. Next, the second resin layer forming step will be described in more detail. In the second resin layer forming step, as shown in FIG. 7C, first, the second conductive material 42 is dispersed in the liquid second resin 52 on the surfaces of the first resin layers 21 and 31. The pasty second mixtures 22P and 32P are applied by, for example, the dipping method or the like (step S131).

次に、第2混合物21P、32Pを熱処理(第2の熱処理)することにより硬化させる(ステップS132)。本実施形態において、第2の樹脂52は、第1の樹脂51と同様に、例えば、エポキシ樹脂のような熱硬化性樹脂を用いるので、第2混合物22P、32Pを加熱することにより硬化させる。本実施形態において、第1樹脂層形成工程(ステップS12)及び第2樹脂層形成工程(ステップS13)においては、第1の樹脂層21、31のヤング率よりも、第2の樹脂層22、32のヤング率の方が小さくなるように熱処理される。   Next, the second mixture 21P, 32P is cured by heat treatment (second heat treatment) (step S132). In the present embodiment, since the second resin 52 uses a thermosetting resin such as an epoxy resin, for example, similarly to the first resin 51, the second mixture 22P and 32P are cured by heating. In the present embodiment, in the first resin layer forming step (step S12) and the second resin layer forming step (step S13), the second resin layer 22, It heat-processes so that the Young's modulus of 32 may become small.

例えば、第2樹脂層形成工程、より具体的には、第2の熱処理(ステップS132)において第2混合物22P、32Pを加熱する時間を、第1樹脂層形成工程、より具体的には、第1の熱処理(ステップS122)において第1混合物21P、31Pを加熱する時間よりも短くする。このようにすれば、第1の樹脂層21、31の方がより硬化するため、相対的に第2の樹脂層22、32のヤング率を低くすることができる。また、第2樹脂層形成工程、より具体的には、第2の熱処理(ステップS132)において第2混合物22P、32Pを加熱する温度を、第1樹脂層形成工程、より具体的には、第1の熱処理(ステップS122)において第1混合物21P、31Pを加熱する温度よりも低くしてもよい。このようにしても、第1の樹脂層21、31の方がより硬化するため、相対的に第2の樹脂層22、32のヤング率を低くすることができる。このように、本実施形態に係るチップ型電子部品に製造方法は、熱処理の条件を変更するので、比較的容易に、かつ確実に、第2の樹脂層22、32のヤング率を低くすることができる。   For example, in the second resin layer forming step, more specifically, the time for heating the second mixture 22P, 32P in the second heat treatment (step S132), the first resin layer forming step, more specifically, In the first heat treatment (step S122), the time is shorter than the time for heating the first mixture 21P, 31P. In this way, since the first resin layers 21 and 31 are more cured, the Young's modulus of the second resin layers 22 and 32 can be relatively lowered. In addition, the second resin layer forming step, more specifically, the temperature at which the second mixture 22P, 32P is heated in the second heat treatment (step S132) is set to the first resin layer forming step, more specifically, In the first heat treatment (step S122), the temperature may be lower than the temperature at which the first mixture 21P, 31P is heated. Even in this case, since the first resin layers 21 and 31 are more cured, the Young's modulus of the second resin layers 22 and 32 can be relatively lowered. Thus, since the manufacturing method for the chip-type electronic component according to the present embodiment changes the heat treatment conditions, the Young's modulus of the second resin layers 22 and 32 can be lowered relatively easily and reliably. Can do.

図7−4に示すように、第1の樹脂層21、31の表面に第2の樹脂層22、32が形成されたら、セラミック素体11の表面に端子電極20、30を有するチップ型電子部品10が完成する。本実施形態では、第1の熱処理及び第2の熱処理の条件を調整することにより、第2の樹脂層22、32のヤング率を第1の樹脂層21、31のヤング率よりも低くすることができるので、比較的容易に第2の樹脂層22、32及び第1の樹脂層21、31のヤング率を調整することができる。なお、第2の樹脂層22、32及び第1の樹脂層21、31のヤング率は、例えば、第1樹脂51及び第2樹脂52の種類並びに第1の導電性材料41及び第2の導電性材料42の種類を変更したり、第1樹脂51と第1の導電性材料41との比率等を調整したり、これらと熱処理とを併用したりすることによって調整してもよい。   7-4, when the second resin layers 22 and 32 are formed on the surfaces of the first resin layers 21 and 31, chip-type electrons having the terminal electrodes 20 and 30 on the surface of the ceramic body 11 are formed. The part 10 is completed. In the present embodiment, the Young's modulus of the second resin layers 22 and 32 is made lower than the Young's modulus of the first resin layers 21 and 31 by adjusting the conditions of the first heat treatment and the second heat treatment. Therefore, the Young's modulus of the second resin layers 22 and 32 and the first resin layers 21 and 31 can be adjusted relatively easily. The Young's modulus of the second resin layers 22 and 32 and the first resin layers 21 and 31 is, for example, the types of the first resin 51 and the second resin 52 and the first conductive material 41 and the second conductive material. It may be adjusted by changing the type of the conductive material 42, adjusting the ratio of the first resin 51 and the first conductive material 41, or using these together with heat treatment.

以上、本実施形態に係るチップ型電子部品は、第1の樹脂層及び第2の樹脂層を有する端子電極を備える。このため、第1の樹脂層及び第2の樹脂層が、外部応力及び熱応力を効果的に緩和することができるので、外部応力及び熱応力に起因するセラミック素体又は端子電極のクラックの発生を抑制することができる。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。   As described above, the chip-type electronic component according to the present embodiment includes the terminal electrode having the first resin layer and the second resin layer. For this reason, since the first resin layer and the second resin layer can effectively relieve external stress and thermal stress, generation of cracks in the ceramic body or terminal electrode due to external stress and thermal stress. Can be suppressed. The configuration of the present embodiment can also be applied as appropriate in the following embodiments. Moreover, what has the structure of this embodiment has the effect | action and effect similar to this embodiment.

(実施形態2)
図8は、実施形態2に係るチップ型電子部品の断面図である。図9は、実施形態2に係るチップ型電子部品が有する端子電極の拡大図である。実施形態2に係るチップ型電子部品10Aは、実施形態1に係るチップ型電子部品10と同様であるが、第2の樹脂層22、32の表面を覆うめっき層33を有するとともに、第2の樹脂層22、32は第1の樹脂層21、31の表面を、その一部を残して覆うとともに、第1の樹脂層21、31の一部とめっき層の一部とが接触する点が異なる。
(Embodiment 2)
FIG. 8 is a cross-sectional view of the chip-type electronic component according to the second embodiment. FIG. 9 is an enlarged view of a terminal electrode included in the chip-type electronic component according to the second embodiment. The chip-type electronic component 10A according to the second embodiment is the same as the chip-type electronic component 10 according to the first embodiment, but has a plating layer 33 that covers the surfaces of the second resin layers 22 and 32, and the second The resin layers 22 and 32 cover the surfaces of the first resin layers 21 and 31 while leaving a part of them, and a part of the first resin layers 21 and 31 and a part of the plating layer are in contact with each other. Different.

チップ型電子部品10Aの端子電極20A、30Aは、第1の樹脂層21、31と、第2の樹脂層22c、32cと、めっき層23、33とを含む。第1の樹脂層21、31は、実施形態1のチップ型電子部品10が有する第1の樹脂層21、31と同様である。チップ型電子部品10Aが有する第2の樹脂層22c、32cは、第2の樹脂52と、第2の導電性材料42cとを含む。第2の樹脂層22c、32cは、第1の樹脂層21、31の一部を残して第1の樹脂層21、31を覆っている。めっき層33は、第2の樹脂層22c、32cよりもセラミック素体11から離れた位置に配置されるとともに、第2の樹脂層22c、32cを覆い、かつ第1の樹脂層21、31の一部と接触する。すなわち、めっき層23、33は、第1の樹脂層21、31のうち、第2の樹脂層22c、32cが覆っていない部分と接触してこれを覆う。   The terminal electrodes 20A, 30A of the chip type electronic component 10A include first resin layers 21, 31, second resin layers 22c, 32c, and plating layers 23, 33. The first resin layers 21 and 31 are the same as the first resin layers 21 and 31 included in the chip-type electronic component 10 of the first embodiment. The second resin layers 22c and 32c included in the chip-type electronic component 10A include a second resin 52 and a second conductive material 42c. The second resin layers 22c and 32c cover the first resin layers 21 and 31 while leaving a part of the first resin layers 21 and 31. The plating layer 33 is disposed at a position farther from the ceramic body 11 than the second resin layers 22c and 32c, covers the second resin layers 22c and 32c, and is formed on the first resin layers 21 and 31. Contact with some. That is, the plating layers 23 and 33 are in contact with and cover portions of the first resin layers 21 and 31 that are not covered by the second resin layers 22c and 32c.

めっき層23、33は、Snめっき又はNi−Snめっきである。端子電極20A、30Aは、このような材料のめっき層23、33を有することにより、回路基板に実装される際には、はんだとの濡れ性が向上する。その結果、端子電極20A、30Aは確実に回路基板の端子電極と接続されるので、信頼性が向上する。なお、Snめっきでめっき層23、33が形成される場合、めっき層23、33は、1層である。Ni−Snめっきでめっき層23、33が形成される場合、めっき層23、33は、Niめっきの層の表面にSnめっきの層が設けられた2層のめっき層になる。   The plating layers 23 and 33 are Sn plating or Ni-Sn plating. The terminal electrodes 20A and 30A have the plating layers 23 and 33 of such a material, so that the wettability with the solder is improved when the terminal electrodes 20A and 30A are mounted on the circuit board. As a result, the terminal electrodes 20A and 30A are reliably connected to the terminal electrodes of the circuit board, so that the reliability is improved. In addition, when the plating layers 23 and 33 are formed by Sn plating, the plating layers 23 and 33 are one layer. When the plating layers 23 and 33 are formed by Ni—Sn plating, the plating layers 23 and 33 are two plating layers in which the Sn plating layer is provided on the surface of the Ni plating layer.

めっき層23、33は、第2の樹脂層22c、32cの表面に設けられる。めっき層23、33は、電解めっきにより設けられるので、第2の樹脂層22c、32cは導電性が必要である。このため、第2の樹脂層22c、32cは、図9に示すように、第2の樹脂52に第2の導電性材料42cを分散させることにより導電性が確保される。なお、本実施形態において、第2の導電性材料42cは金属の粒子であり、本実施形態ではCuである。また、第1の樹脂層21、31が含む第1の導電性材料41も金属の粒子であり、本実施形態ではCuである。第1の樹脂層21、31及び第2の樹脂層22c、32cは、いずれも導電性を有していればよいので、第1の導電性材料41及び第2の導電性材料42cの種類及び形態は上述したものに限定されない。例えば、上述した実施形態1又はその変形例に係る第1の導電性材料41、41a又は第2の導電性材料42、42a、42b等を、チップ型電子部品10Aの端子電極20A、20Bに適用してもよい。この場合、上述した実施形態1又はその変形例における作用、効果を得ることができる。特に、第1の導電性材料41、41a及び第2の導電性材料42、42a、42b、42cは、Cu以外では、Niが好ましい。   The plating layers 23 and 33 are provided on the surfaces of the second resin layers 22c and 32c. Since the plating layers 23 and 33 are provided by electrolytic plating, the second resin layers 22c and 32c need to be conductive. Therefore, the second resin layers 22c and 32c are ensured of conductivity by dispersing the second conductive material 42c in the second resin 52, as shown in FIG. In the present embodiment, the second conductive material 42c is a metal particle, and in this embodiment is Cu. The first conductive material 41 included in the first resin layers 21 and 31 is also a metal particle, which is Cu in this embodiment. Since the first resin layers 21 and 31 and the second resin layers 22c and 32c only have to be conductive, the types of the first conductive material 41 and the second conductive material 42c and The form is not limited to that described above. For example, the first conductive material 41, 41a or the second conductive material 42, 42a, 42b or the like according to the first embodiment described above or its modification is applied to the terminal electrodes 20A, 20B of the chip electronic component 10A. May be. In this case, the operation and effect of the above-described first embodiment or its modification can be obtained. In particular, the first conductive materials 41 and 41a and the second conductive materials 42, 42a, 42b, and 42c are preferably Ni except for Cu.

一般に、導電性樹脂は、導体と比較して電気抵抗が大きい。本実施形態において、端子電極20A、30Aは、導電性を有する第1の樹脂層21、31と、同じく導電性を有する第2の樹脂層22c、32cがと積層されている。このため、端子電極20A、30Aは、等価直列抵抗が増加する傾向がある。特に、本実施形態では、第1の樹脂層21、31よりも第2の樹脂層22c、32cの方がヤング率は低いので、第2の樹脂層22c、32cの方が第1の樹脂層21、31よりも電気抵抗が高くなる傾向がある。結果として、端子電極20A、30Aの等価直列抵抗が増加する傾向が大きい。   In general, a conductive resin has a larger electric resistance than a conductor. In the present embodiment, the terminal electrodes 20A and 30A are formed by laminating first resin layers 21 and 31 having conductivity and second resin layers 22c and 32c having the same conductivity. For this reason, the terminal electrodes 20A and 30A tend to increase the equivalent series resistance. In particular, in the present embodiment, the second resin layers 22c and 32c have a lower Young's modulus than the first resin layers 21 and 31, so the second resin layers 22c and 32c are the first resin layers. There is a tendency that the electrical resistance is higher than those of 21 and 31. As a result, there is a large tendency for the equivalent series resistance of the terminal electrodes 20A and 30A to increase.

このため、本実施形態では、第2の樹脂層22c、32cが、第1の樹脂層21、31を、その一部残して覆う。同時に、めっき層23、33が、第2の樹脂層22c、32cから露出した第1の樹脂層21、31(すなわち第2の樹脂層22に覆われていない第1の樹脂層21、31)と、第2の樹脂層22c、32cとを覆う。このような構造により、チップ型電子部品10Aは、めっき層23、33と第1の樹脂層21、31とが電気的に接続されるので、導電性の低い(すなわち電気抵抗が高い)第2の樹脂層21、31による端子電極20A、30Aの導電性の低下を抑制することができる。その結果、チップ型電子部品10Aは、端子電極20A、20Bの等価直列抵抗の増加を抑制することができる。このように、端子電極20A、30Aの構造は、2つの導電性の樹脂層と最外層に金属めっきの層とを有するものに対して好適である。   For this reason, in the present embodiment, the second resin layers 22c and 32c cover the first resin layers 21 and 31 while leaving a part thereof. At the same time, the plated layers 23 and 33 are exposed to the first resin layers 21 and 31 exposed from the second resin layers 22c and 32c (that is, the first resin layers 21 and 31 not covered with the second resin layer 22). And the second resin layers 22c and 32c. With such a structure, the chip-type electronic component 10A is electrically connected to the plating layers 23 and 33 and the first resin layers 21 and 31, and therefore has a low conductivity (that is, a high electrical resistance). Decrease in conductivity of the terminal electrodes 20A and 30A due to the resin layers 21 and 31 can be suppressed. As a result, the chip-type electronic component 10A can suppress an increase in the equivalent series resistance of the terminal electrodes 20A and 20B. Thus, the structure of the terminal electrodes 20A and 30A is suitable for a structure having two conductive resin layers and a metal plating layer as the outermost layer.

チップ型電子部品10Aが回路基板に実装される場合、そして、めっき層23、33が回路基板の端子と電気的に接続される。この場合、チップ型電子部品10Aは、第2の樹脂層22c、32cよりも導電性の高い(すなわち電気抵抗が低い)第1の樹脂層21、31及びめっき層23、33を介して内部電極17、18が回路基板の端子と電気的に接続される。すなわち、チップ型電子部品10Aは、導電性の低い第2の樹脂層22c、23cを介さずに、内部電極17、18を回路基板の端子と電気的に接続できる。その結果、チップ型電子部品10Aの内部電極17、18と回路基板の端子とが、低抵抗で電気的に接続される。また、チップ型電子部品10Aは、めっき層23、33が回路基板の端子と電気的に接続されるので、はんだと端子電極20A、30Aとのの濡れ性が向上する。その結果、チップ型電子部品10Aは、回路基板へ実装されたときの信頼性が向上する。   When the chip-type electronic component 10A is mounted on the circuit board, the plating layers 23 and 33 are electrically connected to the terminals of the circuit board. In this case, the chip-type electronic component 10 </ b> A has an internal electrode through the first resin layers 21 and 31 and the plating layers 23 and 33 having higher conductivity (that is, lower electrical resistance) than the second resin layers 22 c and 32 c. 17 and 18 are electrically connected to the terminals of the circuit board. That is, the chip-type electronic component 10A can electrically connect the internal electrodes 17 and 18 to the terminals of the circuit board without using the second resin layers 22c and 23c having low conductivity. As a result, the internal electrodes 17 and 18 of the chip-type electronic component 10A and the terminals of the circuit board are electrically connected with low resistance. In the chip-type electronic component 10A, the plating layers 23 and 33 are electrically connected to the terminals of the circuit board, so that the wettability between the solder and the terminal electrodes 20A and 30A is improved. As a result, the reliability of the chip-type electronic component 10A when mounted on the circuit board is improved.

本実施形態において、チップ型電子部品10Aの端子電極20A、30Aが有するめっき層23、33の代わりに、第3の導電性材料を含む第3の樹脂層を用いてもよい。この場合、第3の樹脂層と第1の樹脂層21、31と一部とが電気的に接続する。第3の樹脂層は、第3の導電性材料を含む樹脂を第1の樹脂層21、31の表面に塗布した後、加熱により硬化させて形成することができる。このため、第2の樹脂層22c、32cに導電性は不要であるので、第2の樹脂層22c、32cは、第2の導電性材料42cを含まなくてもよい。めっき層23、33の代わりに第3の樹脂層を用いる場合、第3の樹脂層が回路基板の端子と電気的に接続されるため、第3の樹脂層はSnを含むことが好ましい。このようにすれば、はんだと第3の樹脂層との濡れ性が向上するので、端子電極20A、30Aと回路基板の端子との接続の信頼性が向上する。   In the present embodiment, a third resin layer containing a third conductive material may be used instead of the plating layers 23 and 33 included in the terminal electrodes 20A and 30A of the chip-type electronic component 10A. In this case, the third resin layer, the first resin layers 21 and 31, and a part thereof are electrically connected. The third resin layer can be formed by applying a resin containing a third conductive material to the surfaces of the first resin layers 21 and 31 and then curing the resin by heating. For this reason, since the second resin layers 22c and 32c do not need to have conductivity, the second resin layers 22c and 32c may not include the second conductive material 42c. When the third resin layer is used instead of the plating layers 23 and 33, the third resin layer preferably includes Sn because the third resin layer is electrically connected to the terminal of the circuit board. In this way, the wettability between the solder and the third resin layer is improved, so that the reliability of connection between the terminal electrodes 20A, 30A and the terminals of the circuit board is improved.

(端子電極の変形例)
図10は、実施形態2に係るチップ型電子部品が有する端子電極の第1変形例を示す拡大図である。本変形例に係る端子電極20Aa、30Aaは、上述した端子電極20A、30Aと同様であるが、第2の樹脂層22b、32bが有する第2の導電性材料42bが、上述した端子電極20A、30Aとは異なる。本変形例において、第2の樹脂層22b、32bは、上述した実施形態1の変形例(図5参照)と同様である。すなわち、第2の樹脂層22b、32bは、第2の導電性材料42bの粒子として、第1粒子42A及び第2粒子42Bを含む。第1粒子42AはNiの粒子であり、第2粒子42BはCuの粒子である。そして、めっき層23、33が第2の樹脂層22b、32bの表面を覆う。
(Modification of terminal electrode)
FIG. 10 is an enlarged view showing a first modification of the terminal electrode included in the chip-type electronic component according to the second embodiment. The terminal electrodes 20Aa and 30Aa according to this modification are the same as the terminal electrodes 20A and 30A described above, but the second conductive material 42b included in the second resin layers 22b and 32b is the same as the terminal electrodes 20A and 20A described above. Different from 30A. In the present modification, the second resin layers 22b and 32b are the same as the modification of the first embodiment described above (see FIG. 5). That is, the second resin layers 22b and 32b include the first particles 42A and the second particles 42B as the particles of the second conductive material 42b. The first particles 42A are Ni particles, and the second particles 42B are Cu particles. The plating layers 23 and 33 cover the surfaces of the second resin layers 22b and 32b.

図11は、実施形態2に係るチップ型電子部品が有する端子電極の第2変形例を示す拡大図である。本変形例に係る端子電極20Ab、30Abは、上述した端子電極20A、30Aと同様であるが、第2の樹脂層22d、32dが有する第2の導電性材料42dが、上述した端子電極20A、30Aとは異なる。本変形例において、第2の樹脂層22d、32dが含む第2の導電性材料42dは、第1粒子42Aの少なくとも一部が被覆材料42Sで被覆された形態の粒子である。そして、めっき層23、33が第2の樹脂層22d、32dの表面を覆う。この例では、第1粒子42AはNiの粒子であり、被覆材料42SはCuである。しかし、第1粒子42A及び被覆材料42Sの種類は、上述したものに限定されない。   FIG. 11 is an enlarged view showing a second modification of the terminal electrode included in the chip-type electronic component according to the second embodiment. The terminal electrodes 20Ab and 30Ab according to this modification are the same as the terminal electrodes 20A and 30A described above, but the second conductive material 42d included in the second resin layers 22d and 32d is the terminal electrode 20A described above. Different from 30A. In the present modification, the second conductive material 42d included in the second resin layers 22d and 32d is a particle in a form in which at least a part of the first particle 42A is coated with the coating material 42S. The plating layers 23 and 33 cover the surfaces of the second resin layers 22d and 32d. In this example, the first particles 42A are Ni particles, and the coating material 42S is Cu. However, the types of the first particles 42A and the coating material 42S are not limited to those described above.

(チップ型電子部品の製造方法)
図12は、実施形態2に係るチップ型電子部品の製造方法のフローチャートである。図13−1から図13−6は、実施形態2に係るチップ型電子部品の製造方法の説明図である。ここでは、図8に示すチップ型電子部品10Aを製造する方法の一例を説明する。チップ型電子部品10Aを製造するにあたり、ステップS21及びステップS22(図13−1、図13−2)は、実施形態1で説明したステップS11及びステップS12と同様なので説明を省略する。ステップS22の第1樹脂層形成工程が終了し、セラミック素体11の表面に第1の樹脂層21、31が形成されたら、ステップS23に進む。
(Chip type electronic component manufacturing method)
FIG. 12 is a flowchart of the method for manufacturing the chip-type electronic component according to the second embodiment. FIGS. 13-1 to 13-6 are explanatory diagrams of the method for manufacturing the chip-type electronic component according to the second embodiment. Here, an example of a method for manufacturing the chip-type electronic component 10A shown in FIG. 8 will be described. In manufacturing the chip-type electronic component 10A, step S21 and step S22 (FIGS. 13-1 and 13-2) are the same as step S11 and step S12 described in the first embodiment, and thus description thereof is omitted. If the 1st resin layer formation process of Step S22 is completed and the 1st resin layers 21 and 31 are formed in the surface of ceramic body 11, it will progress to Step S23.

ステップS23は、第1樹脂層被覆工程である。第1樹脂層被覆工程は、第1の樹脂層21、31の一部が被覆材MSで被覆される工程である。これは、第1の樹脂層21、31の一部を第2の樹脂層22、32で被覆しないで、上述しためっき層23、33と第1の樹脂層21、31の一部とを電気的に接続させるためである。本実施形態では、図13−3に示すように、第1の樹脂層21、31と側面12との境界から端面13、14に向かう途中の部分まで、第1の樹脂層21、31の一部が被覆材MSで被覆される。被覆材MSは、例えば、レジスト等の樹脂である。第1の樹脂層21、31の一部が被覆材MSで被覆されたら、ステップS24で示される第2樹脂層形成工程に進む。   Step S23 is a first resin layer coating step. The first resin layer covering step is a step in which a part of the first resin layers 21 and 31 are covered with the covering material MS. This is because a part of the first resin layers 21 and 31 are not covered with the second resin layers 22 and 32 and the plating layers 23 and 33 and a part of the first resin layers 21 and 31 are electrically connected. It is for making it connect. In the present embodiment, as shown in FIG. 13C, one of the first resin layers 21, 31 is extended from the boundary between the first resin layers 21, 31 and the side surface 12 to the middle part toward the end surfaces 13, 14. The part is covered with the covering material MS. The covering material MS is, for example, a resin such as a resist. When part of the first resin layers 21 and 31 is covered with the covering material MS, the process proceeds to the second resin layer forming step shown in step S24.

ステップS24の第2樹脂層形成工程は、実施形態1で説明したステップS13の第2樹脂層形成工程と同様であるが、図13−4に示すように、第1の樹脂層21、31及び被覆材MSの表面に、第2混合物22P、32Pが塗布される。また、第2混合物22P、32Pは、図9に示す第2の導電性材料42cを含む。その他は、実施形態1と同様である。ステップS24の第2樹脂層形成工程が終了し、第1の樹脂層21、31及び被覆材MSの表面に第2の樹脂層22、32が形成されたら、ステップS25に進む。ステップS25は、被覆材除去工程である。被覆材除去工程は、被覆材MSが除去される工程である。被覆材MSがレジスト等の樹脂である場合、これを溶解させる溶媒を用いて被覆材MSを除去する。   The second resin layer forming step of step S24 is the same as the second resin layer forming step of step S13 described in the first embodiment, but as shown in FIG. 13-4, the first resin layers 21, 31 and The second mixture 22P, 32P is applied to the surface of the covering material MS. Further, the second mixtures 22P and 32P include the second conductive material 42c shown in FIG. Others are the same as in the first embodiment. If the 2nd resin layer formation process of step S24 is complete | finished and the 2nd resin layers 22 and 32 are formed in the surface of the 1st resin layers 21 and 31 and the coating | covering material MS, it will progress to step S25. Step S25 is a covering material removing step. The covering material removing step is a step in which the covering material MS is removed. When the coating material MS is a resin such as a resist, the coating material MS is removed using a solvent that dissolves the coating material MS.

被覆材MSが除去されると、図13−5に示すように、第1の樹脂層21、31と側面12との境界から端面13、14に向かう途中の部分までは、第1の樹脂層21、31が第2の樹脂層22、32で覆われない。被覆材MSが除去されたら、ステップS26に進み、第1の樹脂層21、31の表面の一部及び第2の樹脂層22、32の表面に、めっき層23、33が形成される。めっき層23、33は、例えば、電解めっきが用いられる。このようにして、図13−6に示すように、セラミック素体11の表面に端子電極20A、30Aを有するチップ型電子部品10Aが完成する。なお、被膜材MSを用いなくても、ペースト状の第2混合物22P、32Pにセラミック素体11の第1の樹脂層21、31を浸漬する際に、浸漬の深さを調整することで、第1の樹脂層21、31を一部露出させてもよい。   When the covering material MS is removed, as shown in FIG. 13-5, the first resin layer extends from the boundary between the first resin layers 21 and 31 and the side surface 12 to the middle portion toward the end surfaces 13 and 14. 21 and 31 are not covered with the second resin layers 22 and 32. When the covering material MS is removed, the process proceeds to step S26, and plating layers 23 and 33 are formed on part of the surfaces of the first resin layers 21 and 31 and on the surfaces of the second resin layers 22 and 32. For the plating layers 23 and 33, for example, electrolytic plating is used. In this way, as shown in FIG. 13-6, the chip-type electronic component 10A having the terminal electrodes 20A and 30A on the surface of the ceramic body 11 is completed. Even when the coating material MS is not used, by immersing the first resin layers 21 and 31 of the ceramic body 11 in the paste-like second mixture 22P and 32P, by adjusting the immersion depth, The first resin layers 21 and 31 may be partially exposed.

本実施形態では、第1の熱処理及び第2の熱処理の条件を調整することにより、第1の樹脂層21、31のヤング率は、第2の樹脂層22、32のヤング率よりも高くなっている。このため、セラミック素体11の端面13、14に、硬度の高い第1の樹脂層21、31が強固に密着している。このため、めっき層23、33を形成する際にめっき液がセラミック素体11の内部に浸入するおそれを低減できる。その結果、本実施形態に係るチップ型電子部品の製造方法は、めっき層23、33を有するチップ型電子部品10Aの信頼性を向上させることができる。また、第2の樹脂層22、32は、図9に示す第2の導電性材料42cを有するので、電解めっきを用いてめっき層23、33を形成することができる。   In this embodiment, the Young's modulus of the first resin layers 21 and 31 is higher than the Young's modulus of the second resin layers 22 and 32 by adjusting the conditions of the first heat treatment and the second heat treatment. ing. For this reason, the first resin layers 21 and 31 having high hardness are firmly adhered to the end faces 13 and 14 of the ceramic body 11. For this reason, when forming the plating layers 23 and 33, the possibility that the plating solution may enter the ceramic body 11 can be reduced. As a result, the chip-type electronic component manufacturing method according to the present embodiment can improve the reliability of the chip-type electronic component 10 </ b> A having the plating layers 23 and 33. Moreover, since the 2nd resin layers 22 and 32 have the 2nd electroconductive material 42c shown in FIG. 9, the plating layers 23 and 33 can be formed using electrolytic plating.

めっき層23、33を確実に形成することができるように、めっき層23、33を形成する前に、第2の樹脂層22、32を研磨することがある。チップ型電子部品10Aは、第2の樹脂層22、32のヤング率は、第1の樹脂層21、31のヤング率よりも低いので、めっき層23、33を形成する前の研磨を容易かつ確実に行うことができるとともに、研磨に要する時間を短縮して生産性を向上させることもできる。   Before the plating layers 23 and 33 are formed, the second resin layers 22 and 32 may be polished so that the plating layers 23 and 33 can be reliably formed. Since the Young's modulus of the second resin layers 22 and 32 is lower than the Young's modulus of the first resin layers 21 and 31 in the chip-type electronic component 10A, polishing before forming the plating layers 23 and 33 is easy and This can be performed reliably, and the time required for polishing can be shortened to improve productivity.

以上、本実施形態に係るチップ型電子部品は、第1の樹脂層及び第2の樹脂層を有するので、実施形態1に係るチップ型電子部品と同様の作用、効果を奏する。さらに、本実施形態に係るチップ型電子部品は、第1の樹脂層の一部及び第2の樹脂層と電気的に接続されるめっき層を有する。このめっき層により、チップ型電子部品が回路基板へ実装されたときの信頼性が向上する。また、導電性が高い第1の樹脂層とめっき層とが電気的に接続されるため、端子電極の等価直列抵抗が低下する。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。   As described above, since the chip-type electronic component according to the present embodiment has the first resin layer and the second resin layer, the same functions and effects as the chip-type electronic component according to Embodiment 1 are exhibited. Furthermore, the chip-type electronic component according to the present embodiment includes a plating layer that is electrically connected to a part of the first resin layer and the second resin layer. This plating layer improves the reliability when the chip-type electronic component is mounted on the circuit board. In addition, since the first resin layer having high conductivity and the plating layer are electrically connected, the equivalent series resistance of the terminal electrode is reduced. The configuration of the present embodiment can also be applied as appropriate in the following embodiments. Moreover, what has the structure of this embodiment has the effect | action and effect similar to this embodiment.

(実施形態3)
図14は、実施形態3に係るチップ型電子部品の断面図である。実施形態3に係るチップ型電子部品10Bは、実施形態1に係るチップ型電子部品10と同様であるが、第1の樹脂層21、31とセラミック素体11との間に、焼付け層20G、30Gを有する点が異なる。他の構造は、実施形態1と同様である。チップ型電子部品10Bが有する端子電極20B、30Bは、焼付け層20G、30Gと、第1の樹脂層21、31と、第2の樹脂層22、32とを含む。本実施形態において、第2の樹脂層22、32は、第1の樹脂層21、31の表面全体を覆い、これと接触する。
(Embodiment 3)
FIG. 14 is a cross-sectional view of the chip-type electronic component according to the third embodiment. The chip-type electronic component 10B according to the third embodiment is the same as the chip-type electronic component 10 according to the first embodiment, except that a baking layer 20G, between the first resin layers 21 and 31 and the ceramic body 11 is provided. The difference is that it has 30G. Other structures are the same as those of the first embodiment. The terminal electrodes 20B and 30B included in the chip-type electronic component 10B include baking layers 20G and 30G, first resin layers 21 and 31, and second resin layers 22 and 32. In the present embodiment, the second resin layers 22 and 32 cover the entire surface of the first resin layers 21 and 31 and come into contact therewith.

焼付け層20G、30Gは、セラミック素体11の内部電極17、18が露出している表面、すなわち端面13、14に設けられて、内部電極17、18と電気的に接続している。焼付け層20G、30Gは、例えば、ガラスフリットと導電性材料(例えば、Cu又はNi等の金属)の粒子とを混合したペーストを端面13、14に塗布し、850℃程度の温度で焼成することにより形成される。   The baking layers 20G and 30G are provided on the surface of the ceramic body 11 where the internal electrodes 17 and 18 are exposed, that is, on the end surfaces 13 and 14, and are electrically connected to the internal electrodes 17 and 18. For the baking layers 20G and 30G, for example, a paste in which glass frit and particles of a conductive material (for example, metal such as Cu or Ni) are mixed is applied to the end faces 13 and 14 and fired at a temperature of about 850 ° C. It is formed by.

焼付け層20G、30Gの表面に、第1の樹脂層21、31と第2の樹脂層22、32とがこの順で形成される。このように、第1の樹脂層21、31とセラミック素体11との間には、第1の樹脂層21、31とは異なる層(本実施形態では焼き付け層20G、30G)が配置されていてもよい。第2の樹脂層22、32は、第1の樹脂層21、31をすべて覆っていてもよいし、一部を残して覆ってもよい。チップ型電子部品10Bは、第2の樹脂層22、32が回路基板の端子と電気的に接続される。このため、第2の樹脂層22、32は、第2の導電性材料として、Snを含むことが好ましい。このようにすれば、はんだとの濡れ性が向上するので、端子電極20B、30Bと回路基板の端子との電気的な接続の信頼性が向上する。   First resin layers 21 and 31 and second resin layers 22 and 32 are formed in this order on the surfaces of the baking layers 20G and 30G. Thus, between the first resin layers 21 and 31 and the ceramic body 11, layers different from the first resin layers 21 and 31 (baked layers 20G and 30G in this embodiment) are arranged. May be. The second resin layers 22 and 32 may cover all of the first resin layers 21 and 31, or may cover a part of them. In the chip-type electronic component 10B, the second resin layers 22 and 32 are electrically connected to the terminals of the circuit board. For this reason, it is preferable that the 2nd resin layers 22 and 32 contain Sn as a 2nd electroconductive material. In this way, the wettability with the solder is improved, so that the reliability of electrical connection between the terminal electrodes 20B and 30B and the terminals of the circuit board is improved.

チップ型電子部品10Bは、焼付け層20G、30Gの表面に第1の樹脂層21、31及び第2の樹脂層22、32が形成された端子電極20B、30Bを有する。このため、チップ型電子部品10Bは、実施形態1のチップ型電子部品10と同様に、第1の樹脂層21、31及び第2の樹脂層22、32が、回路基板からの外部応力及びチップ型電子部品10の発熱に起因する熱応力を緩和してクラックの発生を抑制するとともに、音鳴りを抑制する。特に、第2の樹脂層22、32のヤング率が第1の樹脂層21、31のヤング率よりも低いため、外部応力及び熱応力を効果的に緩和することができる。本実施形態の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。   The chip-type electronic component 10B includes terminal electrodes 20B and 30B in which first resin layers 21 and 31 and second resin layers 22 and 32 are formed on the surfaces of the baking layers 20G and 30G. Therefore, in the chip-type electronic component 10B, as in the chip-type electronic component 10 of the first embodiment, the first resin layers 21 and 31 and the second resin layers 22 and 32 have the external stress from the circuit board and the chip. The thermal stress caused by the heat generation of the mold electronic component 10 is relieved to suppress the generation of cracks and to suppress the noise. In particular, since the Young's modulus of the second resin layers 22 and 32 is lower than the Young's modulus of the first resin layers 21 and 31, external stress and thermal stress can be effectively relieved. The configuration of the present embodiment can also be applied as appropriate in the following embodiments. Moreover, what has the structure of this embodiment has the effect | action and effect similar to this embodiment.

(実施形態4)
図15は、実施形態4に係るチップ型電子部品の断面図である。実施形態4に係るチップ型電子部品10Cは、実施形態1に係るチップ型電子部品10と同様であるが、第2の樹脂層22、32よりもセラミック素体11から離れた位置に、第3の樹脂層24、34を有する点が異なる。他の構造は、実施形態1と同様である。チップ型電子部品10Cが有する端子電極20C、30Cは、第1の樹脂層21、31と、第2の樹脂層22、32と、第3の樹脂層24、34とを含む。本実施形態において、第2の樹脂層22、32は、第1の樹脂層21、31の表面全体を覆い、これと接触する。
(Embodiment 4)
FIG. 15 is a cross-sectional view of the chip-type electronic component according to the fourth embodiment. The chip-type electronic component 10C according to the fourth embodiment is the same as the chip-type electronic component 10 according to the first embodiment, but the third electronic component 10C according to the fourth embodiment is located at a position farther from the ceramic body 11 than the second resin layers 22 and 32. The resin layers 24 and 34 are different. Other structures are the same as those of the first embodiment. The terminal electrodes 20C and 30C included in the chip-type electronic component 10C include first resin layers 21 and 31, second resin layers 22 and 32, and third resin layers 24 and 34. In the present embodiment, the second resin layers 22 and 32 cover the entire surface of the first resin layers 21 and 31 and come into contact therewith.

第3の樹脂層24、34は、第2の樹脂層22、32の表面に設けられる。第3の樹脂層24、34は、第3の樹脂と、第3の導電性材料とを含む。また、第2の樹脂層22、32は、第1の樹脂層21、31と第3の樹脂層24、34とを電気的に接続するため、第2の導電性材料を含む。   The third resin layers 24 and 34 are provided on the surfaces of the second resin layers 22 and 32. The third resin layers 24 and 34 include a third resin and a third conductive material. Further, the second resin layers 22 and 32 include a second conductive material in order to electrically connect the first resin layers 21 and 31 and the third resin layers 24 and 34.

第3の樹脂は、第1の樹脂層21、31又は第2の樹脂層22、32の樹脂と同様のものを用いることができる。本実施形態において、第3の樹脂層24、34は、回路基板の端子とはんだで接合されるので、少なくともSnを含むことが好ましい。第3の樹脂層24、34は、第1の樹脂層21、31及び第2の樹脂層22、32と同様に形成することができる。第3の樹脂層24、34のヤング率は、特に限定されるものではないが、例えば、第2の樹脂層22、32のヤング率よりも大きくすれば、端子電極20C、30Cの最外層に配置される第3の樹脂層24、34の傷付き等を低減することができる。   As the third resin, the same resin as the resin of the first resin layers 21 and 31 or the second resin layers 22 and 32 can be used. In this embodiment, since the 3rd resin layers 24 and 34 are joined with the terminal of a circuit board with solder, it is preferable that Sn is included at least. The third resin layers 24 and 34 can be formed in the same manner as the first resin layers 21 and 31 and the second resin layers 22 and 32. The Young's modulus of the third resin layers 24 and 34 is not particularly limited. For example, if the Young's modulus of the third resin layers 24 and 34 is larger than the Young's modulus of the second resin layers 22 and 32, the outermost layers of the terminal electrodes 20C and 30C are formed. The damage etc. of the 3rd resin layers 24 and 34 arrange | positioned can be reduced.

チップ型電子部品10Cは、実施形態1のチップ型電子部品10(図2参照)と比較して、第3の樹脂層24、34をさらに有している。このため、チップ型電子部品10Cは、実施形態1のチップ型電子部品10よりも、回路基板からの外部応力及びチップ型電子部品10の発熱に起因する熱応力を緩和してクラックの発生を抑制する効果及び音鳴りを抑制する効果が高い。また、第3の樹脂層24、34のヤング率を第2の樹脂層22、32のヤング率よりも低くすれば、さらに外部応力及び熱応力を効果的に緩和する効果及び音鳴りを抑制する効果が得られる。また、本実施形態の構成を備えるものは、本実施形態と同様の作用、効果を奏する。   The chip-type electronic component 10C further includes third resin layers 24 and 34 as compared with the chip-type electronic component 10 (see FIG. 2) of the first embodiment. For this reason, the chip-type electronic component 10C suppresses the occurrence of cracks by relaxing the external stress from the circuit board and the thermal stress caused by the heat generation of the chip-type electronic component 10 than the chip-type electronic component 10 of the first embodiment. The effect which suppresses and sound generation is high. Further, if the Young's modulus of the third resin layers 24 and 34 is made lower than the Young's modulus of the second resin layers 22 and 32, the effect of effectively relieving external stress and thermal stress and the noise are suppressed. An effect is obtained. Moreover, what has the structure of this embodiment has the effect | action and effect similar to this embodiment.

10、10A、10B、10C チップ型電子部品
11 セラミック素体
12 側面
13、14 端面
15 誘電体
17、18 内部電極
17L、18L 引出部
20、20a、20b、20A、20Aa、20Ab、20B、20C、30、30a、30b、30A、30Aa、30Ab、30B、30C 端子電極
20G、30G 焼付け層
20S 端子側面
20T 端子端面
21、21a、31、31a 第1の樹脂層
21P、31P 第1混合物
22、22a、22b、22c、22d、32、32a、32b、32c、32d 第2の樹脂層
22P、32P 第2混合物
23、33 めっき層
24、34 第3の樹脂層
41、41a 第1の導電性材料
41A 第1の導電性粒子
41B 第2の導電性粒子
42、42a、42b、42c、42d 第2の導電性材料
42A 第1粒子
42B 第2粒子
42C 第3粒子
42S 被覆材料
51 第1の樹脂
52 第2の樹脂
10, 10A, 10B, 10C Chip-type electronic component 11 Ceramic element body 12 Side face 13, 14 End face 15 Dielectric body 17, 18 Internal electrode 17L, 18L Lead part 20, 20a, 20b, 20A, 20Aa, 20Ab, 20B, 20C, 30, 30a, 30b, 30A, 30Aa, 30Ab, 30B, 30C Terminal electrode 20G, 30G Baking layer 20S Terminal side surface 20T Terminal end surface 21, 21a, 31, 31a First resin layer 21P, 31P First mixture 22, 22a, 22b, 22c, 22d, 32, 32a, 32b, 32c, 32d Second resin layer 22P, 32P Second mixture 23, 33 Plating layer 24, 34 Third resin layer 41, 41a First conductive material 41A First First conductive particle 41B Second conductive particle 42, 42a, 42b, 42c, 42d Second conductive Fee 42A first particle 42B second particles 42C third particulate 42S coating material 51 first resin 52 second resin

Claims (17)

誘電体を含むセラミック素体と、
前記セラミック素体の内部に配置され、かつ、前記セラミック素体の表面に一部が露出する内部電極と、
前記セラミック素体の表面に配置された端子電極と、を含み、
前記端子電極は、
第1の導電性材料と第1の樹脂とを含み、かつ前記セラミック素体の前記内部電極が露出する表面側に配置される第1の樹脂層と、
第2の樹脂を含むとともに、前記第1の樹脂層の少なくとも一部と接触し、かつ前記第1の樹脂層よりもヤング率が低い第2の樹脂層と、を含む
ことを特徴とするチップ型電子部品。
A ceramic body including a dielectric;
An internal electrode disposed inside the ceramic body and partially exposed on the surface of the ceramic body;
A terminal electrode disposed on the surface of the ceramic body,
The terminal electrode is
A first resin layer including a first conductive material and a first resin and disposed on a surface side where the internal electrode of the ceramic body is exposed;
A chip including a second resin and a second resin layer in contact with at least a part of the first resin layer and having a Young's modulus lower than that of the first resin layer Type electronic components.
前記第1の樹脂層は、前記内部電極の露出した部分及び前記内部電極が露出している前記セラミック素体の表面を覆う請求項1に記載のチップ型電子部品。   2. The chip-type electronic component according to claim 1, wherein the first resin layer covers an exposed portion of the internal electrode and a surface of the ceramic body from which the internal electrode is exposed. 前記第2の樹脂層は、第2の導電性材料を含む請求項1又は2に記載のチップ型電子部品。   The chip-type electronic component according to claim 1, wherein the second resin layer includes a second conductive material. 前記第1の導電性材料は、第1の導電性粒子と、前記第1の導電性粒子よりも粒径が小さい第2の導電性粒子とを含む請求項1又は2に記載のチップ型電子部品。   3. The chip-type electron according to claim 1, wherein the first conductive material includes first conductive particles and second conductive particles having a particle diameter smaller than that of the first conductive particles. parts. 前記第1の導電性粒子の粒径は1μm以上10μm以下であり、前記第2の導電性粒子の粒径は0.1μm以下である請求項4に記載のチップ型電子部品。   5. The chip-type electronic component according to claim 4, wherein the first conductive particles have a particle size of 1 μm or more and 10 μm or less, and the second conductive particles have a particle size of 0.1 μm or less. 前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が小さい請求項4又は5に記載のチップ型電子部品。   The chip-type electronic component according to claim 4 or 5, wherein the first conductive particles have a particle size smaller than a thickness of the internal electrode. 前記第1の導電性粒子は、前記内部電極の厚みよりも粒径が大きい請求項4から6のいずれか1項に記載のチップ型電子部品。   The chip-type electronic component according to any one of claims 4 to 6, wherein the first conductive particles have a particle size larger than a thickness of the internal electrode. 前記第2の樹脂層は、第2の導電性材料の粒子を含む請求項4から7のいずれか1項に記載のチップ型電子部品。   The chip-type electronic component according to claim 4, wherein the second resin layer includes particles of a second conductive material. 前記第1の樹脂層に含まれる前記第1の導電性粒子と前記第2の導電性粒子との平均粒径は、前記第2の導電性材料の粒子の平均粒径よりも小さい請求項8に記載のチップ型電子部品。   The average particle diameter of the first conductive particles and the second conductive particles contained in the first resin layer is smaller than the average particle diameter of the particles of the second conductive material. The chip-type electronic component according to 1. 前記第1の樹脂層及び前記第2の樹脂層は、いずれもガラスフリットを含有しない請求項1から9のいずれか1項に記載のチップ型電子部品。   10. The chip-type electronic component according to claim 1, wherein each of the first resin layer and the second resin layer does not contain glass frit. 前記第1の導電性材料及び前記第2の導電性材料は、Cu又はNiを含む請求項3、8又は9のいずれか1項に記載のチップ型電子部品。   10. The chip-type electronic component according to claim 3, wherein the first conductive material and the second conductive material contain Cu or Ni. さらに、前記第2の樹脂層の表面を覆うめっき層を有する請求項3、8又は9のいずれか1項に記載のチップ型電子部品。   Furthermore, the chip-type electronic component of any one of Claim 3, 8 or 9 which has a plating layer which covers the surface of the said 2nd resin layer. 前記第2の樹脂層は前記第1の樹脂層の表面を、その一部を残して覆うとともに、前記第1の樹脂層の一部と前記めっき層の一部とが接触する請求項12に記載のチップ型電子部品。   The second resin layer covers the surface of the first resin layer leaving a part thereof, and a part of the first resin layer and a part of the plating layer are in contact with each other. The chip-type electronic component described. 前記端子電極は、前記第2の樹脂層が最外層となり、かつ前記第2の導電性材料はSnを含む請求項3、8又は9のいずれか1項に記載のチップ型電子部品。   10. The chip-type electronic component according to claim 3, wherein the terminal electrode has the second resin layer as an outermost layer, and the second conductive material contains Sn. 表面に内部電極の一部が露出した引出部を有するセラミック素体を準備する工程と、
前記引出部及び前記セラミック素体の前記引出部が露出した表面に、第1の樹脂と第1の導電性材料とを含む第1混合物を塗布して硬化させることにより、第1の樹脂層を形成する第1樹脂層形成工程と、
前記第1の樹脂層の表面に、第2の樹脂と第2の導電性材料とを含む第2混合物を塗布して硬化させることにより、第2の樹脂層を形成する第2樹脂層形成工程と、を含み、
前記第1樹脂層形成工程及び前記第2樹脂層形成工程においては、前記第1の樹脂層のヤング率よりも、前記第2の樹脂層のヤング率の方が小さくなるように熱処理することを特徴とするチップ型電子部品の製造方法。
Preparing a ceramic body having a lead portion with a portion of the internal electrode exposed on the surface;
The first resin layer is formed by applying and curing a first mixture containing a first resin and a first conductive material on the exposed surface of the lead portion and the lead portion of the ceramic body. A first resin layer forming step to be formed;
A second resin layer forming step of forming a second resin layer by applying and curing a second mixture containing a second resin and a second conductive material on the surface of the first resin layer. And including
In the first resin layer forming step and the second resin layer forming step, heat treatment is performed so that the Young's modulus of the second resin layer is smaller than the Young's modulus of the first resin layer. A method for manufacturing a chip-type electronic component.
前記第2樹脂層形成工程において、前記第2混合物を加熱する時間は、前記第1樹脂層形成工程において、前記第1混合物を加熱する時間よりも短い請求項15に記載のチップ型電子部品の製造方法。   The time for heating the second mixture in the second resin layer forming step is shorter than the time for heating the first mixture in the first resin layer forming step. Production method. 前記第2樹脂層形成工程において、前記第2混合物を加熱する温度は、前記第1樹脂層形成工程において、前記第1混合物を加熱する温度よりも低い請求項15又は16に記載のチップ型電子部品の製造方法。   The chip-type electron according to claim 15 or 16, wherein, in the second resin layer forming step, a temperature at which the second mixture is heated is lower than a temperature at which the first mixture is heated in the first resin layer forming step. Manufacturing method of parts.
JP2011204962A 2011-09-20 2011-09-20 Chip type electronic component and manufacturing method of the same Withdrawn JP2013069713A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011204962A JP2013069713A (en) 2011-09-20 2011-09-20 Chip type electronic component and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011204962A JP2013069713A (en) 2011-09-20 2011-09-20 Chip type electronic component and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013069713A true JP2013069713A (en) 2013-04-18

Family

ID=48475114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011204962A Withdrawn JP2013069713A (en) 2011-09-20 2011-09-20 Chip type electronic component and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013069713A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128084A (en) * 2013-12-27 2015-07-09 Tdk株式会社 Electronic component
JP2016012722A (en) * 2014-06-11 2016-01-21 エイブイエックス コーポレイション Low noise capacitors
KR20160013823A (en) * 2014-07-28 2016-02-05 가부시키가이샤 무라타 세이사쿠쇼 Ceramic electronic component and manufacturing method therefor
CN107658095A (en) * 2016-07-26 2018-02-02 三星电机株式会社 Coil block and the method for manufacturing coil block
KR20180012178A (en) * 2016-07-26 2018-02-05 삼성전기주식회사 Coil Component and Method of Manufacturing the Same
KR101892849B1 (en) * 2017-03-02 2018-08-28 삼성전기주식회사 Electronic component
KR101912291B1 (en) * 2017-10-25 2018-10-29 삼성전기 주식회사 Inductor
KR20190055752A (en) * 2017-11-15 2019-05-23 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
CN111599599A (en) * 2019-02-21 2020-08-28 三星电机株式会社 Multilayer capacitor
JP2020136656A (en) * 2019-02-21 2020-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. Lamination type capacitor
JP2020178090A (en) * 2019-04-22 2020-10-29 Tdk株式会社 Coil component and manufacturing method thereof
CN112542323A (en) * 2019-09-20 2021-03-23 三星电机株式会社 Multilayer ceramic electronic component
US12027316B2 (en) 2020-04-30 2024-07-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP7578464B2 (en) 2020-11-05 2024-11-06 Tdk株式会社 Coil parts
US12142415B2 (en) 2020-11-05 2024-11-12 Tdk Corporation Coil device

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128084A (en) * 2013-12-27 2015-07-09 Tdk株式会社 Electronic component
CN110942914A (en) * 2014-06-11 2020-03-31 阿维科斯公司 Low noise capacitor
JP2016012722A (en) * 2014-06-11 2016-01-21 エイブイエックス コーポレイション Low noise capacitors
US10923277B2 (en) 2014-06-11 2021-02-16 Avx Corporation Low noise capacitors
JP2020161846A (en) * 2014-06-11 2020-10-01 エイブイエックス コーポレイション Low noise capacitors
US11817262B2 (en) 2014-06-11 2023-11-14 KYOCERA AVX Components Corporation Low noise capacitors
KR20160013823A (en) * 2014-07-28 2016-02-05 가부시키가이샤 무라타 세이사쿠쇼 Ceramic electronic component and manufacturing method therefor
KR101721628B1 (en) 2014-07-28 2017-03-30 가부시키가이샤 무라타 세이사쿠쇼 Ceramic electronic component and manufacturing method therefor
KR101933427B1 (en) * 2016-07-26 2018-12-28 삼성전기 주식회사 Coil Component and Method of Manufacturing the Same
KR20180012178A (en) * 2016-07-26 2018-02-05 삼성전기주식회사 Coil Component and Method of Manufacturing the Same
KR101892819B1 (en) * 2016-07-26 2018-08-28 삼성전기주식회사 Coil Component
US11227714B2 (en) 2016-07-26 2022-01-18 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR102356800B1 (en) 2016-07-26 2022-02-03 삼성전기주식회사 Coil Component
CN107658095A (en) * 2016-07-26 2018-02-02 三星电机株式会社 Coil block and the method for manufacturing coil block
KR20200001579A (en) * 2016-07-26 2020-01-06 삼성전기주식회사 Coil Component
KR102063934B1 (en) * 2016-07-26 2020-01-08 삼성전기주식회사 Coil Component
US10580567B2 (en) 2016-07-26 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR101892824B1 (en) * 2016-07-26 2018-08-28 삼성전기주식회사 Coil Component and Method of Manufacturing the Same
US11804327B2 (en) 2016-07-26 2023-10-31 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR20180053621A (en) * 2016-07-26 2018-05-23 삼성전기주식회사 Coil Component
KR20180012174A (en) * 2016-07-26 2018-02-05 삼성전기주식회사 Coil Component
KR101892849B1 (en) * 2017-03-02 2018-08-28 삼성전기주식회사 Electronic component
US11342110B2 (en) 2017-10-25 2022-05-24 Samsung Electro-Mechanics Co., Ltd. Inductor
KR101912291B1 (en) * 2017-10-25 2018-10-29 삼성전기 주식회사 Inductor
US10665392B2 (en) 2017-11-15 2020-05-26 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20190055752A (en) * 2017-11-15 2019-05-23 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
KR102233547B1 (en) * 2017-11-15 2021-03-30 가부시키가이샤 무라타 세이사쿠쇼 Multilayer ceramic capacitor
JP2020136656A (en) * 2019-02-21 2020-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. Lamination type capacitor
US11562859B2 (en) 2019-02-21 2023-01-24 Samsung Electro-Mechanics Co., Ltd. MLCC module and method of manufacturing the same
CN111599599A (en) * 2019-02-21 2020-08-28 三星电机株式会社 Multilayer capacitor
JP7255946B2 (en) 2019-02-21 2023-04-11 サムソン エレクトロ-メカニックス カンパニーリミテッド. multilayer capacitor
CN111599599B (en) * 2019-02-21 2023-06-30 三星电机株式会社 Multilayer capacitor
JP2020178090A (en) * 2019-04-22 2020-10-29 Tdk株式会社 Coil component and manufacturing method thereof
JP7188258B2 (en) 2019-04-22 2022-12-13 Tdk株式会社 Coil component and its manufacturing method
US11721485B2 (en) 2019-09-20 2023-08-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic parts
CN112542323A (en) * 2019-09-20 2021-03-23 三星电机株式会社 Multilayer ceramic electronic component
CN112542323B (en) * 2019-09-20 2023-02-17 三星电机株式会社 Multilayer ceramic electronic component
US12027316B2 (en) 2020-04-30 2024-07-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP7537538B2 (en) 2020-04-30 2024-08-21 株式会社村田製作所 Multilayer Ceramic Capacitors
JP7578464B2 (en) 2020-11-05 2024-11-06 Tdk株式会社 Coil parts
US12142415B2 (en) 2020-11-05 2024-11-12 Tdk Corporation Coil device

Similar Documents

Publication Publication Date Title
JP2013069713A (en) Chip type electronic component and manufacturing method of the same
JP5755690B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
TWI512771B (en) Multilayered ceramic electronic component and board for mounting the same
CN109216022B (en) Multilayer ceramic capacitor, method for manufacturing the same, and electronic component
JP6937176B2 (en) Electronic components, electronic devices, and methods for manufacturing electronic components
TW201814744A (en) Coil component
JP2015050452A (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
JP2009054973A (en) Multilayer capacitor and capacitor mounting substrate
CN102347133B (en) Laminated ceramic electronic component and manufacturing method therefor
CN111243864B (en) Multilayer ceramic capacitor
US10573459B2 (en) Multilayer ceramic electronic component and mounting structure thereof
JP2012253332A (en) Chip type coil component
KR20100049846A (en) Complex ceramic chip component capable for surface-mounting
JP7239239B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2017126715A (en) Electronic component, mounted electronic component, and electronic component mounting method
CN110402491B (en) Circuit module and method for manufacturing the same
JP4463045B2 (en) Ceramic electronic components and capacitors
KR20200001488A (en) Multilayer ceramic electronic component
JP2009170706A (en) Multilayer electronic component
JP2013110372A (en) Chip type electronic component
JP2021068843A (en) Multilayer ceramic electronic component
JP2021141323A (en) Leadless stacked ceramic capacitor
JP7055588B2 (en) Electronic components
JP2012104785A (en) Mounting structure of chip type electronic component, mounting method of chip type electronic component, chip type electronic component, and method for manufacturing chip type electronic component
WO2024202403A1 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130621

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130702

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202