JP6910250B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6910250B2 JP6910250B2 JP2017166740A JP2017166740A JP6910250B2 JP 6910250 B2 JP6910250 B2 JP 6910250B2 JP 2017166740 A JP2017166740 A JP 2017166740A JP 2017166740 A JP2017166740 A JP 2017166740A JP 6910250 B2 JP6910250 B2 JP 6910250B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- switching element
- semiconductor switching
- outputs
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 434
- 238000006243 chemical reaction Methods 0.000 claims description 76
- 230000010354 integration Effects 0.000 claims description 73
- 230000001360 synchronised effect Effects 0.000 claims description 17
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 99
- 238000001514 detection method Methods 0.000 description 66
- 238000010586 diagram Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 24
- 230000007423 decrease Effects 0.000 description 19
- 239000004575 stone Substances 0.000 description 12
- 230000000295 complement effect Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電力変換装置に関し、特に半導体スイッチング素子を有する電力変換装置に関する。 The present invention relates to a power conversion device, and more particularly to a power conversion device having a semiconductor switching element.
半導体スイッチング素子を使用した電力変換装置には、直流電圧を異なる直流電圧に変換する昇圧回路、降圧回路、または昇降圧回路がある。例えば、電力変換装置の一種である１石型チョッパ回路は、回路の入力側の電圧を平滑化するための第１のコンデンサと、エネルギーを蓄積させるためのリアクトルと、リアクトルにエネルギーを充電する際にオン状態となる第１の半導体スイッチング素子と、第１の半導体スイッチング素子に対して逆並列に接続された第１の整流素子とを備える。さらに、１石型チョッパ回路は、第１の半導体スイッチング素子がオフ状態のときにリアクトルに充電されたエネルギーを出力側に放出すると共に回路の出力側からの逆流を防止する第２の整流素子と、第２の整流素子と逆並列に接続された第２の半導体スイッチング素子と、回路の出力側の電圧を平滑化するための第２のコンデンサとを備える。 A power conversion device using a semiconductor switching element includes a step-up circuit, a step-down circuit, or a step-up / down circuit that converts a DC voltage into a different DC voltage. For example, a one-stone chopper circuit, which is a type of power conversion device, has a first capacitor for smoothing the voltage on the input side of the circuit, a reactor for storing energy, and a reactor for charging energy. It includes a first semiconductor switching element that is turned on and a first rectifying element that is connected in antiparallel to the first semiconductor switching element. Further, the one-stone chopper circuit is a second rectifying element that releases the energy charged in the reactor to the output side when the first semiconductor switching element is in the off state and prevents backflow from the output side of the circuit. , A second semiconductor switching element connected in antiparallel to the second rectifying element, and a second capacitor for smoothing the voltage on the output side of the circuit are provided.
このような電力変換装置において、第２の整流素子に電流が流れる期間に第２の半導体スイッチング素子をオン状態として第２の整流素子の代わりに第２の半導体スイッチング素子に電流を流す同期整流の動作が可能になる。同期整流動作では、第２の整流素子よりも導通損失の少ない第２の半導体スイッチング素子を電流が通過する。但し、起動時において、第２の半導体スイッチング素子がオン状態となることによって昇圧回路の電圧の高い方から電圧の低い方への電流経路が形成されるため、意図せずに電圧の高い方から電圧の低い方へ電流が逆流する可能性がある。そのため、例えば、特許文献1に記載の装置は、起動時に第２の半導体スイッチング素子のオン時間をマスク処理で制限することによって、電流の逆流を抑制している。
In such a power conversion device, synchronous rectification in which the second semiconductor switching element is turned on during the period in which the current flows through the second rectifying element and the current is passed through the second semiconductor switching element instead of the second rectifying element. Operation becomes possible. In the synchronous rectification operation, the current passes through the second semiconductor switching element, which has less conduction loss than the second rectification element. However, at the time of startup, when the second semiconductor switching element is turned on, a current path is formed from the higher voltage side of the booster circuit to the lower voltage side, so that the higher voltage side is unintentionally started. There is a possibility that the current will flow back to the lower voltage side. Therefore, for example, the apparatus described in
しかしながら、特許文献１に記載の動作では、第２の半導体スイッチング素子のオン時間が本来のオン時間よりも短く設定されているため、第２の半導体スイッチング素子がオフ状態の時間には、第２の整流素子に電流が流れることになる。その結果、同期整流動作を行っている場合よりも導通損失が増加する。
However, in the operation described in
それゆえに、本発明の目的は、起動時において電流の逆流を抑制することができ、かつ導通損失が少ない電力変換装置を提供することである。 Therefore, an object of the present invention is to provide a power conversion device capable of suppressing backflow of current at startup and having a small conduction loss.
本発明の電力変換装置は、同期整流が可能であって、直列接続された第１の半導体スイッチング素子と第２の半導体スイッチング素子とを含むＤＣ−ＤＣ変換器と、ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、第１の半導体スイッチング素子または第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、制御信号に基づいて、第１の半導体スイッチング素子および第２の半導体スイッチング素子を駆動するための駆動装置とを備える。制御装置は、定められた箇所の電圧が定常状態に達するときの第１の半導体スイッチング素子または第２の半導体スイッチング素子のデューティに応じた値を制御信号の初期値として用いる。 The power converter of the present invention is capable of synchronous rectification, and defines a DC-DC converter including a first semiconductor switching element and a second semiconductor switching element connected in series, and a DC-DC converter. A control device that outputs a control signal indicating the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at the specified portion becomes equal to the voltage command value, and a first control device based on the control signal. It includes a semiconductor switching element and a driving device for driving the second semiconductor switching element. The control device uses a value according to the duty of the first semiconductor switching element or the second semiconductor switching element when the voltage at the specified location reaches a steady state as the initial value of the control signal.
本発明の電力変換装置によれば、制御装置は、定められた箇所の電圧が定常状態に達するときの第１の半導体スイッチング素子または第２の半導体スイッチング素子のデューティに応じた値を制御信号の初期値として用いるので、起動時において電流の逆流を抑制することができる。また、この電力変換装置によれば、起動時に半導体スイッチング素子のオン時間を制限しないので、導通損失が増加することがない。 According to the power conversion device of the present invention, the control device sets a value of the control signal according to the duty of the first semiconductor switching element or the second semiconductor switching element when the voltage at the specified location reaches a steady state. Since it is used as an initial value, backflow of current can be suppressed at startup. Further, according to this power conversion device, since the on-time of the semiconductor switching element is not limited at the time of starting, the conduction loss does not increase.
以下、実施の形態について、図面を参照して説明する。
実施の形態１．
（構成）
図１は、実施の形態１の電力変換装置１００の構成を表わす図である。
Hereinafter, embodiments will be described with reference to the drawings.
(Constitution)
FIG. 1 is a diagram showing the configuration of the
電力変換装置１００は、同期整流が可能なＤＣ−ＤＣ変換器１０５を備える。ＤＣ−ＤＣ変換器１０５は、１石型昇圧チョッパ回路である。
The
ＤＣ−ＤＣ変換器１０５は、第１のコンデンサ６、リアクトル５、第１の半導体スイッチング素子１、第２の半導体スイッチング素子２、第１のダイオード３、第２のダイオード４、および第２のコンデンサ７を備える。
The DC-
電力変換装置１００は、さらに、制御装置１０、駆動装置１２、第１の電圧検出器８、および第２の電圧検出器９を備える。
The
第１の半導体スイッチング素子１および第２の半導体スイッチング素子２は、正極と負極と制御電極とを有する。例えば、第１の半導体スイッチング素子１がＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である場合、正極はドレイン電極、負極はソース電極、制御電極はゲート電極を意味する。
The first
第１のコンデンサ６の正極側にリアクトル５の第１の端子Ｐ１が接続される。リアクトル５の第２の端子Ｐ２がノードＮＤに接続される。第１の半導体スイッチング素子１の正極側と第２の半導体スイッチング素子２の負極側はノードＮＤに接続され、ブリッジを構成している。第１の半導体スイッチング素子１には逆並列に第１のダイオード３が接続される。第２の半導体スイッチング素子２には逆並列に第２のダイオード４が接続される。第２の半導体スイッチング素子２の正極側と、第２のコンデンサ７の正極側と、負荷１０２の正極側が接続される。第１のコンデンサ６の正極側と、電源１０１の正極側が接続される。第１の半導体スイッチング素子１の負極側と、第２のコンデンサ７の負極側と、負荷１０２の負極側と、第１のコンデンサ６の負極側と、電源１０１の負極側とが接続される。
The first terminal P1 of the
第１の電圧検出器８は、第１のコンデンサ６の両端の電圧Ｖｍ１を検出する。第２の電圧検出器９は、第２のコンデンサ７の両端の電圧Ｖｍ２を検出する。
The
第１の半導体スイッチング素子１の制御電極には、第１の駆動信号ｄ１が入力される。第１の駆動信号ｄ１によって、第１の半導体スイッチング素子１がオンおよびオフ動作する。第２の半導体スイッチング素子２の制御電極には、第２の駆動信号ｄ２が入力される。第２の駆動信号ｄ２によって、第２の半導体スイッチング素子２がオンおよびオフ動作する。第１の駆動信号ｄ１と第２の駆動信号ｄ２は、駆動装置１２から出力される。駆動装置１２は、制御信号Ｃｔ１によって駆動される。制御信号Ｃｔ１は、制御装置１０によって生成される。制御装置１０には、第１の電圧検出器８で検出された電圧Ｖｍ１と第２の電圧検出器９で検出された電圧Ｖｍ２とが入力される。
A first drive signal d1 is input to the control electrode of the first
電源１０１は、直流安定化電源または２次電池のような充放電が可能な電源、または太陽電池などである。なお、電源１０１が接続される代わりに、負荷が接続されてもよい。負荷１０２は、電力を消費するだけの負荷、充放電が可能な２次電池、直流負荷、インバータが接続された負荷、またはインバータの先に系統が接続された系統連系機器などである。
The
図１では、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２は、ＭＯＳＦＥＴであるとして記載しているが、これに限定されるものではない。第１の半導体スイッチング素子１と第２の半導体スイッチング素子２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
In FIG. 1, the first
第１の半導体スイッチング素子１および第２の半導体スイッチング素子２は、ケイ素（Ｓｉ）またはワイドバンドギャップ半導体によって形成される。ワイドギャップ半導体は、たとえば、窒化ガリウム(ＧａＮ)、炭化珪素(ＳｉＣ)、またはダイヤモンドである。ワイドバンドギャップ半導体は、耐電圧性が高く、許容電流密度も高いため、小型化が可能である。ワイドバンドギャップ半導体は、耐熱性も高いため、ヒートシンクの放熱フィンの小型化、水冷部の空冷化が可能であるので、一層の小型化が可能になる。これらの半導体は、さらに電力損失が低いため、素子自身の特性の高効率化が可能である。
The first
第１のダイオード３および第２のダイオード４は、例えば半導体スイッチング素子がＭＯＳＦＥＴであった場合、ＭＯＳＦＥＴとは別のダイオードであってもよいし、ＭＯＳＦＥＴの構造的に存在するボディダイオードであってもよい。ＭＯＳＦＥＴのボディダイオードを使用する場合は、別途ダイオードを設ける必要が無いため部品点数の低減が可能である。
The
制御装置１０には、第１のコンデンサ６の電圧Ｖｍ１を検出する第１の電圧検出器８と、第２のコンデンサ７の電圧Ｖｍ２を検出する第２の電圧検出器９のみが接続されているが、適宜必要な検出器の追加または削除が可能である。たとえば、リアクトル５の電流検出器を追加して制御装置１０に接続することも可能である。この場合には、この電流検出器がリアクトル５の電流を検出することによって、リアクトルの電流の制御が可能となる。
Only the
制御装置１０は、ＤＣ-ＤＣ変換器１０５の出力側の電圧、すなわち、第２のコンデンサ７の電圧Ｖｍ２が出力側の電圧指令値と等しくなるように、第１の半導体スイッチング素子１のデューティＤを表わす制御信号Ｃｔ１を出力する。制御装置１０は、ＤＣ−ＤＣ変換器１０５の出力側の電圧が定常状態に達するときの第１の半導体スイッチング素子１のデューティＤに応じた値を制御信号Ｃｔ１の初期値として用いる。
The
駆動装置１２は、制御信号Ｃｔ１に基づいて、第１の半導体スイッチング素子１および第２の半導体スイッチング素子２を駆動する。
The
第１の半導体スイッチング素子１と第２の半導体スイッチング素子２を駆動する第１の駆動信号ｄ１と第２の駆動信号ｄ２は、相補的な信号である。具体的には、第１の駆動信号ｄ１がオン状態のときは、第２の駆動信号ｄ２がオフ状態となり、第１の駆動信号ｄ１がオフ状態のときは、第２の駆動信号ｄ２がオン状態となる。但し、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオフ状態となるデッドタイムを設定する必要がある。なぜなら、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２は、オン状態からオフ状態に移行する場合、又はオフ状態からオン状態に移行する場合には、厳密に言えばある程度の時間を要するからである。第１の半導体スイッチング素子１と第２の半導体スイッチング素子２の状態の移行を同一のタイミングで行った場合、両方の素子がオン状態となる場合がある。例えば、第１の半導体スイッチング素子１がオン状態からオフ状態に切り替わり、かつ第２の半導体スイッチング素子２がオフ状態からオン状態に切り替わる場合、第１の半導体スイッチング素子１がオフ状態に切り替わる前に第２の半導体スイッチング素子２がオン状態に切り替わってしまうと、第２のコンデンサ７の正極と負極とを第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とを介して短絡させてしまう経路が生成される。このような場合には、第２のコンデンサ７に蓄積された電荷が急激に放出されることによって、負荷１０２に印加される電圧が低下する。その結果、負荷１０２に必要な電力を供給できなくなる。また、第２のコンデンサ７の正極と、第２のコンデンサ７の負極、第２の半導体スイッチング素子２、および第１の半導体スイッチング素子１で形成される短絡経路に過大な電流が流れるため、第１の半導体スイッチング素子１または第２の半導体スイッチング素子２を破壊したりすることがある。そのため、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオン状態となる期間を作らないためにデッドタイムが設けられる。デッドタイムは数μｓｅｃ程度が一般的である。しかし、例えば、窒化ガリウム(ＧａＮ)または炭化珪素(ＳｉＣ)を材料とする半導体スイッチング素子の場合は、高速なスイッチングが可能でスイッチング周波数を高くすることが可能である。その場合は、数百ｎｓｅまたは数１０ｎｓｅｃ程度のデッドタイムを設けてもよい。
The first drive signal d1 and the second drive signal d2 that drive the first
（定常状態の動作）
電力変換装置１００は、第１の動作および第２の動作をすることが可能である。第１の動作では、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とのオンとオフの動作によって、電源１０１の電圧以上の電圧が負荷１０２に供給される。つまり、電源１０１から負荷１０２へ電力が供給される。第２の動作では、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２のオンとオフの動作によって、負荷１０２の高圧側から電源１０１の低圧側へ電流が流れる。つまり、負荷１０２から電源１０１に電力が供給される。以下では、電力変換装置１００の第１の動作、すなわち昇圧動作を説明する。
(Steady state operation)
The
第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とのオンとオフの動作による電流の流れについて説明する。
The current flow due to the on / off operation of the first
第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とは、デッドタイムを含みながら相補的にオンとオフを繰り返す。第１の動作では、電源１０１から負荷１０２へ電流が流れるので、リアクトル５では、第１の端子Ｐ１から第２の端子Ｐ２へと電流が流れる。この電流の向きを正方向と定義する。
The first
（例１）
図２は、実施の形態１において、定常状態時に、リアクトル５を流れる電流の一例であるリアクトル電流３０１の波形を表わす図である。リアクトル電流３０１は常に０［Ａ］以上である。
(Example 1)
FIG. 2 is a diagram showing a waveform of a
期間ａでは、第２の半導体スイッチング素子２がオフ状態となり、第１の半導体スイッチング素子１がオン状態となる。このときには、電源１０１の正極→リアクトル５→第１の半導体スイッチング素子１→電源１０１の負極の経路を電流が流れる。期間ａでは、リアクトル５に流れる電流は増加するが、どれだけ電流が増加するかは、リアクトル５のインダクタンス値と、電源１０１の電圧と、第１の半導体スイッチング素子１がオンする時間とに依存する。リアクトル５のインダクタンス値が小さければ、電流増加量は多くなる。電源１０１の電圧が高くなると電流量は多くなる。第１の半導体スイッチング素子１のオンする時間が長ければ電流量は多くなる。
In the period a, the second
デッドタイム期間ｂでは、第１の半導体スイッチング素子１がオフ状態となる。その結果、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオフ状態となる。このときには、電源１０１の正極→リアクトル５→第２のダイオード４→負荷１０２→電源１０２の負極の経路を電流が流れる。期間ｂでは、リアクトル５の電流は減少するが、どれだけ電流が減少するかは、リアクトル５のインダクタンス値と、電源１０１の電圧と、負荷１０２の電圧と、デッドタイム期間ｂの長さとに依存する。リアクトル５のインダクタンス値が小さければ電流減少量は多くなる。電源１０１と負荷１０２の電圧差が大きければ電流減少量が多くなる。デッドタイム期間ｂが長ければ電流減少量は多くなる。
In dead de time period b, a first
期間ｃでは、第１の半導体スイッチング素子１はオフ状態を維持し、第２の半導体スイッチング素子２がオン状態となる。このときには、電源１０１の正極→リアクトル５→第２の半導体スイッチング素子２→負荷１０２→電源１０２の負極の経路を電流が流れる。期間ｃでもデッドタイム期間ｂと同様に、リアクトル５の電流は減少するが、どれだけ電流が減少するかはリアクトル５のインダクタンス値と、電源１０１の電圧と、負荷１０２の電圧と、第２の半導体スイッチング素子２のオン状態となる時間とに依存する。リアクトル５のインダクタンス値が小さければ電流減少量は多くなる。電源１０１と負荷１０２の電圧差が大きければ電流減少量が多くなる。第２の半導体スイッチング素子２のオン状態となる時間が長ければ電流減少量は多くなる。
In the period c, the first
デッドタイム期間ｄでは、第２の半導体スイッチング素子２がオフ状態となる。その結果、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオフ状態となる。期間ｄでも、デッドタイム期間ｂと同様の電流経路で電流が流れる。
In the dead time period d, the second
その後、第１の半導体スイッチング素子１がオン状態となり、期間ａとなるため上記一連の動作を繰り返す。
After that, the first
期間ａと期間ｂと期間ｃと期間ｄの合計が１つの周期Ｔである。１周期Ｔのうち、第１の半導体スイッチング素子１がオン状態となる期間の割合を第１の半導体スイッチング素子１のデューティＤと呼ぶ。デューティＤが「０．５」であれば、１周期Ｔのうち第１の半導体スイッチング素子１がオン状態となる期間ａが「５０％」を締めることを意味する。デューティＤが「０．１」であれば１周期Ｔのうち第１の半導体スイッチング素子１がオン状態となる期間ａが「１０％」を締めることを意味する。以下の説明では、第１の半導体スイッチング素子１のデューティという代わりに、第１の半導体スイッチング素子１を駆動する第１の駆動信号ｄ１のデューティという場合もある。
The sum of period a, period b, period c, and period d is one cycle T. The ratio of the period during which the first
（例２）
図３は、実施の形態１において、定常状態時に、リアクトル５を流れる電流の別の例であるリアクトル電流４０１の波形を表わす図である。リアクトル電流４０１は、０［Ａ］未満となる場合もある。負荷１０２が消費する電力が小さい場合、電源１０１から出力される電流は少なくなる。電源１０１から出力される電流が少ない場合、リアクトル５の電流が０［Ａ］よりも小さくなる場合がある。リアクトル５を流れる電流は、第１の端子Ｐ１から第２の端子Ｐ２へ流れる場合（正方向）と、第２の端子Ｐ２から第１の端子Ｐ１へ流れる場合（負方向）が存在する。
(Example 2)
FIG. 3 is a diagram showing the waveform of the
期間ｅの最初のタイミングにおいて、リアクトル５では、第２の端子Ｐ２から第１の端子Ｐ１へ電流が流れる状態であり、第１の半導体スイッチング素子１がオン状態となったとする。このとき、初めは、電源１０１の負極→第１の半導体スイッチング素子１→リアクトル５→電源１０１の正極の経路を電流が流れているが、徐々に電流が０［Ａ］に近づく。その後、電源１０１の正極→リアクトル５→第１の半導体スイッチング素子１→電源１０１の負極の経路を電流が流れる。第１の端子Ｐ１から第２の端子Ｐ２へ流れる方向に電流が増加する。
At the first timing of the period e, it is assumed that the current flows from the second terminal P2 to the first terminal P1 in the
デッドタイム期間ｆでは、第１の半導体スイッチング素子１がオフ状態となる。その結果、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオフ状態となる。このときには、電源１０１の正極→リアクトル５→第２のダイオード４→負荷１０２→電源１０２の負極の経路を電流が流れる。このとき、リアクトル５の電流は減少する。
In dead de time period f, the first
期間ｇでは、第２の半導体スイッチング素子２がオン状態となる。このときには、電源１０１の正極→リアクトル５→第２の半導体スイッチング素子２→負荷１０２→電源１０２の負極の経路を電流が流れる。期間ｇでも、デッドタイム期間ｆと同様に、リアクトル５の電流は０［Ａ］に向かって減少する。但し、電流が０［Ａ］となると、そのまま、電源１０１の負極→負荷１０２→第２の半導体スイッチング素子２→リアクトル５→電源１０２の正極の経路の電流が増加する。第２の端子Ｐ２から第１の端子Ｐ１へと流れる方向に電流が増加する。この電流経路は、第２の半導体スイッチング素子２をオン状態とする期間を設けることによって可能となる経路である。
In the period g, the second
（例３）
図４は、実施の形態１において、電力変換装置１００が第２の半導体スイッチング素子２を有さない場合の、定常状態時にリアクトル５を流れる電流の一例であるリアクトル電流５０１の波形を表わす図である。
(Example 3)
FIG. 4 is a diagram showing a waveform of a
電力変換装置１００が第２の半導体スイッチング素子２を有さない場合、負荷１０２が消費する電力が小さい場合、リアクトル５の第１の端子Ｐ１から第２の端子Ｐ２へ流れる。
When the
期間ｉでは、第１の半導体スイッチング素子１がオン状態となる。このときには、電源１０１の正極→リアクトル５→第１の半導体スイッチング素子１→電源１０１の負極の経路を電流が流れる。
In the period i, the first
期間ｊでは、第１の半導体スイッチング素子１がオフ状態となる。このときには、電源１０１の正極→リアクトル５→第２のダイオード４→負荷１０２→電源１０２の負極の経路を電流が流れる。期間ｊでは、電流が徐々に減少する。
In the period j, the first
期間ｋの最初のタイミングにおいて、電流が０［Ａ］となる。期間ｋでは、第２の半導体スイッチング素子２が存在しないため、電源１０１の負極→負荷１０２→第２の半導体スイッチング素子２→リアクトル５→電源１０２の正極の経路を電流が流れることが出来ず、リアクトル５の電流は０［Ａ］のままとなる。
At the first timing of the period k, the current becomes 0 [A]. In the period k, since the second
第２の半導体スイッチング素子２が無い場合は、第２のコンデンサ７を短絡させる経路を形成することが無いため、デッドタイムを設ける必要は無い。
When the second
期間ｉでは、第１の半導体スイッチング素子１がオン状態となり、上記動作を繰り返す。
In the period i, the first
例１および例２では、第２の半導体スイッチング素子２を接続してオン状態として電流を逆方向に流すように動作させることによって、電流実効値が増加する。しかし、例えば第２の半導体スイッチング素子２がＭＯＳＦＥＴの場合、電流が通過した際の電圧降下が第２のダイオード４よりも第２の半導体スイッチング素子２の方が小さくなる。そのため、電流が逆方向に流れる期間が発生したとしても損失が小さくなる場合があり、結果として損失低減につながることがある。さらに、電流を逆方向に流すことが可能となるため、負荷１０２から電源１０１へ電力を供給することが可能となる。
In Examples 1 and 2, the effective current value is increased by connecting the second
（制御）
１石型昇圧チョッパ回路の制御は種々方法があるが、本実施の形態では、第２のコンデンサ７の電圧Ｖｍ２を検出して、第２のコンデンサ７の電圧Ｖｍ２を指令値に追従させる方法を用いる。
(control)
There are various methods for controlling the one-stone boost chopper circuit, but in the present embodiment, a method of detecting the voltage Vm2 of the
図５は、実施の形態１の制御装置１０に含まれる制御ブロックの一例を表わす図である。
FIG. 5 is a diagram showing an example of a control block included in the
減算器２０９は、第２のコンデンサ７の電圧指令値Ｖｃ２から第２のコンデンサ７の電圧検出値Ｖｍ２を減算することによって、差分値ＳＡを出力する。差分値ＳＡは、比例制御器２０４と積分制御器２０５に入力される。
The
比例制御器２０４は、差分値ＳＡを受けて、比例制御値Ｐｔを出力する。
積分制御器２０５は、差分値ＳＡを積分制御する。積分制御器２０５は、差分値ＳＡを受けて、積分制御値Ｉｔを出力する。
The
The
加算器２０３は、比例制御値Ｐｔと積分制御値Ｉｔとを加算し、加算結果を制御信号Ｃｔ１として出力する。
The
比例制御器２０４は、入力された差分値ＳＡに、一定の係数ｋ１を掛けることによって得られる比例制御値Ｐｔを出力する。積分制御器２０５は、入力された差分値ＳＡに、一定の係数ｋ２を掛けて積分することによって得られる積分制御値Ｉｔを出力する。積分制御器２０５は、マイコンなどで構成されるため離散的に計算が行われている。したがって、実際には、積分制御器２０５は、差分値ＳＡに一定の係数ｋ２を掛けて、この結果と前回に計算された積分制御値Ｉｔとの加算結果を今回の積分制御値Ｉｔとして出力する。比例制御器２０４に含まれる一定の係数ｋ１と積分制御器２０５に含まれる一定の係数ｋ２は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に高速に追従するように設定されるが、その際に安定に動作するようにも調整する必要がある。制御系が安定かどうかを判断するためには一般的にはボード線図を用いた安定判別を行うことができる。
The
電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従することが制御の最終的な目的である。電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従した場合、電圧検出値Ｖｍ２が変動しない定常状態に達する。このとき差分値ＳＡは「０」となる。 The ultimate purpose of control is for the voltage detection value Vm2 to follow the voltage command value Vc2. When the voltage detection value Vm2 follows the voltage command value Vc2, the voltage detection value Vm2 reaches a steady state where it does not fluctuate. At this time, the difference value SA becomes “0”.
差分値ＳＡが「０」の場合、比例制御器２０４に入力される値は「０」であり、一定の係数ｋ１を掛けても比例制御値Ｐｔは「０」である。積分制御器２０５に入力される値も「０」であり、出力される積分制御値Ｉｔは、それまでに積分して蓄えられた値となる。但し、負荷１０２の変化または電源１０１の変化によって、必ずしも電圧検出値Ｖｍ２が電圧指令値Ｖｃ２にずれることなく追従することは難しいため、多少の差分値ＳＡが残りながら安定的に動作するが、概ね積分制御値Ｉｔが制御信号Ｃｔ１と同等の値となる。積分制御値Ｉｔがそのまま制御信号Ｃｔ１となり、制御信号Ｃｔ１が駆動装置１２内で三角波と比較されて第１の駆動信号ｄ１および第２の駆動信号ｄ２が生成される。したがって、電圧検出値Ｖｍ２が定常状態のときには、制御信号Ｃｔ１の大きさ、および積分制御値Ｉｔの大きさが駆動信号ｄ１のデューティＤを表わすことになる。
When the difference value SA is "0", the value input to the
制御信号Ｃｔ１は、駆動装置１２に送られる。駆動装置１２は、制御信号Ｃｔ１に基づいて、第１の駆動信号ｄ１と第２の駆動信号ｄ２とを生成する。第１の駆動信号ｄ１と第２の駆動信号ｄ２とは、それぞれ第１の半導体スイッチング素子１と第２の半導体スイッチング素子２に送られる。
The control signal Ct1 is sent to the
制御信号Ｃｔ１は、例えば０〜１の範囲の値である。駆動装置１２は、入力された制御信号Ｃｔ１と、波高値が１で０〜１の範囲でスイッチング周波数と同じ周波数を持つ三角波と信号とを比較することによって、第１の駆動信号ｄ１と第２の駆動信号ｄ２とを生成する。制御信号Ｃｔ１が三角波よりも大きな値の期間は、第１の半導体スイッチング素子１をオン状態とし、制御信号Ｃｔ１が三角波よりも小さな値の期間は、第２の半導体スイッチング素子２をオン状態とする。制御信号Ｃｔ１が「１」の場合は、制御信号Ｃｔ１は常に三角波よりも大きな値であるため、第１の半導体スイッチング素子１が常時オン状態となる。制御信号Ｃｔ１が「０」の場合は、制御信号Ｃｔ１は常に三角波の方が大きな値であるため、第２の半導体スイッチング素子２が常時オン状態となる。
The control signal Ct1 is, for example, a value in the range of 0 to 1. The
（起動時の動作）
次に、第２の半導体スイッチング素子２を同期整流させる場合の電力変換装置１００の起動時の動作について説明する。
(Operation at startup)
Next, the operation at the time of starting the
まず、従来の起動時の動作について説明する。
図６は、従来の起動時の電流波形６０１および三角波６０２を表わす図である。定常状態では、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従するため、制御信号Ｃｔ１は積分制御値Ｉｔに近い。しかしながら、起動時において、積分制御器２０５がそれまでに制御を行っていないため積分制御値Ｉｔは「０」の状態である。電圧指令値Ｖｃ２と電圧検出値Ｖｍ２には差分があるため、差分値ＳＡは「０」とはならない。差分値ＳＡを用いて比例制御器２０４において求められた比例制御値Ｐｔと積分制御器２０５において求められた積分制御値Ｉｔとの和である制御信号Ｃｔ１は、本来必要な値よりも小さくなってしまう。制御信号Ｃｔ１は、駆動装置１２によって三角波６０２と比較される。制御信号Ｃｔ１の方が三角波６０２よりも大きい場合は、第１の半導体スイッチング素子１がオン状態となり、制御信号Ｃｔ１の方が三角波６０２よりも小さい場合は、第２の半導体スイッチング素子２がオン状態となる。
First, the conventional operation at startup will be described.
FIG. 6 is a diagram showing a conventional
したがって、起動時において、積分制御器２０５の状態が定常状態まで達していない場合、第１の半導体スイッチング素子１がオン状態となる期間ｌが必要な期間よりも短く、その相補的な関係にある第２の半導体スイッチング素子２がオン状態となる期間ｍが必要な期間よりも長くなる。第２の半導体スイッチング素子２のオン状態となる期間ｍが必要以上に長い場合、第１の半導体スイッチング素子１がオン状態のときに、リアクトル５に流れる電流の増加量よりも、第２の半導体スイッチング素子２がオン状態のときに、リアクトル５に流れる電流の低減量のほうが多くなる。この状態が複数回続くと、リアクトル５の第２の端子Ｐ２からリアクトル５の第１の端子Ｐ１流れる方向に電流が流れることとなる。これは負荷１０２から電源１０１に電力を供給するような動作であり、想定している電流方向とは逆方向である。その結果、負荷１０２に必要な電圧を印加させることができず、負荷１０２に必要な電力を供給することができない。ある程度の時間が経過すると、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従するように比例制御器２０４と積分制御器２０５が動作するため、電圧検出値Ｖｍ２は電圧指令値Ｖｃ２に追従するようになるが、起動時において、負荷１０２に必要な電力を供給することができないという問題がある。そこで、本実施の形態では、起動時において電流が逆方向に流れる量を抑制する。具体的には、積分制御器２０５に初期値Ｉｎを入力した状態で起動する。つまり、起動時において、積分制御器２０５が出力する積分制御値Ｉｔの初期値をＩｎとする。初期値Ｉｎは、以下の方法で求めることができる。
Therefore, when the state of the
積分制御器２０５は、出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値Ｉｔ′から、起動直前の出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２に対応する比例制御値Ｐｔ′を減算した値を積分制御値の初期値として用いる。
In the
具体的には、制御装置１０は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従したときの積分制御値Ｉｔ′を予め特定し記憶しておく。この積分制御値Ｉｔ′は、定常状態での第１の半導体スイッチング素子１のデューティＤを表わす。起動直前における電圧検出値Ｖｍ２に対応する比例制御値Ｐｔ′は、起動直前における電圧検出値Ｖｍ２と電圧指令値Ｖｃ２との差分値ＳＡを比例制御器２０４に入力することによって、比例制御器２０４から出力される値を用いればよい。制御装置１０は、記憶している追従したときの積分制御値Ｉｔ′から比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとする。これによって、制御信号Ｃｔ１の初期値は、Ｉｎとなるので、起動時から本来必要な制御信号Ｃｔ１が得られる。
Specifically, the
図７は、実施の形態１の起動時の電流波形７０１および三角波７０２を表わす図である。
FIG. 7 is a diagram showing the
図７に示すように、本実施の形態では、起動時において、制御信号Ｃｔ１は、従来よりも大きな値に設定される。その結果、第１の半導体スイッチング素子１がオン状態となる期間ｎを従来における第１の半導体スイッチング素子１がオン状態となる期間ｌよりも長くすることができる。その結果、本実施の形態では、第２の半導体スイッチング素子２がオン状態となる期間ｏとなってもリアクトル５の電流が逆流しすぎることを抑制できる。また、本実施の形態では、半導体スイッチング素子のオン時間をマスク処理で制限しないので、導通損失が増加しない。
As shown in FIG. 7, in the present embodiment, the control signal Ct1 is set to a value larger than the conventional value at the time of activation. As a result, the period n in which the first
なお、第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値Ｉｔ′の代わりに、積分制御値Ｉｔ′に係数を乗算した値を用いてもよい。負荷１０２に印加する電圧を指令値以上となるオーバーシュートとなるのを極力小さくしたい場合は、Ｉｔ′に１以下の係数を掛けることによって得られる値を用いることができる。負荷１０２に印加する電圧を指令値以下となるアンダーシュートを極力小さくしたい場合は、Ｉｔ′に１以上の係数を掛けることによって得られる値を用いることができる。
Instead of the integral control value It'when the voltage Vm2 of the
また、上記では比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとしているが、比例制御値Ｐｔ′を減算せずに初期値Ｉｎとすることも可能である。この場合、比例制御値Ｐｔ′を減算した場合と比較して誤差が増加するが比例制御値Ｐｔ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value Pt'is used as the initial value In of the integral control value It, but it is also possible to set the initial value In without subtracting the proportional control value Pt'. In this case, the error increases as compared with the case where the proportional control value Pt'is subtracted, but the amount of calculation for subtracting the proportional control value Pt'can be reduced, so that the application can be easily applied.
実施の形態２．
実施の形態１では、起動時において電流が逆方向に流れないようにするために、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従したときの積分制御値Ｐｔを用いたが、これを正確に算出することが難しいような場合は、理想的な値を用いることができる。
In the first embodiment, the integral control value Pt when the voltage detection value Vm2 follows the voltage command value Vc2 is used in order to prevent the current from flowing in the reverse direction at the time of startup, but this is calculated accurately. If it is difficult to do so, the ideal value can be used.
本実施の形態では、制御装置１０は、ＤＣ−ＤＣ変換器１０５の起動直前におけるＤＣ−ＤＣ変換器１０５の入力側の電圧Ｖｍ１と出力側の電圧Ｖｍ２とから求めた第１の半導体スイッチング素子１のデューティＤを制御信号Ｃｔ１の初期値として用いる。
In the present embodiment, the
１石型チョッパ回路の低圧側の電圧と高圧側の電圧の関係に基づいて、第１の半導体スイッチング素子１のデューティＤを求めることができる。
The duty D of the first
本実施の形態では、このデューティＤを積分制御器２０５の初期値Ｉｎとして用いる。デューティＤは、ＤＣ−ＤＣ変換器１０５の起動直前における低圧側である第１のコンデンサ６の電圧検出値Ｖｍ１、およびＤＣ−ＤＣ変換器１０５の起動直前における高圧側の電圧である第２のコンデンサ７の電圧検出値Ｖｍ２によって、以下の式で求めることができる。
In this embodiment, this duty D is used as the initial value In of the
Ｄ＝１−Ｖｍ１／Ｖｍ２・・・（１）
第１のコンデンサ６の電圧Ｖｍ１は、第１の電圧検出器８によって、第２のコンデンサ７の電圧Ｖｍ２は、第２のコンデンサ７の電圧検出器９によって検出することが可能である。
D = 1-Vm1 / Vm2 ... (1)
The voltage Vm1 of the first capacitor 6 can be detected by the
制御装置１０は、式（１）で求めたデューティＤから、起動直前の出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２に対応する比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとして用いる。
The
起動直前における電圧検出値Ｖｍ２に対応する比例制御値Ｐｔ′は、起動直前における電圧検出値Ｖｍ２と電圧指令値Ｖｃ２との差分値ＳＡを比例制御器２０４に入力することによって、比例制御器２０４から出力される値を用いればよい。制御装置１０は、デューティＤから比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとする。これによって、制御信号Ｃｔ１の初期値は、Ｉｎとなるので、起動時から本来必要な制御信号Ｃｔ１が得られる。
The proportional control value Pt'corresponding to the voltage detection value Vm2 immediately before the start-up is obtained from the
また、上記では比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとしているが、比例制御値Ｐｔ′を減算せずに初期値Ｉｎとすることも可能である。この場合、比例制御値Ｐｔ′を減算した場合と比較して誤差が増加するが比例制御値Ｐｔ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value Pt'is used as the initial value In of the integral control value It, but it is also possible to set the initial value In without subtracting the proportional control value Pt'. In this case, the error increases as compared with the case where the proportional control value Pt'is subtracted, but the amount of calculation for subtracting the proportional control value Pt'can be reduced, so that the application can be easily applied.
なお、式（１）のデューティＤの代わりに、デューティＤに係数を乗算した値を用いてもよい。負荷１０２に印加する電圧を指令値以上となるオーバーシュートとなるのを極力小さくしたい場合は、デューティＤに１以下の係数を掛けることによって得られる値を用いることができる。負荷１０２に印加する電圧を指令値以下となるアンダーシュートを極力小さくしたい場合は、デューティＤに１以上の係数を掛けることによって得られる値を用いることができる。
Instead of the duty D in the equation (1), a value obtained by multiplying the duty D by a coefficient may be used. When it is desired to minimize the overshoot of the voltage applied to the
実施の形態３．
図８は、実施の形態３の制御装置１０に含まれる制御ブロックの例を表わす図である。
FIG. 8 is a diagram showing an example of a control block included in the
図８の制御ブロックが、図５の制御ブロックと相違する点は、以下である。
加算器２０３が、比例制御値Ｐｔと積分制御値Ｉｔとの加算値ＷＡをリアクトル５に印加される平均電圧として算出する。
The difference between the control block of FIG. 8 and the control block of FIG. 5 is as follows.
The
除算器２０８が、加算値ＷＡを出力側の電圧である第２のコンデンサ７の電圧検出値Ｖｍ２で除算することによって、第１の半導体スイッチング素子１のデューティＤを表わす制御信号Ｃｔ１を出力する。
The
積分制御器２０５は、出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値Ｉｔ′とＤＣ−ＤＣ変換器１０５の起動直前の出力側の電圧Ｖｍ２との乗算値から、起動時における出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２に対応する比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値として用いる。
In the
具体的には、制御装置１０は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従したときの積分制御値Ｉｔ′を予め特定し記憶しておく。この積分制御値Ｉｔ′は、定常状態での第１の半導体スイッチング素子１のデューティＤを表わす。起動直前における電圧検出値Ｖｍ２に対応する比例制御値Ｐｔ′は、起動直前における電圧検出値Ｖｍ２と電圧指令値Ｖｃ２との差分値ＳＡを比例制御器２０４に入力することによって、比例制御器２０４から出力される値を用いればよい。制御装置１０は、記憶している追従したときの積分制御値Ｉｔ′と起動直前の電圧検出値Ｖｍ２とを乗算することによって、加算値ＷＡ′を求める。制御装置１０は、加算値ＷＡ′から比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとする。これによって、起動時から本来必要な制御信号Ｃｔ１が得られる。
Specifically, the
なお、第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値Ｉｔ′の代わりに、積分制御値Ｉｔ′に係数を乗算した値を用いてもよい。負荷１０２に印加する電圧を指令値以上となるオーバーシュートとなるのを極力小さくしたい場合は、Ｉｔ′に１以下の係数を掛けることによって得られる値を用いることができる。負荷１０２に印加する電圧を指令値以下となるアンダーシュートを極力小さくしたい場合は、Ｉｔ′に１以上の係数を掛けることによって得られる値を用いることができる。
Instead of the integral control value It'when the voltage Vm2 of the
実施の形態３の変形例．
本変形例では、実施の形態２と同様に、制御装置１０は、ＤＣ−ＤＣ変換器１０５の起動直前におけるＤＣ−ＤＣ変換器１０５の入力側の電圧Ｖｍ１と出力側の電圧Ｖｍ２とから求めた第１の半導体スイッチング素子１のデューティＤを制御信号Ｃｔ１の初期値として用いる。
A modified example of the third embodiment.
In this modification, as in the second embodiment, the
制御装置１０は、式（１）に従って、デューティＤを算出する。
制御装置１０は、式（１）で求めたデューティＤとＤＣ−ＤＣ変換器１０５の起動直前の出力側の電圧Ｖｍ２との乗算値から、起動時における出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２に対応する比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値として用いる。
The
The
制御装置１０は、式（１）のデューティＤと起動直前の電圧検出値Ｖｍ２とを乗算することによって、加算値ＷＡ′を求める。制御装置１０は、加算値ＷＡ′から比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとする。これによって、起動時から本来必要な制御信号Ｃｔ１が得られる。
The
また、上記では比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとしているが、比例制御値Ｐｔ′を減算せずに初期値Ｉｎとすることも可能である。この場合、比例制御値Ｐｔ′を減算した場合と比較して誤差が増加するが比例制御値Ｐｔ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value Pt'is used as the initial value In of the integral control value It, but it is also possible to set the initial value In without subtracting the proportional control value Pt'. In this case, the error increases as compared with the case where the proportional control value Pt'is subtracted, but the amount of calculation for subtracting the proportional control value Pt'can be reduced, so that the application can be easily applied.
なお、式（１）のデューティＤの代わりに、デューティＤに係数を乗算した値を用いてもよい。負荷１０２に印加する電圧を指令値以上となるオーバーシュートとなるのを極力小さくしたい場合は、デューティＤに１以下の係数を掛けることによって得られる値を用いることができる。負荷１０２に印加する電圧を指令値以下となるアンダーシュートを極力小さくしたい場合は、デューティＤに１以上の係数を掛けることによって得られる値を用いることができる。
Instead of the duty D in the equation (1), a value obtained by multiplying the duty D by a coefficient may be used. When it is desired to minimize the overshoot of the voltage applied to the
実施の形態４．
図９は、実施の形態４制御装置１０に含まれる制御ブロックの例を表わす図である。
FIG. 9 is a diagram showing an example of a control block included in the
図９の制御ブロックが、図５の制御ブロックと相違する点は、以下である。
加算器２０３が、比例制御値Ｐｔと積分制御値Ｉｔとの加算値をリアクトル５の電流指令値Ｉｃ２として算出する。
The difference between the control block of FIG. 9 and the control block of FIG. 5 is as follows.
The
減算器２０７は、リアクトル５の電流指令値Ｉｃ２とリアクトル５の電流検出値Ｉｍ２との差分値ＳＡ２を求める。リアクトル５の電流検出値Ｉｍ２は、図示しない電流検出器によって検出される。
The
比例制御器９１３は、差分値ＳＡ２を受けて、比例制御値Ｐｔ２を出力する。
積分制御器９１４は、差分値ＳＡ２を受けて、積分制御値Ｉｔ２を出力する。
The
The
加算器２０６が、比例制御値Ｐｔ２と積分制御値Ｉｔ２とを加算し、加算結果をデューティＤを表わす制御信号Ｃｔ１として出力する。
The
比例制御器９１３は、入力された差分値ＳＡ２に、一定の係数ｋ３を掛けることによって得られる比例制御値Ｐｔ２を出力する。積分制御器９１４は、入力された差分値ＳＡ２に、一定の係数ｋ４を掛けて積分することによって得られる積分制御値Ｉｔ２を出力する。積分制御器９１４は、マイコンなどで構成されるため離散的に計算が行われている。したがって、実際には、積分制御器９１４は、差分値ＳＡ２に一定の係数ｋ４を掛けて、この結果と前回に計算された積分制御値Ｉｔ２との加算結果を今回の積分制御値Ｉｔ２として出力する。一定の係数ｋ３と一定の係数ｋ４は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に高速に追従するように設定されるが、その際に安定に動作するようにも調整する必要がある。
The
積分制御器９１４は、リアクトル５の電流が電流指令値Ic2に追従する定常状態に達するときの積分制御値Ｉｔ２′から、ＤＣ−ＤＣ変換器１０５の起動直前におけるリアクトル５の電流対応する比例制御値Ｐｔ２′を減算した値を積分制御値Ｉｔ２の初期値として用いる。
The
具体的には、制御装置１０は、リアクトル５の電流が電流指令値Ｉｃ２に追従したときの積分制御値Ｉｔ２′を予め特定し記憶しておく。このとき、リアクトル５の電流が電流指令Ｉｃ2に追従し、さらには電圧検出値Ｖｍが電圧指令値Ｖｃ２に追従した定常状態である場合の積分制御値とする。この積分制御値Ｉｔ２′は、定常状態での第１の半導体スイッチング素子１のデューティＤを表わす。起動直前における電圧検出値Ｖｍ２に対応する比例制御値Ｐｔ′は、起動直前における電圧検出値Ｖｍ２と電圧指令値Ｖｃ２との差分値ＳＡを比例制御器２０４および積分制御器２０５に入力することによって、比例制御器９１３から出力される値を用いればよい。ここで、減算器２０７には、起動時における電流検出値Ｉｍ２が入力される。積分制御器９１４は電流制御に用いられる制御器であるがその出力Ｃｔ１はデューティであるため、比例制御器９１３と積分制御器９１４の加算がデューティの値である。そのため、定常動作となった場合には積分制御値Ｉｔ２がデューティとなり、そのデューティは式（１）で求められる。
Specifically, the
制御装置１０は、記憶している追従したときの積分制御値Ｉｔ２′から比例制御値Ｐｔ２′を減算した値を積分制御値Ｉｔ２の初期値Ｉｎとする。これによって、起動時から本来必要な制御信号Ｃｔ１が得られる。
The
また、上記では比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとしているが、比例制御値Ｐｔ′を減算せずに初期値Ｉｎとすることも可能である。この場合、比例制御値Ｐｔ′を減算した場合と比較して誤差が増加するが比例制御値Ｐｔ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value Pt'is used as the initial value In of the integral control value It, but it is also possible to set the initial value In without subtracting the proportional control value Pt'. In this case, the error increases as compared with the case where the proportional control value Pt'is subtracted, but the amount of calculation for subtracting the proportional control value Pt'can be reduced, so that the application can be easily applied.
なお、第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値Ｉｔ２′の代わりに、積分制御値Ｉｔ２′に係数を乗算した値を用いてもよい。負荷１０２に印加する電圧を指令値以上となるオーバーシュートとなるのを極力小さくしたい場合は、Ｉｔ２′に１以下の係数を掛けることによって得られる値を用いることができる。負荷１０２に印加する電圧を指令値以下となるアンダーシュートを極力小さくしたい場合は、Ｉｔ２′に１以上の係数を掛けることによって得られる値を用いることができる。
Instead of the integral control value It2'when the voltage Vm2 of the
実施の形態４の変形例．
本変形例では、実施の形態２と同様に、制御装置１０は、ＤＣ−ＤＣ変換器１０５の起動直前におけるＤＣ−ＤＣ変換器１０５の入力側の電圧Ｖｍ１と出力側の電圧Ｖｍ２とから求めた第１の半導体スイッチング素子１のデューティＤを制御信号Ｃｔ１の初期値として用いる。
A modified example of the fourth embodiment.
In this modification, as in the second embodiment, the
制御装置１０は、式（１）に従って、デューティＤを算出する。
制御装置は、式（１）で求めたデューティＤから、起動直前の出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２に対応する比例制御値Ｐｔ２′を減算した値を積分制御値Ｉｔ２の初期値Ｉｎとする。これによって、制御信号Ｃｔ１の初期値は、Ｉｎとなるので、起動時から本来必要な制御信号Ｃｔ１が得られる。
The
The control device has an integral control value It2 obtained by subtracting the proportional control value Pt2'corresponding to the voltage Vm2 of the
また、上記では比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとしているが、比例制御値Ｐｔ′を減算せずに初期値Ｉｎとすることも可能である。この場合、比例制御値Ｐｔ′を減算した場合と比較して誤差が増加するが比例制御値Ｐｔ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value Pt'is used as the initial value In of the integral control value It, but it is also possible to set the initial value In without subtracting the proportional control value Pt'. In this case, the error increases as compared with the case where the proportional control value Pt'is subtracted, but the amount of calculation for subtracting the proportional control value Pt'can be reduced, so that the application can be easily applied.
なお、式（１）のデューティＤの代わりに、デューティＤに係数を乗算した値を用いてもよい。負荷１０２に印加する電圧を指令値以上となるオーバーシュートとなるのを極力小さくしたい場合は、デューティＤに１以下の係数を掛けることによって得られる値を用いることができる。負荷１０２に印加する電圧を指令値以下となるアンダーシュートを極力小さくしたい場合は、デューティＤに１以上の係数を掛けることによって得られる値を用いることができる。
Instead of the duty D in the equation (1), a value obtained by multiplying the duty D by a coefficient may be used. When it is desired to minimize the overshoot of the voltage applied to the
実施の形態５．
（構成）
図１０は、実施の形態５の電力変換装置１００の構成を表わす図である。電力変換装置１００は、実施の形態１に記載の電力変換装置１００と同一であるため、説明は繰り返さない。電力変換装置１００は、第２のダイオード４と並列に接続された第２の半導体スイッチング素子２を備えることによって、電源８０２から負荷８０１へ電力を供給することが出来る。
(Constitution)
FIG. 10 is a diagram showing the configuration of the
電源８０２は、電源１０１と同様に電力を供給するエネルギー源、または電力を消費する負荷である。負荷８０１は、負荷１０２と同様に電力を供給するエネルギー源、または電力を消費する負荷である。
The
電力変換装置１００は、図１と同様の構成を有するが、電源８０２から負荷８０１にエネルギーを送る。したがって、電力変換装置１００は、電圧の高い方から電圧の低い方へとエネルギーを送る１石型降圧チョッパ回路である。
The
（定常状態時の動作）
本実施の形態の電力変換装置１００の第１の半導体スイッチング素子１と第２の半導体スイッチング素子２のオンとオフの動作による電流の流れについて説明する。
(Operation in steady state)
The current flow due to the on / off operation of the first
第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とはデッドタイムを含みながら相補的にオンとオフを繰り返す。電源８０２から負荷８０１に電力を供給する場合を説明する。電源８０２から負荷８０１へ電流が流れ、リアクトル５では、第２の端子Ｐ２から第１の端子Ｐ１へと電流が流れる。本実施の形態ではこのときの電流の向きを正方向と定義する。
The first
（例１）
図１１は、実施の形態５において、定常状態時に、リアクトル５を流れる電流の一例であるリアクトル電流１００１の波形を示す図である。リアクトル５の電流は常に０［Ａ］以上である。
(Example 1)
FIG. 11 is a diagram showing a waveform of a reactor current 1001 which is an example of a current flowing through the
期間ａ′では、第２の半導体スイッチング素子２がオン状態となる。このときには、電源８０２の正極→第２の半導体スイッチング素子２→リアクトル５→負荷８０１→電源８０２の負極の経路を電流が流れる。期間ａ′では、リアクトル５に流れる電流は増加するが、どれだけ電流が増加するかは、リアクトル５のインダクタンス値と、電源８０２の電圧と負荷８０１に印加されている電圧の差と、第２の半導体スイッチング素子２のオンする時間とに依存する。リアクトル５のインダクタンス値が小さければ電流増加量は多くなる。電源８０２と負荷８０１に印加された電圧の差が高くなると電流増加量は多くなる。第２の半導体スイッチング素子２のオンする時間が長ければ電流増加量は多くなる。
In the period a', the second
デッドタイム期間ｂ′では、第２の半導体スイッチング素子２がオフ状態となる。その結果、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオフ状態となる。このときには、負荷８０１の負極→第１のダイオード３→リアクトル５→負荷８０１の正極の経路を電流が流れる。デッドタイム期間ｂ′では、リアクトル５の電流は減少するが、どれだけ電流が減少するかは、リアクトル５のインダクタンス値と、負荷８０１の電圧と、デッドタイムの期間とに依存する。リアクトル５のインダクタンス値が小さければ電流減少量は多くなる。負荷８０１の電圧が高ければ電流減少量が多くなる。デッドタイム期間ｂ′の長さが長ければ電流減少量は多くなる。
In dead de-time period b ', the second
期間ｃ′では、第１の半導体スイッチング素子１がオン状態となる。このときには、負荷８０１の負極→第１の半導体スイッチング素子１→リアクトル５→負荷８０１の正極の経路を電流が流れる。期間ｃ′でも、デッドタイム期間ｂ′と同様に、リアクトル５の電流は減少するが、どれだけ電流が減少するかは、リアクトル５のインダクタンス値と、負荷８０１の電圧と、第１の半導体スイッチング素子１のオン状態となる時間とに依存する。リアクトル５のインダクタンス値が小さければ電流減少量は多くなる。負荷８０１の電圧差が大きければ電流減少量が多くなる。第１の半導体スイッチング素子１のオン状態となる時間が長ければ電流減少量は多くなる。
In the period c', the first
デッドタイム期間ｄ′では、第１の半導体スイッチング素子１がオフ状態となる。その結果、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオフ状態となる。デッドタイム期間ｄ′においても、デッドタイム期間ｂ′と同様の電流経路で電流が流れる。
In the dead time period d', the first
その後、第２の半導体スイッチング素子２がオン状態となり、期間ａ′となるため上記一連の動作を繰り返す。
After that, the second
期間ａ′と期間ｂ′と期間ｃ′と期間ｄ′との合計が１周期Ｔである。１周期Ｔのうち、第２の半導体スイッチング素子２がオン状態となる期間の割合をデューティと呼ぶ。デューティが「０．５」であれば１周期Ｔのうち第２の半導体スイッチング素子２がオン状態となる期間ａ′が「５０％」を締めることを意味する。デューティが「０．１」であれば、１周期Ｔのうち第２の半導体スイッチング素子２がオン状態となる期間ａ′が「１０％」を締めることを意味している。
The sum of the period a', the period b', the period c'and the period d'is one cycle T. The ratio of the period during which the second
（例２）
図１２は、実施の形態５において、定常状態時に、リアクトル５を流れる電流の別の例であるリアクトル電流４０１の波形を表わす図である。
(Example 2)
FIG. 12 is a diagram showing the waveform of the
負荷８０１が消費する電力が小さい場合、電源８０２から出力される電流は少なくなる。電源８０２から出力される電流が少ない場合、リアクトル５の電流が０［Ａ］よりも小さくなる。具体的には、リアクトル５を流れる電流は、第２の端子Ｐ２から第１の端子Ｐ１へと流れる場合と、第１の端子Ｐ１から第２の端子Ｐ２へ流れる場合とが存在する。
When the power consumed by the
期間ｅ′の最初のタイミングにおいて、リアクトル５において、第１の端子Ｐ１から第２の端子Ｐ２へ電流が流れる状態であり、第２の半導体スイッチング素子２がオン状態となったとする。このとき、初めは、電源８０２の負極→負荷８０１→リアクトル５→第２の半導体スイッチング素子２→電源８０２の正極の経路を電流が流れているが、徐々に電流が０［Ａ］に近づき、その後、電源８０２の正極→第２の半導体スイッチング素子２―リアクトル５→負荷８０１→電源８０２の負極の経路を電流が流れる。リアクトル５では、第２の端子Ｐ２から第１の端子Ｐ２へと流れる方向に電流が増加する。
It is assumed that at the first timing of the period e', a current flows from the first terminal P1 to the second terminal P2 in the
その後、デッドタイム期間ｆ′となると、第２の半導体スイッチング素子２がオフ状態となり、第１の半導体スイッチング素子１と第２の半導体スイッチング素子２とが共にオフ状態となる。期間ｆ′では、負荷８０１の負極→第１のダイオード３→リアクトル５→負荷８０１の正極の経路を電流が流れる。期間ｆ′では、リアクトル５の電流は減少する。
After that, when the dead time period f'is reached, the second
その後、期間ｇ′では、第１の半導体スイッチング素子１がオン状態となる。このときには、負荷８０１の負極→第１の半導体スイッチング素子１→リアクトル５→負荷８０１の正極の経路を電流が流れる。期間g′でもデッドタイム期間ｆと同様に、リアクトル５の電流は０［Ａ］に向かって減少する。但し、電流が０［Ａ］となると、そのまま負荷８０１の正極→リアクトル５→第１の半導体スイッチング素子１→負荷８０１の負極の経路で電流が増加し、リアクトル５では、第１の端子Ｐ１から第２の端子Ｐ２へと流れる方向に電流が増加する。この電流経路は、第１の半導体スイッチング素子１をオン状態とする期間を設けることによって可能となる経路である。
After that, in the period g', the first
（例３）
図１３は、実施の形態５において、電力変換装置１００が第１の半導体スイッチング素子１を備えない場合の、定常状態時にリアクトル５を流れる電流の一例であるリアクトル電流１２０１の波形を表わす図である。
(Example 3)
FIG. 13 is a diagram showing a waveform of a reactor current 1201 which is an example of a current flowing through the
電力変換装置１００が第１の半導体スイッチング素子１を有さない場合、負荷８０１が消費する電力が小さいときには、リアクトル５では、第２の端子Ｐ２から第１の端子Ｐ１へ電流が流れる。
When the
期間ｉ′では、第２の半導体スイッチング素子２がオン状態となる。このときには、電源８０２の正極→第２の半導体スイッチング素子２→リアクトル５→負荷８０１→電源８０２の負極の経路を電流が流れる。
In the period i', the second
期間ｊ′では、第２の半導体スイッチング素子２がオフ状態となる。このときには、負荷８０１の負極→第１のダイオード３→リアクトル５→負荷８０１の正極の経路で電流が流れる。期間ｊ′では、電流が徐々に減少する。
In the period j', the second
期間ｋ′の最初のタイミングにおいて、電流が０［Ａ］となる。期間ｋ′では、第１の半導体スイッチング素子１が存在しないため、負荷８０１の負極→第１の半導体スイッチング素子１→リアクトル５→負荷８０１の正極の経路で流れることができず、リアクトル５の電流は０［Ａ］のままとなる。
At the first timing of the period k', the current becomes 0 [A]. In the period k', since the first
第１の半導体スイッチング素子１が無い場合は、第２のコンデンサ７を短絡させる経路を形成することが無いため、デッドタイムを設ける必要は無い。
When the first
その後、期間ｉ′では、第２の半導体スイッチング素子２がオン状態となり、上記動作を繰り返す。
After that, in the period i', the second
例１および例２では、第２の半導体スイッチング素子２を接続してオン状態として電流を逆方向に流すように動作させることによって、電流実効値が増加する。しかし、例えば第２の半導体スイッチング素子２がＭＯＳＦＥＴの場合、電流が通過した際の電圧降下が第２のダイオード４よりも第２の半導体スイッチング素子２の方が小さくなる。そのため、電流が逆方向に流れる期間が発生したとしても損失が小さくなる場合があり、結果として損失低減につながることがある。さらに、電流を逆方向に流すことが可能となるため、負荷８０１から電源８０２へ電力を供給することが可能となる。
In Examples 1 and 2, the effective current value is increased by connecting the second
（制御）
１石型降圧チョッパ回路の制御は種々方法があるが、本実施の形態では、第１のコンデンサ６の電圧Ｖｍ１を検出して、第１のコンデンサ６の電圧Ｖｍ１を指令値に追従させる方法を用いる。
(control)
There are various methods for controlling the one-stone step-down chopper circuit, but in the present embodiment, a method of detecting the voltage Vm1 of the first capacitor 6 and causing the voltage Vm1 of the first capacitor 6 to follow the command value is used. Use.
図１４は、実施の形態５の制御装置１０に含まれる制御ブロックの一例を表わす図である。
FIG. 14 is a diagram showing an example of a control block included in the
減算器２０９は、第１のコンデンサ６の電圧指令値Ｖｃ１から第１のコンデンサ６の電圧検出値Ｖｍ１とを減算することによって、差分値ＳＡを出力する。差分値ＳＡは、比例制御器２０４と積分制御器２０５に入力される。
The
比例制御器２０４は、差分値ＳＡを受けて、比例制御値Ｐｔを出力する。
積分制御器２０５は、差分値ＳＡを積分制御する。積分制御器２０５は、差分値ＳＡを受けて、積分制御値Ｉｔを出力する。
The
The
加算器２０３は、比例制御値Ｐｔと積分制御値Ｉｔとを加算し、加算結果を制御信号Ｃｔ２として出力する。
The
比例制御器２０４は、入力された差分値ＳＡに、一定の係数ｋ１を掛けることによって得られる比例制御値Ｐｔを出力する。積分制御器２０５は、入力された差分値ＳＡに、一定の係数ｋ２を掛けて積分することによって得られる積分制御値Ｉｔを出力する。積分制御器２０５は、マイコンなどで構成されるため離散的に計算が行われている。したがって、実際には、積分制御器２０５は、差分値ＳＡに一定の係数ｋ２を掛けて、この結果と前回に計算された積分制御値Ｉｔとの加算結果を今回の積分制御値Ｉｔとして出力する。比例制御器２０４に含まれる一定の係数ｋ１と積分制御器２０５に含まれる一定の係数ｋ２は、電圧検出値Ｖｍ１が電圧指令値Ｖｃ１に高速に追従するように設定されるが、その際に安定に動作するようにも調整する必要がある。
The
電圧検出値Ｖｍ１が電圧指令値Ｖｃ１に追従することが制御の最終的な目的である。電圧検出値Ｖｍ１が電圧指令値Ｖｃ１に追従した場合、電圧検出値Ｖｍ１が変動しない定常状態に達する。このとき差分値ＳＡは「０」となる。 The ultimate purpose of the control is for the voltage detection value Vm1 to follow the voltage command value Vc1. When the voltage detection value Vm1 follows the voltage command value Vc1, the voltage detection value Vm1 reaches a steady state where it does not fluctuate. At this time, the difference value SA becomes “0”.
差分値ＳＡが「０」の場合、比例制御器２０４に入力される値は「０」であり、一定の係数ｋ１を掛けても比例制御値Ｐｔは「０」である。積分制御器２０５に入力される値も「０」であり、出力される積分制御値Ｉｔは、それまでに積分して蓄えられた値となる。但し、負荷８０１の変化または電源８０２の変化によって、必ずしも電圧検出値Ｖｍ１が電圧指令値Ｖｃ１にずれることなく追従することは難しいため、多少の差分値ＳＡが残りながら安定的に動作するが、概ね積分制御値Ｉｔが制御信号Ｃｔ２と同等の値となる。積分制御値Ｉｔがそのまま制御信号Ｃｔ２となり、制御信号Ｃｔ２が駆動装置１２内で三角波と比較されて駆動信号ｄ１，ｄ２が生成される。したがって、電圧検出値Ｖｍ１が定常状態のときには、制御信号Ｃｔ２の大きさ、および積分制御値Ｉｔの大きさが第２の駆動信号ｄ２のデューティＤを表わす。
When the difference value SA is "0", the value input to the
制御信号Ｃｔ２は、駆動装置１２に送られる。駆動装置１２は、制御信号Ｃｔ２に基づいて、第１の駆動信号ｄ１と第２の駆動信号ｄ２とを生成する。第１の駆動信号ｄ１と第２の駆動信号ｄ２とは、それぞれ第１の半導体スイッチング素子１と第２の半導体スイッチング素子２に送られる。
The control signal Ct2 is sent to the
制御信号Ｃｔ２は、例えば０〜１の範囲の値である。駆動装置１２は、入力された制御信号Ｃｔ２と、波高値が１で０〜１の範囲でスイッチング周波数と同じ周波数を持つ三角波と信号とを比較することによって、第１の駆動信号ｄ１と第２の駆動信号ｄ２とを生成する。制御信号Ｃｔ２が三角波よりも大きな値の期間は、第２の半導体スイッチング素子２をオン状態とし、制御信号Ｃｔ２が三角波よりも小さな値の期間は、第１の半導体スイッチング素子１をオン状態とする。制御信号Ｃｔ２が「１」の場合は、制御信号Ｃｔ２は常に三角波よりも大きな値であるため、第２の半導体スイッチング素子２が常時オン状態となる。制御信号Ｃｔ２が「０」の場合は、制御信号Ｃｔ２は常に三角波の方が大きな値であるため、第１の半導体スイッチング素子１が常時オン状態となる。
The control signal Ct2 is, for example, a value in the range of 0 to 1. The
（起動時の動作）
次に、第１の半導体スイッチング素子１を同期整流させる場合の電力変換装置１００の起動時の動作について説明する。
(Operation at startup)
Next, the operation at the time of starting the
まず、従来の起動時の動作について説明する。
図１５は、従来の起動時の電流波形１３０１および三角波１３０２を表わす図である。定常状態では、電圧検出値Ｖｍ１が電圧指令値Ｖｃ１に追従するため、制御信号Ｃｔ２は積分制御値Ｉｔに近い。しかしながら、起動時において、積分制御器２０５がそれまでに制御を行っていないため積分制御値Ｉｔは「０」の状態である。電圧指令値Ｖｃ１と電圧検出値Ｖｍ１には差分があるため、差分値ＳＡは「０」とはならない。差分値ＳＡを用いて比例制御器２０４において求められた比例制御値Ｐｔと積分制御器２０５において求められた積分制御値Ｉｔとの和である制御信号Ｃｔ２は、本来必要な値よりも小さくなってしまう。制御信号Ｃｔ２は、駆動装置１２によって三角波１３０２と比較される。制御信号Ｃｔ２の方が三角波１３０２よりも大きい場合は、第２の半導体スイッチング素子２がオン状態となり、制御信号Ｃｔ２の方が三角波１３０２よりも小さい場合は、第１の半導体スイッチング素子１がオン状態となる。
First, the conventional operation at startup will be described.
FIG. 15 is a diagram showing a conventional
したがって、起動時において、積分制御器２０５の状態が定常状態まで達していない場合、第２の半導体スイッチング素子２がオン状態となる期間ｌ′が必要な期間よりも短く、その相補的な関係にある第１の半導体スイッチング素子１がオン状態となる期間ｍ′が必要な期間よりも長くなる。第１の半導体スイッチング素子１のオン状態となる期間ｍ′が必要以上に長い場合、第２の半導体スイッチング素子２がオン状態のときに、リアクトル５に流れる電流の増加量よりも、第１の半導体スイッチング素子１がオン状態のときに、リアクトル５に流れる電流の低減量のほうが多くなる。
Therefore, when the state of the
この状態が複数回続くと、リアクトル５では、第１の端子Ｐ１から第２の端子Ｐ２へ流れる方向に電流が流れることとなる。これは負荷８０１から電源８０２に電力を供給するような動作であり、想定している電流方向とは逆方向である。その結果、負荷８０１に必要な電圧を印加させることができず、負荷８０１に必要な電力を供給することが出来ない。ある程度の時間が経過すると、制御装置１０が電圧検出値Ｖｍ１を電圧指令値Ｖｃ１に追従させるように比例制御器２０４と積分制御器２０５が動作するため、電圧検出値Ｖｍ１は電圧指令値Ｖｃ１に追従するようになるが、起動時において、負荷８０１に必要な電力を供給することができないという問題がある。
If this state continues a plurality of times, in the
そこで、本実施の形態では、起動時において電流が逆方向に流れる量を抑制する。具体的には、積分制御器２０５に初期値Ｉｎを入力した状態で起動する。つまり、起動時において、積分制御器２０５が出力する積分制御値Ｉｔの初期値をＩｎとする。初期値Ｉｎは、以下の方法で求めることができる。
Therefore, in the present embodiment, the amount of current flowing in the opposite direction at the time of startup is suppressed. Specifically, it is started in a state where the initial value In is input to the
積分制御器２０５は、出力側の電圧である第１のコンデンサ６の電圧Ｖｍ１が定常状態に達するときの積分制御値Ｉｔ′から、起動直前における出力側の電圧である第１のコンデンサ６の電圧Ｖｍ１に対応する比例制御値Ｐｔ′を減算した値を積分制御値の初期値として用いる。
In the
具体的には、制御装置１０は、電圧検出値Ｖｍ１が電圧指令値Ｖｃ１に追従したときの積分制御値Ｉｔ′を予め特定し記憶しておく。この積分制御値Ｉｔ′は、定常状態での第２の半導体スイッチング素子２のデューティＤを表わす。起動直前における電圧検出値Ｖｍ１に対応する比例制御値Ｐｔ′は、起動直前における電圧検出値Ｖｍ１と電圧指令値Ｖｃ１の差分値ＳＡを比例制御器２０４に入力することによって、比例制御器２０４から出力される値を用いればよい。制御装置１０は、記憶している追従したときの積分制御値Ｉｔ′から比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとする。これによって、起動時から本来必要な制御信号Ｃｔ２が得られる。
Specifically, the
図１６は、実施の形態５の起動時の電流波形１５０１および三角波１５０２を表わす図である。
FIG. 16 is a diagram showing a
図１６に示すように、本実施の形態では、起動時において、制御信号Ｃｔ２は、従来よりも大きな値に設定される。その結果、第２の半導体スイッチング素子２がオン状態となる期間ｎ′を従来における第２の半導体スイッチング素子２がオン状態となる期間ｌ′よりも長くすることができる。その結果、本実施の形態では、第１の半導体スイッチング素子１がオン状態となる期間ｏ′となってもリアクトル５の電流が逆流しすぎることを抑制できる。
As shown in FIG. 16, in the present embodiment, the control signal Ct2 is set to a value larger than the conventional value at the time of activation. As a result, the period n ′ in which the second
実施の形態５の変形例．
実施の形態２において、実施の形態１における制御信号Ｃｔ１の初期値に代えて、ＤＣ−ＤＣ変換器１０５の起動直前におけるＤＣ−ＤＣ変換器１０５の入力側の電圧Ｖｍ１と出力側の電圧Ｖｍ２とから求めた第１の半導体スイッチング素子１のデューティＤを制御信号Ｃｔ１の初期値として用いた。
A modified example of the fifth embodiment.
In the second embodiment, instead of the initial value of the control signal Ct1 in the first embodiment, the voltage Vm1 on the input side and the voltage Vm2 on the output side of the DC-
同様に、実施の形態５における制御信号Ｃｔ２の初期値に代えて、ＤＣ−ＤＣ変換器１０５の起動直前におけるＤＣ−ＤＣ変換器１０５の入力側の電圧Ｖｍ１と出力側の電圧Ｖｍ２とから求めた第２の半導体スイッチング素子２のデューティＤを制御信号Ｃｔ２の初期値として用いてもよい。
Similarly, instead of the initial value of the control signal Ct2 in the fifth embodiment, it was obtained from the voltage Vm1 on the input side and the voltage Vm2 on the output side of the DC-
１石型チョッパ回路の低圧側の電圧と高圧側の電圧の関係に基づいて、第２の半導体スイッチング素子２のデューティＤを求めることができる。
The duty D of the second
デューティＤは、ＤＣ−ＤＣ変換器１０５の起動直前における低圧側である第１のコンデンサ６の電圧検出値Ｖｍ１、およびＤＣ−ＤＣ変換器１０５の起動直前における高圧側の電圧である第２のコンデンサ７の電圧検出値Ｖｍ２によって、以下の式で求めることができる。
Duty D is the voltage detection value Vm1 of the first capacitor 6 on the low voltage side immediately before the start of the DC-
Ｄ＝Ｖｍ１／Ｖｍ２・・・（２）
このデューティＤに基づいて、実施の形態２と同様にして、積分制御器２０５の初期値Ｉｎを求めることができる。
D = Vm1 / Vm2 ... (2)
Based on this duty D, the initial value In of the
制御装置１０に含まれる制御ブロックとして、実施の形態３または実施の形態４で説明したものを用いてもよい。積分制御器に与える初期値についても、実施の形態３または実施の形態４で説明した方法を用いることができる。
As the control block included in the
実施の形態６．
図１７は、実施の形態６の電力変換装置１４００の構成を表わす図である。
Embodiment 6.
FIG. 17 is a diagram showing the configuration of the
電力変換装置１４００は、同期整流が可能な１石型昇降圧チョッパ回路である。
電力変換装置１４００は、ＤＣ−ＤＣ変換器１４２０を備える。ＤＣ−ＤＣ変換器１４２０は、第１の半導体スイッチング素子１４０３、第２の半導体スイッチング素子１４０４、第１のダイオード１４０５、第２のダイオード１４０６、リアクトル１４０７、第１のコンデンサ６、および第２のコンデンサ７を備える。
The
The
電力変換装置１４００は、さらに、制御装置１０と、駆動装置１２と、第１の電圧検出器８と、第２の電圧検出器９とを備える。
The
電力変換装置１４００に電源１４０１および負荷１４０２が接続される。
第１の半導体スイッチング素子１４０３と、第２の半導体スイッチング素子１４０４とは、正極と負極と制御電極とを有する。
A
The first
第１のコンデンサ６の正極と、第１の半導体スイッチング素子１４０３の正極と、電源１４０１の正極とが接続される。第１の半導体スイッチング素子１４０３に逆並列に第１のダイオード１４０５が接続される。
The positive electrode of the first capacitor 6, the positive electrode of the first
第１の半導体スイッチング素子１４０３の負極と、リアクトル１４０７の第１の端子Ｐ１と、第２の半導体スイッチング素子１４０４の負極とがノードＮＤで接続される。
The negative electrode of the first
第２の半導体スイッチング素子１４０４に逆並列に第２のダイオード１４０６が接続される。第２の半導体スイッチング素子１４０４の正極側と、第２のコンデンサ７の負極と、負荷１４０２の負極とが接続される。第２のコンデンサ７の正極、リアクトル１４０７の第２の端子Ｐ２、第１のコンデンサ６の負極、電源１４０１の負極、および負荷１４０２の正極が接続されている。
A
電源１４０１は、第１のコンデンサ６に並列に接続される。負荷１４０２は、第２のコンデンサ７に並列に接続される。
The
第１の半導体スイッチング素子１４０３の制御電極には、第１の駆動信号ｄ１が入力され、第２の半導体スイッチング素子１４０４の制御電極には、第２の駆動信号ｄ２が入力される。第１の駆動信号ｄ１と第２の駆動信号ｄ２とは駆動装置１２から出力される。駆動装置１２には、制御信号Ｃｔ３が入力される。制御信号Ｃｔ３は、制御装置１０から出力される。制御装置１０には、第１のコンデンサ６の電圧Ｖｍ１を検出する電圧検出器８と第２のコンデンサ７の電圧Ｖｍ２を検出する電圧検出器９の検出値が入力される。
The first drive signal d1 is input to the control electrode of the first
（定常状態時の動作）
１石型昇降圧チョッパ回路である電力変換装置１４００では、第１の半導体スイッチング素子１４０３と第２の半導体スイッチング素子１４０４のオンとオフの動作によって、電源１４０１の電圧以上又は電圧以下の電圧が負荷１４０２に印加される。１石型昇降圧チョッパ回路は、昇降圧チョッパであるので、電圧の調整幅は昇圧チョッパ回路および降圧チョッパ回路よりも広くなる。
(Operation in steady state)
In the
図１８は、実施の形態６において、定常状態時に、リアクトル１４０７に流れる電流の一例である電流波形１６０１を示す図である。
FIG. 18 is a diagram showing a
期間ｅ″では、第１の半導体スイッチング素子１４０３がオン状態となる。このときには、電源１４０１の正極→第１の半導体スイッチング素子１４０３→リアクトル１４０７→電源１４０１の負極の経路を電流が流れる。期間ｅ″では、リアクトル１４０７では、第１の端子Ｐ１から第２の端子Ｐ２へ向かって流れる電流が増加する。電流の増加量は、電源１４０１の電圧と、リアクトル１４０７のインダクタンス値と、第１の半導体スイッチング素子１４０３のオン状態の時間とに依存する。電源１４０１の電圧が高いほど電流増加量は多くなり、リアクトル１４０７のインダクタンス値が小さいほど電流増加量は多くなり、第１の半導体スイッチング素子１４０３のオン状態の時間が長いほど電流増加量は多くなる。
In the period e ″, the first
デッドタイム期間ｆ″では、第１の半導体スイッチング素子１４０３がオフ状態となる。その結果、第１の半導体スイッチング素子１４０３と第２の半導体スイッチング素子１４０４とが共にオフ状態になる。このときには、負荷１４０２の負極→第２のダイオード１４０６→リアクトル１４０７→負荷１４０２の正極の経路で電流が流れる。期間ｆ″では、リアクトル１４０７に流れる電流は、徐々に０［Ａ］に向かって減少する。電流の減少量は、負荷１４０２に印加されている電圧と、リアクトル１４０７のインダクタンス値と、デッドタイム期間とに依存する。負荷１４０２に印加されている電圧が高いほど電流減少量が多く、リアクトル１４０７のインダクタンス値が小さいほど電流減少量が多く、デッドタイム期間が長いほど電流減少量が多くなる。
In the dead time period f ", the first
期間ｇ″では、第２の半導体スイッチング素子１４０４がオン状態となる。このときには、負荷１４０２の負極→第２の半導体スイッチング素子１４０４→リアクトル１４０７→負荷１４０２の正極の経路を電流が流れる。期間ｇ″では、リアクトル１４０７に流れる電流は徐々に低下し、場合によっては０［Ａ］を下回る。この場合、負荷１４０２の正極→リアクトル１４０７→第２の半導体スイッチング素子１４０４→負荷１４０２の負極の経路で電流が増加する。
In the period g ″, the second
期間ｈ″では、第２の半導体スイッチング素子１４０４がオフ状態となる。その結果、第１の半導体スイッチング素子１４０３と第２の半導体スイッチング素子１４０４とが共にオフ状態となる。このときには、負荷１４０２の正極→リアクトル１４０７→第２の半導体スイッチング素子１４０４→負荷１４０２の負極の経路で電流が流れていた場合は、電流が減少して０［Ａ］に近づく。その後、第１の半導体スイッチング素子１４０３がオン状態となる期間ｅ″に戻る。
In the period h ", the second
第１の半導体スイッチング素子１４０３のオン状態となる期間がデューティＤとして求められる制御信号Ｃｔ３によって、駆動装置１２に送られる。
The period during which the first
デューティＤは、第１のコンデンサ６の電圧Ｖｍ１／(第１のコンデンサ６の電圧Ｖｍ１＋第２のコンデンサ７の電圧Ｖｍ２)で求めることが出来る。電源１４０１の電圧と同一の電圧を負荷１４０２に印加させたい場合は、第１の半導体スイッチング素子１４０３のデューティＤを５０％とすることで達成することが出来る。負荷１４０２に印加させたい電圧が電源１４０１よりも低い電圧の場合はデューティＤを５０％以下とすることができる。負荷１４０２に印加させたい電圧が電源１４０１よりも高い電圧の場合はデューティＤを５０％以上とすることで達成できる。
The duty D can be obtained by the voltage Vm1 / of the first capacitor 6 (voltage Vm1 of the first capacitor 6 + voltage Vm2 of the second capacitor 7). When it is desired to apply the same voltage as the voltage of the
（制御について）
１石型昇降圧チョッパ回路の制御は種々方法があるが、本実施の形態では、第２のコンデンサ７の電圧Ｖｍ２を検出して、第２のコンデンサ７の電圧Ｖｍ２を指令値に追従させる方法を用いる。
(About control)
There are various methods for controlling the one-stone buck-boost chopper circuit, but in the present embodiment, a method of detecting the voltage Vm2 of the
図１９は、実施の形態６の制御装置１０に含まれる制御ブロックの一例を表わす図である。
FIG. 19 is a diagram showing an example of a control block included in the
減算器１５０９は、負荷１４０２に印加する電圧指令値Ｖｃ３から第２のコンデンサ７の電圧検出値Ｖｍ２とを減算することによって、差分値ＳＡを出力する。差分値ＳＡは、比例制御器１５０４と積分制御器１５０５に入力される。
The
比例制御器１５０４は、差分値ＳＡを受けて、比例制御値Ｐｔを出力する。
積分制御器１５０５は、差分値ＳＡを積分制御する。積分制御器１５０５は、差分値ＳＡを受けて、積分制御値Ｉｔを出力する。
The
The
加算器１５０３は、比例制御値Ｐｔと積分制御値Ｉｔとを加算し、加算結果を制御信号Ｃｔ３として出力する。
The
比例制御器１５０４は、入力された差分値ＳＡに、一定の係数ｋ５を掛けることによって得られる比例制御値Ｐｔを出力する。積分制御器１５０５は、入力された差分値ＳＡに、一定の係数ｋ６を掛けて積分することによって得られる積分制御値Ｉｔを出力する。積分制御器１５０５は、マイコンなどで構成されるため離散的に計算が行われている。したがって、実際には、積分制御器１５０５は、差分値ＳＡに一定の係数ｋ６を掛けて、この結果と前回に計算された積分制御値Ｉｔとの加算結果を今回の積分制御値Ｉｔとして出力する。比例制御器１５０４に含まれる一定の係数ｋ５と積分制御器２０５に含まれる一定の係数ｋ６は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ３に高速に追従するように設定されるが、その際に安定に動作するようにも調整する必要がある。
The
電圧検出値Ｖｍ２が電圧指令値Ｖｃ３に追従することが制御の最終的な目的である。電圧検出値Ｖｍ２が電圧指令値Ｖｃ３に追従した場合、差分値ＳＡは「０」となる。差分値ＳＡが「０」の場合、比例制御器１５０４に入力される値は「０」であり、一定の係数ｋ５を掛けても比例制御値Ｐｔは「０」である。積分制御器１５０５に入力される値も「０」であり、出力される積分制御値Ｉｔは、それまでに積分して蓄えられた値となる。但し、負荷１４０２の変化または電源１４０１の変化によって、必ずしも電圧検出値Ｖｍ２が電圧指令値Ｖｃ３にずれなく追従することは難しいため、多少の差分値ＳＡが残りながら安定的に動作するが、おおよそは積分制御値Ｉｔが制御信号Ｃｔ３と同等の値となる。積分制御値Ｉｔがそのまま制御信号Ｃｔ３となり、制御信号Ｃｔ３が駆動装置１２内で三角波と比較されて駆動信号となる。よって、制御信号Ｃｔ３の大きさ、および積分制御値Ｉｔの大きさが第１の駆動信号ｄ１のデューティＤを表わす。
The ultimate purpose of the control is for the voltage detection value Vm2 to follow the voltage command value Vc3. When the voltage detection value Vm2 follows the voltage command value Vc3, the difference value SA becomes “0”. When the difference value SA is "0", the value input to the
制御信号Ｃｔ３は、駆動装置１２に送られる。駆動装置１２は、制御信号Ｃｔ３に基づいて、第１の駆動信号ｄ１と第２の駆動信号ｄ２とを生成する。第１の駆動信号ｄ１と第２の駆動信号ｄ２とは、それぞれ第１の半導体スイッチング素子１４０３と第２の半導体スイッチング素子１４０４に送られる。
The control signal Ct3 is sent to the
制御信号Ｃｔ３は、例えば０〜１の範囲の値である。駆動装置１２は、入力された制御信号Ｃｔ３と、波高値が１で０〜１の範囲でスイッチング周波数と同じ周波数を持つ三角波と信号とを比較することによって、第１の駆動信号ｄ１と第２の駆動信号ｄ２とを生成する。制御信号Ｃｔ３が三角波よりも大きな値の期間は、第１の半導体スイッチング素子１４０３をオン状態とし、制御信号Ｃｔ３が三角波よりも小さな値の期間は、第２の半導体スイッチング素子１４０４をオン状態とする。制御信号Ｃｔ３が「１」の場合は常に三角波よりも大きな値であるため、第１の半導体スイッチング素子１４０３が常時オン状態となり、制御信号Ｃｔ３が「０」の場合は常に三角波の方が大きな値であるため、第２の半導体スイッチング素子１４０４が常時オン状態となる。
The control signal Ct3 is, for example, a value in the range of 0 to 1. The
（起動時の動作）
次に、第２の半導体スイッチング素子１４０４を同期整流させる場合の電力変換装置１００の起動時の動作について説明する。
(Operation at startup)
Next, the operation at the time of starting the
まず、従来の起動時の動作について説明する。
図２０は、従来の起動時の電流波形１７０１および三角波１７０２を表わす図である。
First, the conventional operation at startup will be described.
FIG. 20 is a diagram showing a conventional
昇降圧チョッパにおいても、起動時に積分制御器１５０５に初期値が入力されない場合には、第１の半導体スイッチング素子１４０３がオン状態となって、リアクトル１４０７の電流を増加させる期間ｌ″よりも、第２の半導体スイッチング素子１４０４がオン状態となってリアクトル１４０７の電流を減少させる期間ｍ″の方が長い。その結果、電源１４０１から負荷１４０２に送る電力よりも、負荷１４０２から電源１４０１に送る電力の方が大きくなり、負荷１４０２に必要な電圧を印加させることが出来なくなる。
Even in the buck-boost chopper, if the initial value is not input to the
そこで、本実施の形態でも、積分制御器１５０５に初期値Ｉｎを入力した状態で起動することによって、起動時において電流が逆方向に流れる量を抑制する。具体的には、積分制御器１５０５に初期値Ｉｎを入力した状態で起動する。つまり、積分制御器１５０５が出力する積分制御値Ｉｔの初期値をＩｎとする。初期値Ｉｎは、以下の方法で求めることができる。
Therefore, also in the present embodiment, by starting with the initial value In input to the
積分制御器１５０５は、出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値Ｉｔ′から、起動直前の出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２に対応する比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとして用いる。
The
具体的には、制御装置１０は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ３に追従したときの積分制御値Ｉｔ′を予め特定し記憶しておく。この積分制御値Ｉｔ′は、定常状態での第１の半導体スイッチング素子１４０３のデューティＤを表わす。起動直前における電圧検出値Ｖｍ２に対応する比例制御値Ｐｔ′は、起動直前における電圧検出値Ｖｍ２と電圧指令値Ｖｃ３との差分値ＳＡを比例制御器１５０４に入力することによって、比例制御器１５０４から出力される値を用いればよい。制御装置１０は、記憶している追従したときの積分制御値Ｉｔ′から比例制御値Ｐｔ′を減算した値を積分制御値Ｉｔの初期値Ｉｎとする。これによって、制御信号Ｃｔ３の初期値は、Ｉｎとなるので、起動時から本来必要な制御信号Ｃｔ３が得られる。
Specifically, the
図２１は、実施の形態６の起動時の電流波形１８０１および三角波１８０２を表わす図である。
FIG. 21 is a diagram showing the
図２１に示すように、本実施の形態では、起動時において、制御信号Ｃｔ３は、従来よりも大きな値に設定される。その結果、第１の半導体スイッチング素子１４０３がオン状態となる期間ｎ″を従来における第１の半導体スイッチング素子１４０３がオン状態となる期間ｌ″よりも長くすることができる。その結果、本実施の形態では、第２の半導体スイッチング素子１４０４がオン状態となる期間ｏ″となってもリアクトル１４０７の電流が逆流しすぎることを抑制できる。
As shown in FIG. 21, in the present embodiment, the control signal Ct3 is set to a value larger than the conventional value at the time of activation. As a result, the period n ″ in which the first
実施の形態６の変形例．
実施の形態２において、実施の形態１における積分制御器の初期値に代えて、ＤＣ−ＤＣ変換器１０５の起動直前におけるＤＣ−ＤＣ変換器１０５の入力側の電圧Ｖｍ１と出力側の電圧Ｖｍ２とから求めた第１の半導体スイッチング素子１のデューティＤに応じた値を積分制御器の初期値として用いた。
A modified example of the sixth embodiment.
In the second embodiment, instead of the initial value of the integration controller in the first embodiment, the voltage Vm1 on the input side and the voltage Vm2 on the output side of the DC-
同様に、実施の形態６における積分制御器の初期値に代えて、ＤＣ−ＤＣ変換器１４２０の起動直前におけるＤＣ−ＤＣ変換器１４２０の入力側の電圧Ｖｍ１と出力側の電圧Ｖｍ２とから求めた第１の半導体スイッチング素子１のデューティＤを積分制御器の初期値として用いてもよい。
Similarly, instead of the initial value of the integration controller in the sixth embodiment, it was obtained from the voltage Vm1 on the input side and the voltage Vm2 on the output side of the DC-
制御装置１０に含まれる制御ブロックとして、実施の形態３または実施の形態４で説明したものを用いてもよい。積分制御器に与える初期値についても、実施の形態３または実施の形態４で説明した方法を用いることができる。
As the control block included in the
実施の形態７．
図２２は、実施の形態７の電力変換装置１９００の構成を表わす図である。
FIG. 22 is a diagram showing the configuration of the
電力変換装置１９００は、同期整流が可能なＤＣ−ＤＣ変換器１９２０を備える。ＤＣ−ＤＣ変換器１９２０は、昇圧チョッパと降圧チョッパを重ね合わせた回路であり、昇圧も降圧も可能である。
The
ＤＣ−ＤＣ変換器１９２０は、第１のコンデンサ６、リアクトル５、第１の半導体スイッチング素子１、第２の半導体スイッチング素子２、第１のダイオード３、第２のダイオード４、第３の半導体スイッチング素子１９０３、第４の半導体スイッチング素子１９０５、第３のダイオード１９０４、第４のダイオード１９０６、および第２のコンデンサ７を備える。
The DC-
電力変換装置１００は、さらに、制御装置１０、駆動装置１２、第１の電圧検出器８、および第２の電圧検出器９を備える。
The
第１の半導体スイッチング素子１、第２の半導体スイッチング素子２、第３の半導体スイッチング素子１９０３、第４の半導体スイッチング素子１９０５は、正極と負極と制御電極とを有する。
The first
第１のコンデンサ６の正極側と、電源１９０１の正極側と、第４の半導体スイッチング素子１９０５の正極側とが接続される。第１のコンデンサ６の負極側と、電源１９０１の負極側と、第３の半導体スイッチング素子１９０３の負極側とが接続される。
The positive electrode side of the first capacitor 6, the positive electrode side of the
第４の半導体スイッチング素子１９０５の負極側、第３の半導体スイッチング素子１９０３の正極側、およびリアクトル５の第１の端子Ｐ１がノードＮＤ２に接続される。
The negative electrode side of the fourth
第２のコンデンサ７の正極側と、負荷１９０２の正極側と、第２の半導体スイッチング素子２の正極側とが接続される。第２のコンデンサ７の負極側と、負荷１９０２の負極側と、第１の半導体スイッチング素子１の負極側とが接続される。
The positive electrode side of the
第２の半導体スイッチング素子２の負極側、第１の半導体スイッチング素子１の正極側、およびリアクトル５の第２の端子Ｐ２がノードＮＤ１に接続される。
The negative electrode side of the second
第１の電圧検出器８は、第１のコンデンサ６の両端の電圧Ｖｍ１を検出する。第２の電圧検出器９は、第２のコンデンサ７の両端の電圧Ｖｍ２を検出する。
The
第１の半導体スイッチング素子１の制御電極には、第１の駆動信号ｄ１が入力される。第１の駆動信号ｄ１によって、第１の半導体スイッチング素子１がオンおよびオフ動作する。第２の半導体スイッチング素子２の制御電極には、第２の駆動信号ｄ２が入力される。第２の駆動信号ｄ２によって、第２の半導体スイッチング素子２がオンおよびオフ動作する。第３の半導体スイッチング素子１９０３の制御電極には、第３の駆動信号ｄ３が入力される。第３の駆動信号ｄ３によって、第３の半導体スイッチング素子１９０３がオンおよびオフ動作する。第４の半導体スイッチング素子１９０５の制御電極には、第４の駆動信号ｄ４が入力される。第４の駆動信号ｄ４によって、第４の半導体スイッチング素子１９０５がオンおよびオフ動作する。第１の駆動信号ｄ１、第２の駆動信号ｄ２、第３の駆動信号ｄ３、および第４の駆動信号ｄ４は、駆動装置１２から出力される。駆動装置１２は、制御信号Ｃｔ３によって駆動される。制御信号Ｃｔ３は、制御装置１０によって生成される。制御装置１０には、第１の電圧検出器８で検出された電圧Ｖｍ１と第２の電圧検出器９で検出された電圧Ｖｍ２とが入力される。
A first drive signal d1 is input to the control electrode of the first
電源１９０１は、直流安定化電源または２次電池のような充放電が可能な電源、または太陽電池などである。なお、電源１０１が接続される代わりに、負荷が接続されてもよい。
The
負荷１９０２は、電力を消費するだけの負荷、充放電が可能な２次電池、直流負荷、インバータが接続された負荷、またはインバータの先に系統が接続された系統連系機器などである。
The
本実施の形態の電力変換装置１９００でも、実施の形態６または実施の形態６の変形例と同様に、積分制御器に初期値Ｉｎを入力した状態で起動することによって、起動時において電流が逆方向に流れる量を抑制することができる。
Similarly to the modified example of the sixth embodiment or the sixth embodiment, the
実施の形態８．
図２３は、実施の形態８の電力変換装置２０００の構成を表わす図である。
FIG. 23 is a diagram showing the configuration of the
電力変換装置２００は、電源２００１および負荷２００２に接続される。
電源２００１は、直流安定化電源または２次電池のような充放電が可能な電源、または太陽電池などである。なお、電源１０１が接続される代わりに、負荷が接続されてもよい。
The power converter 200 is connected to the
The
負荷２００２は、電力を消費するだけの負荷、充放電が可能な２次電池、直流負荷、インバータが接続された負荷、またはインバータの先に系統が接続された系統連系機器などである。
The
電力変換装置２０００は、並列に接続された３つのＤＣ−ＤＣ変換器２０２１，２０２２，２０２３を備える。３個のＤＣ−ＤＣ変換器２０２１，２０２２，２０２３によって供給する電力を分担するので、１つのＤＣ−ＤＣ変換器の電力容量を低減できる。ここでは３つの並列を行っているが３つの並列だけではなく２つ以上の複数のＤＣ−ＤＣ変換器を並列接続することで１つのＤＣ−ＤＣ変換器の電力容量を低減できる。
The
ＤＣ−ＤＣ変換器２０２１は、リアクトル２００３、第１の半導体スイッチング素子２００６、第２の半導体スイッチング素子２００７、第１のダイオード２００８、および第２のダイオード２００９を備える。ＤＣ−ＤＣ変換器２０２２は、リアクトル２００４、第３の半導体スイッチング素子２０１０、第４の半導体スイッチング素子２０１１、第３のダイオード２０１２、および第４のダイオード２０１３を備える。ＤＣ−ＤＣ変換器２０２３は、リアクトル２００５、第５の半導体スイッチング素子２０１４、第６の半導体スイッチング素子２０１５、第５のダイオード２０１６、および第６のダイオード２０１７を備える。
The DC-
電力変換装置２０００は、さらに、第１のコンデンサ６、第２のコンデンサ７、制御装置１０、駆動装置１２、第１の電圧検出器８、および第２の電圧検出器９を備える。
The
電源２００１の正極側、第１のコンデンサ６の正極側、リアクトル２００３の第１の端子Ｐ１、リアクトル２００４の第１の端子Ｐ３、およびリアクトル２００５の第１の端子Ｐ５が接続される。電源２００１の負極側、第１のコンデンサ６の負極側、第１の半導体スイッチング素子２００６の負極側、第３の半導体スイッチング素子２０１０の負極側、第５の半導体スイッチング素子２０１４の負極側、第２のコンデンサ７の負極側、および負荷２００２の負極側が接続される。負荷２００２の正極側、第２のコンデンサ７の正極側、第２の半導体スイッチング素子２００７の正極側、第４の半導体スイッチング素子２０１１の正極側、および第６の半導体スイッチング素子２０１５の正極側が接続される。
The positive electrode side of the
第１の半導体スイッチング素子２００６の正極側、第２の半導体スイッチング素子２００７の負極側、およびリアクトル２００３の第２の端子Ｐ２がノードＮＤ１に接続される。第３の半導体スイッチング素子２０１０の正極側、第４の半導体スイッチング素子２０１１の負極側、およびリアクトル２００４の第２の端子Ｐ４がノードＮＤ２に接続される。第５の半導体スイッチング素子２０１４の正極側、第６の半導体スイッチング素子２０１５の負極側、およびリアクトル２００５の第２の端子Ｐ６がノードＮＤ３に接続される。
The positive electrode side of the first
第１の半導体スイッチング素子２００６には逆並列に第１のダイオード２００８が接続される。第２の半導体スイッチング素子２００７には逆並列に第２のダイオード２００９が接続される。第３の半導体スイッチング素子２０１０には逆並列に第３のダイオード２０１２が接続される。第４の半導体スイッチング素子２０１１には逆並列に第４のダイオード２０１３が接続される。第５の半導体スイッチング素子２０１４には逆並列に第５のダイオード２０１６が接続される。第６の半導体スイッチング素子２０１５には逆並列に第６のダイオード２０１７が接続される。
A
第１の電圧検出器８は、第１のコンデンサ６の両端の電圧Ｖｍ１を検出する。第２の電圧検出器９は、第２のコンデンサ７の両端の電圧Ｖｍ２を検出する。第１の電流検出器２５１は、第１のコンデンサ６の正極と、リアクトル２００３の第１の端子Ｐ１との間を流れる電流ＩｍＡを検出する。第２の電流検出器２５２は、第１のコンデンサ６の正極と、リアクトル２００４の第１の端子Ｐ３との間を流れる電流ＩｍＢを検出する。第３の電流検出器２５３は、第１のコンデンサ６の正極と、リアクトル２００５の第１の端子Ｐ５との間を流れる電流ＩｍＣを検出する。
The
第１の半導体スイッチング素子２００６の制御電極には、第１の駆動信号ｄ１が入力される。第１の駆動信号ｄ１によって、第１の半導体スイッチング素子２００６がオンおよびオフ動作する。第２の半導体スイッチング素子２００７の制御電極には、第２の駆動信号ｄ２が入力される。第２の駆動信号ｄ２によって、第２の半導体スイッチング素子２００７がオンおよびオフ動作する。第３の半導体スイッチング素子２０１０の制御電極には、第３の駆動信号ｄ３が入力される。第３の駆動信号ｄ３によって、第３の半導体スイッチング素子２０１０がオンおよびオフ動作する。第４の半導体スイッチング素子２０１１の制御電極には、第４の駆動信号ｄ４が入力される。第４の駆動信号ｄ４によって、第４の半導体スイッチング素子２０１１がオンおよびオフ動作する。第５の半導体スイッチング素子２０１４の制御電極には、第５の駆動信号ｄ５が入力される。第５の駆動信号ｄ５によって、第５の半導体スイッチング素子２０１４がオンおよびオフ動作する。第６の半導体スイッチング素子２０１５の制御電極には、第６の駆動信号ｄ６が入力される。第６の駆動信号ｄ６によって、第６の半導体スイッチング素子２０１５がオンおよびオフ動作する。
The first drive signal d1 is input to the control electrode of the first
第１の半導体スイッチング素子２００６と第２の半導体スイッチング素子２００７をそれぞれ駆動する第１の駆動信号ｄ１と第２の駆動信号ｄ２は、デッドタイムを有する相補的な信号である。第３の半導体スイッチング素子２０１０と第４の半導体スイッチング素子２０１１をそれぞれ駆動する第３の駆動信号ｄ３と第４の駆動信号ｄ４は、デッドタイムを有する相補的な信号である。第５の半導体スイッチング素子２０１４と第６の半導体スイッチング素子２０１５をそれぞれ駆動する第５の駆動信号ｄ５と第６の駆動信号ｄ６は、デッドタイムを有する相補的な信号である。
The first drive signal d1 and the second drive signal d2 that drive the first
駆動装置１２は、制御信号ＣｔＡに基づいて、第１の駆動信号ｄ１および第２の駆動信号ｄ２を生成する。駆動装置１２は、制御信号ＣｔＢに基づいて、第３の駆動信号ｄ３および第４の駆動信号ｄ４を生成する。駆動装置１２は、制御信号ＣｔＣに基づいて、第５の駆動信号ｄ５および第６の駆動信号ｄ６を生成する。制御信号ＣｔＡ，ＣｔＢ，ＣｔＣは、制御装置１０によって生成される。
The
制御装置１０は、電力変換装置２０００の出力側の電圧、すなわち第２のコンデンサ７の電圧Ｖｍ２が出力側の電圧指令値と等しくなるように、第１の半導体スイッチング素子２００６のデューティＤＡを表わす制御信号ＣｔＡ、第３の半導体スイッチング素子２０１０のデューティＤＢを表わす制御信号ＣｔＢ、第５の半導体スイッチング素子２０１４のデューティＤＣを表わす制御信号ＣｔＣを出力する。
The
制御装置１０は、電力変換装置２０００の出力側の電圧が定常状態に達するときの第１の半導体スイッチング素子２００６のデューティＤＡに応じた値を積分制御器の初期値として用いる。制御装置１０は、電力変換装置２０００の出力側の電圧が定常状態に達するときの第３の半導体スイッチング素子２０１０のデューティＤＢに応じた値を積分制御器の初期値として用いる。制御装置１０は、電力変換装置２０００の出力側の電圧が定常状態に達するときの第５の半導体スイッチング素子２０１４のデューティＤＣに応じた値を積分制御器の初期値として用いる。
The
駆動装置１２は、制御信号ＣｔＡと比較の対象となる三角波ＴＡ、制御信号ＣｔＢと比較の対象となる三角波ＴＢ、制御信号ＣｔＣと比較の対象となる三角波ＴＣを生成する三角波ＴＡ、ＴＢ、ＴＣの位相を等間隔でずらすことによって、２つの半導体スイッチング素子がそれぞれオン状態となるタイミング、すなわちスイッチング位相がＤＣ−ＤＣ変換回路ごとにずれる。その結果、リアクトル２００３を流れる電流リプルの位相と、リアクトル２００４を流れる電流リプルの位相と、リアクトル２００５を流れる電流リプルの位相とがずれることになる。これによって、電源２００１、第１のコンデンサ６、第２のコンデンサ７、および負荷２００２には、位相がすれた複数の電流が入力される。互いに電流の増減を打ち消しあうように動作する期間が発生し、結果として電流のリプルが低減して動作することができる。
電力変換装置２０００は、３個のＤＣ-ＤＣ変換回路２００１〜２００３を備えるため、電流を制御する必要がある。仮に、制御信号ＣｔＡ、ＣｔＢ、ＣｔＣが全て同一であった場合、半導体スイッチング素子のオンとオフ動作のわずかなズレ、または部品のばらつきによって厳密には同一のデューティとはならずに、ある１つのＤＣ−ＤＣ変換回路に電流が偏るという現象が発生してしまう。そのため、各ＤＣ−ＤＣ変換回路の電流を制御する必要がある。電流を制御する方法は、同一のＤＣ−ＤＣ変換回路を複数並列とした場合は電流をバランスさせる方法が一般的である。その他の方法として、各ＤＣーＤＣ変換回路がそれぞれある定めた電流に到達したときにそのコンバータの電流を定めた電流のまま維持するように制御する方法、各ＤＣ−ＤＣ変換回路に流せる最大電流を決めておき、それ以上電流が増加しないようにクランプさせる制御方法などがある。
Since the
図２４は、実施の形態８の制御装置１０に含まれる制御ブロックの例を表わす図である。
FIG. 24 is a diagram showing an example of a control block included in the
減算器２１０１は、第２のコンデンサ７の電圧指令値Ｖｃ２から第２のコンデンサ７の電圧検出値Ｖｍ２を減算することによって、差分値ＳＡを出力する。差分値ＳＡは、比例制御器２１０４と積分制御器２１０５に入力される。
The
比例制御器２１０４は、差分値ＳＡを受けて、比例制御値Ｐｔを出力する。
積分制御器２１０５は、差分値ＳＡを積分制御する。積分制御器２０５は、差分値ＳＡを受けて、積分制御値Ｉｔを出力する。
The
The
加算器２１０２は、比例制御値Ｐｔと積分制御値Ｉｔとを加算し、加算結果ＷＡを出力する。
The
除算器２１１１が、加算結果ＷＡを「３」で除算することによって、各ＤＣ−ＤＣ変換回路の電流指令値Ｉｃを出力する。ＷＡは３つのＤＣ−ＤＣ変換回路のそれぞれのリアクトルに流れる電流の合計である。ＤＣ−ＤＣ変換回路が３つであり、各ＤＣ−ＤＣ変換回路の電流を同一とするために３で除算している。
The
減算器２４０１は、電流指令値Ｉｃと、リアクトル２００３を流れる電流検出値ＩｍＡとの差分値ＳａＡを求める。
The
比例制御器２１１５は、差分値ＳａＡを受けて、比例制御値ＰｔＡを出力する。
積分制御器２１１６は、差分値ＳａＡを受けて、積分制御値ＩｔＡを出力する。
The
The
加算器２４０４が、比例制御値ＰｔＡと積分制御値ＩｔＡとを加算し、加算結果をデューティＤＡを表わす制御信号ＣｔＡとして出力する。
The
減算器２４０２は、電流指令値Ｉｃと、リアクトル２００４を流れる電流検出値ＩｍＢとの差分値ＳａＢを求める。
The
比例制御器２１２２は、差分値ＳａＢを受けて、比例制御値ＰｔＢを出力する。
積分制御器２１２３は、差分値ＳａＢを受けて、積分制御値ＩｔＢを出力する。
The
The
加算器２４０５が、比例制御値ＰｔＢと積分制御値ＩｔＢとを加算し、加算結果をデューティＤＢを表わす制御信号ＣｔＢとして出力する。
The
減算器２４０３は、電流指令値Ｉｃと、リアクトル２００５を流れる電流検出値ＩｍＣとの差分値ＳａＣを求める。
The
比例制御器２１２９は、差分値ＳａＣを受けて、比例制御値ＰｔＣを出力する。
積分制御器２１３０は、差分値ＳａＣを受けて、積分制御値ＩｔＣを出力する。
The
The
加算器２４０６が、比例制御値ＰｔＣと積分制御値ＩｔＣとを加算し、加算結果をデューティＤＣを表わす制御信号ＣｔＣとして出力する。
The
３個のＤＣ−ＤＣ変換回路２００１，２００２，２００３によって電流を分担する場合には、起動時に電流が逆流するような動作が発生すると、負荷２００２への電力が供給できないことだけでなく、各ＤＣ−ＤＣ変換回路の電流バランスがうまく効かずに１つのＤＣ−ＤＣ変換回路に電流が集中してしまう。したがって、本実施の形態でも、積分制御器２１１６，２１２３，２１３０に初期値ＩｎＡ，ＩｎＢ，ＩｎＣを与える。
When the current is shared by the three DC-
積分制御器２１１６は、出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値ＩｔＡ′から、電流指令値Ｉｃと電流検出値ＩｍＡから求まる比例制御値ＰｔＡ′を減算した値を積分制御値ＩｔＡの初期値として用いる。
The
具体的には、制御装置１０は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従したときの積分制御値ＩｔＡ′を予め特定し記憶しておく。この積分制御値ＩｔＡ′は、定常状態での第１の半導体スイッチング素子２００６のデューティＤＡを表わす。
Specifically, the
制御装置１０は、記憶している追従したときの積分制御値ＩｔＡ′から比例制御値ＰｔＡ′を減算した値を積分制御値ＩｔＡの初期値ＩｎＡとする。これによって、起動時から本来必要な制御信号ＣｔＡが得られる。
The
また、上記では比例制御値ＰｔＡ′を減算した値を積分制御値ＩｔＡの初期値ＩｎＡとしているが、比例制御値ＰｔＡ′を減算せずに初期値ＩｎＡとすることも可能である。この場合、比例制御値ＰｔＡ′を減算した場合と比較して誤差が増加するが比例制御値ＰｔＡ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value PtA'is used as the initial value InA of the integral control value ItA, but it is also possible to use the initial value InA without subtracting the proportional control value PtA'. In this case, the error increases as compared with the case where the proportional control value PtA'is subtracted, but the amount of calculation for subtracting the proportional control value PtA' can be reduced, so that the application can be easily applied.
積分制御器２１２３は、出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値ＩｔＢ′から、比例制御値ＰｔＢ′を減算した値を積分制御値ＩｔＢの初期値として用いる。
The
具体的には、制御装置１０は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従したときの積分制御値ＩｔＢ′を予め特定し記憶しておく。この積分制御値ＩｔＢ′は、定常状態での第３の半導体スイッチング素子２０１０のデューティＤＢを表わす。
Specifically, the
制御装置１０は、記憶している追従したときの積分制御値ＩｔＢ′から比例制御値ＰｔＢ′を減算した値を積分制御値ＩｔＢの初期値ＩｎＢとする。これによって、起動時から本来必要な制御信号ＣｔＢが得られる。
The
また、上記では比例制御値ＰｔＢ′を減算した値を積分制御値ＩｔＢの初期値ＩｎＢとしているが、比例制御値ＰｔＢ′を減算せずに初期値ＩｎＢとすることも可能である。この場合、比例制御値ＰｔＢ′を減算した場合と比較して誤差が増加するが比例制御値ＰｔＢ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value PtB'is used as the initial value InB of the integral control value ItB, but it is also possible to set the initial value InB without subtracting the proportional control value PtB'. In this case, the error increases as compared with the case where the proportional control value PtB'is subtracted, but the amount of calculation for subtracting the proportional control value PtB'can be reduced, so that the application can be easily applied.
積分制御器２１３０は、出力側の電圧である第２のコンデンサ７の電圧Ｖｍ２が定常状態に達するときの積分制御値ＩｔＣ′から、比例制御値ＰｔＣ′を減算した値を積分制御値ＩｔＣの初期値として用いる。
The
具体的には、制御装置１０は、電圧検出値Ｖｍ２が電圧指令値Ｖｃ２に追従したときの積分制御値ＩｔＣ′を予め特定し記憶しておく。この積分制御値ＩｔＣ′は、定常状態での第５の半導体スイッチング素子２０１４のデューティＤＣを表わす。
Specifically, the
制御装置１０は、記憶している追従したときの積分制御値ＩｔＣ′から比例制御値ＰｔＣ′を減算した値を積分制御値ＩｔＣの初期値ＩｎＣとする。これによって、起動時から本来必要な制御信号ＣｔＣが得られる。
The
また、上記では比例制御値ＰｔＣ′を減算した値を積分制御値ＩｔＣの初期値ＩｎＣとしているが、比例制御値ＰｔＣ′を減算せずに初期値ＩｎＣとすることも可能である。この場合、比例制御値ＰｔＣ′を減算した場合と比較して誤差が増加するが比例制御値ＰｔＣ′の減算を行う計算量を低減することが出来るため容易に適用が可能である。 Further, in the above, the value obtained by subtracting the proportional control value PtC'is used as the initial value InC of the integral control value ItC, but it is also possible to use the initial value InC without subtracting the proportional control value PtC'. In this case, the error increases as compared with the case where the proportional control value PtC'is subtracted, but the calculation amount for subtracting the proportional control value PtC' can be reduced, so that the application can be easily applied.
以上によって、起動時に電流が逆流することを抑制することができるとともに、電流をバランスさせて起動させることができる。 As described above, it is possible to suppress the backflow of the current at the time of starting, and it is possible to balance the current and start the operation.
なお、電流がある値を超えるごとに、動作させるＤＣ−ＤＣ変換回路の数を増加させたり、ＤＣ−ＤＣ変換回路の効率が最も良い動作をするように電流バランスを調整する方法を用いてもよい。 Even if the number of DC-DC conversion circuits to be operated is increased each time the current exceeds a certain value, or the current balance is adjusted so that the DC-DC conversion circuits operate most efficiently. good.
その他の変形例．
上記の実施形態では、比例制御値Ｐｔと積分制御値Ｉｔの和をデューティＤとして出力したが、これに限定されるものではない。
Other modification examples.
In the above embodiment, the sum of the proportional control value Pt and the integral control value It is output as the duty D, but the present invention is not limited to this.
制御方法はその他にも考えられる。指令値に関しては第１のコンデンサ６の電圧を指令値に追従させるように動作させる方法、リアクトル５の電流を指令値に追従させるように動作させる方法を用いてもよい。
Other control methods can be considered. Regarding the command value, a method of operating the voltage of the first capacitor 6 to follow the command value or a method of operating the current of the
電流の検出箇所に関しては、リアクトル５の電流検出を行う他に、たとえば、第１の半導体スイッチング素子１の電流を検出する方法、第２の半導体スイッチング素子２の電流を検出する方法を用いてもよい。このとき第１のダイオード３および第２のダイオード４の電流も合わせて検出される。また、第２のコンデンサ７の負極と第１の半導体スイッチング素子１の負極側間の電流を検出する方法、第２のコンデンサ７の正極と第２の半導体スイッチング素子２の正極側間の電流を検出する方法、第１のコンデンサ６の負極側と電源１０１の負極側間の電流を検出する方法、電源１０１の電流を検出する方法を用いてもよい。
Regarding the current detection location, in addition to detecting the current of the
制御ブロックに含まれる制御器の種類は、比例制御器と積分制御器のみとしたが、制御ブロックに微分制御器を追加することも可能である。 The types of controllers included in the control block are only proportional controller and integral controller, but it is also possible to add a differential controller to the control block.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown by the scope of claims rather than the above description, and it is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
１，２，１４０３，１４０４，１９０３，１９０４，２００６，２００７，２０１０，２０１１，２０１４，２０１５ 半導体スイッチング素子、３，４，１４０５，１４０６，１９０５，１９０６，２００８，２００９，２０１２，２０１３，２０１６，２０１７ ダイオード、５，１４０７，２００３，２００４，２００５ リアクトル、６，７ コンデンサ、８，９ 電圧検出器、１０ 制御装置、１２ 駆動装置、１００，１４００，１９００，２０００ 電力変換装置、１０１，８０２，１４０１，１９０１，２００１ 電源、１０２，８０１，１４０２，１９０２，２００２ 負荷、１０５，１４２０，１９２０，２０２１，２０２２，２０２３ ＤＣ−ＤＣ変換器、２０３，２０６，１５０３，２１０２，２４０４，２４０５，２４０６ 加算器、２０４，９１３，１５０４，２１０４，２１１５，２１２２，２１２９ 比例制御器、２０５，９１４，１５０５，２１０５，２１１６，２１２３，２１３０ 積分制御器、２０８，２１１１ 除算器、２０７，２０９，１５０９，２４０１，２４０２，２４０３ 減算器、２５１，２５２，２５３ 電流検出器。 1,2,1403,1404,1903,1904,2006,2007,2010,2011,2014,2015 Semiconductor switching element, 3,4,140,1406,1905,1906,2008,2009,2012,2013,2016,2017 Diodes, 5,1407, 2003, 2004, 2005 reactors, 6,7 capacitors, 8,9 voltage detectors, 10 controllers, 12 drives, 100, 1400, 1900, 2000 power converters, 101, 802, 1401, 1901, 2001 power supply, 102,801, 1402, 1902, 2002 load, 105, 1420, 1920, 2021, 2022, 2023 DC-DC converter, 203, 206, 1503, 2102, 2404, 2405, 2406 adder, 204 , 913,1504,2104,2115,212,2129 Proportional controller, 205,914,150,2105,2116,212,2130 Adder controller, 208,2111 Divider, 207,209,1509,2401,402,2403 Subtractor, 251,252,253 Current detector.
Claims (18)
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との差分値を出力する減算器と、
前記差分値を受けて、比例制御値を出力する比例制御器と、
前記差分値を受けて、積分制御値を出力する積分制御器と、
前記比例制御値と前記積分制御値とを加算し、加算結果を前記制御信号として出力する加算器とを含み、
前記積分制御器は、前記定められた箇所の電圧が定常状態に達するときの前記積分制御値または前記積分制御値と係数との積を前記積分制御値の初期値として用い、
前記加算器は、動作開始時において、前記初期値に基づいて前記積分制御器により出力された前記積分制御値と、前記比例制御器により出力された前記比例制御値と、を加算し、加算結果を前記制御信号として出力する、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series,
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is
A subtractor that outputs the difference value between the voltage at the specified location and the voltage command value, and
A proportional controller that receives the difference value and outputs a proportional control value,
An integral controller that receives the difference value and outputs an integral control value,
Includes an adder that adds the proportional control value and the integral control value and outputs the addition result as the control signal.
The integral controller uses the integral control value or the product of the integral control value and the coefficient when the voltage at the predetermined portion reaches a steady state as the initial value of the integral control value.
At the start of operation, the adder adds the integral control value output by the integral controller and the proportional control value output by the proportional controller based on the initial value, and adds the result of addition. Is output as the control signal.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、前記定められた箇所の電圧が定常状態に達するときの前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティに応じた値を前記制御信号の初期値として用い、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との差分値を出力する減算器と、
前記差分値を受けて、比例制御値を出力する比例制御器と、
前記差分値を受けて、積分制御値を出力する積分制御器と、
前記比例制御値と前記積分制御値とを加算し、加算結果を前記制御信号として出力する加算器とを含み、
前記積分制御器は、前記定められた箇所の電圧が定常状態に達するときの前記積分制御値または前記積分制御値と係数との積から、前記ＤＣ−ＤＣ変換器の起動直前における前記定められた箇所の電圧に対応する前記比例制御値を減算した値を前記積分制御値の初期値として用いる、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series,
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device uses a value according to the duty of the first semiconductor switching element or the second semiconductor switching element when the voltage at the specified portion reaches a steady state as an initial value of the control signal.
The control device is
A subtractor that outputs the difference value between the voltage at the specified location and the voltage command value, and
A proportional controller that receives the difference value and outputs a proportional control value,
An integral controller that receives the difference value and outputs an integral control value,
Includes an adder that adds the proportional control value and the integral control value and outputs the addition result as the control signal.
The integral controller is determined from the integral control value or the product of the integral control value and the coefficient when the voltage at the predetermined portion reaches a steady state, immediately before the start of the DC-DC converter. A power conversion device that uses a value obtained by subtracting the proportional control value corresponding to a voltage at a location as an initial value of the integral control value.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、前記定められた箇所の電圧が定常状態に達するときの前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティに応じた値を前記制御信号の初期値として用い、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との差分値を出力する減算器と、
前記差分値を受けて、比例制御値を出力する比例制御器と、
前記差分値を受けて、積分制御値を出力する積分制御器と、
前記比例制御値と前記積分制御値とを加算して加算値を出力する加算器と、
前記加算値を前記定められた箇所の電圧で除算して得られる除算値を前記制御信号として出力する除算器とを含み、
前記積分制御器は、前記定められた箇所の電圧が定常状態に達するときの前記積分制御値と前記ＤＣ−ＤＣ変換器の起動直前における前記定められた箇所の電圧とを乗算して得られる乗算値または前記乗算値と係数との積から、前記起動直前における前記定められた箇所の電圧に対応する前記比例制御値を減算した値を前記積分制御値の初期値として用いる、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series,
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device uses a value according to the duty of the first semiconductor switching element or the second semiconductor switching element when the voltage at the specified portion reaches a steady state as an initial value of the control signal.
The control device is
A subtractor that outputs the difference value between the voltage at the specified location and the voltage command value, and
A proportional controller that receives the difference value and outputs a proportional control value,
An integral controller that receives the difference value and outputs an integral control value,
An adder that adds the proportional control value and the integral control value and outputs an added value,
Includes a divider that outputs the divided value obtained by dividing the added value by the voltage at the specified location as the control signal.
The integration controller is a multiplication obtained by multiplying the integration control value when the voltage at the predetermined location reaches a steady state and the voltage at the predetermined location immediately before the start of the DC-DC converter. A power conversion device that uses a value obtained by subtracting the proportional control value corresponding to the voltage at a predetermined location immediately before the start-up from the value or the product of the multiplication value and the coefficient as the initial value of the integration control value.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との第１の差分値を出力する第１の減算器と、
前記第１の差分値を受けて、第１の比例制御値を出力する第１の比例制御器と、
前記第１の差分値を受けて、第１の積分制御値を出力する第１の積分制御器と、
前記第１の比例制御値と前記第１の積分制御値とを加算し、第１の加算結果を出力する第１の加算器と、
前記第１の加算結果と前記定められた箇所の電流との第２の差分値を出力する第２の減算器と、
前記第２の差分値を受けて、第２の比例制御値を出力する第２の比例制御器と、
前記第２の差分値を受けて、第２の積分制御値を出力する第２の積分制御器と、
前記第２の比例制御値と前記第２の積分制御値とを加算し、第２の加算結果を前記制御信号として出力する第２の加算器とを含み、
前記第２の積分制御器は、定常状態における前記リアクトルの電流に基づいた値を前記第２の積分制御値の初期値として用い、
前記第２の加算器は、動作開始時において、前記初期値に基づいて前記第２の積分制御器により出力された前記第２の積分制御値と、前記第２の比例制御器により出力された前記第２の比例制御値と、を加算し、加算結果を前記制御信号として出力する、電力変換装置。 Synchronous rectification is possible, and the first semiconductor switching element and the second semiconductor switching element connected in series are connected to the node between the first semiconductor switching element and the second semiconductor switching element. A DC-DC converter including a reactor and
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is
A first subtractor that outputs a first difference value between the voltage at the specified location and the voltage command value, and
A first proportional controller that receives the first difference value and outputs a first proportional control value, and a first proportional controller.
A first integral controller that receives the first difference value and outputs a first integral control value, and a first integral controller.
A first adder that adds the first proportional control value and the first integral control value and outputs the first addition result.
A second subtractor that outputs a second difference value between the first addition result and the current at the specified location, and
A second proportional controller that receives the second difference value and outputs a second proportional control value, and
A second integral controller that receives the second difference value and outputs a second integral control value, and a second integral controller.
A second adder that adds the second proportional control value and the second integral control value and outputs the second addition result as the control signal is included.
The second integral controller uses a value based on the current of the reactor in a steady state as an initial value of the second integral control value.
At the start of operation, the second adder is output by the second integral control value output by the second integral controller and the second proportional controller based on the initial value. A power conversion device that adds the second proportional control value and outputs the addition result as the control signal.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との第１の差分値を出力する第１の減算器と、
前記第１の差分値を受けて、第１の比例制御値を出力する第１の比例制御器と、
前記第１の差分値を受けて、第１の積分制御値を出力する第１の積分制御器と、
前記第１の比例制御値と前記第１の積分制御値とを加算し、第１の加算結果を出力する第１の加算器と、
前記第１の加算結果と前記定められた箇所の電流との第２の差分値を出力する第２の減算器と、
前記第２の差分値を受けて、第２の比例制御値を出力する第２の比例制御器と、
前記第２の差分値を受けて、第２の積分制御値を出力する第２の積分制御器と、
前記第２の比例制御値と前記第２の積分制御値とを加算し、第２の加算結果を前記制御信号として出力する第２の加算器とを含み、
前記第２の積分制御器は、定常状態における前記リアクトルの電流に基づいた値を前記第２の積分制御値の初期値として用いる、請求項１記載の電力変換装置。 Synchronous rectification is possible, and the first semiconductor switching element and the second semiconductor switching element connected in series are connected to the node between the first semiconductor switching element and the second semiconductor switching element. A DC-DC converter including a reactor and
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is
A first subtractor that outputs a first difference value between the voltage at the specified location and the voltage command value, and
A first proportional controller that receives the first difference value and outputs a first proportional control value, and a first proportional controller.
A first integral controller that receives the first difference value and outputs a first integral control value, and a first integral controller.
A first adder that adds the first proportional control value and the first integral control value and outputs the first addition result.
A second subtractor that outputs a second difference value between the first addition result and the current at the specified location, and
A second proportional controller that receives the second difference value and outputs a second proportional control value, and
A second integral controller that receives the second difference value and outputs a second integral control value, and a second integral controller.
A second adder that adds the second proportional control value and the second integral control value and outputs the second addition result as the control signal is included.
The power conversion device according to claim 1, wherein the second integral control uses a value based on the current of the reactor in a steady state as an initial value of the second integral control value.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との差分値を出力する減算器と、
前記差分値を受けて、比例制御値を出力する比例制御器と、
前記差分値を受けて、積分制御値を出力する積分制御器と、
前記比例制御値と前記積分制御値とを加算し、加算結果を前記制御信号として出力する加算器とを含み、
前記積分制御器は、起動直前における前記デューティまたは起動直前における前記デューティと係数との積を前記積分制御値の初期値として用い、
前記加算器は、動作開始時において、前記初期値に基づいて前記積分制御器により出力された前記積分制御値と、前記比例制御器により出力された前記比例制御値と、を加算し、加算結果を前記制御信号として出力する、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series.
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is
A subtractor that outputs the difference value between the voltage at the specified location and the voltage command value, and
A proportional controller that receives the difference value and outputs a proportional control value,
An integral controller that receives the difference value and outputs an integral control value,
Includes an adder that adds the proportional control value and the integral control value and outputs the addition result as the control signal.
The integral controller uses the duty immediately before the start or the product of the duty and the coefficient immediately before the start as the initial value of the integral control value.
At the start of operation, the adder adds the integral control value output by the integral controller and the proportional control value output by the proportional controller based on the initial value, and adds the result of addition. Is output as the control signal.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、前記ＤＣ−ＤＣ変換器の起動直前における前記ＤＣ−ＤＣ変換器の入力側の電圧と出力側の電圧から求めた前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティに応じた値を前記制御信号の初期値として用い、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との差分値を出力する減算器と、
前記差分値を受けて、比例制御値を出力する比例制御器と、
前記差分値を受けて、積分制御値を出力する積分制御器と、
前記比例制御値と前記積分制御値とを加算し、加算結果を前記制御信号として出力する加算器とを含み、
前記積分制御器は、前記デューティまたは前記デューティと係数との積から、前記ＤＣ−ＤＣ変換器の起動直前における前記定められた箇所の電圧に対応する前記比例制御値を減算した値を前記積分制御値の初期値として用いる、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series.
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is the first semiconductor switching element or the second semiconductor switching element obtained from the voltage on the input side and the voltage on the output side of the DC-DC converter immediately before the start of the DC-DC converter. A value corresponding to the duty is used as the initial value of the control signal.
The control device is
A subtractor that outputs the difference value between the voltage at the specified location and the voltage command value, and
A proportional controller that receives the difference value and outputs a proportional control value,
An integral controller that receives the difference value and outputs an integral control value,
Includes an adder that adds the proportional control value and the integral control value and outputs the addition result as the control signal.
The integral control controls the integral by subtracting the proportional control value corresponding to the voltage at the predetermined position immediately before the start of the DC-DC converter from the duty or the product of the duty and the coefficient. A power converter used as an initial value.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、前記ＤＣ−ＤＣ変換器の起動直前における前記ＤＣ−ＤＣ変換器の入力側の電圧と出力側の電圧から求めた前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティに応じた値を前記制御信号の初期値として用い、
前記制御装置は、
前記定められた箇所の電圧と電圧指令値との差分値を出力する減算器と、
前記差分値を受けて、比例制御値を出力する比例制御器と、
前記差分値を受けて、積分制御値を出力する積分制御器と、
前記比例制御値と前記積分制御値とを加算して加算値を出力する加算器と、
前記加算値を前記定められた箇所の電圧で除算して得られる除算値を前記制御信号として出力する除算器とを含み、
前記積分制御器は、前記デューティと前記起動直前における前記定められた箇所の電圧とを乗算して得られる乗算値または前記乗算値と係数との積を前記積分制御値の初期値として用いる、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series.
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is the first semiconductor switching element or the second semiconductor switching element obtained from the voltage on the input side and the voltage on the output side of the DC-DC converter immediately before the start of the DC-DC converter. A value corresponding to the duty is used as the initial value of the control signal.
The control device is
A subtractor that outputs the difference between the voltage at the specified location and the voltage command value, and
A proportional controller that receives the difference value and outputs a proportional control value,
An integral controller that receives the difference value and outputs an integral control value,
An adder that adds the proportional control value and the integral control value and outputs an added value,
Includes a divider that outputs the divided value obtained by dividing the added value by the voltage at the specified location as the control signal.
The integral controller uses a multiplication value obtained by multiplying the duty and the voltage at the predetermined location immediately before the start, or a product of the multiplication value and a coefficient as an initial value of the integration control value. Conversion device.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、前記ＤＣ−ＤＣ変換器の起動直前における前記ＤＣ−ＤＣ変換器の入力側の電圧と出力側の電圧から求めた前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティに応じた値を前記制御信号の初期値として用い、
前記制御装置は、
前記定められた箇所の電圧と電圧指令値との差分値を出力する減算器と、
前記差分値を受けて、比例制御値を出力する比例制御器と、
前記差分値を受けて、積分制御値を出力する積分制御器と、
前記比例制御値と前記積分制御値とを加算して加算値を出力する加算器と、
前記加算値を前記定められた箇所の電圧で除算して得られる除算値を前記制御信号として出力する除算器とを含み、
前記積分制御器は、前記デューティと前記起動直前における前記定められた箇所の電圧とを乗算して得られる乗算値または前記乗算値と係数との積から、前記ＤＣ−ＤＣ変換器の起動直前における前記定められた箇所の電圧に対応する前記比例制御値を減算した値を前記積分制御値の初期値として用いる、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series.
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is the first semiconductor switching element or the second semiconductor switching element obtained from the voltage on the input side and the voltage on the output side of the DC-DC converter immediately before the start of the DC-DC converter. A value corresponding to the duty is used as the initial value of the control signal.
The control device is
A subtractor that outputs the difference between the voltage at the specified location and the voltage command value, and
A proportional controller that receives the difference value and outputs a proportional control value,
An integral controller that receives the difference value and outputs an integral control value,
An adder that adds the proportional control value and the integral control value and outputs an added value,
Includes a divider that outputs the divided value obtained by dividing the added value by the voltage at the specified location as the control signal.
The integration controller immediately before the start of the DC-DC converter is based on a multiplication value obtained by multiplying the duty and the voltage at the predetermined location immediately before the start, or a product of the multiplication value and a coefficient. A power conversion device that uses a value obtained by subtracting the proportional control value corresponding to the voltage at a predetermined location as an initial value of the integrated control value.
前記ＤＣ−ＤＣ変換器の定められた箇所の電圧が電圧指令値と等しくなるように、前記第１の半導体スイッチング素子または前記第２の半導体スイッチング素子のデューティを表わす制御信号を出力する制御装置と、
前記制御信号に基づいて、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子を駆動するための駆動装置とを備え、
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との第１の差分値を出力する第１の減算器と、
前記第１の差分値を受けて、第１の比例制御値を出力する第１の比例制御器と、
前記第１の差分値を受けて、第１の積分制御値を出力する第１の積分制御器と、
前記第１の比例制御値と前記第１の積分制御値とを加算し、第１の加算結果を出力する第１の加算器と、
前記第１の加算結果と前記定められた箇所の電流との第２の差分値を出力する第２の減算器と、
前記第２の差分値を受けて、第２の比例制御値を出力する第２の比例制御器と、
前記第２の差分値を受けて、第２の積分制御値を出力する第２の積分制御器と、
前記第２の比例制御値と前記第２の積分制御値とを加算し、第２の加算結果を前記制御信号として出力する第２の加算器とを含み、
前記第２の積分制御器は、起動直前における前記デューティまたは起動直前における前記デューティと係数との積を前記第２の積分制御値の初期値として用い、
前記第２の加算器は、動作開始時において、前記初期値に基づいて前記第２の積分制御器により出力された前記第２の積分制御値と、前記第２の比例制御器により出力された前記第２の比例制御値と、を加算し、加算結果を前記制御信号として出力する、電力変換装置。 A DC-DC converter that is capable of synchronous rectification and includes a first semiconductor switching element and a second semiconductor switching element connected in series.
A control device that outputs a control signal representing the duty of the first semiconductor switching element or the second semiconductor switching element so that the voltage at a specified location of the DC-DC converter becomes equal to the voltage command value. ,
A driving device for driving the first semiconductor switching element and the second semiconductor switching element based on the control signal is provided.
The control device is
A first subtractor that outputs a first difference value between the voltage at the specified location and the voltage command value, and
A first proportional controller that receives the first difference value and outputs a first proportional control value, and a first proportional controller.
A first integral controller that receives the first difference value and outputs a first integral control value, and a first integral controller.
A first adder that adds the first proportional control value and the first integral control value and outputs the first addition result.
A second subtractor that outputs a second difference value between the first addition result and the current at the specified location, and
A second proportional controller that receives the second difference value and outputs a second proportional control value, and
A second integral controller that receives the second difference value and outputs a second integral control value, and a second integral controller.
A second adder that adds the second proportional control value and the second integral control value and outputs the second addition result as the control signal is included.
The second integral controller uses the duty immediately before the start or the product of the duty and the coefficient immediately before the start as the initial value of the second integral control value.
At the start of operation, the second adder is output by the second integral control value output by the second integral controller and the second proportional controller based on the initial value. A power conversion device that adds the second proportional control value and outputs the addition result as the control signal.
前記制御装置は、
前記定められた箇所の電圧と前記電圧指令値との第１の差分値を出力する第１の減算器と、
前記第１の差分値を受けて、第１の比例制御値を出力する第１の比例制御器と、
前記第１の差分値を受けて、第１の積分制御値を出力する第１の積分制御器と、
前記第１の比例制御値と前記第１の積分制御値とを加算し、第１の加算結果を出力する第１の加算器と、
前記第１の加算結果と前記定められた箇所の電流との第２の差分値を出力する第２の減算器と、
前記第２の差分値を受けて、第２の比例制御値を出力する第２の比例制御器と、
前記第２の差分値を受けて、第２の積分制御値を出力する第２の積分制御器と、
前記第２の比例制御値と前記第２の積分制御値とを加算し、第２の加算結果を前記制御信号として出力する第２の加算器とを含み、
前記第２の積分制御器は、定常状態における前記リアクトルの電流に基づいた値を前記第２の積分制御値の初期値として用いる、請求項８記載の電力変換装置。 The DC-DC converter, seen contains further a connected reactor to a node between the first semiconductor switching element and the second semiconductor switching element,
The control device is
A first subtractor that outputs a first difference value between the voltage at the specified location and the voltage command value, and
A first proportional controller that receives the first difference value and outputs a first proportional control value, and a first proportional controller.
A first integral controller that receives the first difference value and outputs a first integral control value, and a first integral controller.
A first adder that adds the first proportional control value and the first integral control value and outputs the first addition result.
A second subtractor that outputs a second difference value between the first addition result and the current at the specified location, and
A second proportional controller that receives the second difference value and outputs a second proportional control value, and
A second integral controller that receives the second difference value and outputs a second integral control value, and a second integral controller.
A second adder that adds the second proportional control value and the second integral control value and outputs the second addition result as the control signal is included.
The power conversion device according to claim 8, wherein the second integral control uses a value based on the current of the reactor in a steady state as an initial value of the second integral control value.
並列接続された前記ＤＣ−ＤＣ変換器を複数個備え、
複数の前記ＤＣ−ＤＣ変換器のスイッチングの位相が互いに相違する、請求項１または６に記載の電力変換装置。 The power converter
A plurality of the DC-DC converters connected in parallel are provided.
The power converter according to claim 1 or 6, wherein the switching phases of the plurality of DC-DC converters are different from each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017166740A JP6910250B2 (en) | 2017-08-31 | 2017-08-31 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017166740A JP6910250B2 (en) | 2017-08-31 | 2017-08-31 | Power converter |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019047585A JP2019047585A (en) | 2019-03-22 |
| JP2019047585A5 JP2019047585A5 (en) | 2019-12-12 |
| JP6910250B2 true JP6910250B2 (en) | 2021-07-28 |
Family
ID=65814839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017166740A Active JP6910250B2 (en) | 2017-08-31 | 2017-08-31 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6910250B2 (en) |
-
2017
- 2017-08-31 JP JP2017166740A patent/JP6910250B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019047585A (en) | 2019-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211719B2 (en) | Power converter | |
| CN103053104B (en) | Dc/dc converter | |
| US10218255B1 (en) | Power converter with improved transient load response | |
| US9088211B2 (en) | Buck-boost converter with buck-boost transition switching control | |
| EP2903146B1 (en) | Monophase or polyphase resonant converter with feedback control | |
| EP3166219B1 (en) | Power converter and air-conditioning device provided with said power converter | |
| JP5254357B2 (en) | Power converter | |
| JP6153144B1 (en) | Control device and control method for DC / DC converter | |
| JP6453526B1 (en) | Power converter | |
| US20120294052A1 (en) | Monotonic pre-bias start-up of a dc-dc converter | |
| JP6185860B2 (en) | Bidirectional converter | |
| JP2005168106A (en) | Power supply unit | |
| JP6012822B1 (en) | Power converter | |
| JP2011024285A (en) | Power converter | |
| JP6065753B2 (en) | DC / DC converter and battery charge / discharge device | |
| Ahmed | Modeling and simulation of ac–dc buck-boost converter fed dc motor with uniform PWM technique | |
| JP6190979B2 (en) | DC / DC converter | |
| JP2019037077A (en) | Power conversion circuit and control method thereof | |
| JP6910250B2 (en) | Power converter | |
| JP6316392B2 (en) | DC / DC converter | |
| JP2016046931A (en) | Electric power conversion system | |
| JP5827521B2 (en) | Buck-boost chopper type power supply | |
| JP2016149881A (en) | Control device for dc/dc converter, and control method | |
| JP2019146411A (en) | Step-up converter | |
| US20190393771A1 (en) | Voltage controlled current input and transimpedance regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6910250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |