[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6995304B2 - 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス - Google Patents

窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス Download PDF

Info

Publication number
JP6995304B2
JP6995304B2 JP2016236874A JP2016236874A JP6995304B2 JP 6995304 B2 JP6995304 B2 JP 6995304B2 JP 2016236874 A JP2016236874 A JP 2016236874A JP 2016236874 A JP2016236874 A JP 2016236874A JP 6995304 B2 JP6995304 B2 JP 6995304B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
substrate
thickness
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016236874A
Other languages
English (en)
Other versions
JP2018093113A (ja
Inventor
序章 藤倉
泰一郎 今野
秀人 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mie University NUC
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Mie University NUC
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mie University NUC, Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Mie University NUC
Priority to JP2016236874A priority Critical patent/JP6995304B2/ja
Priority to CN201711244180.8A priority patent/CN108155278B/zh
Priority to US15/832,442 priority patent/US11075077B2/en
Publication of JP2018093113A publication Critical patent/JP2018093113A/ja
Application granted granted Critical
Publication of JP6995304B2 publication Critical patent/JP6995304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイスに関する。
発光ダイオード（ＬＥＤ）については、基板表面に凹凸パターンを形成しておき、その凹凸パターン上に窒化物半導体層を積層して構成することで、窒化物半導体層における結晶の高品質化（低転位化）と光取り出し効率向上とを実現することが提案されている（例えば非特許文献１参照）。
Ｈ．Ｍｉｙａｋｅ他、「ＨＶＰＥ ｇｒｏｗｔｈ ｏｆ ｔｈｉｃｋ ＡｌＮ ｏｎ ｔｒｅｎｃｈ－ｐａｔｔｅｒｎｅｄ ｓｕｂｓｔｒａｔｅ」、Ｐｈｙｓ Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ｃ ８、Ｎｏ．５、１４８３－１４８６（２０１１）
例えば、紫外波長帯で発光するＬＥＤ（以下、単に「紫外ＬＥＤ」という。）については、下地基板として、アルミニウム（Ａｌ）を含む窒化物半導体膜を有した窒化物半導体テンプレートが用いられることがある。かかる窒化物半導体テンプレートは、サファイア基板や炭化ケイ素（ＳｉＣ）基板等の異種基板上に、Ａｌを含む窒化物半導体膜（例えば、窒化アルミニウム（ＡｌＮ）膜）が数１００ｎｍ～数１０μｍ厚で形成されてなるものである。
しかしながら、このような窒化物半導体テンプレートにおいて、サファイア基板やＳｉＣ基板等の表面に凹凸パターンを形成した場合には、その上に形成するＡｌを含む窒化物半導体膜について、厚膜化の抑制と低転位化との両立が必ずしも容易ではない。
本発明は、基板に凹凸パターンを形成した場合であっても、高品質な窒化物半導体テンプレートとこれを用いた窒化物半導体デバイスを容易に得ることができる技術を提供することを目的とする。
本発明の一態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
前記基板として、表面に凹凸パターンが形成されたパターン基板を用意する準備工程と、
前記パターン基板の前記凹凸パターン上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成するとともに、前記第一層の表面が平坦化しない厚さに前記第一層を形成する第一層形成工程と、
前記第一層に対してアニール処理を行うアニール工程と、
前記アニール工程を経た後の前記第一層に重ねるように、アルミニウムを含む窒化物半導体からなる第二層をエピタキシャル成長させて形成するとともに、前記第二層の表面が平坦化するような厚さに前記第二層を形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
を備える窒化物半導体テンプレートの製造方法が提供される。
本発明の他の態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
前記基板は、表面に凹凸パターンが形成されたパターン基板であり、
前記窒化物半導体層は、
前記パターン基板の前記凹凸パターン上に、表面が平坦化しない厚さで形成された、アルミニウムを含む窒化物半導体からなる第一層と、
前記第一層と重なるように、表面が平坦化するような厚さで形成された、アルミニウムを含む窒化物半導体からなる前記第二層と、
を備えて構成されている窒化物半導体テンプレートが提供される。
本発明によれば、基板に凹凸パターンを形成した場合であっても、高品質な窒化物半導体テンプレートとこれを用いた窒化物半導体デバイスを容易に得ることができる。
本発明の一実施形態に係る窒化物半導体テンプレートの概略構成例を示す断面図である。 本発明の一実施形態に係る窒化物半導体テンプレートを構成する基板の凹凸パターンの周期構造の一具体例を示す平面図である。 本発明の一実施形態に係る窒化物半導体テンプレートの製造に用いられる成長装置の一具体例を示す模式図である。 本発明の一実施形態に係る窒化物半導体テンプレートの製造手順の概要を示す断面図である。 本発明の一実施形態に係る窒化物半導体テンプレートにおいて第一層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図である。 本発明の一実施形態に係る窒化物半導体テンプレートにおいて第二層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図である。 本発明の他の実施形態に係る窒化物半導体テンプレートの概略構成例を示す断面図である。
＜発明者の得た知見＞
例えば、ＬＥＤを製造するにあたり、基板表面に凹凸パターンを形成しておき、その凹凸パターン上に窒化物半導体層を積層してＬＥＤを構成することは、窒化物半導体層における結晶の高品質化（低転位化）と光取り出し効率向上とを実現するために、極めて有効な手法である（例えば非特許文献１参照）。このような低転位化等に関する技術は、凹凸パターン上に成長する窒化物半導体層が窒化ガリウム（ＧａＮ）層である場合には極めて有効に働いた。
ところが、この手法を、紫外ＬＥＤを構成する場合に用いられる窒化物半導体テンプレートであって、構成元素としてアルミニウム（Ａｌ）を含む窒化物半導体（具体的には、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる窒化アルミニウム（ＡｌＮ）、窒化インジウムアルミニウム（ＡｌＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、または、窒化アルミニウムガリウムインジウム（ＡｌＩｎＧａＮ）等）の層を有してなる窒化物半導体テンプレートに適用することは、必ずしも容易ではない。なぜならば、Ａｌ原子の表面マイグレーションが、ＧａＮ成長時のガリウム（Ｇａ）のマイグレーションと比較して、極めて弱いからである。そのため、基板表面の凹凸パターン上にＡｌを含む窒化物半導体の層を成長させると、Ａｌを含まない場合と比較して、成長中の転位同士の会合・消滅が生じ難く、十分な低転位化を達成するためには、凹凸パターンの凹凸周期を例えば１０μｍ以上と大きくして、成長初期に凹凸の頂上に形成された窒化物半導体膜を十分に厚く成長させて横方向にも成長させることで、低転位領域を広げるといった手法を取らざるを得なかった。この場合には、島状に点在する窒化物半導体膜のうち、隣り合うもの同士を結合して、平坦な表面を得るためには、例えば２０μｍ以上の厚さを成長しなくてはならないといった点も問題となる。より薄い膜厚で表面を平坦化するためには、凹凸パターンの凹凸周期を数μｍ程度と小さくする必要があるが、その場合には低転位化の効果が十分に得られない。
つまり、Ａｌを含む窒化物半導体層を有した窒化物半導体テンプレートにおいて、基板表面に凹凸パターンを形成した場合には、その上に形成するＡｌを含む窒化物半導体層について、厚膜化の抑制と低転位化との両立が必ずしも容易ではない。
ところで、Ａｌを含む窒化物半導体層を低転位化する手法としては、凹凸パターンが形成されていない平坦な基板を用いた場合であれば、例えば、その基板上に形成されたＡｌを含む窒化物半導体層の一例である薄いＡｌＮ膜に対して、アニール処理を行うことが提案されている（例えば、Ｈ．Ｍｉｙａｋｅ他、「Ａｎｎｅａｌｉｎｇ ｏｆ ａｎ ＡｌＮ ｂｕｆｆｅｒ ｉｎ Ｎ２－ＣＯ ｆｏｒ ｇｒｏｗｔｈ ｏｆ ａ ｈｉｇｈ－ｑｕａｌｉｔｙ ＡｌＮ ｆｉｌｍ ｏｎ ｓａｐｐｈｉｒｅ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ９、０２５５０１ （２０１６））。具体的には、かかる文献には、表面が平坦なサファイア基板上に同じく表面が平坦なＡｌＮ膜を成長させた後に、その基板およびＡｌＮ膜に対してＮ２－ＣＯ混合雰囲気中で１６００℃以上の高温アニールすることで、ＡｌＮ膜の転位密度を１×１０８個／ｃｍ２台に低転位化することが記載されている。
しかしながら、アニール処理によって低転位化する手法を、凹凸パターンが形成された基板を用いた窒化物半導体テンプレートに適用したときには、アニール処理前にＡｌを含む窒化物半導体層の表面が平坦化するのに十分な厚さになるまで当該窒化物半導体層を成長させると、そのアニール処理後に窒化物半導体層にクラックが生じるおそれがあることがわかった。具体的には、凹凸パターンの高さにもよるが、例えばＬＥＤを構成した場合に十分な光取り出し効率向上の効果を与える高さである４００ｎｍ以上の高さの凹凸パターンに対して、表面を平坦化するために十分な厚さである８００ｎｍを超える厚さの窒化物半導体層を成長させると、その窒化物半導体層にクラックが生じてしまうおそれがある。このことは、アニール処理を、Ｎ２－ＣＯ混合雰囲気中ではなく、窒素ガス（Ｎ２）雰囲気中で行った場合についても同様である。
これらのことを踏まえた上で、本発明者は鋭意検討を重ねた結果、凹凸パターンが形成された基板上であっても、一旦表面が平坦化しない厚さでＡｌを含む窒化物半導体層を形成し、その段階にてＮ２ガス雰囲気中で高温アニールを行った後に、再度Ａｌを含む窒化物半導体層を成長させて表面を平坦化することで、クラックが生じることなく窒化物半導体層の厚膜化の抑制と低転位化とを両立して、表面の転位密度を１×１０９個／ｃｍ２以下にできる、という新たな知見を得るに至った。
本発明は、本発明者が見出した上述の新たな知見に基づくものである。
＜本発明の一実施形態＞
以下、本発明の一実施形態について図面を参照しながら説明する。
（１）窒化物半導体テンプレートの構成
先ず、本実施形態に係る窒化物半導体テンプレートの概略構成例について説明する。
図１は、本実施形態に係る窒化物半導体テンプレートの概略構成例を示す断面図である。
本実施形態で例に挙げる窒化物半導体テンプレート１０は、ＬＥＤ等の半導体装置（半導体デバイス）を製造する際に下地基板として用いられるもので、基板状の構造体として構成されているものである。具体的には、窒化物半導体テンプレート１０は、基板１１と、窒化物半導体層１２と、を備えて構成されている。
（基板）
基板１１は、窒化物半導体層１２を支持する支持基板として機能するものである。なお、以下において、基板１１の上面（窒化物半導体層１２の側の面）を「表面（または第一の主面）」とし、その反対側に位置する基板１１の下面を「裏面（または第二の主面）」とする。
基板１１は、例えば、サファイア（Ａｌ２Ｏ３）基板からなり、表面に凹凸パターン１３が形成されたパターン基板として構成されたものである。凹凸パターン１３は、窒化物半導体層１２の側に向けて突出する凸部１４と、これとは逆に裏面の側に向けて窪む凹部１５とが、周期的に配されてなるものである。すなわち、凹凸パターン１３は、凸部１４と凹部１５とによる二次元的な周期構造を有するものである。
図２は、本実施形態に係る窒化物半導体テンプレートを構成する基板の凹凸パターンの周期構造の一具体例を示す平面図である。
本実施形態では、凹凸パターン１３として、その凹凸パターン１３における凸部１４の上面が連続した平面をなすものを例に挙げる。すなわち、本実施形態で例に挙げる凹凸パターン１３は、凸部１４の上面が連続した平面をなしており、その平面が基板１１の表面となるように構成されている。
基板１１の表面となる凸部１４の上面は、例えば、Ｃ面（（０００１）面）からなる面、またはＣ面からａ軸方向またはｍ軸方向に０．１～３°傾いた面であり、鏡面となるように形成された面である。換言すると、その上にＩＩＩ族窒化物半導体をエピタキシャル成長させることが可能な、いわゆるエピレディ面となっている。具体的には、凸部１４の上面の二乗平均平方根粗さ（ＲＭＳ）が、例えば、１０ｎｍ以下、好ましくは１ｎｍ以下である。なお、本明細書でいう「ＲＭＳ」は、原子間力顕微鏡（ＡＦＭ）にて５μｍ×５μｍサイズの像を解析することで得られる値を意味している。なお、基板１１の裏面については、特に限定されるものではないが、例えばランダムな凹凸を有する粗面である、いわゆるラップ面とすることが考えられるが、鏡面であっても構わない。
一方、凹凸パターン１３における凹部１５については、例えば、基板１１の表面側から平面視したときの形状が円形状の非貫通孔によって構成されている。そして、凹部１５は、複数のものが、例えば平面視６回対称性を有するように配置されている。具体的には、凹部１５は、例えば、正六角形の各頂点部分および中心部分のそれぞれに位置するように配置されている。
このように凹部１５が配置されることで、凹凸パターン１３は、平面視したときに対称性を有するパターンに形成されることになる。さらに、凹部１５は、それぞれが均等なピッチＰで配置されて二次元的な周期構造を構成することになる。周期構造の周期、すなわち各凹部１５間のピッチＰは、例えば３μｍ以下、より好ましくは光の波長程度の０．５～２μｍである。また、凹部１５の形成深さ（凸部１４の上面から凹部１５の底面までの距離）は、例えば、周期構造の周期以下であるものとする。また、隣り合う凹部１５の円形中心は、基板１１のｍ軸方向あるいはａ軸方向と概ね平行な向きに配列されているものとする。また、凹部１５の開口部の直径は、凸部１４面上で見て、ピッチＰの２０～６０％程度が好ましい。
このような凹凸パターン１３を有する基板１１の直径サイズは、例えば、２～８インチ径のサイズのものを用いる。これにより、窒化物半導体テンプレート１０は、１インチ径を超える大きな基板サイズに対応したものとなる。また、基板１１の厚さについては、ＬＥＤ構造積層後のウエハの反りを抑制する観点から、ウエハの直径サイズが大きいほど厚いほうが好ましいが、例えば、３００μｍ～２ｍｍとすることが考えられる。
（窒化物半導体層）
また図１において、窒化物半導体層１２は、基板１１の凹凸パターン１３上に形成された、アルミニウム（Ａｌ）を含む窒化物半導体からなる層である。Ａｌを含む窒化物半導体としては、例えば窒化アルミニウム（ＡｌＮ）が挙げられるが、これに限定されることはない。すなわち、Ａｌを含む窒化物半導体は、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされるものであれば、ＡｌＮの他に、窒化インジウムアルミニウム（ＡｌＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、または、窒化アルミニウムガリウムインジウム（ＡｌＩｎＧａＮ）であってもよい。
また、窒化物半導体層１２は、基板１１に面する側に位置する第一層１６と、その第一層１６に重なるように形成された第二層１７と、の二層構造に構成されている。第一層１６の凸部１４の上面の部分と凹部１５の底面の部分は、図１に示すように凹凸パターン１３の境界にある斜面・側面で繋がっていてもよいが、それぞれが分断されていても構わない。凹凸パターン１３の境界が例えば基板表面に対して８０～１２０°の角度を有して急峻あるいはオーバーハング状に形成されている場合のように、その凹凸パターン１３の境界の斜面に窒化物半導体層１２が成長し難い場合が、この場合に対応する。
窒化物半導体層１２を構成する第一層１６と第二層１７とは、それぞれが不純物濃度の違いにより区別される。例えば、二次イオン質量分析法（ＳＩＭＳ）による分析結果に基づき、第一層１６と第二層１７との不純物濃度を比べると、基板１１の側に近い第一層１６には、不純物としての酸素（Ｏ）が、第二層１７に比べて多量に含まれている。
このような第一層１６と第二層１７との酸素濃度の違いが生じる原因は、各層成長時のＡｌを含む窒化物半導体の結晶性の違いに起因する。すなわち、第一層１６の成長時には、Ａｌを含む窒化物半導体中の転位密度が多いため、成長中に基板１１側からの拡散により、あるいは、成長雰囲気からの混入により、多量の酸素が取り込まれる。その濃度は、例えば１×１０１８～１×１０２１／ｃｍ３程度である。一方、第二層１７の成長時には、下地となる第一層１６は後述するようにアニール処理によって高品質化（低転位化）しているため、第二層１７も低転位なＡｌを含む窒化物半導体の層となる。このため、第二層１７の成長時には、第一層１６からの若干の酸素拡散はあるものの、全体的には酸素の取り込みが抑制される。第二層１７の酸素濃度は、成長装置の雰囲気にも依存するが、典型的には例えば１×１０１８／ｃｍ３以下となる。
したがって、窒化物半導体層１２は、不純物濃度を測定することによって、第一層１６と第二層１７との二層構造であることを特定することができ、さらには第一層１６と第二層１７との界面位置がどこに存在するかを特定することができる。なお、不純物濃度の測定については、例えばＳＩＭＳ分析の結果を用いて行うことが考えられるが、他の公知の手法を用いて行っても構わない。
（第一層）
二層構造を構成する一方の層である第一層１６は、詳細を後述するように、基板１１の凹凸パターン１３上にＡｌを含む窒化物半導体をエピタキシャル成長させて形成された層であり、さらに不活性ガス雰囲気でのアニール処理が施されてなる層である。
第一層１６は、その表面が平坦化しない厚さで形成されている。ここで、平坦化しない厚さとは、凹凸パターン１３上に形成される第一層１６が、その凹凸パターン１３の凹部１５の部分で斜めファセット成長する場合であっても、その凹部１５を完全には塞がない程度の厚さのことをいう。ここで、斜めファセット成長とは、成長面（Ｃ面）とは異なる面（ファセット）の結晶成長が斜め方向に行われることをいう。
具体的には、第一層１６は、表面が平坦化しない厚さとして、以下のような厚さで形成されている。すなわち、第一層１６は、凹凸パターン１３の凸部１４の上面部分において、連続膜となる厚さで、かつ、クラックが発生しない厚さとなるように、例えば、１００～８００ｎｍの厚さで形成されている。第一層１６の厚さが１００ｎｍ未満であると連続膜にならないおそれがあるが、１００ｎｍ以上とすることで連続膜として形成することができる。また、第一層１６の厚さが８００ｎｍを超えてしまうと、その形成時あるいはその後のアニール処理時にクラックが発生してしまうおそれがあるが、８００ｎｍ以下とすることでクラックが発生しないように形成することができる。
また、第一層１６は、アニール処理が施されることで、その表面（すなわち、凹凸パターン１３の凸部１４の上面に対応する部分の面で、第二層１７の側の面）が低転位化されている。具体的には、例えば、表面における平均転位密度は、１×１０９個／ｃｍ２以下である。また、例えば、Ｘ線回折（ＸＲＤ）を利用した表面に対するＸ線ロッキングカーブ（ＸＲＣ）測定の（１０－１２）回折の半値幅は、６００秒以下、より好ましくは４００秒以下である。
（第二層）
二層構造を構成する他方の層である第二層１７は、詳細を後述するように、第一層１６と重なり、その第一層１６の表面側を覆うように、Ａｌを含む窒化物半導体をエピタキシャル成長させて形成された層である。
第二層１７は、その表面が平坦化する厚さで形成されている。ここで、平坦化する厚さとは、第一層１６に重ねて形成される第二層１７が、その第一層１６の表面に残存する凹凸の凹部を完全に塞ぎ、第二層１７の表面が平坦な平面となるような厚さのことをいう。
具体的には、第二層１７は、表面が平坦化する厚さとして、以下のような厚さで形成されている。すなわち、例えばＬＥＤを構成した場合に十分な光取り出し効率向上の効果を与える高さである４００ｎｍ以上の高さの凹凸パターンに対しては、第一層１６と第二層１７の合計の厚さ（具体的には、凹凸パターン１３の凸部１４の上面から窒化物半導体層１２の最表面までの厚さ）が、例えば、少なくとも８００ｎｍを超える厚さで形成されている。第一層１６と第二層１７の合計の厚さが８００ｎｍを超えていれば、表面を平坦化することのできる厚さとなる。
また、第二層１７は、第一層１６と第二層１７とを合わせた厚さ、すなわち連続した平面を成す凹凸パターン１３の凸部１４の上面から第二層１７の表面（平坦化された面）までの厚さが、例えば、５μｍ以下となるように形成されていることが好ましい。第一層１６と第二層１７とからなる窒化物半導体層１２の厚膜化を極力抑制するためである。
なお、表面が平坦化するように形成されることで、第二層１７は、基板１１における凹凸パターン１３の凹部１５に対応する部分に、例えば三角錐状のボイド（空洞）１８を包含することになる。
また、第二層１７は、低転位化された第一層１６の上に形成されているので、第一層１６と同様に低転位なものとなる。具体的には、例えば、その表面（平坦化された面）における平均転位密度は、１×１０９個／ｃｍ２以下である。
しかも、第二層１７は、第一層１６の上に重ねて成長させているので、第一層１６のみの場合に比べて、表面の粗さについても改善されたものとなる。具体的には、第二層１７は、その表面の表面粗さＲＭＳが１０ｎｍ以下、より好ましくは１ｎｍ以下となっている。また、第二層１７は、表面に対するＸＲＣ測定における（１０－１２）回折の半値幅が６００秒以下、より好ましくは４００秒以下となっている。
（２）窒化物半導体テンプレートの製造方法
次に、上述した構成の窒化物半導体テンプレート１０を製造する手順、すなわち本実施形態に係る窒化物半導体テンプレートの製造方法について説明する。
（成長装置の構成例）
ここで、先ず、窒化物半導体テンプレート１０の製造に用いる成長装置の構成例について説明する。
図３は、本実施形態に係る窒化物半導体テンプレートの製造に用いられる成長装置の一具体例を示す模式図である。
図例は、成長装置の一具体例として、ハイドライド気相成長装置（ＨＶＰＥ装置）を示している。
ＨＶＰＥ装置２００は、石英やアルミナ等の耐熱性材料からなり、成膜室２０１が内部に構成された気密容器２０３を備えている。成膜室２０１内には、基板１１を保持するサセプタ２０８が設けられている。サセプタ２０８は、基板１１の表面を上側にした状態で基板１１を収容するポケット２０８ｐを有している。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、該サセプタ２０８の裏面に設けられたギアによって基板１１を上方に保持したまま、該サセプタ２０８上に載置される基板１１を周方向（主面に沿った方向）に回転可能に構成されている。
これらのサセプタ２０８、ポケット２０８ｐ、回転機構２１６は、カーボンあるいはＳｉＣや窒化ホウ素（ＢＮ）等のコーティングを施したカーボンで構成されるのが好ましく、それ以外の部材は、不純物の少ない高純度石英で構成されるのが好ましい。また、特に１３００℃以上の高温にさらされる領域の部材は、高純度石英に代えてアルミナで構成されるのが好ましい。
気密容器２０３の一端には、成膜室２０１内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管２３２ｂ、成膜室２０１内へアンモニア（ＮＨ３）ガスを供給するガス供給管２３２ｃ、および、成膜室２０１内へＨ２ガス、Ｎ２ガスまたはＨＣｌガスを供給するガス供給管２３２ｄが接続されている。ガス供給管２３２ｂ～２３２ｄには、上流側から順に、流量制御器２４１ｂ～２４１ｄ、バルブ２４３ｂ～２４３ｄがそれぞれ設けられている。ガス供給管２３２ｂの下流には、原料としての固体のＡｌを収容するガス生成器２３３ｂが設けられている。ガス生成器２３３ｂには、ＨＣｌガスとＡｌとの反応により生成された成膜ガスとしての塩化アルミニウム（ＡｌＣｌまたはＡｌＣｌ３）ガスを、サセプタ２０８上に保持された基板１１等に向けて供給するノズル２４９ｂが接続されている。ガス供給管２３２ｃ，２３２ｄの下流側には、これらのガス供給管から供給された成膜ガスをサセプタ２０８上に保持された基板１１等に向けて供給するノズル２４９ｃ，２４９ｄが接続されている。ノズル２４９ｂ～２４９ｄは、基板１１の表面に対して交差する方向（表面に対して斜めの方向）にガスを流すよう配置されている。
一方、気密容器２０３の他端には、成膜室２０１内を排気する排気管２３０が設けられている。排気管２３０にはポンプ２３１（或いはブロワ）が設けられている。気密容器２０３の外周にはガス生成器２３３ｂ内やサセプタ２０８上に保持された基板１１等を所望の温度に加熱するゾーンヒータ２０７が、気密容器２０３内には成膜室２０１内の温度を測定する温度センサ２０９が、それぞれ設けられている。なお、ゾーンヒータ２０７のガス生成器２３３ｂ付近（図中Ａ１参照）は、６００～８００℃または４００～６００℃に維持され、これにより、ＨＣｌガスとＡｌとの反応によりＡｌＣｌガスまたはＡｌＣｌ３ガスが生成される。また、ゾーンヒータ２０７のサセプタ２０８付近（図中Ａ３参照）は、後述の成長に適した温度に維持される。
ＨＶＰＥ装置２００が備える各部材は、コンピュータとして構成されたコントローラ２８０に接続されており、コントローラ２８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。
なお、ＨＶＰＥ装置２００は、上述した各部の他に、成膜室２０１内へＨＣｌガスを供給するガス供給管２３２ａ、流量制御器２４１ａ、バルブ２４３ａ、原料としてのガリウム（Ｇａ）融液またはインジウム（Ｉｎ）融液を収容するガス生成器２３３ａ、ノズル２４９ａ等が設けられており、ＨＣｌガスとＧａ融液またはＩｎ融液との反応により生成された成膜ガスとしての塩化ガリウム（ＧａＣｌ）ガスまたは塩化インジウム（ＩｎＣｌ）ガスを、サセプタ２０８上に保持された基板１１等に向けて供給するように構成されていてもよい。さらに言えば、Ｇａ融液およびＩｎ融液を収容するガス生成器をそれぞれ別個に持ち、ＧａＣｌガスとＩｎＣｌガスをそれぞれ独立に供給可能な構成としてもよい。
（製造手順の概要）
続いて、上述した構成のＨＶＰＥ装置２００を用いた窒化物半導体テンプレートの製造手順を、窒化物半導体がＡｌＮである場合を例に挙げて説明する。以下、窒化物半導体がＡｌＮである場合の窒化物半導体テンプレート１０を「ＡｌＮテンプレート１０」と称する。
図４は、本実施形態に係る窒化物半導体テンプレートの製造手順の概要を示す断面図である。
ＡｌＮテンプレート１０の製造は、基板準備工程（ステップ１、以下ステップを「Ｓ」と略す。）と、第一層形成工程（Ｓ２）と、アニール工程（Ｓ３）と、第二層形成工程（Ｓ４）と、を経て行う。
（Ｓ１：基板準備工程）
基板準備工程（Ｓ１）では、ＨＶＰＥ装置２００で処理される基板１１、すなわちＡｌＮテンプレート１０を構成することになる基板１１を用意する。具体的には、図４（ａ）に示すように、基板１１として、例えば、サファイア基板からなり、表面に凹凸パターン１３が形成されたパターン基板を用意する。
基板１１としては、凹凸パターン１３における各凹部１５間のピッチＰが、例えば３μｍ以下、より好ましくは光の波長程度の０．５～２μｍであるものを用意する。ピッチＰが３μｍを超えると、その上に形成する窒化物半導体層（ＡｌＮ層）１２の表面を平坦化するために、そのＡｌＮ層１２の厚膜化を招き得る。また、ピッチＰが０．５～２μｍであれば、ＬＥＤ等の発光デバイスを構成した場合の光取り出し効率を向上させることができる。また、凹部１５の深さ（凸部１４の上面から凹部１５の底面までの距離）は、例えば、周期構造の周期以下が好ましいが、十分な光取り出しの効果を得るためには４００ｎｍ以上であることが好ましい。また、凹部１５の開口部の直径は、凸部１４面上で見て、ピッチＰの２０～６０％程度が好ましい。
基板１１の直径サイズは、例えば、２～８インチ径のサイズのいずれかを選択する。ここでいう直径サイズは、実際のインチサイズでも構わないが、慣例的に用いられている「２インチ」＝５０ｍｍ、「６インチ」＝１５０ｍｍ等のサイズでも構わない。
（Ｓ２：第一層形成工程）
基板準備工程（Ｓ１）の後は、次いで、第一層形成工程（Ｓ２）を行う。第一層形成工程（Ｓ２）では、先ず、基板準備工程（Ｓ１）で用意した基板１１を、凹凸パターン１３を上側にした状態で、ＨＶＰＥ装置２００のサセプタ２０８上に載置する。
また、ＨＶＰＥ装置２００においては、ガス生成器２３３ｂ内に原料としての固体のＡｌを収容しておく。そして、サセプタ２０８を回転させるとともに、成膜室２０１内の加熱および排気を実施しながら、ガス供給管２３２ｄから成膜室２０１内へＨ２ガス（あるいはＨ２ガスとＮ２ガスとの混合ガス）を供給する。さらには、成膜室２０１内が所望の成長温度、成長圧力に到達し、成膜室２０１内が所望の雰囲気となった状態で、ガス供給管２３２ｂ，２３２ｃからガス供給を行い、基板１１の表面に対して交差する方向に、成膜ガスとしてＡｌＣｌガスまたはＡｌＣｌ３ガスとＮＨ３ガスとを供給する。これらの成膜ガスは、Ｈ２ガス、Ｎ２ガスまたはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。
これにより、図４（ｂ）に示すように、基板１１における凹凸パターン１３上には、ＡｌＮからなる第一層１６が気相成長により エピタキシャル成長されて形成されることとなる。
ところで、第一層１６となるＡｌＮ膜の成長にあたり、凹凸パターン１３の凸部１４の上面については、ＡｌＮ膜がＣ面（（０００１）面）を形成しつつ縦方向に成長するが、凹凸パターン１３の凹部１５に対応する部分では、ＡｌＮ膜が斜めファセットを形成しつつ横方向に成長する。
ただし、第一層１６の成長は、その表面が平坦化しない厚さで、かつ、成長時やアニール時に第一層１６にクラックを生じない厚さ、具体的には凹凸パターン１３の凸部１４の上面に形成される第一層１６が例えば１００～８００ｎｍの厚さとなるように行われる。
そのため、第一層１６は、その表面が平坦化しない状態に形成されることになる。より詳しくは、凹凸パターン１３の凸部１４の上面の上方側では平坦化された表面１６ａを有することになるが、凹凸パターン１３の凹部１５に対応する部分では表面が平坦化されることなく隙間１６ｂが残存するように形成されることになる。
また、第一層形成工程（Ｓ２）では、上述した厚さへの成長完了時点（すなわち、アニール処理前のアズグロウン状態）で、第一層１６が結晶化する（すなわち、非アモルファス状態となる）条件にて、第一層１６の形成を行う。具体的には、第一層１６の形成を、例えば、ＨＶＰＥ装置２００のサセプタ２０８付近が１０００～１３００℃の成長温度を維持する状態となるように、ゾーンヒータ２０７による加熱を行う（図２中Ａ３参照）。そして、第一層１６を形成するためのＡｌＮ膜の成長は、成長速度が０．５～５００ｎｍ／分となるように、ＡｌＣｌガスまたはＡｌＣｌ３ガスおよびＮＨ３の供給量を調整して行う。Ｎ源とＡｌ源の供給量比（いわゆるＶ／ＩＩＩ比）は、０．２～２００とする。このとき、ノズル２４９ｄからは、ノズル２４９ａ～ｄへの寄生的なＡｌＮ付着を防止するためにＨＣｌガスを流してもよく、その量は、ＡｌＣｌガスまたはＡｌＣｌ３ガスに対して０．１～１００の比率とする。
このようにして形成された第一層１６は、成長完了時点（すなわち、アニール処理前のアズグロウン状態）において、凹凸パターン１３の凸部１４の上面に対応する表面１６ａの表面粗さＲＭＳが、例えば、０．３～１０ｎｍ程度となる。この状態で５μｍ×５μｍ角の領域についてＡＦＭ測定を行うと、測定領域に隙間１６ｂを含むことになる。そのため、単純に表面粗さＲＭＳを計算すると、隙間１６ｂの影響により、１０ｎｍよりも大きな値が得られる可能性がある。しかしながら、ここで重要なのは表面１６ａの表面粗さなので、この時点でのＲＭＳは隙間１６ｂの影響を除外して計算するものとする。
また、第一層１６は、成長方向に極性を有するようになり、例えば基板１１の側がＮ極性面となり、その反対側（すなわち、第一層１６の表面）がほぼＩＩＩ族極性面であるＡｌ極性面となる。
（Ｓ３：アニール工程）
ところで、第一層１６は、上述した厚さとなるように薄く形成されるため、成長完了時点（すなわち、アニール処理前のアズグロウン状態）においては、転位密度が高くなってしまうことが懸念される。そこで、第一層形成工程（Ｓ２）の後は、基板１１上の薄い第一層１６を高品質化すべく、アニール工程（Ｓ３）を行うのである。
アニール工程（Ｓ３）にあたっては、ＨＶＰＥ装置２００における成膜室２０１内へのＡｌＣｌガスまたはＡｌＣｌ３ガス、ＮＨ３ガスおよびＨ２ガスの供給を停止し、全てのガス供給管からＮ２ガスを供給することで、成膜室２０１内の雰囲気をＮ２ガスへ置換する。そして、成膜室２０１内をＮ２ガス雰囲気とした後に、サセプタ２０８を回転させつつ、成膜室２０１内の排気を実施しながら、ゾーンヒータ２０７（図３中Ａ３参照）によりサセプタ２０８付近を所望のアニール処理温度まで上昇させる。このようにして、アニール工程（Ｓ３）では、ＨＶＰＥ装置２００の成膜室２０１内から基板１１を搬出することなく、その基板１１上に形成された第一層１６に対して、Ｎ２ガス雰囲気でアニール処理を行う。つまり、ＡｌＣｌガスまたはＡｌＣｌ３ガス、ＮＨ３ガスおよびＨ２ガスを含有しない雰囲気であるＮ２ガス雰囲気で、第一層１６に対するアニール処理を行うのである。このように、Ｎ２ガス雰囲気でアニール処理を行うので、第一層１６へのアニール処理中の炭素（Ｃ）やＯ素等の不純物混入を抑制することができ、また第一層形成工程（Ｓ２）で用いたＨＶＰＥ装置２００をそのまま用いたアニール処理も実現可能となる。
アニール工程（Ｓ３）で行うアニール処理は、第一層１６の表面の状態（特に、転位に関する状態）を高品質化するためのものである。このことから、アニール工程（Ｓ３）では、アニール処理後の第一層１６の表面１６ａにおける平均転位密度が１×１０９個／ｃｍ２以下となる条件で、アニール処理を行うことが好ましい。また、アニール工程（Ｓ３）では、アニール処理後の第一層１６の表面１６ａに対するＸＲＣ測定の（１０－１２）回折の半値幅が６００秒以下、より好ましくは４００秒以下となる条件で、アニール処理を行う。このことは、アニール工程（Ｓ３）では、第一層１６の主として刃状転位を低減させる条件で、アニール処理を行うことに対応する。なお、平均転位密度が１×１０９個／ｃｍ２以下となる場合には、ＸＲＣ測定の（１０－１２）回折の半値幅が概ね４００秒以下となることに対応している。
アニール処理後のＡｌＮ層の表面の転位（例えば刃状転位およびらせん転位）に関する状態は、例えば図５に示すように、そのアニール処理を行う際の処理温度（アニール温度）に依存する。
図５は、第一層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図である。
図例は、ＸＲＤ装置を用いたＸＲＣ測定の（１０－１２）回折の半値幅（すなわち刃状転位とらせん転位両方についての測定結果）とアニール温度との関係の具体例（図５（ａ）参照）、並びに、同じくＸＲＣ測定の（０００２）回折の半値幅（すなわちらせん転位についての測定結果）とアニール温度との関係の具体例（図５（ｂ）参照）を示している。具体的には、図例の場合、第一層１６の厚さが１００ｎｍ、２００ｎｍ、３２０ｎｍ、４６０ｎｍ、５７０ｎｍ、８００ｎｍ、８４０ｎｍ、１０２０ｎｍのいずれかであり、アニール無しの場合またはアニール温度が１５００～１８５０℃であり、アニール処理の時間が１時間であり、アニール処理の直後、すなわち第二層１７を成長する前に、ＨＶＰＥ装置２００からウエハを取り出してＸＲＣ測定を行った結果を示している。
図５（ａ）および図５（ｂ）に示す測定結果によれば、アニール処理を全く行わない場合には、第一層１６の表面における平均転位密度は、従来のＡｌＮ膜と同等の１×１０１０個／ｃｍ２程度かそれ以上であり、（０００２）回折の半値幅は１００秒程度と小さいものの、（１０－１２）回折の半値幅は１０００秒程度と大きな値となっている。
一方、アニール処理を行った場合には、特に１６００℃以上のアニール処理によってＸＲＣ半値幅に変化が生じている。すなわち、１６００℃以上の温度のアニール処理を行うことにより、ＸＲＣ測定の（０００２）回折の半値幅はアニール処理を行わない場合と比較して増加し、（１０－１２）回折の半値幅は減少している。
特に、（１０－１２）回折の半値幅に着目すると、アニール温度が１６００～１８００℃の範囲で減少が顕著であり、殊に第一層１６の厚さが８００ｎｍ以下の場合に、６００秒以下の小さな半値幅となっている。また、第一層１６の厚さが３２０ｎｍ以下の場合には１６００～１８００℃の範囲で、第一層１６の厚さが４６０ｎｍの場合には１７２０～１８００℃の範囲で、（１０－１２）回折の半値幅は４００秒以下となっており、この条件においては、転位密度に換算して１×１０９個／ｃｍ２以下となっていると考えられる。アニール温度が１８５０℃以上の場合には、（１０－１２）回折の半値幅は７００秒以上に悪化しており、アニール温度が高すぎて、転位密度が逆に増加に転じているものと考えられる。
なお、アニール時間を３０～１８０分の間で変えた場合にも、ほぼ同様の結果が得られている。
以上のことから、アニール工程（Ｓ３）では、上述した第一層１６の高品質化を実現するための具体的な条件として、例えば、第一層１６の厚さが１００～８００ｎｍの範囲で、アニール処理を１６００～１８００℃の温度範囲で、かつ、３０～１８０分の時間で行う。
第一層１６の厚さが１００ｎｍよりも小さい場合には、第一層１６成長後に表面が平坦化しておらず、アニール処理中に基板１１のサファイアがエッチングされることで、第一層１６が剥離してしまうため、高品質な膜を得ることが困難となる。また、第一層１６の厚さが８００ｎｍよりも大きい場合には、図５に示すように、ＸＲＣ測定の（０００２）回折の半値幅を６００秒以下とするのは困難である。このことは、後述するように第一層１６が薄い場合には、アニール処理中にＡｌＮの構成原子が比較的自由に動き回ることで転位が減少しているという考えを支持する現象である。すなわち、第一層１６が厚い場合にＡｌＮ膜の高品質化が難しくなるのは、相対的にＡｌＮ中の構成原子の自由度が低下するためと考えると、説明できるのである。
アニール処理を１６００℃未満の温度で行うと、そのアニール処理の効果を十分に得られず、第一層１６の表面状態を高品質化できないおそれがあり、また１８５０℃以上の温度でアニール処理を行うと、過剰にアニール処理を行うことになってしまい、却って第一層１６の表面状態の高品質化の妨げになる。
アニール処理の時間についても同様であり、アニール処理を３０分未満の時間で行うと、そのアニール処理の効果を十分に得られず、第一層１６の表面状態を高品質化できないおそれがあり、また１８０分を超える時間でアニール処理を行うと、過剰にアニール処理を行うことになってしまい、却って第一層１６の表面状態の高品質化の妨げになることが懸念される。
ところで、アニール工程（Ｓ３）では、十分にＡｌＮ膜を高品質化できる条件でアニール処理を行うと、第一層１６の表面が劣化する。具体的には、アニール処理を行う前と、アニール処理を行った後とで、第一層１６の表面１６ａに以下に述べるような変化が生じることがある。
例えば、第一層１６の表面１６ａの表面粗さＲＭＳについては、アニール工程（Ｓ３）後の表面粗さＲＭＳが、第一層形成工程（Ｓ２）の後でアニール工程（Ｓ３）を行う前の表面粗さＲＭＳよりも大きい。具体的には、第一層形成工程（Ｓ２）後でアニール工程（Ｓ３）前の第一層１６の表面１６ａの表面粗さＲＭＳが０．３～１０ｎｍであるのに対して、アニール工程（Ｓ３）後の第一層１６の表面１６ａの表面粗さＲＭＳが１～５０ｎｍであるといったように、それぞれの表面粗さＲＭＳに変化が生じる。
また、例えば、第一層１６の表面１６ａに対するＸＲＣ測定の（０００２）回折あるいは（０００４）回折の半値幅については、アニール工程（Ｓ３）後の値が、第一層形成工程（Ｓ２）後でアニール工程（Ｓ３）前における値よりも大きくなる。具体的には、図５に示したように、第一層形成工程（Ｓ２）後でアニール工程（Ｓ３）前の第一層１６の表面１６ａに対するＸＲＣ測定の（０００２）回折あるいは（０００４）回折の半値幅は、第一層１６厚さが少なくとも８００ｎｍ以下の場合には、５０～２００秒である。これに対して、アニール工程（Ｓ３）後の第一層１６の表面１６ａに対するＸＲＣ測定の（０００２）回折あるいは（０００４）回折の半値幅は、１６００～１８００℃のアニール処理に対して、１００～６００秒であるといったように、アニール処理前後でそれぞれの値に変化が生じる。
（０００２）回折あるいは（０００４）回折の半値幅の増加は、一般的には、刃状転位密度の増加を示していると考えられている。しかしながら、これは主として、表面が平坦化した場合の結晶に対する議論であり、表面が荒れている場合には異なる議論が成り立つ。すなわち、表面が荒れている場合には、転位が存在していなくても、表面での原子位置あるいは格子面の向きに付加的な自由度が生じるため、（０００２）回折あるいは（０００４）回折の半値幅が大きく観測される場合がある。このことから考えて、少なくともアニール温度が１８００℃以下の範囲では、図５でみられる（０００２）回折の半値幅の増大は、第一層１６の転位密度の増大を反映したものではなく、表面荒れによるものと考えられる。後述するように、アニール処理後の第一層１６上に僅か数１００ｎｍの第二層１７を成長しただけであっても、表面が平坦化した場合に（０００２）回折の半値幅がアニール処理前と同等程度に回復していることも、この推論（アニール処理後に転位密度が増大していない）を裏付けている。
このように、Ｎ２ガス雰囲気でのアニール処理を第一層１６が低転位化するほど行うと、その第一層１６には、表面荒れ等の劣化が生じてしまう。そのため、従来は、Ｎ２ガス雰囲気でのアニール処理は用いられてこなかった。
アニール処理によるＡｌＮ中の転位密度の減少と表面粗さの増加は、そのアニール処理中に、ＡｌＮ中またはその表面の構成原子が比較的自由に動き回っていることを意味している。転位部分には構成原子のダングリングボンドが多数存在するので、本来は完全結晶よりもエネルギー的に高い状態にある。本実施形態のアニール工程（Ｓ３）のようなＡｌＮの構成原子が自由に動ける状態になると、結晶全体のエネルギーを下げるように転位を消滅させる駆動力が発生するのである。
ただし、このような構成原子が比較的自由に動く状態にすると、前述のようにＡｌＮ表面が荒れてしまうため、従来はこのような条件でのアニール処理が、ＡｌＮの低転位化の手法として採用されることが無かった。
ところが、Ｎ２ガス雰囲気でのアニール処理によって第一層１６の表面１６ａに劣化が生じた場合であっても、その荒れた表面に対して追加のＡｌＮ膜を後述する所定条件下で成長させると、荒れた表面を鏡面化することができ、さらに再成長表面の平均転位密度を最良の場合には１×１０９個／ｃｍ２以下にできることを、本発明者は見出した。そこで、アニール工程（Ｓ３）の後は、第一層１６に重ねて第二層１７を所定条件下で成長させるべく、第二層形成工程（Ｓ４）を行うのである。
上述のアニール工程（Ｓ３）後の表面１６ａの劣化を抑制したい場合には、そのアニール工程（Ｓ３）において、成長後の第一層１６の表面を保護した状態でアニール処理を行うことが好ましい。第一層１６の表面保護は、その表面保護の手段として、例えば図１等に示した凹凸パターン１３を有しないサファイア基板の鏡面状の表面を第一層１６に対向させることで行うことが好ましく、また第一層１６を有する基板１１あるいは凹凸パターン１３を有しないサファイア基板上に第一層１６を付加した基板を別に用意して第一層１６の表面同士を対向させることで行ってもよい。このような表面保護を行えば、工程が若干複雑となるものの、アニール工程（Ｓ３）終了後の段階で、かつ、第二層１７を成長する前の段階であっても、以下で述べる第一層１６の表面１６ａの表面ＲＭＳの増大を抑制することができる。
（Ｓ４：第二層形成工程）
第二層形成工程（Ｓ４）では、第一層１６が形成された基板１１をＨＶＰＥ装置２００の成膜室２０１内から搬出することなく、サセプタ２０８を回転させるとともに、成膜室２０１内の加熱および排気を実施しながら、ガス供給管２３２ｄから成膜室２０１内へＨ２ガス（あるいはＨ２ガスとＮ２ガスとの混合ガス）を供給する。さらには、成膜室２０１内が所望の成長温度、成長圧力に到達し、成膜室２０１内が所望の雰囲気となった状態で、ガス供給管２３２ｂ，２３２ｃからガス供給を行い、基板１１の表面に対して交差する方向に、成膜ガスとしてＡｌＣｌガスまたはＡｌＣｌ３ガスとＮＨ３ガスとを供給する。これらの成膜ガスは、Ｈ２ガス、Ｎ２ガスまたはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。
これにより、図４（ｃ）に示すように、第一層１６上には、ＡｌＮからなる第二層１７が気相成長により エピタキシャル成長されて形成されることとなる。このように、第二層１７を気相成長によりエピタキシャル成長させて形成することで、第二層１７の結晶構造は、第一層１６の結晶構造に準じたものとなる。つまり、第一層１６が低転位化されているので、その上に形成する第二層１７についても、低転位なものとなる。具体的には、例えば、アニール処理後の第一層１６の表面１６ａにおける平均転位密度が最良の場合には１×１０９個／ｃｍ２以下であることから、その上に形成する第二層１７の表面１７ａにおける平均転位密度についても最良の場合には１×１０９個／ｃｍ２以下となる。
第二層１７の形成は、例えば、その表面１７ａが平坦化する厚さ、具体的には第一層１６と第二層１７とを合わせた厚さ、すなわち凹凸パターン１３の凸部１４の上面から第二層１７の表面（平坦化された面）１７ａまでの厚さが少なくとも８００ｎｍを超える厚さとなるように行う。このように、表面１７ａが平坦化する厚さで第二層１７を形成すると、第一層１６における隙間１６ｂが閉じ、第二層１７内にボイド１８が残存することになる。
また、第二層１７の形成は、第一層１６と第二層１７とを合わせた厚さ、すなわち凹凸パターン１３の凸部１４の上面から第二層１７の表面（平坦化された面）１７ａまでの厚さが、例えば５μｍ以下となるように行う。第一層１６と第二層１７とからなるＡｌＮ層１２の厚膜化を極力抑制するためであり、厚膜化の抑制によりＡｌＮ層１２にクラックが生じないようにするためである。
また、第二層１７の形成は、例えば、ＨＶＰＥ装置２００のサセプタ２０８付近が１０００～１６００℃の成長温度、より好ましくは１４００～１６００℃ の成長温度を維持する状態となるように、ゾーンヒータ２０７（図３中Ａ３参照）による加熱を行う。そして、第二層１７を形成するためのＡｌＮ膜の成長は、成長速度が０．５～５００ｎｍ／分となるように、ＡｌＣｌガスまたはＡｌＣｌ３ガスおよびＮＨ３の供給量を調整して行う。Ｎ源とＡｌ源の供給量比（いわゆるＶ／ＩＩＩ比）は、０．２～２００とする。このとき、ノズル２４９ｄからは、ノズル２４９ａ～ｄへの寄生的なＡｌＮ付着を防止するためにＨＣｌガスを流してもよく、その量は、ＡｌＣｌ３ガスに対して０．１～１００の比率とする。
このようにして形成された第二層１７は、その表面１７ａの表面粗さＲＭＳが、例えば、１０ｎｍ以下、より好ましくは１ｎｍ以下となる。このことは、ＡｌＮ層１２の表面の表面粗さＲＭＳが、例えば、１０ｎｍ以下、より好ましくは１ｎｍ以下であることを意味する。
また、第二層１７は、その表面１７ａに対するＸＲＣ測定における（１０－１２）回折の半値幅が６００秒以下となる。このことは、ＡｌＮ層１２の表面に対するＸＲＣ測定における（１０－１２）回折の半値幅が６００秒以下であることを意味する。
つまり、第一層１６の表面が平坦化しない厚さに形成されている場合であっても、その第一層１６が低転位化されていることを前提とした上で、第一層１６と第二層１７とを合わせた厚さ、すなわち凹凸パターン１３の凸部１４の上面から第二層１７の表面（平坦化された面）１７ａまでの厚さの合計の厚さが少なくとも８００ｎｍを超える厚さで、かつ、１０００～１６００℃の成長温度、特に１４００～１６００℃の成長温度で成長させると、第二層１７の表面１７ａについては平坦化させることができる。
しかも、第一層１６と第二層１７とを合わせた厚さ、すなわち凹凸パターン１３の凸部１４の上面から第二層１７の表面（平坦化された面）１７ａまでの厚さを例えば５μｍ以下とすれば、ＡｌＮ層１２の厚膜化を極力抑制することができるとともに、厚膜化の抑制によりＡｌＮ層１２にクラックが生じることもない。さらには、ＡｌＮ層１２の厚膜化を抑制した場合であっても、そのＡｌＮ層１２の表面、すなわち第二層１７の表面１７ａの転位密度を最良の場合には１×１０９個／ｃｍ２以下にすることができる。
図６は、第二層を構成するＡｌＮ膜の表面の転位に関する状態とアニール処理条件との関係の一具体例を示す説明図であり、ＸＲＣ測定の（１０－１２）回折の半値幅（すなわち刃状転位とらせん転位両方についての測定結果）とアニール温度との関係の具体例（図６（ａ）参照）、並びに、同じくＸＲＣ測定の（０００２）回折の半値幅（すなわちらせん転位についての測定結果）とアニール温度との関係の具体例（図６（ｂ）参照）を示している。
図例は、第一層１６上に８００ｎｍの厚さの第二層１７を成長した後に測定したＸＲＣ半値幅を示したものである。さらに詳しくは、図例は、第一層１６の厚さが１００ｎｍ、２００ｎｍ、３２０ｎｍ、４６０ｎｍ、５７０ｎｍ、８００ｎｍ、８４０ｎｍ、１０２０ｎｍのいずれかであり、アニール無しの場合またはアニール温度が１５００～１８５０℃であり、アニール処理の時間が１時間である場合において、その第一層１６上に８００ｎｍの厚さで形成した第二層１７についてＸＲＣ測定を行った結果を示している。
図６（ａ）に示す測定結果によれば、第一層１６のアニール温度が１６００～１８００℃の範囲であり、第一層１６の厚さが８００ｎｍ以下の場合に、第二層１７の表面に対するＸＲＣ測定の（１０－１２）回折の半値幅は、６００秒以下となっている。また、図６（ｂ）に示す測定結果によれば、対応する条件での（０００２）回折の半値幅は２００秒以下であり、これらの条件において刃状転位およびらせん転位の双方の転位密度が低く抑えられていることがわかる。
特に、（１０－１２）回折の半値幅に着目すると、アニール温度が１６００～１８００℃の範囲で、かつ、第一層１６の厚さが３２０ｎｍ以下の場合と、アニール温度が１７００℃～１８００℃の範囲で、かつ、第一層１６の厚さが４６０ｎｍの場合には、ＸＲＣ測定の（１０－１２）回折の半値幅は４００秒以下となっており、転位密度が１×１０９個／ｃｍ２以下となっている。
なお、第二層１７の厚さを、１００ｎｍ～２０μｍと変えた場合においても、表面が平坦化した場合においては、ほぼ同様の結果が得られている。
（Ｓ２からＳ４までの流れ）
以上のように、本実施形態において、ＡｌＮテンプレート１０の製造にあたっては、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）を、同一の成長装置であるＨＶＰＥ装置２００を用いて連続的に行う。つまり、連続的に行うので、アニール工程（Ｓ３）の後、第一層１６に対する研磨工程を挟まずに、第二層形成工程（Ｓ４）を行う。
したがって、アニール工程（Ｓ３）を経る場合であっても、成長装置とは別に、ＣＯガスを流せるアニール装置を準備する必要がない。さらには、Ｎ２ガス雰囲気でのアニール処理を行うので、特に上部の第二層１７へのＣやＯ等の不純物混入を抑制することができ、また気相成長を行うＨＶＰＥ装置２００をそのまま用いたアニール処理も実現可能となる。
（製造品）
以上に説明した各工程（Ｓ１～Ｓ４）を経ることで、図１に示す本実施形態のＡｌＮテンプレート１０が製造される。
かかるＡｌＮテンプレート１０は、基板１１の凹凸パターン１３上に第一層１６を表面１６ａが平坦化しない厚さで成長させた後、Ｎ２ガス雰囲気中で１６００～１８００℃の温度でのアニール処理を行い、その上に第二層１７を表面１７ａが平坦化する厚さで成長させて得られたものであり、これにより第二層１７の表面１７ａを平坦化かつ低転位化したものである。つまり、かかるＡｌＮテンプレート１０は、ＨＶＰＥ装置２００のみで（すなわち、成長装置とは別のアニール装置等を必要としない簡素な装置構成で）、良好な表面品質および結晶品質を実現したものである。
また、かかるＡｌＮテンプレート１０は、第一層１６と第二層１７とが同一のＨＶＰＥ装置２００を用いて連続的に形成されたものであるが、第一層１６の成長中には、ＡｌＮ中の転位密度が多いため、成長中に基板１１側からの拡散により、あるいは、成長雰囲気からの混入により、多量の酸素が取り込まれる。その濃度は、１×１０１８～１×１０２１／ｃｍ３程度である。第一層１６自体は従来用いられている方法で成長しているので、この酸素濃度に関しても従来法によるものと同程度である。一方、第二層１７の成長時には、下地となる第一層１６がアニール処理により高品質化（低転位化）しているため、第二層１７も低転位なＡｌＮとなる。このため、第二層１７の成長時には、第一層１６からの若干の酸素拡散はあるものの、全体的には酸素の取り込みが抑制される。第二層１７の酸素濃度は、成長装置の雰囲気にも依存するが、典型的には１×１０１８／ｃｍ３以下となる。
このようにして得られたＡｌＮテンプレート１０は、例えば、ＬＥＤ等の半導体装置（半導体デバイス）を製造する際に用いられる。すなわち、ＡｌＮテンプレート１０上にｎ型、ｐ型またはアンドープの多層膜を積層し、これによりＡｌを含む窒化物半導体積層構造を成長させて形成することで、窒化物半導体デバイスを構成することができる。かかる窒化物半導体デバイスは、例えば、ショットキーダイオード、ｐｎ接合ダイオード、発光ダイオードまたはトランジスタを実現し得るものとなる。
（３）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）本実施形態によれば、ＡｌＮテンプレート１０のＡｌＮ層１２を第一層１６と第二層１７との二層構造とし、基板１１の凹凸パターン１３上に表面が平坦化しない厚さで形成された第一層１６に対してＮ２ガス雰囲気でアニール処理を行った後に、その第一層１６の上に第二層１７を表面が平坦化する厚さに再成長させるので、基板１１に凹凸パターン１３を形成した場合であっても、高品質なＡｌＮテンプレート１０を容易に得ることができる。
（ｂ）本実施形態のＡｌＮテンプレート１０は、基板１１上のＡｌＮ層１２が第一層１６と第二層１７との二層構造であり、これら第一層１６および第二層１７がいずれも気相成長によるエピタキシャル成長によって形成されている。したがって、例えば昇華法で形成する場合に比べると、ＡｌＮテンプレート１０の大口径化や透明度確保等の点で有利である。
（ｃ）また、本実施形態のＡｌＮテンプレート１０は、第一層１６に対してアニール処理を行っているので、これにより第一層１６を低転位化することができる。しかも、第一層１６が低転位化されているので、その上に形成する第二層１７についても低転位なものとなる。つまり、本実施形態のＡｌＮテンプレート１０は、ＡｌＮ層１２の低転位化を第一層１６へのアニール処理によって達成するので、低転位化のためにＡｌＮ成長厚を大きくする必要がなく、アニール処理を経ない場合よりも薄い厚さ（第一層１６および第二層１７の合計厚）でＡｌＮ層１２の表面の低転位化を達成でき、そのＡｌＮ層１２にクラックが生じる危険性を低減することができる。
（ｃ）また、本実施形態のＡｌＮテンプレート１０は、第一層１６の形成厚さを、基板１１の凹凸パターン１３に対応する隙間１６ｂが残存した、表面が平坦化しない厚さに止めておくので、第一層１６に対してアニール処理を行っても、第一層１６の隙間１６ｂによる空隙部分で内部歪が緩和され、第一層１６におけるクラックの発生を抑制することができる。
さらに、本実施形態のＡｌＮテンプレート１０は、第二層１７の形成厚さを表面が平坦化する厚さとするので、凹凸パターン１３を有する基板１１を用いた場合であっても、第二層１７の表面、すなわちＡｌＮ層１２の表面の平坦性は担保されることになる。
（ｄ）また、本実施形態のＡｌＮテンプレート１０は、第一層１６については表面が平坦化しない厚さに止めておけばよく、その上に形成する第二層１７についても表面が平坦化するために必要十分な厚さであればよいので、第一層１６と第二層１７とで構成されるＡｌＮ層１２の薄型化が実現可能となる。しかも、その場合であっても、第二層１７の表面、すなわちＡｌＮ層１２の表面は、低転位なものである。つまり、ＡｌＮ層１２の薄型化を実現する場合であっても、そのＡｌＮ層１２の表面の低転位化の効果を十分に得ることができる。
（ｅ）また、本実施形態のＡｌＮテンプレート１０は、第一層１６に対してＮ２ガス雰囲気でアニール処理を行うので、ＣやＯ等の不純物混入を抑制することができ、成長させるＡｌＮ膜の純度が低下してしまうといった懸念を解消することができる。
しかも、Ｎ２ガス雰囲気でのアニール処理であれば、ＡｌＮ膜を成長させるＨＶＰＥ装置２００をそのまま用いて行うことが実現可能となるので、ＨＶＰＥ装置２００とは別のアニール装置を準備する必要がない。つまり、ＡｌＮテンプレート１０の製造にあたって、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）をＨＶＰＥ装置２００で連続的に行うことが実現可能となるので、そのＡｌＮテンプレート１０の製造を非常に容易かつ効率的に行うことができる。
（ｆ）また、本実施形態のＡｌＮテンプレート１０は、凹凸パターン１３を有する基板１１を用いるので、例えば、ＬＥＤ等の光を発する半導体装置（半導体デバイス）を構成した場合の光取り出し効率を向上させることができる。
＜他の実施形態＞
以上に、本発明の一実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述した実施形態では、窒化物半導体がＡｌＮである場合、すなわち第一層１３および第二層１４がＡｌＮを用いて形成されている場合を例に挙げたが、本発明がこれに限定されることはない。第一層１３および第二層１４は、それぞれＡｌを含む窒化物半導体、例えば、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされるＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、または、ＡｌＩｎＧａＮである場合には、上述した実施形態の例と同様の結果が得られる。
また、上述した実施形態では、基板１１の凹凸パターン１３として、その凹凸パターン１３における凸部１４の上面が連続した平面をなすものである場合を例に挙げたが、本発明がこれに限定されることはない。凹凸パターンは、凸部と凹部とによる二次元的な周期構造を有するものであれば、例えば、凸部の頂部が尖った形状に形成されており、凹部の底面が連続した平面をなすものであってもよい。
図７は、本発明の他の実施形態に係る窒化物半導体テンプレートの概略構成例を示す断面図である。
図例の窒化物半導体テンプレート２０において、基板２１の凹凸パターン２３は、凸部２４の頂部が尖った形状に形成されているとともに、凹部２５の底面が連続した平面をなしており、その平面が基板２１の表面となるように構成されている。凹凸パターン２３における凸部２４の頂部間のピッチＰは、例えば３μｍ以下、より好ましくは光の波長程度の０．５～２μｍであるのが好ましい。ピッチＰが３μｍを超えると、その上に形成するＡｌを含む窒化物半導体層の表面を平坦化するために、その窒化物半導体層の厚膜化を招き得る。また、ピッチＰが０．５～２μｍであれば、ＬＥＤ等の発光デバイスを構成した場合の光取り出し効率を向上させることができる。また、凸部２４の高さ（凸部１４の頂部から凹部２５の底面までの距離）は、例えば、周期構造の周期以下が好ましいが、十分な光取り出しの効果を得るためには４００ｎｍ以上であることが好ましい。また、凸部２４は円錐あるいは三角錐、四角錐、六角錐等の多角錐であるのが好ましく、その底面の寸法は凹部２５面上で見て、ピッチＰの２０～６０％程度が好ましい。
このような凹凸パターン２３の基板２１を用いた場合には、第一層形成工程（Ｓ２）で、その凹凸パターン２３の凹部２５の底面において、第一層２６が連続膜となる厚さで、かつ、第一層２６にクラックが発生しない厚さとなるように、第一層２６の形成を行うことになる。この場合、凸部２４の最上部に平坦面が存在しないので、第一層２６は主として凹部２５の底面に成長されることになる。成長条件によっては、図７に示したように、凸部２４の頂部や斜面には殆どＡｌを含む窒化物半導体膜が付着しないように成長することが可能となる。この場合、第一層２６は、連続した平面を成す凹部２５の底面を覆う、穴が開いている連続膜の態様をなしている。このような場合であっても、第一層２６の表面が平坦化しない厚さとなるように、すなわち凹凸パターン２３に対応した凹凸が残存するように、第一層２６の形成を行うものとする。
そして、アニール工程（Ｓ３）で第一層２６にアニール処理を行った後、第二層形成工程（Ｓ４）では、第一層２６に重ねて、第二層２７の表面が平坦化する厚さで、第二層２７の形成を行う。このような成長を行った場合には、例えば図４等に示したようなボイド１８は形成されないことになる。
このような構成の窒化物半導体テンプレート２０の場合には、内部にボイド１８を含まないため、クラックの抑制という点では、図４等に示した構成の場合よりもやや劣るものの、それでもなお、上述した実施形態で説明した窒化物半導体テンプレート１０とほぼ同様の技術的効果を奏する。
また、上述した実施形態では、基板１１の凹凸パターン１３が平面視６回対称性を有する場合を例に挙げたが、本発明がこれに限定されることはない。凹凸パターンは、凸部と凹部とによる二次元的な周期構造を有するものであれば、平面視したときの構成パターンが特に限定されるものではない。
また、上述した実施形態では、アニール工程（Ｓ３）においてＮ２ガス雰囲気でのアニール処理を行う場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、アニール工程（Ｓ３）で行うアニール処理は、ＧａＣｌガス、ＧａＣｌ３ガス、ＡｌＣｌガス、ＡｌＣｌ３ガス、ＩｎＣｌガス、ＩｎＣｌ３ガス、ＨＣｌガス、Ｃｌ２ガス、ＮＨ３ガスおよびＨ２ガスを含有しない雰囲気で第一層１６に対して行うものであれば、Ｎ２ガスに代えて、例えば、アルゴン、ヘリウム等といったＮ２ガスとは別種の不活性ガスを使用して行うものであってもよく、その場合であっても上述した実施形態の場合と同様の技術的効果を奏する。
また、上述した実施形態では、基板１１がサファイア基板である場合について説明したが、本発明がこれに限定されることはなく、例えば基板１１はＳｉＣ基板等であってもよい。ただし、基板１１がＳｉＣ基板の場合には、アニール工程（Ｓ３）での最適アニール温度は１６００～２０００℃の範囲となる。
また、基板１１の表面は、Ｃ面に限定されるものではなく、Ｒ面、Ａ面もしくはＭ面、またはこれらの面から０．１～３°の範囲で傾いた面であってもよい。
また、上述した実施形態では、ＨＶＰＥ装置２００において、基板１１の主面に対して交差する方向（主面に対して斜めの方向）にガスを流す場合について説明したが、基板１１の主面に沿った方向（主面に対して平行な方向）や、基板１１の主面に対して垂直な方向に膜ガスを流してもよい。
また、上述した実施形態では、ＨＶＰＥ装置２００を用いて窒化物半導体テンプレート１０を製造する場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、窒化物半導体テンプレート１０の製造に用いる成長装置は、第一層１６および第二層１７をエピタキシャル成長させて形成するものであれば、例えば、ＭＯＶＰＥ装置等の他の気相成長装置や、スパッタ法やナトリウムフラックス法等の気相成長法以外の成長装置を用いて行うものであってもよく、その場合であっても上述した実施形態の場合と同様の技術的効果を奏する。
さらに、上述した実施形態では、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）を、同一のＨＶＰＥ装置２００を用いて連続的に行う場合を例に挙げたが、本発明がこれに限定されることはない。すなわち、第一層形成工程（Ｓ２）、アニール工程（Ｓ３）および第二層形成工程（Ｓ４）は、各工程を全て異なる装置を用いて行うか、またはいずれか二工程について同一の成長装置を用いて行うようにしても構わない。例えば、先に述べたように、Ａｌを含む窒化物半導体層の表面荒れを防ぐ目的で表面を保護する場合には、むしろアニール工程（Ｓ３）は第一層形成工程（Ｓ２）等で用いる成長装置とは別の装置で行うのが好ましい場合もある。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
［付記１］
本発明の一態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
前記基板として、表面に凹凸パターンが形成されたパターン基板を用意する準備工程と、
前記パターン基板の前記凹凸パターン上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成するとともに、前記第一層の表面が平坦化しない厚さに前記第一層を形成する第一層形成工程と、
前記第一層に対してアニール処理を行うアニール工程と、
前記アニール工程を経た後の前記第一層に重ねるように、アルミニウムを含む窒化物半導体からなる第二層をエピタキシャル成長させて形成するとともに、前記第二層の表面が平坦化するような厚さに前記第二層を形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
を備える窒化物半導体テンプレートの製造方法が提供される。
［付記２］
付記１に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記凹凸パターンの凸部上面が連続した平面を成すように構成された前記パターン基板に対して、前記第一層形成工程で、前記凹凸パターンの凸部上面において、前記第一層が連続膜となる厚さで、かつ、前記第一層にクラックが発生しない厚さとなるように、前記第一層の形成を行う。
［付記３］
付記１に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記凹凸パターンの凹部底面が連続した平面を成すように構成された前記パターン基板に対して、前記第一層形成工程で、前記凹凸パターンの凹部底面において、前記第一層が連続膜となる厚さで、かつ、前記第一層にクラックが発生しない厚さとなるように、前記第一層の形成を行う。
［付記４］
付記１から３のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層の厚さが１００～８００ｎｍとなるように、前記第一層の形成を行う。
［付記５］
付記１から４のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、成長完了時点（＝アニール処理前のアズグロウン状態）で前記第一層が結晶化（＝非アモルファス状態）する条件にて、前記第一層の形成を行う。
［付記６］
付記５に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程では、前記第一層の形成を１０００～１３００℃の成長温度で行う。
［付記７］
付記１から６のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール工程後の前記第一層の表面における平均転位密度が１×１０９個／ｃｍ２以下となる条件で、前記アニール処理を行う。
［付記８］
付記１から７のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理の後の前記第一層の表面に対するＸ線ロッキングカーブ測定の（１０－１２）回折の半値幅が６００秒以下となる条件で、前記アニール処理を行う。
［付記９］
付記８に記載の窒化物半導体テンプレートの製造方法において、より好ましくは、
前記半値幅が４００秒以下となる条件で、前記アニール処理を行う。
［付記１０］
付記１から９のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記第一層の刃状転位を低減させる条件で、前記アニール処理を行う。
［付記１１］
付記１から１０のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記パターン基板がサファイア基板であり、
前記アニール工程では、前記アニール処理を１６００～１８００℃の温度範囲で行う。
［付記１２］
付記１から１０のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記パターン基板がＳｉＣ基板であり、
前記アニール工程では、前記アニール処理を１６００～２０００℃の温度範囲で行う。
［付記１３］
付記１から１２のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理を３０～１８０分の時間で行う。
［付記１４］
付記１から１３のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の表面粗さＲＭＳが１０ｎｍ以下となる条件で、前記第二層の形成を行う。
なお、表面粗さＲＭＳは、原子間力顕微鏡による５μｍ×５μｍサイズの像を解析することで得られる値とする。
［付記１５］
付記１４に記載の窒化物半導体テンプレートの製造方法において、より好ましくは、
前記第二層の表面粗さＲＭＳを１ｎｍ以下とする。
［付記１６］
付記１から１５のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第二層の形成を１０００～１６００℃の成長温度で行う。
［付記１７］
付記１から１６のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第二層形成工程では、前記第一層と前記第二層とを合わせた厚さが５μｍ以下となるように、前記第二層の形成を行う。
［付記１８］
付記１から１７のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、前記アニール処理を窒素ガス雰囲気で行う。
［付記１９］
付記１８に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、水素およびアンモニアガスを含有しない雰囲気で前記アニール処理を行う。
［付記２０］
付記１８または１９に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程では、窒素ガスに代えて、前記窒素ガスとは別種の不活性ガス（アルゴン、ヘリウム等）を使用して、前記アニール処理を行う。
［付記２１］
付記１８から２０のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程、前記アニール工程および前記第二層形成工程を、同一の成長装置を用いて連続的に行う。
［付記２２］
付記２１に記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記アニール工程の後、前記第一層に対する研磨工程を挟まずに、前記第二層形成工程を行う。
［付記２３］
付記１８から２０のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程、前記アニール工程および前記第二層形成工程を、全て異なる装置を用いて行うか、またはいずれか二工程について同一の成長装置を用いて行う。
［付記２４］
付記１８から２１のいずれか一つに記載の窒化物半導体テンプレートの製造方法において、好ましくは、
前記第一層形成工程後の前記アニール工程では、成長後の前記第一層の表面を保護した状態でアニール処理を行う。
［付記２５］
本発明の他の態様によれば、
基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
前記基板は、表面に凹凸パターンが形成されたパターン基板であり、
前記窒化物半導体層は、
前記パターン基板の前記凹凸パターン上に、表面が平坦化しない厚さで形成された、アルミニウムを含む窒化物半導体からなる第一層と、
前記第一層と重なるように、表面が平坦化するような厚さで形成された、アルミニウムを含む窒化物半導体からなる前記第二層と、
を備えて構成されている窒化物半導体テンプレートが提供される。
［付記２６］
付記２５に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記パターン基板は、前記凹凸パターンの凸部上面が連続した平面を成すように構成されたものである。
［付記２７］
付記２５に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記パターン基板は、前記凹凸パターンの凹部底面が連続した平面を成すように構成されたものである。
［付記２８］
付記２５から２７のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記パターン基板は、前記凹凸パターンが二次元的な周期構造を有する。
［付記２９］
付記２８に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記周期構造の周期が３μｍ以下である。
［付記３０］
付記２８または２９に記載の窒化物半導体テンプレートにおいて、好ましくは、
前記凹凸パターンの凹部の深さが前記周期構造の周期以下である。
［付記３１］
付記２８から３０のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記凹凸パターンは、平面視したときに対称性を有するパターンに形成されている。
［付記３２］
付記２５から３１のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記窒化物半導体層は、連続した平面を成す前記凹凸パターンの凸部上面または凹部底面から表面までの厚さが５μｍ以下である。
［付記３３］
付記２５から３２のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記窒化物半導体層は、表面に対するＸ線ロッキングカーブ測定における（１０－１２）回折の半値幅が６００秒以下である。
［付記３４］
付記２５から３３のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記窒化物半導体層は、表面における平均転位密度が１×１０９個／ｃｍ２以下である。
［付記３５］
付記２５から３４のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記窒化物半導体層は、表面の表面粗さＲＭＳが１０ｎｍ以下である。
[付記３６]
付記２５から３５のいずれか一つに記載の窒化物半導体テンプレートにおいて、好ましくは、
前記第一層および前記第二層は、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる窒化アルミニウム、窒化インジウムアルミニウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムからなる。
[付記３７]
本発明のさらに他の態様によれば、
請求項２５から３６のいずれか一つに記載の窒化物半導体テンプレートと、
前記窒化物半導体テンプレート上に成長して形成された窒化物半導体積層構造と、
を備える窒化物半導体デバイスが提供される。
[付記３８]
付記３７に記載の窒化物半導体デバイスにおいて、好ましくは、
前記窒化物半導体積層構造は、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる、ｎ型、ｐ型またはアンドープの多層膜を積層してなるものであり、ショットキーダイオード、ｐｎ接合ダイオード、発光ダイオードまたはトランジスタを実現するものである。
１０，２０…窒化物半導体テンプレート（ＡｌＮテンプレート）、１１，２１…基板、１２…窒化物半導体層、１３，２３…凹凸パターン、１４，２４…凸部、１５，２５…凹部、１６，２６…第一層、１６ａ…表面、１６ｂ…隙間、１７，２７…第二層、１７ａ…表面、１８，２８…ボイド、２００…ＨＶＰＥ装置

Claims (16)

  1. 基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
    前記基板として、表面に凹凸パターンが形成され、前記凹凸パターンの凸部上面が連続した平面を成すように構成されたパターン基板を用意する準備工程と、
    前記パターン基板の前記凹凸パターン上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成するとともに、前記第一層の表面が平坦化しない厚さで、かつ、連続膜となる厚さに前記第一層を形成する第一層形成工程と、
    前記第一層に対してアニール処理を行うアニール工程と、
    前記アニール工程を経た後の前記第一層に重ねるように、アルミニウムを含む窒化物半導体からなる第二層をエピタキシャル成長させて形成するとともに、前記第二層の表面が平坦化するような厚さに前記第二層を形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
    を備え、
    前記第一層形成工程では、前記凹凸パターンの前記凸部上面において、前記第一層が連続膜となる厚さで、かつ、前記第一層にクラックが発生しない厚さとなるように、前記第一層の形成を行い、
    前記第一層形成工程で形成される前記第一層は、前記凹凸パターンの前記連続した平面上における前記第一層の厚さが、前記連続した平面以外の前記第一層の厚さよりも厚く、
    前記第一層および前記第二層は、それぞれが同一組成のものであり、かつ、それぞれが不純物としての酸素を含み、前記第一層中の酸素濃度より前記第二層中の酸素濃度が低く、前記酸素濃度の違いにより前記第一層と前記第二層が区別され、
    前記第一層と前記第二層とで構成する前記窒化物半導体層は、前記連続した平面から表面までの厚さが５μｍ以下である
    窒化物半導体テンプレートの製造方法。
  2. 基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートの製造方法であって、
    前記基板として、表面に凹凸パターンが形成され、前記凹凸パターンの凸部の頂部が尖った形状に形成されているとともに前記凹凸パターンの凹部底面が連続した平面を成すように構成されたパターン基板を用意する準備工程と、
    前記パターン基板の前記凹凸パターン上に、アルミニウムを含む窒化物半導体からなる第一層をエピタキシャル成長させて形成するとともに、前記第一層の表面が平坦化しない厚さで、かつ、連続膜となる厚さに前記第一層を形成する第一層形成工程と、
    前記第一層に対してアニール処理を行うアニール工程と、
    前記アニール工程を経た後の前記第一層に重ねるように、アルミニウムを含む窒化物半導体からなる第二層をエピタキシャル成長させて形成するとともに、前記第二層の表面が平坦化するような厚さに前記第二層を形成し、前記第一層と前記第二層とで前記窒化物半導体層を構成する第二層形成工程と、
    を備え、
    前記第一層形成工程では、前記凹凸パターンの前記凹部底面において、前記第一層が連続膜となる厚さで、かつ、前記第一層にクラックが発生しない厚さとなるように、前記第一層の形成を行うとともに、
    前記第一層形成工程にて、少なくとも前記凹凸パターンの前記凸部の頂部に付着しないような成長条件で前記第一層を形成し、
    前記第一層および前記第二層は、それぞれが同一組成のものであり、かつ、それぞれが不純物としての酸素を含み、前記第一層中の酸素濃度より前記第二層中の酸素濃度が低く、前記酸素濃度の違いにより前記第一層と前記第二層が区別され、
    前記第一層と前記第二層とで構成する前記窒化物半導体層は、前記連続した平面から表面までの厚さが５μｍ以下である
    窒化物半導体テンプレートの製造方法。
  3. 前記アニール工程では、前記アニール工程後の前記第一層の表面における平均転位密度が１×１０９個／ｃｍ２以下となる条件で、前記アニール処理を行う
    請求項１または２に記載の窒化物半導体テンプレートの製造方法。
  4. 前記第二層形成工程では、前記第二層の表面粗さＲＭＳが１０ｎｍ以下となる条件で、前記第二層の形成を行う
    請求項１から３のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  5. 前記アニール工程では、前記アニール処理を、窒素ガス雰囲気、または、１６００℃以上の温度の少なくとも一方の条件下で行う
    請求項１から４のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  6. 前記第一層形成工程、前記アニール工程および前記第二層形成工程を、同一の成長装置を用いて連続的に行う
    請求項１から５のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  7. 前記第一層および前記第二層が、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０＜ｘ≦１、０≦ｙ≦１）で表わされる窒化アルミニウム、窒化インジウムアルミニウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムからなる
    請求項１から６のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  8. 前記第二層がボイドを包含し、
    前記ボイドが、前記凹凸パターンの凸部上面に形成された前記第一層と当該第一層に重ねるように形成された前記第二層とを跨ぐ高さ位置に配されている
    請求項１から７のいずれか１項に記載の窒化物半導体テンプレートの製造方法。
  9. 基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
    前記基板は、表面に凹凸パターンが形成され、前記凹凸パターンの凸部上面が連続した平面を成すように構成されたパターン基板であり、
    前記窒化物半導体層は、
    前記パターン基板の前記凹凸パターン上に、表面が平坦化しない厚さで、かつ、連続膜となる厚さで形成された、アルミニウムを含む窒化物半導体からなる第一層と、
    前記第一層と重なるように、表面が平坦化するような厚さで形成された、アルミニウムを含む窒化物半導体からなる第二層と、
    を備えて構成され、
    前記第一層は、前記凹凸パターンの前記連続した平面上における前記第一層の厚さが、前記連続した平面以外の前記第一層の厚さよりも厚く、
    前記第一層および前記第二層は、それぞれが同一組成のものであり、かつ、それぞれが不純物としての酸素を含み、前記第一層中の酸素濃度より前記第二層中の酸素濃度が低く、前記酸素濃度の違いにより前記第一層と前記第二層が区別され、
    前記第一層と前記第二層とで構成する前記窒化物半導体層は、前記連続した平面から表面までの厚さが５μｍ以下である
    窒化物半導体テンプレート。
  10. 基板上に窒化物半導体層が形成されてなる窒化物半導体テンプレートであって、
    前記基板は、表面に凹凸パターンが形成され、前記凹凸パターンの凸部の頂部が尖った形状に形成されているとともに前記凹凸パターンの凹部底面が連続した平面を成すように構成されたパターン基板であり、
    前記窒化物半導体層は、
    前記パターン基板の前記凹凸パターン上に、表面が平坦化しない厚さで、かつ、連続膜となる厚さで形成された、アルミニウムを含む窒化物半導体からなる第一層と、
    前記第一層と重なるように、表面が平坦化するような厚さで形成された、アルミニウムを含む窒化物半導体からなる第二層と、
    を備えて構成され、
    前記第一層は、少なくとも前記凹凸パターンの前記凸部の頂部に付着しないように形成されており、
    前記第一層および前記第二層は、それぞれが同一組成のものであり、かつ、それぞれが不純物としての酸素を含み、前記第一層中の酸素濃度より前記第二層中の酸素濃度が低く、前記酸素濃度の違いにより前記第一層と前記第二層が区別され、
    前記第一層と前記第二層とで構成する前記窒化物半導体層は、前記連続した平面から表面までの厚さが５μｍ以下である
    窒化物半導体テンプレート。
  11. 前記パターン基板は、前記凹凸パターンが二次元的な周期構造を有する
    請求項９または１０に記載の窒化物半導体テンプレート。
  12. 前記窒化物半導体層は、連続した平面を成す前記凹凸パターンの凸部上面または凹部底面から表面までの厚さが５μｍ以下である
    請求項９から１１のいずれか１項に記載の窒化物半導体テンプレート。
  13. 前記窒化物半導体層は、表面に対するＸ線ロッキングカーブ測定における（１０－１２）回折の半値幅が６００秒以下、または、表面の表面粗さＲＭＳが１０ｎｍ以下の少なくとも一方を満足する
    請求項９から１２のいずれか１項に記載の窒化物半導体テンプレート。
  14. 前記第一層および前記第二層が、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０≦ｘ＋ｙ≦１、０
    ＜ｘ≦１、０≦ｙ≦１）で表わされる窒化アルミニウム、窒化インジウムアルミニウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムからなる
    請求項９から１３のいずれか１項に記載の窒化物半導体テンプレート。
  15. 前記第二層がボイドを包含し、
    前記ボイドが、前記凹凸パターンの凸部上面に形成された前記第一層と当該第一層に重ねるように形成された前記第二層とを跨ぐ高さ位置に配されている
    請求項９から１４のいずれか１項に記載の窒化物半導体テンプレート。
  16. 請求項９から１５のいずれか１項に記載の窒化物半導体テンプレートと、
    前記窒化物半導体テンプレート上に成長して形成された窒化物半導体積層構造と、
    を備える窒化物半導体デバイス。
JP2016236874A 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス Active JP6995304B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016236874A JP6995304B2 (ja) 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
CN201711244180.8A CN108155278B (zh) 2016-12-06 2017-11-30 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
US15/832,442 US11075077B2 (en) 2016-12-06 2017-12-05 Nitride semiconductor template and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016236874A JP6995304B2 (ja) 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JP2018093113A JP2018093113A (ja) 2018-06-14
JP6995304B2 true JP6995304B2 (ja) 2022-01-14

Family

ID=62244125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016236874A Active JP6995304B2 (ja) 2016-12-06 2016-12-06 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス

Country Status (3)

Country Link
US (1) US11075077B2 (ja)
JP (1) JP6995304B2 (ja)
CN (1) CN108155278B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法
CN109103070B (zh) * 2018-07-20 2021-02-02 北京中博芯半导体科技有限公司 基于纳米图形硅衬底制备高质量厚膜AlN的方法
CN109103307A (zh) * 2018-08-17 2018-12-28 开发晶照明（厦门）有限公司 发光元件及其制造方法
JP6595731B1 (ja) * 2018-10-26 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
CN109994545B (zh) * 2019-01-15 2022-01-14 华灿光电（浙江）有限公司 一种hemt外延结构及其制备方法
JP7242326B2 (ja) * 2019-02-13 2023-03-20 住友化学株式会社 窒化アルミニウム積層部材および窒化アルミニウム層
CN111710595A (zh) * 2020-06-28 2020-09-25 中国科学院半导体研究所 高质量AlN模板的应力与晶圆翘曲控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154215A1 (ja) 2008-06-20 2009-12-23 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2011077541A1 (ja) 2009-12-25 2011-06-30 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
WO2012090818A1 (ja) 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
WO2014069235A1 (ja) 2012-11-02 2014-05-08 独立行政法人理化学研究所 紫外発光ダイオードおよびその製造方法
US20150340558A1 (en) 2014-05-20 2015-11-26 Ming-Lun Lee Light emitting diode chip
JP2018056551A (ja) 2016-09-21 2018-04-05 豊田合成株式会社 発光素子及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
US8926752B2 (en) * 2007-03-02 2015-01-06 Tokuyama Corporation Method of producing a group III nitride crystal
JP2010161354A (ja) * 2008-12-08 2010-07-22 Showa Denko Kk 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
KR101178505B1 (ko) * 2009-11-03 2012-09-07 주식회사루미지엔테크 반도체 기판과 이의 제조 방법
KR20120079392A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP2013084832A (ja) * 2011-10-12 2013-05-09 Sharp Corp 窒化物半導体構造の製造方法
JP5673581B2 (ja) * 2012-02-24 2015-02-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
US9214336B2 (en) * 2012-09-27 2015-12-15 Toyoda Gosei Co., Ltd. Method for producing a group III nitride semiconductor
TWI529964B (zh) * 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
WO2016109616A1 (en) * 2014-12-30 2016-07-07 Sensor Electronic Technology, Inc. Strain-control heterostructure growth
US20180083163A1 (en) 2016-09-21 2018-03-22 Tqyqda Gosei Co. , Ltd. Light-emitting device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154215A1 (ja) 2008-06-20 2009-12-23 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2011077541A1 (ja) 2009-12-25 2011-06-30 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
WO2012090818A1 (ja) 2010-12-29 2012-07-05 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
WO2014069235A1 (ja) 2012-11-02 2014-05-08 独立行政法人理化学研究所 紫外発光ダイオードおよびその製造方法
US20150340558A1 (en) 2014-05-20 2015-11-26 Ming-Lun Lee Light emitting diode chip
JP2018056551A (ja) 2016-09-21 2018-04-05 豊田合成株式会社 発光素子及びその製造方法

Also Published As

Publication number Publication date
US20180158681A1 (en) 2018-06-07
CN108155278B (zh) 2022-09-20
JP2018093113A (ja) 2018-06-14
US11075077B2 (en) 2021-07-27
CN108155278A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
JP6995304B2 (ja) 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP6810406B2 (ja) 窒化物半導体テンプレートの製造方法
JP5903714B2 (ja) エピタキシャル方法およびこの方法によって成長させられたテンプレート
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP5900910B2 (ja) 半導体装置およびその製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US20170198410A1 (en) Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
WO1999023693A1 (en) GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP2010030896A (ja) 高品質化合物半導体材料を製造するためのナノ構造適応層及びｈｖｐｅを使用する成長法
JP5509680B2 (ja) Ｉｉｉ族窒化物結晶及びその製造方法
JP4031648B2 (ja) 化合物半導体ウエハの製造方法
JP6604205B2 (ja) 窒化物結晶基板の製造方法および結晶成長用基板
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP7044309B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体デバイス
TW201839189A (zh) Iii族氮化物半導體基板及iii族氮化物半導體基板之製造方法
JP2017139253A (ja) エピタキシャル基板の製造方法
JP6250368B2 (ja) 自立基板の製造方法および自立基板
Lee et al. High Quality AlN Layer Grown on Patterned Sapphire Substrates by Hydride Vapor-Phase Epitaxy: A Route for Cost Efficient AlN Templates for Deep Ultraviolet Light Devices
JP5743928B2 (ja) 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法
Bessolov et al. Semipolar Wide-Band III–N-Layers on a Silicon Substrate: Orientation Controlling Epitaxy and the Properties of Structures
JP2012121771A (ja) 窒化ガリウム基板
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
JP2009208989A (ja) 化合物半導体基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210901

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211207

R150 Certificate of patent or registration of utility model

Ref document number: 6995304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250