[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6988737B2 - シリコンウェーハの製造方法及びシリコンウェーハ - Google Patents

シリコンウェーハの製造方法及びシリコンウェーハ Download PDF

Info

Publication number
JP6988737B2
JP6988737B2 JP2018154754A JP2018154754A JP6988737B2 JP 6988737 B2 JP6988737 B2 JP 6988737B2 JP 2018154754 A JP2018154754 A JP 2018154754A JP 2018154754 A JP2018154754 A JP 2018154754A JP 6988737 B2 JP6988737 B2 JP 6988737B2
Authority
JP
Japan
Prior art keywords
silicon wafer
thermal
oxide film
silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018154754A
Other languages
English (en)
Other versions
JP2020031105A (ja
Inventor
和尚 鳥越
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018154754A priority Critical patent/JP6988737B2/ja
Publication of JP2020031105A publication Critical patent/JP2020031105A/ja
Application granted granted Critical
Publication of JP6988737B2 publication Critical patent/JP6988737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコンウェーハの製造方法及びシリコンウェーハに関する。
シリコンウェーハはRF(高周波)デバイス、MOSデバイス、DRAM、NAND型フラッシュメモリなど、種々の半導体デバイスを作製する際の半導体基板として広く用いられている。シリコンウェーハを用いて半導体デバイスを作製する、いわゆるデバイスプロセスでは、酸化処理及び窒化処理、プラズマエッチング、並びに不純物拡散処理等の様々な熱処理が行われる。
シリコン結晶中に存在する酸素は通常電気的に中性であるものの、シリコンウェーハが約600℃未満の比較的低温な熱処理(以下、低温熱処理)を受けると、数個〜十数個の酸素原子が集合してシリコン結晶中に酸素クラスターを生成することが知られている。この酸素クラスターは電子を放出するドナーであり、サーマルドナー(TD:Thermal Donner)と呼ばれている。サーマルドナーは約650℃以上の高温熱処理を受けると電気的に中性に戻り、このような高温熱処理はドナーキラー熱処理(ドナーキラーアニール)と呼ばれる。
デバイスプロセスにおける低温熱処理に伴い、ドナーキラー熱処理を施したシリコンウェーハであってもデバイスプロセス中に再びサーマルドナーが生成されてしまうため、シリコンウェーハのキャリア濃度が変化する。その結果、デバイスプロセスにおける低温熱処理の前後でシリコンウェーハの抵抗率が変化したり、場合によっては導電型が反転してしまうことがある。例えば、シリコンウェーハが非常に高抵抗のp型ウェーハである場合、サーマルドナーの生成量によってはn型ウェーハに反転し得る。
そこで従来、デバイスプロセスに供されてもサーマルドナー生成を抑制できるシリコンウェーハがこれまで検討されてきた。シリコンウェーハの基板酸素濃度が低濃度であれば、高酸素濃度の場合に比べてサーマルドナーが生成され難いため、サーマルドナーの影響が懸念される場合は低酸素濃度のシリコンウェーハがこれまで使用されてきた。
また、比較的高酸素濃度のシリコンウェーハであってもサーマルドナーの生成を抑制することのできる技術を本願出願人は特許文献1において提案している。特許文献1には、炭素濃度が5×1015〜1×1017atoms/cm3であるシリコンウェーハに高温熱処理を施してウェーハ表層部にDZ(Denuded Zone)層を形成すると共に、熱処理後のウェーハ中の残留酸素濃度を10×1017atoms/cm3以上とするシリコンウェーハの製造方法が開示されている。
特許文献1では、高抵抗基板であり、かつ、炭素ドープされたシリコンウェーハに対してDZ層を形成できるよう1100℃以上、かつ、比較的長時間の熱処理を行うことでシリコンウェーハを製造する。こうして製造されたシリコンウェーハをデバイスプロセスの低温熱処理に供すると、サーマルドナーの生成を抑制することができる。
国際公開第2004/008521号
上述のとおり、特許文献1に開示される技術を用いることによりデバイスプロセスの低温熱処理に伴うサーマルドナーの生成を抑制することができる。しかしながら、DZ層を形成するための熱処理は高温かつ長時間(特許文献1では1時間から5時間程度と開示される)の熱処理を要するため、生産コストが高い。また、特許文献1では炭素ドープが必須であるため、シリコンウェーハの特性(基板特性)が制限される。
そこで本発明は、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することを目的とする。さらに本発明は、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することを目的とする。
上記諸課題を解決するために本発明者らが鋭意検討したところ、シリコンウェーハを急速熱酸化処理(RTO:Rapid Thermal Oxidation)し、その際の熱酸化膜の成長条件及び冷却条件を制御することを着想した。RTOに伴う急速加熱処理・急速冷却により、シリコンウェーハのシリコン結晶内には過飽和な格子間シリコンが生成されると推察される。そして、この過飽和な格子間シリコンがシリコン結晶内の格子間酸素と結合することによりサーマルドナーの生成を抑制できることを本発明者は知見した。本発明は、上記の知見に基づくものであり、その要旨構成は以下のとおりである。
(1)酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ、前記シリコンウェーハを熱処理する第1工程と、
前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、
前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含むことを特徴とするシリコンウェーハの製造方法。
(2)前記第1工程における前記熱酸化膜の成長速度X(nm/s)と、前記第2工程における冷却速度Y(℃/s)との関係が下記式[1]:
Y>7.5×X-1.38 ・・・[1]
を満足するよう、前記第1工程及び前記第2工程を行う、前記(1)に記載のシリコンウェーハの製造方法。
(3)前記第1工程における前記熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とし、
前記第2工程における前記冷却速度Yを20℃/s以上とする、前記(2)に記載のシリコンウェーハの製造方法。
(4)前記第1工程前の前記シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)である、前記(1)〜(3)のいずれかに記載のシリコンウェーハの製造方法。
(5)シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)であり、
前記シリコンウェーハを窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量が8.0×1012cm-3以上1.5×1013cm-3以下であることを特徴とするシリコンウェーハ。
本発明によれば、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することができる。さらに本発明によれば、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することができる。
本発明の一実施形態に従う製造方法の製造工程及びそれにより得られるシリコンウェーハを説明する模式断面図である。 実施例における各サンプルのサーマルドナー発生量を示すグラフである。 実施例における熱酸化膜の成長速度Xと冷却速度Yとの関係を示すグラフである。 実施例における各サンプルの格子間シリコン濃度と、サーマルドナー発生量との関係を示すグラフである。
(シリコンウェーハの製造方法)
本発明の一実施形態に従うシリコンウェーハの製造方法は、酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ前記シリコンウェーハをドナーキラー熱処理する第1工程と、前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含む。そして、本発明の製造方法では、前記第1工程により形成される前記熱酸化膜の成長速度及び前記第2工程における前記冷却の冷却速度をそれぞれ制御するため、第3工程後のシリコンウェーハに熱処理が施された場合に生成されるサーマルドナーの発生量を抑制することができる。以下、図1のステップA〜ステップDを参照しつつ、第1〜第3工程の各工程の詳細を順次説明する。なお、図1中のシリコンウェーハ10A〜10D、熱酸化膜20並びにサーマルドナーTD及び格子間シリコンSiIの図示は説明の便宜のための模式的なものである。したがって、これらの図示が実際の大きさの比率及び濃度を意味しない。
<第1工程>
図1のステップA及びステップBを参照して、第1工程を説明する。第1工程では、酸化性雰囲気下での急速熱酸化処理(以下、「RTO」)により、シリコンウェーハ10Aの表面に熱酸化膜20を形成する。ステップAにおけるシリコンウェーハ10Aには、熱酸化膜20が形成され、ステップBにおいてシリコンウェーハ10Bとなる。後述のとおり、本工程でのRTOによりシリコンウェーハ10Aのシリコン結晶中に存在するサーマルドナーTDはドナーキラー熱処理される。
<<RTO>>
酸化性雰囲気下での急速加熱処理(RTA:Rapid Thermal Annealing)によりRTOを行うことができる。RTOは一般的な急速熱処理装置を用いて行うことができ、例えばMattoson社製HeliousIII、アドバンス理工社製RTA−12000などが知られる。RTOを行うための酸化性雰囲気としては所望の熱酸化膜が得られる限りは特に制限されないが、例えば酸素のみからなる酸化性雰囲気とすることができ、また、酸素と不活性ガス(アルゴン及び窒素など)との混合ガス雰囲気としてもよい。RTOを行う際の昇降温速度及び昇温後の保持時間は、RTOを行うための急速熱処理装置により制御することができる。
<<RTOを行う前のシリコンウェーハ10A>>
シリコンウェーハ10Aは、単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。本発明に適用可能なシリコンウェーハの導電型及びその抵抗率、並びに酸素濃度は何ら制限されない。p型及びn型のいずれにも適用可能であるし、抵抗率は数mΩ・cm〜数千Ω・cmまで任意である。なお、ここで言う抵抗率はドナーキラー処理後の抵抗率であり、抵抗率の測定は後述のJIS H 0602:1995に従う。また、酸素濃度についても、1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979、以下では酸素濃度に関して同じ規格を参照する。)とすることができる。サーマルドナーは酸素濃度が高いほど発生しやすいため、酸素濃度が8.0×1017atoms/cm3以上のシリコンウェーハに対して本発明を適用することが好ましく、さらには、11.0×1017atoms/cm3以上のシリコンウェーハに対して本発明を適用することが好ましい。
なお、チョクラルスキ法(CZ法)又は磁場型のMCZ法(Magnetic field applied Czochralski)により育成された単結晶シリコンインゴットから得られるシリコンウェーハに本発明方法を適用する。FZ法により育成された単結晶シリコンインゴットの結晶中には酸素がほとんど存在しないため(酸素濃度1.0×1017atoms/cm3未満)サーマルドナーが問題とならない。
CZ法又はMCZ法により得られた単結晶シリコンインゴットの結晶中には、石英ルツボ起因の酸素原子が溶け込むため、サーマルドナーTDが存在する。他方、RTOはドナーキラー熱処理に必要な650℃以上の高温熱処理を伴う。そのため、本工程による熱酸化膜20の形成に伴う熱処理は、シリコン結晶中のサーマルドナーTDのドナーキラー熱処理を兼ねることとなる。よって、昇温及び高温保持を経たシリコンウェーハ10Bでは、シリコンウェーハ10Aのシリコン結晶中に存在していたサーマルドナーTDが、酸素モノマーなどの電子を放出しない形態に変化する。
<<熱酸化膜>>
第1工程によりシリコンウェーハ10A表面のシリコン結晶が酸化されて酸化シリコンが形成されることにより、熱酸化膜20が形成される。形成される熱酸化膜20の膜厚は昇温速度並びに、昇温後の保持温度及びその保持時間に依存するものの、通常数nm〜数十nm程度である。そして、昇温後の保持温度及びその保持時間が、熱酸化膜20の成長速度及び膜厚に対して支配的である。
<第2工程>
図1のステップB及びステップCを参照して、第2工程を説明する。第2工程では、第1工程に引き続き、酸化性雰囲気下にて熱酸化膜20が形成されたシリコンウェーハ10Bを冷却し、シリコンウェーハ10Cを得る。第2工程における冷却を行う際の冷却速度は、RTOを行うための急速熱処理装置により制御することができ、急速冷却とも呼ばれる。
なお、第1工程に引き続いての酸化性雰囲気下での急速冷却であるため、熱酸化膜20の膜厚がわずかながら増大し得る。ただし前述のとおり、第1工程における昇温後の保持温度及び保持時間での熱酸化膜の成長が熱酸化膜20の厚みに支配的であり、第2工程単独で成長する熱酸化膜20の膜厚はわずかと考えられる。
<第3工程>
図1のステップC及びステップDを参照して、第3工程を説明する。第3工程では、第1工程及び第2工程を経て形成されたシリコンウェーハ10C表面の熱酸化膜20を除去してシリコンウェーハ10Dを得る。急速熱処理装置からシリコンウェーハ10Cを取り出して、フッ化水素酸(HF)などを用いた一般的なエッチング処理により熱酸化膜20を除去すれば、シリコンウェーハ10Dが得られる。
ここで、本発明の製造方法では、第3工程後のシリコンウェーハ10Dに熱処理が施された場合に生成されるサーマルドナーの発生量を抑制するために、第1工程による前記熱酸化膜の形成及び前記第2工程における前記冷却をそれぞれ制御する。
理論に束縛されることを望まないものの、第1工程及び第2工程(図1ステップA〜ステップC)の技術的意義を本発明の作用効果と共に説明する。本発明者らは、シリコンウェーハを種々の条件で急速熱酸化処理(RTO)する実験を通じて、本発明の作用効果が得られる理由を以下のとおり考えている。
まず、酸化性雰囲気下での急速加熱に伴いシリコンウェーハ10Aの表面に熱酸化膜20が形成され始める。このとき、熱酸化膜20の成長速度が大きいほど、熱酸化膜20からシリコンウェーハ10B中のシリコン結晶内に格子間シリコンSiIが注入される。注入された格子間シリコンSiIは降温時の冷却に伴いシリコンウェーハ10Cの表裏面から熱酸化膜20へと外方拡散するものの、冷却速度が大きいほど格子間シリコンSiIの拡散量は小さい。そのため、急速冷却すると、注入した格子間シリコンSiIが結晶中に残留する。こうしてシリコンウェーハ10Dのシリコン結晶内では残留した格子間シリコンSiIが過飽和になっている。シリコンウェーハ10Dでは、格子間シリコンSiIによってサーマルドナーが形成される低温熱処理を施しても、格子間酸素と相互作用するなどの理由により、サーマルドナーが生成されにくくなる。
このように、本発明の製造方法に従い得られたシリコンウェーハ10Dは、デバイスプロセスにおける低温熱処理が施されても、サーマルドナーの発生量を抑制することができる。
また、本発明の製造方法では、シリコンウェーハ10Aの酸素濃度や炭素濃度などの基板特性の制約なしに、あるいは制約をほとんど受けることなく、サーマルドナー発生量を抑制することができる。そのため、抵抗率を制御するためにシリコンウェーハを低酸素濃度とする必要もないし、低酸素化するにしても、その程度を従来技術に比べて大幅に緩和することができる。さらには、上記のとおり低酸素化の程度を緩和できるため、シリコンウェーハのウェーハ強度の低下を防止することができる点でも有利である。他にも、本発明ではシリコンウェーハの酸素濃度を高濃度とできるので、シリコン結晶内に酸素析出物(BMD)を生成することが可能である。つまり、サーマルドナー発生量を抑制したシリコンウェーハにおいて、BMD生成によるゲッタリング能力を付与できる点でも本発明の製造方法は有利である。
さらに、本発明の製造方法はRTOによる急速加熱・急速冷却であるため、前掲の特許文献1の技術によるDZ処理に比べて極めて短時間で熱処理を行うことができ、生産コストの面でも有利である。
ここで、第1工程における熱酸化膜20の成長速度X(nm/s)と、第2工程における冷却速度Y(℃/s)との関係が下記式[1]:
Y>7.5×X-1.38 ・・・[1]
を満足するよう、第1工程及び第2工程を行うことが好ましい。こうすることで、本発明の作用効果をより確実に得ることができることを本発明者らは実験的に確認した。成長速度X及び冷却速度Yが上記式[1]を満足することにより、熱酸化膜成長時(第1工程)における格子間シリコンSiIの注入及び急速冷却時(第2工程)における格子間シリコンSiIの外方拡散を適切に制御できるからと推察される。
また、上記成長速度Xを得るためには第1工程における熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とすることが好ましい。この場合、格子間シリコンSiIの外方拡散を適切に制御するため、第2工程における冷却速度Yを20℃/s以上とすることが好ましい。なお、シリコン融点はドーパント濃度等にも依存するものの、常温・常圧下にてシリコン元素の融点は約1410℃である。
以上、本発明による製造方法の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。次に、本発明の一実施形態に従うシリコンウェーハを説明する。製造方法の実施形態と重複する内容については、説明を省略する。
(シリコンウェーハ)
図1のステップDを参照する。本発明の一実施形態に従うシリコンウェーハ10Dは、シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)であり、前記シリコンウェーハを窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量が8.0×1012cm-3以上1.5×1013cm-3以下である。上記の水準でのサーマルドナー発生量となるシリコンウェーハは、前述した本発明のシリコンウェーハの製造方法により初めて実現できたものである。
−サーマルドナー発生量−
本明細書におけるサーマルドナー発生量は、以下の手順(i)〜(iv)に従い定量化されたものとする。
(i)まず、ドナーキラー熱処理後のシリコンウェーハの抵抗率を、JIS H 0602:1995に規定された「シリコン単結晶及びシリコンウェーハの4探針法による抵抗率測定方法」に従い抵抗率を測定する。熱酸化膜が形成されている場合には測定に先立ち、エッチング等により熱酸化膜を除去しておく。なお、本発明の製造方法における第1工程のように、既にドナーキラー処理が施され、その後サーマルドナーが発生する条件での熱処理が行われていない場合には、改めてドナーキラー熱処理をする必要はない。
(ii)次に、抵抗率を測定した上記シリコンウェーハに対して350℃の窒素雰囲気で32時間の熱処理を行い、サーマルドナーを発生させる(以下、サーマルドナー発生熱処理)。なお、このサーマルドナー発生熱処理は、デバイスプロセスにおける比較的長時間の低温熱処理を模擬した熱処理に相当する。
(iii)サーマルドナー発生熱処理後のシリコンウェーハの抵抗率を、上記(i)と同じくJIS H 0602:1995の規定に従い測定する。
(iv)上記(i)及び(iii)により測定した抵抗率に基づき、サーマルドナー発生熱処理前後でのキャリア濃度をアービンカーブからそれぞれ求め、キャリア濃度の差をサーマルドナーに起因するキャリア発生量(以下、サーマルドナー発生量)として扱う。
以下では、本発明のシリコンウェーハの製造方法及び本発明のシリコンウェーハの限定を意図するものではないが、本発明に適用可能なシリコンウェーハの更なる具体的態様について説明する。
シリコンウェーハの面方位は任意であり、(100)面のウェーハを用いてもよいし、(110)面のウェーハなどを用いてもよい。
また、シリコンウェーハにボロン(B)、リン(P)、ヒ素(As)、アンチモン(Sb)などのドーパントがドープされていてもよいし、所望の特性を得るため炭素(C)又は窒素(N)などがドープされていてもよい。
シリコンウェーハの直径は何ら制限されない。一般的な直径300mm又は200mmなどのシリコンウェーハに本発明を適用することができる。もちろん、直径300mmよりも直径の大きいシリコンウェーハに対しても、直径の小さいシリコンウェーハに対しても本発明を適用することができる。
なお、本明細書における「シリコンウェーハ」とは、表面にエピタキシャル層又は酸化シリコンなどからなる絶縁膜などの別の層が形成されていない、いわゆる「バルク」のシリコンウェーハを指す。ただし、数Å程度の膜厚で形成される自然酸化膜は形成されていてもよい。また、本発明により得られたシリコンウェーハに対し、エピタキシャル層などの別の層を別途形成してエピタキシャルシリコンウェーハを作製しても構わないし、貼り合わせウェーハの支持基板又は活性層用基板として用いてSOI(Silicon on Insulator)ウェーハを作製するなどしてもよい。このようなウェーハのベース基板となる「バルク」のシリコンウェーハが、本明細書におけるシリコンウェーハである。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
サンプル作製条件の説明に先立ち、本実施例における測定方法を説明する。
−熱酸化膜の膜厚−
分光エリプソメータを用いて、RTO後の状態でのシリコンウェーハ表面の熱酸化膜の膜厚を測定した。
−熱酸化膜の成長速度−
RTO時の最高温度に昇温させた後の保持中が熱酸化膜の成長に支配的であるため、熱酸化膜の膜厚と、RTO時の昇温後の保持時間とに基づき、熱酸化膜の成長速度を求めた。急速加熱における昇温後の保持温度に到達するまでの昇温中時間及び急速冷却中の冷却時間は、熱酸化膜の成長速度の算出にあたり用いていない。なお、RTO時の昇温速度、最高温度到達後の保持時間及び冷却速度は、急速加熱・急速冷却装置により制御した。
−サーマルドナー発生量−
前述の手順(i)〜(iv)に従い、窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量を求めた。
<サンプル1>
直径300mm、面方位(100)、酸素濃度11×1017atoms/cm3(ASTM F−121,1979)のP型シリコン単結晶インゴット(ドナーキラー処理後の抵抗率:10Ω・cm)をCZ法により育成した。そのシリコン単結晶インゴットをスライスすることで、RTO前のシリコンウェーハを作製した。
得られたRTO前のシリコンウェーハを上記急速加熱・急速冷却装置を用いて、酸素からなる酸化性雰囲気下でドナーキラー熱処理を兼ねた急速加熱処理及び急速冷却処理によりRTOを行い、熱酸化膜を形成した。急速加熱処理における昇温後の保持温度は800℃であり、保持時間は240秒である。また、冷却速度Yは50℃/秒とした。
急速加熱・急速冷却装置からRTO後のシリコンウェーハを取り出し、形成された熱酸化膜の膜厚を測定した。併せて、熱酸化膜の成長速度X(nm/s)を求めた。
次いで、フッ化水素酸(HF)を用いてシリコンウェーハの表面をエッチングし、熱酸化膜を除去した。
酸化膜除去後のシリコンウェーハに対して、窒素雰囲気下、350℃にて32時間の熱処理を行い、当該熱処理によるサーマルドナー発生量を求めた。
表1に、RTOによる保持温度、保持時間、熱酸化膜の成長速度X、冷却速度Yを示す。また、図2のグラフに、サンプル1のサーマルドナー発生量を示す。
<サンプル2〜19>
RTOによる昇温後の保持温度及び保持時間、並びに冷却速度Yを表1のとおりとした以外は、サンプル1と同様にしてサンプル2〜19をそれぞれ作製した。さらに、熱酸化膜の成長速度X及びサーマルドナー発生量をサンプル1と同様にして求めた。図2のグラフに、サンプル2〜19のサーマルドナー発生量を示す。
Figure 0006988737
<サンプル20>
サンプル1と同じRTO前のシリコンウェーハを用いて、これを酸化性雰囲気の縦型炉に導入し、650℃で30分のドナーキラー熱処理を行った。形成された酸化膜をサンプル1と同様にして除去した後、窒素雰囲気下、350℃にて32時間の熱処理を行い、当該熱処理によるサーマルドナー発生量を求めた。図2のグラフに、サンプル20のサーマルドナー発生量を示す。
(評価結果と考察)
RTOを経たサンプル1〜19のサーマルドナー発生量は、縦型炉の熱処理による従来例相当のサンプル20の発生量と比較して多い水準と少ない水準とに分かれることが図2のグラフにより確認される。このうち、サーマルドナー発生量が少ない水準は、多い水準に比べてサーマルドナー発生量が半分程度である。
サーマルドナー発生量がサンプル20よりも少ないことに相当するサーマルドナー発生量を考慮した下記基準に従い、RTO時の熱酸化膜の成長速度Xと冷却速度Yとで整理したグラフを図3に示す。
○:サーマルドナー発生量が1.5×1013cm-3以下
×:サーマルドナー発生量が1.5×1013cm-3
図3のグラフより、熱酸化膜の成長速度Xが速く、かつ、冷却速度Yが速い場合に、サーマルドナー発生量が1.5×1013cm-3以下となることが分かる。図3中の曲線式Y=7.5×X-1.38は、図2中で記号○と記号×とを区分する境界線である。すなわち、成長速度Xと冷却速度Yとが、Y>7.5×X-1.38を満足するようRTOを行うことで、その後の熱処理を経た場合のサーマルドナー発生量を確実に抑制することができることが確認できた。また、RTO時の熱酸化膜の成長速度X及び冷却速度Yをそれぞれ制御することにより、RTO後の熱処理を経た場合のサーマルドナー発生量を抑制できることも確認された。
(格子間シリコン濃度の計算及び考察)
格子間シリコン濃度を直接測定することは難しいため、上記サンプルに残留した格子間シリコン濃度を以下のとおり計算により求めた。具体的には、上記サンプル1〜6,8,13,16,17のそれぞれについて、RTOにおける昇温開始から冷却過程までの、シリコンウェーハの厚み方向に対して拡散方程式を解くことにより、シリコンウェーハ中央部の格子間シリコン濃度を求めた。ウェーハ表裏面の格子間シリコン濃度の境界条件として、任意の温度及び酸化膜の成長速度における定常値(Scott T. Dunham, J. Appl. Phys., 71 (1992) 685)を用いた。図4に、上記サンプル1〜6,8,13,16,17の格子間シリコン濃度と、これらサンプルに対して窒素雰囲気下、350℃にて32時間の熱処理をした後のサーマルドナー生成量との関係を示す。
図4のグラフより、格子間シリコン濃度1011cm-3までは、その濃度に依存してサーマルドナーの形成量が増加する。一方、格子間シリコン濃度が1012cm-3を超えるとサーマルドナー発生量が急激に減少することが確認される。したがって、上記計算結果より、シリコンウェーハの厚み方向中央部における格子間シリコン濃度を1×1012cm-3以上、さらには1×1013cm-3以上と過飽和にすることで、RTO後の熱処理を受けた場合のサーマルドナー発生量を抑制できると結論付けられる。
本発明によれば、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することができる。さらに本発明によれば、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することができる。
10A シリコンウェーハ
10B シリコンウェーハ
10C シリコンウェーハ
10D シリコンウェーハ
20 熱酸化膜
TD サーマルドナー
SiI 格子間シリコン

Claims (3)

  1. 酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ、前記シリコンウェーハを熱処理する第1工程と、
    前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、
    前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含み、
    前記第1工程における前記熱酸化膜の成長速度X(nm/s)及び前記第2工程における冷却速度Y(℃/s)と、サーマルドナー発生量と、の関係に基づいて、前記第1工程において前記熱酸化膜の成長速度X(nm/s)を制御し、且つ、前記第2工程において前記冷却速度Y(℃/s)を制御し、
    制御された前記第1工程における前記熱酸化膜の成長速度X(nm/s) と、制御された前記第2工程における冷却速度Y(℃/s) との関係が下記式[1]:
    Y>7.5×X −1 . 3 8 ・・・[1]
    を満足することを特徴とするシリコンウェーハの製造方法。
  2. 前記第1工程における前記熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とし、
    前記第2工程における前記冷却速度Yを20℃/s以上とする、請求項に記載のシリコンウェーハの製造方法。
  3. 前記第1工程前の前記シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017a toms/cm(ASTM F−121,1979)である、請求項1又は2に記載のシリコンウェーハの製造方法。
JP2018154754A 2018-08-21 2018-08-21 シリコンウェーハの製造方法及びシリコンウェーハ Active JP6988737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018154754A JP6988737B2 (ja) 2018-08-21 2018-08-21 シリコンウェーハの製造方法及びシリコンウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018154754A JP6988737B2 (ja) 2018-08-21 2018-08-21 シリコンウェーハの製造方法及びシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2020031105A JP2020031105A (ja) 2020-02-27
JP6988737B2 true JP6988737B2 (ja) 2022-01-05

Family

ID=69622773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018154754A Active JP6988737B2 (ja) 2018-08-21 2018-08-21 シリコンウェーハの製造方法及びシリコンウェーハ

Country Status (1)

Country Link
JP (1) JP6988737B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316745B2 (en) * 2002-07-17 2008-01-08 Sumco Corporation High-resistance silicon wafer and process for producing the same
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Sumco 貼り合わせウェーハの製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5410769B2 (ja) * 2009-01-30 2014-02-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Also Published As

Publication number Publication date
JP2020031105A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
US8026145B2 (en) Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
TW505709B (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
JP5276863B2 (ja) シリコンウェーハ
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
TWI698907B (zh) 貼合式soi晶圓的製造方法
JP2010532584A (ja) 高ドープ単結晶シリコン基板の酸素析出物の抑制
JP2019186449A (ja) エピタキシャルウェーハの製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
JP6100226B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2009231429A (ja) シリコンウェーハの製造方法
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
JP6988737B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2008166517A (ja) 半導体基板の製造方法
JP4151876B2 (ja) シリコンウェーハの製造方法
US8153538B1 (en) Process for annealing semiconductor wafers with flat dopant depth profiles
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
KR20210003680A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JPH033244A (ja) 半導体シリコン基板の熱処理方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2002043241A (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2001102384A (ja) エピタキシャルシリコンウェーハの製造方法
WO2011118205A1 (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R150 Certificate of patent or registration of utility model

Ref document number: 6988737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150