JP6975760B2 - 自己相関器および受信機 - Google Patents

Description

本発明は、自己相関器および受信機に関し、詳しくは、シングルキャリアブロック伝送におけるシンボルタイミングを生成するための自己相関器、および、これを用いた受信機に関する。

高電圧送電線路を用いる広帯域ディジタル電力線搬送においては、限られた周波数帯域（１５０ｋＨｚ〜４５０ｋＨｚ）で高速伝送を行うため、６４ＱＡＭ（Quadrature Amplitude Modulation：直交振幅変調）の高多値化変調方式が用いられる。良好なＢＥＲ（Bit Error Ratio）特性を得るには送信側で生成したナイキスト間隔のシンボルタイミングと、受信側で生成するシンボルタイミングを一致させる必要がある。ただし、通常は送受信のシンボルタイミングは非同期であり、受信側のシンボルタイミングは送信側のシンボルタイミングとは同期がとれていない。

このため、送受信のシンボルタイミングを一致させる必要があり、受信側で送信シンボルタイミングを高精度に推定し、送信シンボルタイミングと同期がとれた受信シンボルタイミングを生成する必要がある。これにより、受信側ロールオフフィルタの出力ではシンボル間干渉が低減され良好なＢＥＲ特性を得ることができる。特に高い多値化の変調方式ほど高精度化が要求されるので、広帯域ディジタル電力線搬送方式では、高精度な受信シンボルタイミングを生成できるＤＰＬＬ（Digital Phase Lock Loop：ディジタル位相同期回路）方式の開発が重要となってくる。

例えば、特許文献１には、入力される時間信号に対して自己相関演算を行う自己相関演算部と、入力される時間信号に対して相互相関演算を行う相互相関演算部と、自己相関演算部及び相互相関演算部からの自己相関演算結果及び相互相関演算結果を用いてタイミング同期位置の検出を行うものが開示されている。特許文献１に開示された装置では、様々な受信状況下にあっても、受信データを復調するためのタイミングを高精度で正確に生成できるとしている。

特開２００６−２３８３６７号公報

特許文献１に開示されているように、自己相関演算は、信号自身の繰り返しパターンを利用して、受信信号のみから相関を求めるものであり、一般的に、自己相関は反射やフェーディングに強く、回路構成上も小規模に実現できるという利点がある。しかし、プリアンブル以外の周期性を持ったデータや雑音でも相関を示してしまうという特性上の欠点がある。一方、相互相関演算は、あらかじめ既知の信号自身のデータ列を受信側に保持して、受信信号と期待値との相関を取るものであり、相互相関は、雑音や無関係なデータに対して、ほとんど相関を検出せず、低Ｃ／Ｎ（キャリア信号／雑音）のガウス雑音伝送路でも高精度なタイミング同期が実現できるという利点がある。しかし、大きな受信周波数のずれや、反射やフェーディングなどで受信波形が変化すると、各ピークが小さくなり、同期特性が劣化する欠点がある。

これまでの送電線用ディジタル電力線搬送装置で用いているシンボルレートは数十キロｂｐｓ程度であるため、受信信号に遅延波が存在していても相関器からの相関ピーク位置には大きなズレは無く、また相関ピーク位置にズレが生じタイミング位置がズレたとしても等化器で許容できるズレ幅であるのでＢＥＲ特性には大きな影響は与えていなかった。しかし、方式が広帯域伝送となりシンボルレートが数百キロｂｐｓ程度になった場合、これまでＤＰＬＬの特性に影響を与えていなかった遅延波の影響が顕著に表れ、遅延波の位相特性によっては相関器からの相関ピーク位置は大きくズレが生じることになる。このため、等化器では対応できずＢＥＲ特性が大きく劣化してしまうことになる。送信シンボルタイミングを高精度に推定するためには、シンボル間の時間幅が短くなるため、高精度にシンボルタイミングを抽出するためには、より高レートでのオーバーサンプリング数が要求される。

例えば、受信側ロールオフフィルタの出力の信号をシンボルレートの、１２８倍オーバーサンプリング程度でインタポレーションを行う必要がある。このため、１２８倍オーバーサンプリングで動作をする複素数の相関器が必要となるが、高いサンプリングレートでタップ数が多い相関器を用いた場合、ＦＰＧＡ（Field Programmable Gate Array）の規模が大きくなってしまうことが懸念される。

例えば、１２８倍オーバーサンプリングを用いた場合、６４タップでは、ＦＰＧＡに乗算数が２５６でＤＳＰ（Digital Signal Processing：ディジタル信号処理）ブロックが６４モジュールを必要とし、３２タップでは、乗算数が１２８でＤＳＰブロックが３２モジュール必要となる。また、１６タップでは、乗算数が６４でＤＳＰブロックが１６モジュールを必要とし、タップ数が２倍になると回路規模も比例して大きくなる事が分かる。これがオーバーサンプリング時に相関器を適用する場合の課題であり、相関器がＦＰＧＡに割当てられるモジュール数（例えば２７４モジュール）の多くを占有するため、ＦＦＴ（Fast Fourier Transform）処理など他の処理で行なえるモジュール数をひっ迫してしまう。このことから、相関器は極力小さなタップ数の相関で構成することが望まれる。しかしながら、相関器のタップ数を小さくした場合、相関ピーク電力値や相関特性が必要とするタイミングで出現できないという問題が生じる。

本発明は、これらの実情に鑑みてなされたものであり、送電線用広帯域ディジタル電力線搬送方式に対応するための相関器として、相関器のタップ数の規模を小さくした場合でも、所要の相関ピーク電力値が確保できる自己相関器、および、この自己相関器を有する受信機を提供することをその目的とする。

上記課題を解決するために、本発明の第１の技術手段は、シングルキャリアブロック伝送におけるシンボルタイミングを生成する自己相関器であって、Zadoff−Chu系列が配置されたトレーニングシーケンスを有する受信データから、Zadoff−Chu系列の偶対称を利用して自己相関値出力を算出する自己相関器であり、前記トレーニングシーケンスは、データブロックの先頭と後方に配置されており、前記自己相関値出力として、少なくとも、（ｎ−１）番目のデータブロックの後方のトレーニングシーケンスまたはｎ番目のデータブロックの前方のトレーニングシーケンスを利用して得られる第１の自己相関値出力と、該第１の自己相関値出力と所定サンプル数離れた自己相関値出力であって、（ｎ―１）番目のデータブロックの後方のトレーニングシーケンスとこれに連続するｎ番目のデータブロックの前方のトレーニングシーケンスを利用して得られる第２の自己相関値出力の２つの自己相関値出力の合計値を出力することを特徴とするものである。

第２の技術手段は、第１の技術手段において、前記自己相関器の自己相関値出力Ｃa(t)は、ｋをトレーニング信号のオーバーサンプリング数、Ｍを乗算器の数（タップ数）、aをZadoff−Chu系列において偶対称となる最小距離のシンボル数、rd(t)を、時間インデックスｔにおける前記受信データの値（複素数）、rd(t)＊を、前記受信データrd(t)の複素共役数の値とした場合、次式

で表されることを特徴とするものである。

第３の技術手段は、第１または第２の技術手段において、前記乗算器の数Ｍは、１６〜４８であることを特徴とするものである。

第４の技術手段は、第１から第３のいずれか１の技術手段において、前記所定サンプル数は、前記トレーニングシーケンスのシンボル数に相当するサンプル数、または、前記シンボル数の２分の１に相当するサンプル数であることを特徴とするものである。

第５の技術手段は、受信機であって、第１から第４のいずれか１の技術手段の自己相関器を有することを特徴とするものである。

本発明によれば、送電線用広帯域ディジタル電力線搬送方式に対応するための相関器として、相関器のタップ数の規模を小さくした場合でも、所要の相関ピーク電力値が確保できる相関器を得ることができる。

本発明に係る自己相関器が用いられる受信機側の構成の一部を示す図である。 本発明に用いる広帯域ディジタル電力線搬送用のブロック伝送データの構成例を示す図である。 本発明に係る自己相関器の例を示す図である。 本発明に係る自己相関器における、Zadoff−Chu系列が配置されたトレーニングシーケンス自己相関測定の関係を説明するための図である。 相互相関器の例を示す図である。 本発明に係る自己相関器（タップ＝１６）の時間特性を示す図である。 本発明に係る自己相関器（タップ＝２０）の時間特性を示す図である。 本発明に係る自己相関器（タップ＝２４）の時間特性を示す図である。 比較例としての相互相関器（タップ＝１６）の時間特性を示す図である。 比較例としての相互相関器（タップ＝３２）の時間特性を示す図である。 比較例としての相互相関器（タップ＝６４）の時間特性を示す図である。 本発明に係る自己相関器と比較例としての相互相関器の各相関器の相関ピーク応答特性を示す図である。

以下、図面を参照しながら、本発明の自己相関器および受信機に係る好適な実施形態について説明する。以下の説明において、異なる図面においても同じ符号を付した構成は同様のものであるとして、その説明を省略する場合がある。なお、本発明はこれらの実施形態での例示に限定されるものではなく、特許請求の範囲に記載された事項の範囲内および均等の範囲内におけるすべての変更を含む。また、複数の実施形態について組み合わせが可能である限り、本発明は任意の実施形態を組み合わせたものを含む。

図１は、本発明に係る自己相関器が用いられる受信機の構成の一部を示す図である。
送電線路から受信されたＲＦ信号は復調器１１で復調され、復調された信号は所要のサンプリング速度となるように１/ｄデシメーション部１２で１/ｄにデシメーションされる。デシメーションされた信号はナイキストフィルタ（ロールオフフィルタ）部１３で帯域制限される。そして、送信信号から回り込んでくるエコー信号をエコーキャンセル部１４で除去し、受信信号の要素のみを抽出する。

次に、送信側から送信されたトレーニング信号から受信信号のシンボルタイミングを生成するため、ｋ倍インタポレーション部１５でｋ倍のオーバーサンプリングでインタポレーションを行う。ｋ倍のオーバーサンプリングされた信号はＤＰＬＬ２０とシンボルデータ生成部１６へと出力される。ＤＰＬＬ２０では自己相関器２１により受信信号の相関計測値が出力され、相関ピーク探索部２２で相関ピーク値が探索され、相関ピーク位置算出部２３で探索された相関ピーク位置から受信シンボルタイミングを算出する。

シンボルタイミング位置の補正値制御部２４では、送信シンボルタイミングと受信シンボルタイミングが同期するよう、受信シンボルタイミングを補正し、シンボルタイミング生成部２５では、補正されたシンボルタイミングでシンボルタイミング信号を生成する。そして、シンボルデータ生成部１６では、生成されたシンボルタイミング信号に基づいてインタポレーションされた受信データを打ち抜き、シンボルレートに対応したシンボルデータが抽出される。出力されたシンボルデータは周波数オフセットが存在するので、周波数オフセット推定・補正部１７で周波数オフセットが補正され、等化器１８へ入力される。等化器１８ではシンボルデータから遅延波の要素が除去され、送信されたシンボルデータを推定した信号が出力される。

図２は、広帯域ディジタル電力線搬送用のブロック伝送データの構成例を示す図である。送電線用広帯域ディジタル電力線搬送においては、シングルキャリアブロック伝送を適用するため、図２に示すようにデータシンボルの先頭と後方にトレーニングシーケンス（以下、「ＴＳ」ともいう。）が配置される。そして、本実施形態では、受信シンボルタイミングを高精度に生成するため、式（１）で示すZadoff−Chu系列をＴＳとして用いている。

式（１）において、Ｎ_ｔｓはＴＳのシンボル数であり、Zadoff−Chu系列の系列長（整数）として与えられる。ｍは任意の整数である。定数ｍは、ＰＡＰＲ(Peak to Average Power Ratio：ピーク対平均電力比)を小さくするために、系列長に等しいシンボル数Ｎ_ｔｓと互いに素となるように選択される。

図４は、本発明に係る自己相関器における、Zadoff−Chu系列が配置されたトレーニングシーケンスと自己相関測定の関係を説明するための図である。図４に示す各値は、ＴＳのシンボル数Ｎ_ｔｓが６４の場合であり、定数ｍを６１とした場合のZadoff−Chu系列の値ｕ(t)を示している。図４から分かるように、Zadoff−Chu系列は偶対称の系列となる。なお、図２に示すデータシンボルのシンボル数Ｎ_ｄは、例えば９６０であり、ブロックのシンボル数は１０８８である。また、ＴＳおよびデータシンボルはＤＦＴ（Discrete Fourier Transform）ブロックである。

図３は、本発明に係る自己相関器の例を示す図である。図３に示す自己相関器２１は、Ｍ個（本実施形態では、Ｍ＝１６）の乗算器Ｗ_１〜Ｗ_Ｍと、２Ｍ−１個の遅延器Ｄ_１〜Ｄ_{２（Ｍ−１）＋１}と、２つの加算器Ａ１、Ａ２を備えており、Zadoff−Chu系列を偶対称で自己相関を測定する構成となっている。図３において、ｋは図１に示したｋ倍インタポレーション部１５におけるオーバーサンプリング数で、遅延器Ｄ_１〜Ｄ_Ｍ−１および、遅延器Ｄ_Ｍ＋１〜Ｄ_{２（Ｍ−１）＋１}は、サンプリング数のｋ倍（１２８倍）の遅延量を有している。また、自己相関を測定するシンボル間のサンプル数が１２８オーバーサンプリングとすると、遅延器Ｄ_Ｍの遅延量ａｋは、最小距離となる偶対称のシンボル間（２シンボル）のサンプリング数である２５６サンプリングが用いられる。

遅延器Ｄ_１からＤ_Ｍ−１で遅延された系列の一方の値と、遅延器Ｄ_ＭからＤ_{２（Ｍ−１）＋１}で遅延された系列の他方の値の複素共役値とが、乗算器Ｗ_１〜Ｗ_Ｍで乗算され、乗算結果は加算器Ａ_１によって１サンプリングごとに加算され、合計が加算器Ａ_１から出力される。加算器Ａ_１の出力値である自己相関値出力Ｃa(t)は、次式（２）となる。なお、先述したように式（２）において、ｋはトレーニング信号のオーバーサンプリング数、Ｍは乗算器の数、aはZadoff−Chu系列において偶対称となる最小距離のシンボル数、rd(t)は、時間インデックスｔにおける受信データの値（複素数）、rd(t)^＊は、受信データrd(t)の複素共役数の値である

自己相関器２１の自己相関値出力Ｃa(t)のみに基づいて、相関ピークを求め、シンボルタイミング信号を得ることが可能であるが、Zadoff−Chu系列のＴＳはデータブロックのＮ_ｄシンボルの前方と後方に配置されているので、受信側ではZadoff−Chu系列の偶対称を利用して、複数箇所での自己相関値出力Ｃa(t)を用いて大きな相関ピークを得ることが可能である。

図４に示すように、ＴＳを構成するZadoff−Chu系列のシンボル数Ｎ_ｔｓを偶数とした場合、２つのＴＳは、それぞれのＴＳのシンボル数Ｎ_ｔｓの２分の１の値（時間インデックスｔ＝３２での値）の前後で偶対称となる他、後方ブロックの前方のＴＳの先頭の値（ｔ＝０での値）の前後で偶対称となり、それぞれ相関値にピークが生じる。

このため、式（３）で示すように、自己相関値出力Ｃa(t)とＮサンプル（Ｎ＝３２）遅延した自己相関値出力Ｃa(t-Ｎ)を加算器Ａ_２で加算することで、現在の相関ピーク値とＮサンプル遅延している相関ピーク値とが加算されることになるため、大きな相関ピーク値の相関関数として得ることができる。

ここで、Ｃad(t)は現在の自己相関値出力Ｃa(t)と、所定サンプルとして、３２シンボルに相当するサンプル数（３２×１２８=４０９６サンプリング）遅延した自己相関値出力Ｃa(t-Ｎ)の和である。このように、前方のＴＳ系列と後方のＴＳ系列の２つのＴＳを利用することにより、２個所ピーク値（３２シンボル間隔）の和をとることによって、よりノイズに強い相関ピーク値を得ることができる。

図４を用いて自己相関値出力Ｃaｄ(t)について説明すると、前方ブロックの後方のＴＳと後方ブロックの前方のＴＳとは連続して受信される。そして、例えば、前方の（ｎ―1）番目のブロックの後方のＴＳで自己相関値出力Ｃa(t)を求めるとともに、前方の（ｎ―1）番目のブロックの後方のＴＳと後方のｎ番目のブロックの前方のＴＳの２つのＴＳを利用して、Ｎシンボル（Ｎ＝３２）遅延した自己相関値出力Ｃa(t-Ｎ)を求め、両者を加算している。あるいは、自己相関値出力Ｃa(t)とＮシンボル（Ｎ＝３２）遅延した自己相関値出力Ｃa(t-Ｎ)は、前方の（ｎ―1）番目のブロックの後方のＴＳと後方のｎ番目のブロックの前方のＴＳの２つのＴＳを利用して、自己相関値出力Ｃa(t)を求め、後方のｎ番目のブロックの前方のＴＳから、Ｎシンボル（Ｎ＝３２）遅延した自己相関値出力Ｃa(t-Ｎ)を求めてもよい。ちなみに、図４の矢印で示した自己相関値測定を行うＴＳの２つの値に基づく各乗算器の出力値は１となり、Ｃaｄ(t)およびＣa(t-Ｎ)の値は、それぞれ１６の値を有するピーク値となる。

加算器Ａ_１で加算された自己相関値出力Ｃad(t)は、２乗されることで絶対値｜Ｃad｜^２(t)として自己相関器２１の自己相関値出力として、相関ピーク探索部２２に出力される。なお、式（３）では、３２シンボル離れた２か所の自己相関値出力を加算しているが、３２シンボルずつ遅延した３か所の自己相関値出力を加算することも可能である。

次に、本発明に係る自己相関器と従来の相互相関器の時間特性について説明する。図５は、相互相関器の例を示す図である。相互相関器３１を用いる場合は、図１におけるＤＰＬＬ２０の自己相関器２１が相互相関器３１に置き換わる。ＤＰＬＬに用いる相互相関器３１では、相互相関器３１のタップ数をZadoff−Chu系列のＴＳのシンボル数Ｎ_ｔｓと等しくした場合、オーバーサンプリング数ｋと同一の遅延時間となる遅延器Ｄ_１〜Ｄ_Ｎ−１がZadoff−Chu系列のＴＳのシンボル数Ｎ_ｔｓ−１個配置され、ｋ倍インタポレーション部１５からインタポレーション信号が入力される。

遅延器Ｄの出力にはZadoff−Chu系列のＴＳのシンボル数Ｎ_ｔｓ個の乗算器Ｗ_１〜Ｗ_Ｎｔｓが配置され、参照信号となる複素共役のZadoff−Chu系列信号と乗算される。乗算されたＮ_ｔｓ個の信号は、１サンプリングごとに加算器で加算され、合計値Ｃ(t)が出力される。そして、合計値Ｃ(t)と合計値Ｃ(t)の複素共役の信号Ｃ(t)^＊とを乗算することで絶対値の相関値｜C(t)｜^２が出力される。なお、相互相関器３１のタップ数を少なくする場合は、乗算器Ｗとともに遅延器Ｄの数を減らすことができる。

図６Ａは、本発明に係る自己相関器（タップ＝１６）の時間特性を示す図であり、図６Ｂは、本発明に係る自己相関器（タップ＝２０）の時間特性を示す図であり、図６Ｃは、本発明に係る自己相関器（タップ＝２４）の時間特性を示す図である。また、図７Ａは、比較例としての相互相関器（タップ＝１６）の時間特性を示す図であり、図７Ｂは、比較例としての相互相関器（タップ＝３２）の時間特性を示す図であり、図７Ｃは、比較例としての相互相関器（タップ＝６４）の時間特性を示す図である。また、図８は、本発明に係る自己相関器と比較例としての相互相関器の各相関器の相関ピーク応答特性を示す図である。なお、図７Ａ、図７Ｂ、図７Ｃは、従来の相互相関器の回路構成による時間特性を示したものであり、本発明に係る自己相関器の回路構成による時間特性とは、回路方式が異なるものである。

本発明に係る自己相関器では、図６Ａ、図６Ｂ、図６Ｃに示すように、タップ数が１６、２０、２４の何れにおいても、２個所のピークポイントが一定のサンプリング間隔（Ｎシンボル×ｋオーバーサンプリング分）で現れる特性を有している。タップ数を大きくすれば、より大きなピーク値が得られるので、タップ数が４８くらいまでは実用的であるが、タップ数の増加はオーバーサンプリング数に乗じて回路規模が大きくなり、例えばタップ数を６４まで大きくすることは実用的ではない。このためＦＰＧＡへの実装の容易性やコスト面から、１６〜４８タップがオーバーサンプリング時には現実的である。これは１２８倍のようにオーバーサンプリング数が大きくなるほど顕著に表れる。

また、図８は、横軸がピーク位置のサンプル点を０とした場合の相対サンプリング数を示し、縦軸が相関値を示している。図８に示すように、タップ数が１６の自己相関器２１とタップ数が１６の部分相互相関器３１において、相関値が最大となる前後の相関関数を比較すると、タップ数が１６の部分相互相関器３１は急峻なピーク特性を得ることができていない。このため、これらからシンボルタイミングとして抽出した場合、タイミング位置を推測するためのアルゴリズムや適用回路が非常に大きなものになると推測される。この点は、相互相関器３１のタップ数を３２および６４とした場合と比べても同様で、相関値が最大となる前後の相関関数を比較した場合、１６タップの自己相関器が最も急峻なピークを持つ特性が得られる。

次に、タップ数３２の相互相関器３１の相関関数においては、図７Ｂに示すように、５か所の相関ピークポジションが出現しており、それぞれのピークポジションの間隔は非周期的になっている。そして、最も高いピーク値が得られている２つのピークの間隔は一定（６４シンボル＝８１９２サンプル）となっている。この２つのピークポイントを利用してシンボルタイミングの抽出は可能と考えるが、他のピーク値とのレベル差が得られていないので、雑音などによる影響を考慮した場合、ピークポジション探索のための閾値の設定が難しくなると考えられる。この点は、図７Ａに示すタップ数１６の相互相関器３１の時間特性についても同様である。

一方、タップ数６４の相互相関器３１の相関関数においては、図７Ｃに示すように、高い相関ピーク値が２個所で現れ、ピークポジションの間隔は一定のサンプリング間隔（６４シンボル＝８１９２サンプル）となっている。このため、相関ピーク値の特性としてはタップ数６４の相互相関器が最も適切であるが、前述したようにＦＰＧＡのＤＳＰモジュール数の規模が増大するため、回路規模の観点から適用は難しい。

以上から、タップ数が１６の自己相関器２１の相関ピーク特性は、タップ数６４の相互相関器３１よりピーク電力値は劣るものの、シンボルタイミングを抽出するためのピーク時における相関関数は十分な電力値と、最も急峻なピーク特性となっている。そして、ＦＰＧＡの回路規模を最小限とすることが可能となる観点からも、タップ数が１６の自己相関器２１は、広帯域ディジタル電力線搬送のＤＰＬＬ方式に適用する相関器として適している。

このように、本実施形態の自己相関器は、受信側に参照信号となるZadoff−Chu系列を必要とせず、相互相関器に比べて周波数オフセットが存在するシンボル列においても相関特性の劣化が少ない。また、所定サンプル数離れた相関値出力の和を求める場合、相互相関器では、前後のＴＳの遅延時間分の周波数オフセットによる誤差の影響を受けるが、自己相関器では、このような誤差の影響を受けることがない。したがって、本実施形態の自己相関器は、遅延波や雑音による影響が小さい場合では、相関ピーク位置がシンボルタイミングとして適用できる。

１１…復調器、１２…１/ｄデシメーション部、１３…ナイキストフィルタ（ロールオフフィルタ）部、１４…エコーキャンセル部、１５…ｋ倍インタポレーション部、１６…シンボルデータ生成部、１７…補正部、１８…等化器、２０…ＤＰＬＬ、２１…自己相関器、２２…相関ピーク探索部、２３…相関ピーク位置算出部、２４…補正値制御部、２５…シンボルタイミング生成部、３１…相互相関器、Ａ１…加算器、Ａ２…加算器、Ｄ…遅延器、Ｗ…乗算器。

Claims (5)

1. シングルキャリアブロック伝送におけるシンボルタイミングを生成する自己相関器であって、Zadoff−Chu系列が配置されたトレーニングシーケンスを有する受信データから、Zadoff−Chu系列の偶対称を利用して自己相関値出力を算出する自己相関器であり、
   前記トレーニングシーケンスは、データブロックの先頭と後方に配置されており、前記自己相関値出力として、少なくとも、（ｎ−１）番目のデータブロックの後方のトレーニングシーケンスまたはｎ番目のデータブロックの前方のトレーニングシーケンスを利用して得られる第１の自己相関値出力と、該第１の自己相関値出力と所定サンプル数離れた自己相関値出力であって、（ｎ―１）番目のデータブロックの後方のトレーニングシーケンスとこれに連続するｎ番目のデータブロックの前方のトレーニングシーケンスを利用して得られる第２の自己相関値出力の２つの自己相関値出力の合計値を出力することを特徴とする、自己相関器。
2. 前記自己相関器の自己相関値出力Ｃa(t)は、ｋをトレーニング信号のオーバーサンプリング数、Ｍを乗算器の数（タップ数）、aをZadoff−Chu系列において偶対称となる最小距離のシンボル数、rd(t)を、時間インデックスｔにおける前記受信データの値（複素数）、rd(t)＊を、前記受信データrd(t)の複素共役数の値とした場合、次式
   
   

   

   
   で表されることを特徴とする、請求項１に記載の自己相関器。
3. 前記乗算器の数Ｍは、１６〜４８であることを特徴とする、請求項１または２に記載の自己相関器。
4. 前記所定サンプル数は、前記トレーニングシーケンスのシンボル数に相当するサンプル数、または、前記シンボル数の２分の１に相当するサンプル数であることを特徴とする、請求項１から３のいずれか１に記載の自己相関器。
5. 請求項１から４のいずれか１に記載の自己相関器を有する受信機。

Images