JP6830079B2

JP6830079B2 - トラック・アンド・ホールド回路

Info

Publication number: JP6830079B2
Application number: JP2018067052A
Authority: JP
Inventors: 裕之福山; 直樹三浦; 秀之野坂
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2018-03-30
Filing date: 2018-03-30
Publication date: 2021-02-17
Anticipated expiration: 2038-03-30
Also published as: US20210050860A1; WO2019189602A1; US11362669B2; JP2019179978A

Description

本発明は、トラック・アンド・ホールド回路に関する。

トラック・アンド・ホールド回路は、例えばアナログ信号をディジタル信号に変換する場合に、変換の精度を高めるため、アナログ／ディジタル変換回路の前段で使用される回路であり、差動増幅回路、スイッチ回路、及びホールド容量で構成される。トラック・アンド・ホールド回路は、入力されるクロック信号のレベル（High/Low）によってトラックモードおよびホールドモードの二つのモードに切り替わる。

トラックモードの場合は、ホールド容量に並列に接続されるスイッチ回路のスイッチングトランジスタはエミッタフォロワとして動作し、差動増幅回路の出力する電圧信号をそのままホールド容量に出力する。ホールドモードの場合は、トラックモードからホールドモードに切り替わったタイミングで差動増幅回路が出力する電圧値をホールド容量に保持する。ホールドモードでは、スイッチングトランジスタはオフ状態にされる。

トラック・アンド・ホールド回路は、サンプル・ホールド回路とも称される例えば非特許文献１に開示された周知な回路である。

S.Shahramian, et al, "A40-GSample/Sec Track & Hold Amplifier in 0.18um SiGe BiCMOS Technology," IEEE Compound Semiconductor Integrated Circuit Symposium, 2005.

従来のトラック・アンド・ホールド回路の構成では、差動増幅回路の広帯域性を確保する目的で、差動増幅回路の差動対を構成するトランジスタの負荷抵抗の抵抗値を小さくする必要がある。そのため、ホールドモードにおいて、スイッチングトランジスタを完全にオフさせるためにスイッチ回路に流す電流値を大きく設定する必要がある。その結果、回路の消費電力が増大してしまうという課題がある。

つまり、従来のトラック・アンド・ホールド回路の構成のままで、低消費電力化するためにスイッチ回路に流す電流値を小さくすると、負荷抵抗の抵抗値を大きくする必要が生じ、差動増幅回路の広帯域性が損なわれ、狭帯域化してしまうという課題がある。

本発明は、この課題を鑑みてなされたものであり、差動増幅回路を広帯域のまま（狭帯化しないで）低消費電力化したトラック・アンド・ホールド回路を提供することを目的とする。

本実施形態の一態様に係るトラック・アンド・ホールド回路は、差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、前記差動増幅回路は、差動対を構成する第１トランジスタのコレクタ電極に一端が接続される第１抵抗と、前記差動対を構成する第２トランジスタのコレクタ電極に一端が接続される第２抵抗と、前記第１抵抗の他端と前記第２抵抗の他端が接続され、該他端と電源の間に接続される第３抵抗と、前記第１トランジスタのエミッタ電極と前記第２トランジスタのエミッタ電極の間に接続される抵抗と、前記第１トランジスタのエミッタ電極に直列に接続される第１電流源と、前記第２トランジスタのエミッタ電極に直列に接続される第２電流源とを含み、前記第１トランジスタのベース電極は反転入力端子に接続され、前記第２トランジスタのベース電極は非反転入力端子に接続され、前記スイッチ回路は、コレクタ電極が前記電源に接続されるスイッチングトランジスタと、前記スイッチングトランジスタのベース電極にコレクタ電極が接続される第３トランジスタと、前記スイッチングトランジスタのエミッタ電極にコレクタ電極が接続される第４トランジスタと、前記第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極の接続点に直列に接続される第３電流源とを含み、前記ホールド容量の一端は前記スイッチングトランジスタのエミッタ電極に接続され、前記ホールド容量の他端は前記電源に接続され、前記第３トランジスタのベース電極には反転クロック信号が入力され、前記第４トランジスタのベース電極には非反転クロック信号が入力され、前記ホールド容量の一端は出力端子となり、前記スイッチングトランジスタのベース電極と前記第１トランジスタのコレクタ電極が接続されることを要旨とする。

本実施形態の他の態様に係るトラック・アンド・ホールド回路は、差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、前記差動増幅回路は、差動対を構成する第１トランジスタと第２トランジスタのそれぞれのコレクタ電極の間に接続される第４抵抗と、前記第１トランジスタのコレクタ電極と電源の間に接続される第５抵抗と、前記第２トランジスタのコレクタ電極と電源の間に接続される第６抵抗と、前記第１トランジスタのエミッタ電極と前記第２トランジスタのエミッタ電極の間に接続される抵抗と、前記第１トランジスタのエミッタ電極に直列に接続される第１電流源と、前記第２トランジスタのエミッタ電極に直列に接続される第２電流源と
前記第１トランジスタのベース電極は反転入力端子に接続され、前記第２トランジスタのベース電極は非反転入力端子に接続され、前記スイッチ回路は、コレクタ電極が前記電源に接続されるスイッチングトランジスタと、前記スイッチングトランジスタのベース電極にコレクタ電極が接続される第３トランジスタと、前記スイッチングトランジスタのエミッタ電極にコレクタ電極が接続される第４トランジスタと、前記第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極の接続点に直列に接続される第３電流源とを含み、前記ホールド容量の一端は前記スイッチングトランジスタのエミッタ電極に接続され、前記ホールド容量の他端は前記電源に接続され、前記第３トランジスタのベース電極には反転クロック信号が入力され、前記第４トランジスタのベース電極には非反転クロック信号が入力され、前記ホールド容量の一端は出力端子となり、前記スイッチングトランジスタのベース電極と前記第１トランジスタのコレクタ電極が接続されることを要旨とする。

本発明によれば、差動増幅回路を広帯域のまま（狭帯域化しないで）低消費電力化したトラック・アンド・ホールド回路を提供することができる。

第１実施形態のトラック・アンド・ホールド回路の構成例を示す図である。図１に示す第３抵抗の抵抗値と電流源の電流値の関係を示すグラフである。第２実施形態のトラック・アンド・ホールド回路の構成例を示す図である。第３実施形態のトラック・アンド・ホールド回路の構成例を示す図である。第４実施形態のトラック・アンド・ホールド回路の構成例を示す図である。第５実施形態のトラック・アンド・ホールド回路の構成例を示す図である。比較例のトラック・アンド・ホールド回路の構成例を示す図である。図１に示すトラック・アンド・ホールド回路の差動増幅回路を変形した構成例を示す図である。

以下、本発明の実施の形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。

〔第１実施形態〕
（トラック・アンド・ホールド回路の構成）
図１は、第１実施形態のトラック・アンド・ホールド回路１の構成例を示す図である。図１に示すトラック・アンド・ホールド回路１は、差動増幅回路１０、スイッチ回路２０、及びホールド容量Ｃ_２１を備える。

差動増幅回路１０は、第１トランジスタＱ_１１と第２トランジスタＱ_１２から成る差動対と、該差動対のそれぞれのエミッタ電極に直列に接続される電流源Ｉ_１１と電流源Ｉ_１２と、該差動対のエミッタ電極の間に接続される抵抗Ｒ_１０とを備える。また、第１トランジスタＱ_１１のコレクタ電極に一端が接続される第１抵抗Ｒ_１１と、第２トランジスタＱ_１２のコレクタ電極に一端が接続される第２抵抗Ｒ_１２と、第１抵抗Ｒ_１１の他端と第２抵抗Ｒ_１２の他端が接続され、該他端と正電源Ｖ_ＣＣの間に接続される第３抵抗Ｒ_１３とを備える。

第１トランジスタＱ_１１のベース電極は、反転信号入力端子であり反転入力信号ｖ_ｉｎが入力される。第２トランジスタＱ_１２のベース電極は非反転信号入力端子であり非反転入力信号ｖ_ｉｐが入力される。差動入力信号ｖ_ｉｎ，ｖ_ｉｐは、差動増幅回路１０で増幅され、第１トランジスタＱ_１１のコレクタ電極から出力される。この第１トランジスタＱ_１１のコレクタ電極が、差動増幅回路１０の非反転出力である。

スイッチ回路２０は、コレクタ電極が正電源Ｖ_ＣＣに接続されるスイッチングトランジスタＱ_２１と、スイッチングトランジスタＱ_２１のベース電極にコレクタ電極が接続されるトランジスタＱ_３１、スイッチングトランジスタＱ_２１のエミッタ電極にコレクタ電極が接続されるトランジスタＱ_３２、及びトランジスタＱ_３１とＱ_３２のエミッタ電極と負電源Ｖ_ＥＥの間に接続される電流源Ｉ_３１とを備える。

トランジスタＱ_３１のベース電極には、クロック反転入力端子とされ反転クロック信号Ｖ_ｃｎが入力される。また、トランジスタＱ_３２のベース電極には、クロック入力端子とされ非反転クロック信号Ｖ_ｃｐが入力される。反転クロック信号Ｖ_ｃｎと非反転クロック信号Ｖ_ｃｐは、差動クロック信号である。

ホールド容量Ｃ_２１は、スイッチングトランジスタＱ_２１に並列に接続される。つまり、ホールド容量Ｃ_２１の一端はスイッチングトランジスタＱ_２１のエミッタ電極に接続され、ホールド容量Ｃ_２１の他端は正電源Ｖ_ＣＣに接続される。そして、ホールド容量Ｃ_２１の一端は、
トラック・アンド・ホールド回路１の出力端子となり出力信号ｖ_ｏを出力する。

（作用）
トラック・アンド・ホールド回路１は、差動クロック信号Ｖ_ｃｐ，Ｖ_ｃｎの入力値に応じて出力信号ｖ_ｏの状態が変化する。差動クロック信号がハイ（High）、つまりＶ_ｃｐ＞Ｖ_ｃｎの場合（トラック状態）は、トランジスタＱ_３１はオフであり、トランジスタＱ_３２はオンである。

このトラック状態では、電流源Ｉ_３１が発生する電流は、スイッチングトランジスタＱ_２１のエミッタ−コレクタ間を流れ、スイッチングトランジスタＱ_２１はエミッタフォロワとして動作する。この場合の差動入力信号ｖ_ｉｎ，ｖ_ｉｐは、差動増幅回路１０で増幅され第１トランジスタＱ_１１のコレクタ電極から出力される。その差動増幅回路１０の出力信号（非反転出力）は、エミッタフォロワとして動作しているスイッチングトランジスタＱ_２１を介してトラック・アンド・ホールド回路１の出力信号ｖ_ｏとして出力される。

この場合（トラック状態）のトラック・アンド・ホールド回路１の出力信号ｖ_ｏの電圧は、差動入力信号ｖ_ｉｎ，ｖ_ｉｐの変化に応じて変化する。

一方、差動クロック信号がロー（Low）、つまりＶ_ｃｐ＜Ｖ_ｃｎの場合（ホールド状態）は、トランジスタＱ_３１はオンであり、トランジスタＱ_３２はオフである。このホールド状態では、電流源Ｉ_３１が発生する電流は、第１抵抗Ｒ_１１に流れる。その結果、スイッチングトランジスタＱ_２１のベース電極の電位が低下し、スイッチングトランジスタＱ_２１はオフする。

スイッチングトランジスタＱ_２１がオフするホールド状態では、ホールド容量Ｃ_２１は出力信号ｖ_ｏの電位を保持するように作用する。そのため出力信号ｖ_ｏは、差動入力信号ｖ_ｉｎ，ｖ_ｉｐの変化とは無関係に、クロック信号Ｖ_ｃｐがHighからLowに切り替わる直前の差動増幅回路１０の出力信号（非反転出力の電位）を保持する。

ここで、電流源Ｉ_１１と電流源Ｉ_１２の電流値の和をＩ_Ａ、第１抵抗Ｒ_１１と第２抵抗Ｒ_１２のそれぞれの抵抗値をＲ_Ｌ、及び第３抵抗Ｒ_１３の抵抗値をＲ_Ｃとする。また、トラック状態で、スイッチングトランジスタＱ_２１がオン状態のベースーエミッタ間の電圧をＶ_ＢＥｏｎとする。スイッチングトランジスタＱ_２１がオン状態であるトラック状態では、出力信号ｖ_ｏの電位はＶ_ＣＣ−Ｒ_ＣＩ_Ａ−Ｒ_ＬＩ_Ａ−Ｖ_ＢＥｏｎからＶ_ＣＣ―Ｒ_ＣＩ_Ａ−Ｖ_ＢＥｏｎの範囲で変化しうる。

一方、スイッチングトランジスタＱ_２１がオフ状態であるホールド状態では、第１抵抗Ｒ_１１に、更に電流源Ｉ_３１の発生する電流値Ｉ_Ｓが流れる。このため、差動増幅回路１０の出力である第１トランジスタＱ_１１のコレクタ電極の電位は、Ｖ_ＣＣ−Ｒ_ＣＩ_Ｓ−Ｒ_ＬＩ_Ｓ−Ｒ_ＣＩ_Ａ−Ｒ_ＬＩ_ＡからＶ_ＣＣ−Ｒ_ＣＩ_Ｓ−Ｒ_ＬＩ_Ｓ−Ｒ_ＣＩ_Ａの範囲で変化するようになる。

ホールド状態では、スイッチングトランジスタＱ_２１は常にオフ状態でなければならないため、次式に示す関係が成り立っている必要がある。ここでＶ_{ＢＥｏｆｆ}は、スイッチングトランジスタＱ_２１がオフ状態にある場合のベース−エミッタ間の電圧である。

なお、式（１）の左辺第１項は、ホールド状態のスイッチングトランジスタＱ_２１のベース電極の電位の最大値を表す。また、左辺第２項は、同状態のスイッチングトランジスタＱ_２１のエミッタ電極の電位の最小値を表す。

式（１）を、電流源Ｉ_３１の電流値Ｉ_Ｓについて整理すると次式を得る。

式（２）は、電流源Ｉ_３１の発生する電流値Ｉ_Ｓは、後述する比較例の同じ電流値Ｉ_Ｓよりも小さくて良いことを表している。つまり、第１抵抗Ｒ_１１と第２抵抗Ｒ_１２の接続点と、正電源Ｖ_ＣＣとの間に第３抵抗Ｒ_１３を設けることによって、差動増幅回路１０の帯域を狭めることなく、電流源Ｉ_３１の電流値Ｉ_Ｓを削減することができる。つまり、第１抵抗Ｒ_１１と第２抵抗Ｒ_１２の抵抗値を大きくしなくてよいので、差動増幅回路１０の帯域を狭帯域化せずに電流値Ｉ_Ｓを削減することができる。

図２は、第３抵抗Ｒ_１３の抵抗値と、電流源Ｉ_３１の発生する電流値Ｉ_Ｓとの関係を示すグラフである。図２は、Ｉ_Ａ＝2mA，Ｒ_Ｌ＝100Ω、Ｖ_ＢＥｏｎ−Ｖ_{ＢＥｏｆｆ}＝250mVの条件でシミュレーションした結果である。図２の横軸は第３抵抗Ｒ_１３の抵抗値（Ω）、縦軸は電流源Ｉ_３１の電流値（ｍＡ）である。

図２に示すように第３抵抗Ｒ_１３を設けない（Ｒ_１３＝0Ω）と、電流源Ｉ_３１は4.5mA以上の電流を発生させる必要がある。第３抵抗Ｒ_１３を設け、その抵抗値をＲ_１３＝150Ω程度に設定すると、電流源Ｉ_３１は2mA程度の電流を発生させれば良いことが分かる。

以上述べたように本実施形態に係るトラック・アンド・ホールド回路１は、差動増幅回路１０、スイッチ回路２０、及びホールド容量Ｃ_２１を備えたトラック・アンド・ホールド回路において、差動増幅回路１０は、差動対を構成する第１トランジスタＱ_１１のコレクタ電極に一端が接続される第１抵抗Ｒ_１１と、差動対を構成する第２トランジスタＱ_１２のコレクタ電極に一端が接続される第２抵抗Ｒ_１２と、第１抵抗Ｒ_１１の他端と第２抵抗Ｒ_１２の他端が接続され、該他端と電源（正電源Ｖ_ＣＣ）の間に接続される第３抵抗Ｒ_１３とを含む。これにより、差動増幅回路１０の帯域を狭めることなく、電流源Ｉ_３１の電流値Ｉ_Ｓを削減することができる。つまり、差動増幅回路１０を広帯域のまま低消費電力化したトラック・アンド・ホールド回路を提供することができる。

〔第２実施形態〕
図３は、第２実施形態のトラック・アンド・ホールド回路２の構成例を示す図である。図３に示すトラック・アンド・ホールド回路２は、トラック・アンド・ホールド回路１の差動増幅回路１０（図１）に代えて、差動増幅回路１２を備える点で異なる。

差動増幅回路１２は、差動対を構成する第１トランジスタＱ_１１と第２トランジスタＱ_１２のそれぞれのコレクタ電極の間に接続される第４抵抗Ｒ_１４と、第１トランジスタＱ_１１のコレクタ電極と正電源Ｖ_ＣＣの間に接続される第５抵抗Ｒ_１５と、第２トランジスタＱ_１２のコレクタ電極と正電源Ｖ_ＣＣの間に接続される第６抵抗Ｒ_１６とを含む。

第４抵抗Ｒ_１４の抵抗値をＲ_Ｄ、第５抵抗Ｒ_１５と第６抵抗Ｒ_１６の抵抗値をＲ_Ｂとし、次式が成立するように抵抗値を設定する。

式（３）及び式（４）に示すように各抵抗値を設定すると、第４抵抗Ｒ_１４、第５抵抗Ｒ_１５、及び第６抵抗Ｒ_１６とからなる回路網は、図１に示した第１抵抗Ｒ_１１、第２抵抗Ｒ_１２、及び第３抵抗Ｒ_１３とからなる回路網と等価になる。よって、上記のように各抵抗値を設定したトラック・アンド・ホールド回路２は、トラック・アンド・ホールド回路１と同じ作用効果を奏する。

つまり、本実施形態に係るトラック・アンド・ホールド回路２は、差動増幅回路１２、スイッチ回路２０、及びホールド容量Ｃ_２１を備えるトラック・アンド・ホールド回路において、差動増幅回路１２は、差動対を構成する第１トランジスタＱ_１１と第２トランジスタＱ_１２のそれぞれのコレクタ電極の間に接続される第４抵抗Ｒ_１４と、第１トランジスタＱ_１１のコレクタ電極と電源（正電源Ｖ_ＣＣ）の間に接続される第５抵抗Ｒ_１５と、第２トランジスタＱ_１２のコレクタ電極と電源の間に接続される第６抵抗Ｒ_１６とを含む。これにより、差動増幅回路１２を狭帯域化することなく低消費電力化したトラック・アンド・ホールド回路２を提供することができる。

〔第３実施形態〕
図４は、第３実施形態のトラック・アンド・ホールド回路３の構成例を示す図である。図４に示すトラック・アンド・ホールド回路３は、スイッチ回路２２とホールド容量Ｃ_２２を備える点で、トラック・アンド・ホールド回路１（図１）と異なる。

スイッチ回路２２は、図１に示すスイッチ回路２０に対して、更に、コレクタ電極が正電源Ｖ_ＣＣに接続されるスイッチングトランジスタＱ_２２、スイッチングトランジスタＱ_２２のベース電極にコレクタ電極が接続されるトランジスタＱ_３３、スイッチングトランジスタＱ_２２のエミッタ電極にコレクタ電極が接続されるトランジスタＱ_３４、及びトランジスタＱ_３３とＱ_３４のエミッタ電極と負電源Ｖ_ＥＥの間に接続される電流源Ｉ_３２を備える。

スイッチ回路２２のトランジスタＱ_３３のベース電極には、クロック反転入力端子とされ反転クロック信号Ｖ_ｃｎが入力される。また、トランジスタＱ_３４のベース電極には、クロック入力端子とされクロック信号Ｖ_ｃｐが入力される。

ホールド容量Ｃ_２２は、スイッチングトランジスタＱ_２２に並列に接続される。つまり、ホールド容量Ｃ_２２の一端はスイッチングトランジスタＱ_２２のエミッタ電極に接続され、ホールド容量Ｃ_２２の他端は正電源Ｖ_ＣＣに接続される。そして、ホールド容量Ｃ_２２は、差動増幅回路１０の反転出力（第２トランジスタＱ_１２のコレクタ電極）の出力電圧を保持するように作用する。

スイッチングトランジスタＱ_２２、トランジスタＱ_３３、トランジスタＱ_３４、及び電流源Ｉ_３２の作用は、スイッチングトランジスタＱ_２１、トランジスタＱ_３１、トランジスタＱ_３２、及び電流源Ｉ_３１のそれぞれと同じである。よって、図４にその構成を示し、動作説明は省略する。

本実施形態に係るトラック・アンド・ホールド回路３によれば、差動増幅回路１０の非反転出力をホールド容量Ｃ_２１に、差動増幅回路１０の反転出力をホールド容量Ｃ_２２にそれぞれ保持することができる。また、トラック・アンド・ホールド回路３は、トラック・アンド・ホールド回路１，２と同様に差動増幅回路１０を狭帯域化することなく低消費電力化したトラック・アンド・ホールド回路を提供する。

〔第４実施形態〕
図５は、第４実施形態のトラック・アンド・ホールド回路４の構成例を示す図である。図５に示すトラック・アンド・ホールド回路４は、１個のホールド容量Ｃ_２０で構成される点で上記の実施形態と異なる。

ホールド容量Ｃ_２０は、スイッチングトランジスタＱ_２１のエミッタ電極と、スイッチングトランジスタＱ_２２のエミッタ電極との間に接続され、出力信号ｖ_ｏｐとｖ_ｏｎの差分の電圧を保持する。

つまり、本実施形態に係るトラック・アンド・ホールド回路４は、上記のトラック・アンド・ホールド回路３において、スイッチングトランジスタＱ_２１とスイッチングトランジスタＱ_２２のそれぞれのエミッタ電極の間に接続されるホールド容量Ｃ_２０を備える。

このトラック・アンド・ホールド回路４によれば、差動増幅回路１０を狭帯域化することなく低消費電力化できる上記の効果に加え、部品点数を削減することができる。

〔第５実施形態〕
図６は、第５実施形態のトラック・アンド・ホールド回路５の構成例を示す図である。図６に示すように、トラック・アンド・ホールド回路５は、差動増幅回路１２（図３）とスイッチ回路２２（図４）を組み合わせた構成である。

本実施形態に係るトラック・アンド・ホールド回路５の作用効果は、トラック・アンド・ホールド回路３（図４）と同じである。よって、その説明は省略する。

〔比較例〕
図７は、比較例のトラック・アンド・ホールド回路６の構成例を示す図である。図７に示すようにトラック・アンド・ホールド回路６は、トラック・アンド・ホールド回路１の差動増幅回路１０の第３抵抗Ｒ_１３を削除し、第１トランジスタＱ_１１のコレクタ電極に接続される負荷抵抗を第１抵抗Ｒ_１１、及び第２トランジスタＱ_１２のコレクタ電極に接続される負荷抵抗を第２抵抗Ｒ_１２としたものである。

比較例における上記の式（１）に対応する式は次式で表せる。

式（５）を、電流源Ｉ_３１の電流値Ｉ_Ｓについて整理すると次式を得る。

式（６）によれば、電流源Ｉ_３１の電流値Ｉ_Ｓは、電流源Ｉ_１１と電流源Ｉ_１２の電流値の和Ｉ_Ａに、更にＶ_ＢＥｏｎとＶ_{ＢＥｏｆｆ}との差を第１抵抗Ｒ_１１の抵抗値Ｒ_Ｌで除した値よりも大きくしなければならないことが分かる。つまり、比較例の電流源Ｉ_３１の電流値Ｉ_Ｓは、本実施形態に係るトラック・アンド・ホールド回路１〜５のどれよりも大きい。

このように本実施形態に係るトラック・アンド・ホールド回路１〜５によれば、差動増幅回路１０，１１を狭帯域化することなく、トラック・アンド・ホールド回路を低消費電力化できることが分かる。

以上説明したように本実施形態のトラック・アンド・ホールド回路１〜５によれば、差動増幅回路を狭帯域にすることなく低消費電力化したトラック・アンド・ホールド回路を提供する。

また、本実施形態のトラック・アンド・ホールド回路１〜５によれば、スイッチングトランジスタが、トラック状態でより高速で動作することが可能になるという効果が得られる。本実施形態のトラック・アンド・ホールド回路１と３、及び４によれば、第３抵抗Ｒ_１３に電流源Ｉ_１１と電流源Ｉ_１２の電流が流れるので、スイッチングトランジスタＱ_２１のベース電極の電位は比較例（図７）よりも低くなるため、スイッチングトランジスタＱ_２１のベース−コレクタ間の電圧が大きくなって当該接合部の接合容量が減少する。その結果、より高速な動作が可能になる。

また、本実施形態のトラック・アンド・ホールド回路２と５によれば、第４抵抗Ｒ_１４、第５抵抗Ｒ_１５、及び第６抵抗Ｒ_１６とからなる回路網は、第１抵抗Ｒ_１１、第２抵抗Ｒ_１２、及び第３抵抗Ｒ_１３とからなる回路網と等価であるので、本実施形態のトラック・アンド・ホールド回路１，３，４と同様の作用効果が得られる。

なお、トラック・アンド・ホールド回路３（図４）とトラック・アンド・ホールド回路４（図５）の関係と同様に、トラック・アンド・ホールド回路５（図５）のホールド容量を１個に削減することも可能である。また、トラック・アンド・ホールド回路１〜３、及び５では、ホールド容量Ｃ_２１（Ｃ_２２）の一端を正電源Ｖ_ＣＣに接続したが、ホールド容量Ｃ_２１（Ｃ_２２）の一端は負電源Ｖ_ＥＥに接続してもよい。

また、差動増幅回路１０は、図８に示すように、第１トランジスタＱ_１１と第２トランジスタＱ_１２から成る差動対と、第１トランジスタＱ_１１のエミッタ電極に一端が接続される第７抵抗Ｒ_１７と、第２トランジスタＱ_１２のエミッタ電極に一端が接続される第８抵抗Ｒ_１８と、第７抵抗Ｒ_１７の他端と第８抵抗Ｒ_１８の他端とが接続され、該他端と負電源Ｖ_ＥＥの間に接続される電流源Ｉ_１０とで構成してもよい。差動増幅回路１２についても同様に構成してもよい。

つまり、本実施形態のトラック・アンド・ホールド回路１〜５の差動増幅回路の電流源は1個に削減することが可能である。差動増幅回路の電流源を1個で構成したトラック・アンド・ホールド回路１〜５は、電流源の数が2個の場合と同じ作用効果を奏する。

また、本実施形態のトラック・アンド・ホールド回路は、ＮＰＮトランジスタを例に説明したが他の一般的な回路と同様に、極性の異なるＰＮＰトランジスタで構成することも可能である。このように本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。

１，２，３，４，５，６，７：トラック・アンド・ホールド回路
１０，１２：差動増幅回路
２０，２２：スイッチ回路
Ｃ_２１，Ｃ_２２，Ｃ_２０：ホールド容量
Ｑ_１１：第１トランジスタ（差動対の片方）
Ｑ_１２：第２トランジスタ（差動対のもう片方）
ｖ_ｏｐ，ｖ_ｏｎ：差動出力
Ｒ_１１：第１抵抗
Ｒ_１２：第２抵抗
Ｒ_１３：第３抵抗
Ｒ_１４：第４抵抗
Ｒ_１５：第５抵抗
Ｒ_１６：第６抵抗
Ｒ_１７：第７抵抗
Ｒ_１８７第８抵抗
Ｖ_ＣＣ：正電源（電源）
Ｖ_ＥＥ：負電源（電源）

Claims

差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第１トランジスタのコレクタ電極に一端が接続される第１抵抗と、
前記差動対を構成する第２トランジスタのコレクタ電極に一端が接続される第２抵抗と、
前記第１抵抗の他端と前記第２抵抗の他端が接続され、該他端と電源の間に接続される第３抵抗と、
前記第１トランジスタのエミッタ電極と前記第２トランジスタのエミッタ電極の間に接続される抵抗と、
前記第１トランジスタのエミッタ電極に直列に接続される第１電流源と、
前記第２トランジスタのエミッタ電極に直列に接続される第２電流源と
を含み、
前記第１トランジスタのベース電極は反転入力端子に接続され、前記第２トランジスタのベース電極は非反転入力端子に接続され、
前記スイッチ回路は、
コレクタ電極が前記電源に接続されるスイッチングトランジスタと、
前記スイッチングトランジスタのベース電極にコレクタ電極が接続される第３トランジスタと、
前記スイッチングトランジスタのエミッタ電極にコレクタ電極が接続される第４トランジスタと、
前記第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極の接続点に直列に接続される第３電流源と
を含み、
前記ホールド容量の一端は前記スイッチングトランジスタのエミッタ電極に接続され、前記ホールド容量の他端は前記電源に接続され、
前記第３トランジスタのベース電極には反転クロック信号が入力され、前記第４トランジスタのベース電極には非反転クロック信号が入力され、前記ホールド容量の一端は出力端子となり、
前記スイッチングトランジスタのベース電極と前記第１トランジスタのコレクタ電極が接続される
ことを特徴とするトラック・アンド・ホールド回路。
差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第１トランジスタと第２トランジスタのそれぞれのコレクタ電極の間に接続される第４抵抗と、
前記第１トランジスタのコレクタ電極と電源の間に接続される第５抵抗と、
前記第２トランジスタのコレクタ電極と前記電源の間に接続される第６抵抗と、
前記第１トランジスタのエミッタ電極と前記第２トランジスタのエミッタ電極の間に接続される抵抗と、
前記第１トランジスタのエミッタ電極に直列に接続される第１電流源と、
前記第２トランジスタのエミッタ電極に直列に接続される第２電流源と
を含み、
前記第１トランジスタのベース電極は反転入力端子に接続され、前記第２トランジスタのベース電極は非反転入力端子に接続され、
前記スイッチ回路は、
コレクタ電極が前記電源に接続されるスイッチングトランジスタと、
前記スイッチングトランジスタのベース電極にコレクタ電極が接続される第３トランジスタと、
前記スイッチングトランジスタのエミッタ電極にコレクタ電極が接続される第４トランジスタと、
前記第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極の接続点に直列に接続される第３電流源と
を含み、
前記ホールド容量の一端は前記スイッチングトランジスタのエミッタ電極に接続され、前記ホールド容量の他端は前記電源に接続され、
前記第３トランジスタのベース電極には反転クロック信号が入力され、前記第４トランジスタのベース電極には非反転クロック信号が入力され、前記ホールド容量の一端は出力端子となり、
前記スイッチングトランジスタのベース電極と前記第１トランジスタのコレクタ電極が接続される
ことを特徴とするトラック・アンド・ホールド回路。
差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第１トランジスタのコレクタ電極に一端が接続される第１抵抗と、
前記差動対を構成する第２トランジスタのコレクタ電極に一端が接続される第２抵抗と、
前記第１抵抗の他端と前記第２抵抗の他端が接続され、該他端と電源の間に接続される第３抵抗と、
前記第１トランジスタのエミッタ電極に一端が接続される第７抵抗と、
前記第２トランジスタのエミッタ電極に一端が接続される第８抵抗と、
前記第７抵抗と前記第８抵抗の他端同士が接続され該接続点に直列に接続される増幅部電流源と
を含み、
前記第１トランジスタのベース電極は反転入力端子に接続され、前記第２トランジスタのベース電極は非反転入力端子に接続され、
前記スイッチ回路は、
コレクタ電極が前記電源に接続されるスイッチングトランジスタと、
前記スイッチングトランジスタのベース電極にコレクタ電極が接続される第３トランジスタと、
前記スイッチングトランジスタのエミッタ電極にコレクタ電極が接続される第４トランジスタと、
前記第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極の接続点に直列に接続されるスイッチ部電流源と
を含み、
前記ホールド容量の一端は前記スイッチングトランジスタのエミッタ電極に接続され、前記ホールド容量の他端は前記電源に接続され、
前記第３トランジスタのベース電極には反転クロック信号が入力され、前記第４トランジスタのベース電極には非反転クロック信号が入力され、前記ホールド容量の一端は出力端子となり、
前記スイッチングトランジスタのベース電極と前記第１トランジスタのコレクタ電極が接続される
ことを特徴とするトラック・アンド・ホールド回路。
差動増幅回路、スイッチ回路、及びホールド容量を備えるトラック・アンド・ホールド回路において、
前記差動増幅回路は、
差動対を構成する第１トランジスタと第２トランジスタのそれぞれのコレクタ電極の間に接続される第４抵抗と、
前記第１トランジスタのコレクタ電極と電源の間に接続される第５抵抗と、
前記第２トランジスタのコレクタ電極と前記電源の間に接続される第６抵抗と、
前記第１トランジスタのエミッタ電極に一端が接続される第７抵抗と、
前記第２トランジスタのエミッタ電極に一端が接続される第８抵抗と、
前記第７抵抗と前記第８抵抗の他端同士が接続され該接続点に直列に接続される増幅部電流源と、
を含み、
前記第１トランジスタのベース電極は反転入力端子に接続され、前記第２トランジスタのベース電極は非反転入力端子に接続され、
前記スイッチ回路は、
コレクタ電極が前記電源に接続されるスイッチングトランジスタと、
前記スイッチングトランジスタのベース電極にコレクタ電極が接続される第３トランジスタと、
前記スイッチングトランジスタのエミッタ電極にコレクタ電極が接続される第４トランジスタと、
前記第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極の接続点に直列に接続されるスイッチ部電流源と、
を含み、
前記ホールド容量の一端は前記スイッチングトランジスタのエミッタ電極に接続され、前記ホールド容量の他端は前記電源に接続され、
前記第３トランジスタのベース電極には反転クロック信号が入力され、前記第４トランジスタのベース電極には非反転クロック信号が入力され、前記ホールド容量の一端は出力端子となり、
前記スイッチングトランジスタのベース電極と前記第１トランジスタのコレクタ電極が接続される
ことを特徴とするトラック・アンド・ホールド回路。
請求項１乃至４の何れかに記載のトラック・アンド・ホールド回路において、
前記スイッチ回路は、更に、
コレクタ電極が前記電源に接続される第２スイッチングトランジスタと、
前記第２スイッチングトランジスタのベース電極にコレクタ電極が接続される第５トランジスタと、
前記第２スイッチングトランジスタのエミッタ電極にコレクタ電極が接続される第６トランジスタと、
前記第５トランジスタのエミッタ電極と前記第６トランジスタのエミッタ電極の接続点に直列に接続される第４電流源と
を含み、
前記第５トランジスタのベース電極には反転クロック信号が入力され、前記第６トランジスタのベース電極には非反転クロック信号が入力され、
前記第２スイッチングトランジスタのベース電極と前記第２トランジスタのコレクタ電極が接続され、
前記スイッチングトランジスタのエミッタ電極は非反転出力端子となり、前記第２スイッチングトランジスタのエミッタ電極は反転出力端子となり、前記ホールド容量は前記非反転出力端子と前記反転出力端子の間に接続されることを特徴とするトラック・アンド・ホールド回路。