[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6884509B2 - 画像表示装置および画像表示装置の製造方法 - Google Patents

画像表示装置および画像表示装置の製造方法 Download PDF

Info

Publication number
JP6884509B2
JP6884509B2 JP2016061221A JP2016061221A JP6884509B2 JP 6884509 B2 JP6884509 B2 JP 6884509B2 JP 2016061221 A JP2016061221 A JP 2016061221A JP 2016061221 A JP2016061221 A JP 2016061221A JP 6884509 B2 JP6884509 B2 JP 6884509B2
Authority
JP
Japan
Prior art keywords
sub
line
rgb
pixel
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016061221A
Other languages
English (en)
Other versions
JP2017173668A (ja
Inventor
中屋 秀雄
秀雄 中屋
揮得 李
揮得 李
東勳 車
東勳 車
小松 博志
博志 小松
平木 克良
克良 平木
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2016061221A priority Critical patent/JP6884509B2/ja
Publication of JP2017173668A publication Critical patent/JP2017173668A/ja
Application granted granted Critical
Publication of JP6884509B2 publication Critical patent/JP6884509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、コントラスト比の改善とともに、階調表現の改良を図る画像表示装置および画像表示装置の製造方法に関する。
従来のLCD1枚パネルによる画像表示装置においては、入力された画像に対し、パネルドライバーで折れ線ガンマによる補正を行うことで、目視における階調のリニアリティ特性を実現している。
しかしながら、実際には、液晶パネルをバックライトの照明が透過することで輝度表現を行っているため、特に、黒領域の階調特性が悪く、理想の輝度に比べて明るい方向に輝度が観測される、いわゆる黒浮きという現象が生じる。
この現象は、LCDパネルにおいて暗い領域を表示する際に、LCDパネルの遮光が完全でなく、バックライトの照明光が漏れるために発生するものである。従来のCRTでは10000:1程度、有機ELパネルでは1000000:1程度のコントラスト比が実現されている。しかしながら、本現象により、従来のLCD1枚パネルによる画像表示装置においては、コントラスト比が、1500:1程度しか実現できていない。
そこで、このような1枚LCD画像表示装置のコントラスト比改善のために、2枚のLCDを使用した画像表示装置が提案されている(例えば、特許文献1、2参照)。いずれの画像表示装置も、LCDを2枚用いる構成とし、後ろ側のLCDでバックライトの透過量を調整し、前側のLCDでRGB表示を行わせることで、コントラスト比の改善を図っている。
特開平5−88197号公報 国際公開第2007/108183号
しかしながら、従来技術には、以下のような課題がある。
上述したように、LCD1枚パネルによる画像表示装置では、コントラスト比が、1500:1程度しか実現できない問題がある。さらに、1枚のLCDでは、暗い画像での色再現性の低下や、黒の品位低下により、画像の忠実再現が実現できていないことが大きな問題としてある。
一方、特許文献1、2のような2枚のLCDパネルを用いた画像表示装置は、コントラスト向上と黒浮きの防止効果はある。しかしながら、このような2枚のLCDパネルを用いた画像表示装置は、階調表現能力に限界があるといった問題があり、図面を用いて、以下に説明する。
図15は、2枚のLCDパネルを用いた従来の画像表示装置における問題点を説明するための図である。図16では、後ろ側のバックライト側のLCDパネルを、LVパネル(Light Valve Panel)と称し、画像を観る人間に近い側である前側のLCDパネルを、RGBパネルと称している。
図15に示すように、RGBパネルは、RGBのカラーフィルタが貼られて、サブピクセル構造がとられている。一方、LVパネルは、RGBパネルの1画素に対応した大きさで、カラーフィルタのないピクセル構造がとられている。
LVパネルの下側に配置されたバックライトユニットから照射された光が、LVパネルおよびRGBパネルを通過して、各パネルに与えられた階調に応じた画像が表示される。入力されたRGB画像に対し、LVパネルが画素単位でライトバルブ動作をすることで、黒浮きをなくし、コントラストの向上を図っている。
図16は、2枚のLCDパネルを用いた従来の画像表示装置におけるRGBパネルおよびLVパネルの階調特性を示した図である。さらに、図17は、2枚のLCDパネルを用いた従来の画像表示装置における合成透過率を示した図である。2枚のLCDパネルを用いた従来の画像表示装置は、図16のような階調特性が設定されることで、図17に示すように、合成階調値が、人が見た時に自然になるようになっている。
図18は、2枚のLCDパネルを用いた従来の画像表示装置における両パネルの画素値の相関関係を示した図である。RGBパネルもLVパネルも、それぞれ8ビットとして生成され、かつ、LVパネルの画素値は、RGBパネルの画素値に基づいて生成される。このため、図18に示すように、RGBパネルとLVパネルのそれぞれの画素値は、相関が高くなり、y=xの直線のまわりに、合成階調値が存在することになり、表現できる階調数が理論値よりも少なくなる。
すなわち、2枚のLCDパネルを用いた従来の画像表示装置は、理論的には、コントラスト比を改善できるが、パネルのドライバが8ビットしかない制約のため、階調の表現能力を十分に発揮できていなかった問題があった。
本発明は、前記のような課題を解決するためになされたものであり、2枚のLCDパネルを用い、コントラスト比を改善するとともに、階調表現能力を向上させることのできる画像表示装置および画像表示装置の製造方法を得ることを目的とする。
本発明に係る画像表示装置は、前面側LCDパネルと後面側LCDパネルとを2枚重ねることで構成され、バックライト光が後面側LCDパネル、前面側LCDパネルの順で透過することにより画像表示を行う画像表示装置であって、前面側LCDパネルの各画素は、並列に配列されたRGB用サブピクセルで構成され、後面側LCDパネルの各画素は、RGB用サブピクセルと直交する方向に配列された複数のLV用サブピクセルで構成され、入力されたRGB画像信号に基づいて生成された1つのグレー画像信号の濃淡値に応じて、複数のLV用サブピクセルに供給する点灯階調値の範囲と階調特性を個別に制御するLVコントローラを備えるものである。
また、本発明に係る画像表示装置の製造方法は、前面側LCDパネルと後面側LCDパネルとを2枚重ねることで構成され、バックライト光が後面側LCDパネル、前面側LCDパネルの順で透過することにより画像表示を行う画像表示装置の製造方法であって、前面側LCDパネルの各画素を、並列に配列されたRGB用サブピクセルで構成し、RGBのそれぞれの色の階調値に応じて対応するRGB用サブピクセルの液晶の透過率を個別制御できる回路を備えるようにして、前面側LCDパネルを製造する第1ステップと、後面側LCDパネルの各画素を、RGB用サブピクセルと直交する方向に配列された複数のLV用サブピクセルで構成し、RGBのそれぞれの色の階調値に応じて対応する複数のLV用サブピクセルの液晶の透過率を個別制御できる回路を備えるようにして、後面側LCDパネルを製造する第2ステップと、RGB用サブピクセルが並列配置された方向と複数のLV用サブピクセルが並列配置された方向が互いに直交するように、第1ステップで製造された前面側LCDパネルと、第2ステップで製造された後面側LCDパネルとを貼り合わせる第3ステップとを有するものである。
本発明によれば、LVパネルのピクセル構成をRGBパネルと同様に、サブピクセル構造とするとともに、両パネルのサブピクセル構造を直交させるようにして2枚のLCDパネルを用いた画像表示装置を実現している。この結果、2枚のLCDパネルを用い、コントラスト比を改善するとともに、階調表現能力を向上させることのできる画像表示装置および画像表示装置の製造方法を得ることができる。
従来の液晶表示装置におけるRGBパネルの画素構造とLVパネルの画素構造を示した図である。 本実施の形態1に係る液晶表示装置におけるRGBパネルの画素構造とLVパネルの画素構造を示した図である。 本発明の実施の形態1に係る液晶表示装置において、LVパネルのサブピクセルW1〜W3のそれぞれに関する階調特性を示した図である。 本発明の実施の形態1に係る液晶表示装置の合成透過率の特性を示す図である。 本発明の実施の形態1における画像表示装置の信号処理ブロック図である。 本発明の実施の形態1におけるエッジ検出回路の内部構成を示した図である。 本発明の実施の形態1におけるサブピクセルコントローラの内部構成を示した図である。 本発明の実施の形態1における画像表示装置のシミュレーション結果による第1の部分の拡大画像を示した図である。 本発明の実施の形態1における画像表示装置のシミュレーション結果による第2の部分の拡大画像を示した図である。 本発明の実施の形態2における画像表示装置の信号処理ブロック図である。 本発明の実施の形態2におけるエッジ検出回路の内部構成を示した図である。 本発明の実施の形態2におけるサブピクセルコントローラの内部構成を示した図である。 本発明の実施の形態2における画像表示装置のシミュレーション結果による第1の部分の拡大画像を示した図である。 本発明の実施の形態2における画像表示装置のシミュレーション結果による第2の部分の拡大画像を示した図である。 2枚のLCDパネルを用いた従来の画像表示装置における問題点を説明するための図である。 2枚のLCDパネルを用いた従来の画像表示装置におけるRGBパネルおよびLVパネルの階調特性を示した図である。 2枚のLCDパネルを用いた従来の画像表示装置における合成透過率を示した図である。 2枚のLCDパネルを用いた従来の画像表示装置における両パネルの画素値の相関関係を示した図である。
以下、本発明の画像表示装置および画像表示装置の製造方法の好適な実施の形態につき、図面を用いて説明する。
本発明は、2枚のLCDパネルを前後に貼り合わせ、その後ろ側からバックライトの照明を行うことで、後ろ側と前側のパネルの光透過率の掛け算の効果により、コントラスト比を改善する画像表示装置および画像表示装置の製造方法において、サブピクセル構造を有するLVパネルを採用し、RGBパネルのサブピクセル構造とLVパネルのサブピクセル構造とが互いに直交する構成を備えることで、コントラスト比を改善するとともに、階調表現能力を向上させることを技術的特徴とするものである。
実施の形態1.
まず始めに、本願発明の特徴について、概要を説明する。
図1は、従来の液晶表示装置におけるRGBパネルの画素構造とLVパネルの画素構造を示した図である。これに対して、図2は、本実施の形態1に係る液晶表示装置におけるRGBパネルの画素構造とLVパネルの画素構造を示した図である。
従来は、図1に示すように、RGBパネルがR、G、Bのサブピクセル構造を有しているのに対して、LVパネルは、1つの画素として構成されていた。これに対して、本実施の形態1は、図2に示すように、RGBパネルがR、G、Bのサブピクセル構造を有しているのに対して、LVパネルは、RGBパネルのサブピクセル構造と直交するようなサブピクセル構造を有している。
RGBパネルは、それぞれの色の階調値に応じて、対応するRGBサブピクセルの液晶の透過率が変わることで、基本的な色表現を行う。これに対して、LVパネルのサブピクセルW1〜W3のそれぞれは、RGBの階調値に応じて、各サブピクセルの透過率を変えることで、細かな階調表現を加えるライトバルブとして動作する。なお、LVパネルの各サブピクセルには、それぞれ8ビットのドライバが接続されている。
図3は、本発明の実施の形態1に係る液晶表示装置において、LVパネルのサブピクセルW1〜W3のそれぞれに関する階調特性を示した図である。図3に示すように、サブピクセルW1、W2、W3のそれぞれについて、点灯階調値の範囲と階調特性に応じた透過率を設定し、順次点灯させるように制御することで、先の図1に示したような単体のピクセル構造Wの場合に比べて、3倍の階調表現能力(すなわち、0〜765の階調レベル)を与えることができる。
図4は、本発明の実施の形態1に係る液晶表示装置の合成透過率の特性を示す図である。先の図3のようにして、サブピクセルW1〜W3を点灯制御した結果として、3倍の階調表現能力が得られるとともに、1ピクセルWとして構成されていた場合と同様に、リニアな合成透過率を実現できる。
次に、本実施の形態1に係る液晶表示装置の全体構成を説明するとともに、サブピクセル構造化されたLVパネルの具体的な制御方法について、図面を用いて説明する。図5は、本発明の実施の形態1における画像表示装置の信号処理ブロック図である。図5に示した画像表示装置は、RGBコントローラ10、およびLVコントローラ20を備えて構成されている。
ここで、RGBコントローラ10は、ビット拡張回路11、遅延回路12、階調変換回路13、および色バランスコントローラ14を含んで構成され、色バランスコントローラ14からの出力がRGBパネル1に供給される。
また、LVコントローラ20は、グレーコンバータ21、階調変換回路22(1)、エッジ検出回路23(1)、およびサブピクセルコントローラ24(1)を含んで構成され、サブピクセルコントローラ24(1)からの出力がLVパネル2に供給される。
次に、RGBコントローラ10、およびLVコントローラ20による信号処理について、概要を説明する。
ビット拡張回路11は、一例として、入力されたRGB各8ビットの画像に対し、12ビットへのビット拡張処理を行う。このビット拡張処理は、後段の処理でビット精度を落とさないようにするため、あらかじめビット長を精度よく拡張するものである。ビット拡張回路11は、ビット拡張後のRGB画像を、遅延回路12、およびグレーコンバータ21のそれぞれに送信する。
なお、図1に示した構成では、ビット拡張回路11をRGBコントローラ10内に設けているが、ビット拡張回路11をRGBコントローラ10の外部に設け、ビット拡張後のRGB画像を、RGBコントローラ10とLVコントローラ20に供給する構成とすることも可能である。
また、後段の処理でビット精度を落とさないようにするため、あらかじめビット長を精度よく拡張するといった処理が不要の場合には、ビット拡張回路11をなくした構成を採用することも可能である。
RGBコントローラ10内の遅延回路12は、ビット拡張回路11からビット拡張後のRGB画像を受信し、受信したビット拡張後のRGB画像に対して、適当な遅延をかける。この「適切な遅延」とは、LVコントローラ20内でのグレーコンバータ21、エッジ検出回路23(1)、およびサブピクセルコントローラ24(1)による処理の遅延分を補償するためのものである。
次に、RGBコントローラ10内の階調変換回路13は、遅延後のそれぞれの色ごとに、LUT(ルックアップテーブル)を用いて階調変換を行う。
一方、LVコントローラ20内のグレーコンバータ21は、ビット拡張回路11からビット拡張後のRGB画像を受信し、受信したビット拡張後のRGB画像に対して、それぞれの画素ごとに、RGBの3つの値の中の最大値を代表値としたグレー画像に変換する。
通常、グレースケールへの変換は、乗算器と加算器を用いて色マトリクス変換を行うことで、ルミナンスを求めることが多い。本実施の形態1におけるグレーコンバータ21は、RGBコントローラ10内の色バランスコントローラ14において、RGBの色バランス補正を容易に行えるように、各画素における、R、G、Bの値の最大値を検出し、これを代表値として出力することでハードウェアの簡略化も図っている。
もちろん、通常のマトリクス変換を採用した場合でも、色バランス補正処理は問題なく実行できることは言うまでもない。
次に、LVコントローラ20内の階調変換回路22(1)は、グレー画像に対して、LUTを用いて階調変換を行う。本実施の形態1における階調変換回路22(1)は、先の図3で説明したような階調特性を有するように、3つのサブピクセルW1、W2、W3に関する8ビットの画素値を出力することとなる。
次に、LVコントローラ20内のエッジ検出回路23(1)は、グレー画像に対して、エッジ検出処理を行い、2ビットの信号S0、S1を出力する。図6は、本発明の実施の形態1におけるエッジ検出回路23(1)の内部構成を示した図である。本実施の形態1におけるエッジ検出回路23(1)は、ラインメモリ231、差分器232、絶対値演算器233、および2つの比較器234、235を備えて構成されている。
差分器232は、グレーコンバータ21から出力されたグレー画像について、注目ラインの画像データを端子Aから読み込む。また、差分器232は、グレーコンバータ21から出力されたグレー画像について、注目ラインよりも1ライン上のラインの画像データを、ラインメモリ231を介して端子Bから読み込む。そして、差分器232は、端子Aのデータから端子Bのデータを引いた値を差分値として算出し、出力する。
比較器234は、差分器232で算出された差分値を0と比較し、信号S0を出力する。具体的には、比較器234は、差分値が正の場合には、画素が明→暗に変化したと判断し、S0=0を出力する。一方、比較器234は、差分値が負の場合には、画素が暗→明に変化したと判断し、S0=1を出力する。なお、差分値がゼロの場合は、0か1のいずれか一方の値を出力するように、あらかじめ決めておくことができる。
また、比較器235は、差分器232で算出された差分値の絶対値をあらかじめ決められた閾値THと比較し、信号S1を出力する。具体的には、比較器235は、絶対値が閾値TH未満の場合には、エッジではないと判断し、S1=0を出力する。一方、比較器235は、絶対値が閾値TH以上の場合には、エッジであると判断し、S1=1を出力する。
このようにして、エッジ検出回路23(1)は、グレーコンバータ21から出力されたグレー画像に基づいて、ライン間差分の正負の情報を信号S0として出力し、エッジの有無の情報を信号S1として出力することができる。
次に、図5の構成に戻って、サブピクセルコントローラ24(1)は、階調変換回路22(1)から出力された3つのサブピクセルW1、W2、W3に関する8ビットの画素値と、エッジ検出回路23(1)から出力された信号S0、S1に基づいて、LVパネル2および色バランスコントローラ14に供給するための3つの8ビット信号W1’、W2’、W3’を生成する。
図7は、本発明の実施の形態1におけるサブピクセルコントローラ24(1)の内部構成を示した図である。本実施の形態1におけるサブピクセルコントローラ24(1)は、平均演算器241、および3つの選択器242〜244を備えて構成されている。
平均演算器241は、階調変換回路22(1)から出力された3つのサブピクセルW1、W2、W3に関する8ビットの画素値の平均値を演算する。そして、この平均値は、3つの選択器242〜244の端子Aおよび端子Bにそれぞれ入力される。
選択器242は、サブピクセルW1に関する8ビットの画素値を端子Cから読み取り、サブピクセルW3に関する8ビットの画素値を端子Dから読み取る。選択器243は、サブピクセルW2に関する8ビットの画素値を端子Cおよび端Dから読み取る。また、選択器244は、サブピクセルW3に関する8ビットの画素値を端子Cから読み取り、サブピクセルW1に関する8ビットの画素値を端子Dから読み取る。
そして、それぞれの選択器242〜244は、図7の右下に示したテーブルに従って、信号S0、S1の組合せに応じて、端子A〜端子Dのいずれかを選択してW1’〜W3’として出力する。
このようにして、サブピクセルコントローラ24(1)は、信号S0、S1によって表現されるエッジの状況に応じて、W1〜W3、あるは平均値(W1+W2+W3)/3のいずれかを選択して出力することで、先の図3に示したような3倍の階調表現能力を実現することができる。
次に、本実施の形態1における画像表示装置による垂直方向の階調表現能力(すなわち、垂直解像度)の向上について、シミュレーション結果を用いて説明する。図8は、本発明の実施の形態1における画像表示装置のシミュレーション結果による第1の部分の拡大画像を示した図である。同様に、図9は、本発明の実施の形態1における画像表示装置のシミュレーション結果による第2の部分の拡大画像を示した図である。
図8において、(a)〜(d)は、以下の内容を示したものである。
図8(a):オリジナルの入力画像、RGBパネルに表示される画像、LVパネルに表示される画像、合成画像、のそれぞれを全画面について示したもの。
図8(b):第1の部分に関して、RGBパネルに表示された画像を拡大したもの。
図8(c):第1に部分に関して、サブピクセル化されていないLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
図8(d):第1に部分に関して、サブピクセル化されたLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
同様に、図9において、(a)〜(d)は、以下の内容を示したものである。
図9(a):オリジナルの入力画像、RGBパネルに表示される画像、LVパネルに表示される画像、合成画像、のそれぞれを全画面について示したもの。
図9(b):第2の部分に関して、RGBパネルに表示された画像を拡大したもの。
図9(c):第2に部分に関して、サブピクセル化されていないLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
図9(d):第2に部分に関して、サブピクセル化されたLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
図8、図9いずれの場合も、暗から明に変化する画像のエッジ部分に関して、LVパネルのサブピクセルにより、1画素内の濃淡レベルを細分化することで、結果としてられる合成画像の垂直解像度が改善されていることが確認できた。
以上のように、実施の形態1によれば、LVパネルの画素をサブピクセル構造とするとともに、RGBパネルとLVパネルのサブピクセル構造を互いに直交させる構成を備えている。この結果、従来の8ビットの液晶ドライバで実現していた階調に対し、さらに高階調の表現能力を実現することができる。
また、2枚の液晶パネルのサブピクセル構造において、入力された画像のエッジの存在位置に応じて、LVパネル内のサブピクセルの点灯制御を行うことで、垂直解像度を向上させ、より映像を鮮鋭化することができる。
実施の形態2.
本実施の形態2に係る液晶表示装置は、LVパネル2のサブピクセル構造については、先の実施の形態1と同じであるが、LVコントローラ20による具体的な制御内容が先の実施の形態1とは異なっている。そこで、先の実施の形態1との相違点を中心に、本実施の形態2に係る液晶表示装置について、図面を用いて説明する。
図10は、本発明の実施の形態2における画像表示装置の信号処理ブロック図である。図10に示した画像表示装置は、RGBコントローラ10、およびLVコントローラ20を備えて構成されている。
ここで、RGBコントローラ10は、ビット拡張回路11、遅延回路12、階調変換回路13、および色バランスコントローラ14を含んで構成され、色バランスコントローラ14からの出力がRGBパネル1に供給される。RGBコントローラ10の構成および機能は、先の実施の形態1と同様であり、説明を省略する。
一方、LVコントローラ20は、グレーコンバータ21、階調変換回路22(2)、エッジ検出回路23(2)、およびサブピクセルコントローラ24(2)を含んで構成され、サブピクセルコントローラ24(2)からの出力がLVパネル2に供給される。先の実施の形態1と比較すると、グレーコンバータ21の機能は同一であるが、階調変換回路22(2)、エッジ検出回路23(2)、およびサブピクセルコントローラ24(2)の具体的な信号処理に関しては、先の実施の形態1と異なっており、以下に、相違点を中心に説明する。
LVコントローラ20内の階調変換回路22(2)は、グレー画像に対して、LUTを用いて階調変換を行う。本実施の形態2における階調変換回路22(2)は、3つのサブピクセルW1、W2、W3に関して共通の8ビットの画素値を出力する。
次に、LVコントローラ20内のエッジ検出回路23(2)は、グレー画像に対して、エッジ検出処理を行い、2ビットの信号SL、SUを出力する。図11は、本発明の実施の形態2におけるエッジ検出回路23(2)の内部構成を示した図である。本実施の形態2におけるエッジ検出回路23(2)は、2つのラインメモリ236a、236b、2つの差分器237a、237b、2つの絶対値演算器238a、238b、および2つの比較器239a、239bを備えて構成されている。
差分器237aは、グレーコンバータ21から出力されたグレー画像について、注目ラインよりも1ライン下の画像データを端子Aから読み込む。また、差分器237aは、グレーコンバータ21から出力されたグレー画像について、注目ラインの画像データを、ラインメモリ236aを介して端子Bから読み込む。そして、差分器237aは、端子Aのデータから端子Bのデータを引いた値を差分値として算出し、出力する。
絶対値演算器238aは、差分器237aで算出された差分値の絶対値を算出する。そして、比較器239aは、絶対値演算器238aで算出された差分値の絶対値を、あらかじめ決められた閾値THと比較し、信号SLを出力する。具体的には、比較器239aは、絶対値が閾値TH未満の場合には、注目ラインから下のラインに向けて、エッジが存在しないと判断し、SL=0を出力する。一方、比較器239aは、絶対値が閾値TH以上の場合には、注目ラインから下のラインに向けて、エッジが存在すると判断し、SL=1を出力する。
同様に、差分器237bは、ラインメモリ236aから出力された注目ラインの画像データを端子Aから読み込む。また、差分器237bは、ラインメモリ236aから出力された注目ラインの画像データよりも1つ上のラインの画像データを、ラインメモリ236bを介して端子Bから読み込む。そして、差分器237bは、端子Aのデータから端子Bのデータを引いた値を差分値として算出し、出力する。
絶対値演算器238bは、差分器237bで算出された差分値の絶対値を算出する。そして、比較器239bは、絶対値演算器238bで算出された差分値の絶対値を、あらかじめ決められた閾値THと比較し、信号SUを出力する。具体的には、比較器239bは、絶対値が閾値TH未満の場合には、注目ラインよりも上のラインから注目ラインに向けて、エッジが存在しないと判断し、SU=0を出力する。一方、比較器239bは、絶対値が閾値TH以上の場合には、注目ラインよりも上のラインから注目ラインに向けて、エッジが存在すると判断し、SU=1を出力する。
このようにして、エッジ検出回路23(2)は、グレーコンバータ21から出力されたグレー画像に基づいて、注目ラインから下のラインへのエッジの有無の情報を信号SLとして出力し、注目ラインよりも上のラインから注目ラインへのエッジの有無の情報を信号SUとして出力することができる。
次に、図10の構成に戻って、サブピクセルコントローラ24(2)は、階調変換回路22(2)から出力された3つのサブピクセルW1、W2、W3に共通の8ビットの画素値と、エッジ検出回路23(2)から出力された信号SU、SLに基づいて、LVパネル2および色バランスコントローラ14に供給するための3つの8ビット信号W1、W2、W3を生成する。
図12は、本発明の実施の形態2におけるサブピクセルコントローラ24(2)の内部構成を示した図である。本実施の形態2におけるサブピクセルコントローラ24(2)は、2つのラインメモリ245a、245b、2つの加重平均演算器246a、246b、および2つの選択器247a、247bを備えて構成されている。
サブピクセルコントローラ24(2)には、階調変換回路22(2)から出力された8ビットの画素値が順次読み込まれる。また、ラインメモリ245aは、注目ラインよりも下のラインWLの画像データを入力として、注目ラインWCの画素データを出力する。さらに、ラインメモリ245bは、注目ラインWCの画像データを入力として、注目ラインよりも上のラインWUの画素データを出力する。
加重平均演算器246aは、WL、WCから、(WL+2×WC)/3による加重平均値を算出する。一方、加重平均演算器246bは、WC、WUから、(WU+2×WC)/3による加重平均値を算出する。
選択器247aは、注目ラインWCの画素値を端子Aから読み取り、加重平均演算器246aで算出された値を端子Bから読み取る。一方、選択器247bは、注目ラインWCの画素値を端子Aから読み取り、加重平均演算器246bで算出された値を端子Bから読み取る。
そして、それぞれの選択器247a、247bは、図12の右下に示したテーブルに従って、信号SL、SUに応じて、端子Aまたは端子Bのいずれかを選択してW1〜W3として出力する。
このようにして、サブピクセルコントローラ24(2)は、信号SL、SUによって表現される、注目ラインとその上下のラインとのエッジの有無に応じて、W1〜W3を選択出力することで、先の図3に示したような3倍の階調表現能力を実現することができる。
次に、本実施の形態2における画像表示装置による垂直方向の階調表現能力(すなわち、垂直解像度)の向上について、シミュレーション結果を用いて説明する。図13は、本発明の実施の形態2における画像表示装置のシミュレーション結果による第1の部分の拡大画像を示した図である。同様に、図14は、本発明の実施の形態2における画像表示装置のシミュレーション結果による第2の部分の拡大画像を示した図である。
図13において、(a)〜(d)は、以下の内容を示したものである。
図13(a):オリジナルの入力画像、RGBパネルに表示される画像、LVパネルに表示される画像、合成画像、のそれぞれを全画面について示したもの。
図13(b):第1の部分に関して、RGBパネルに表示された画像を拡大したもの。
図13(c):第1に部分に関して、サブピクセル化されていないLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
図13(d):第1に部分に関して、サブピクセル化されたLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
同様に、図14において、(a)〜(d)は、以下の内容を示したものである。
図14(a):オリジナルの入力画像、RGBパネルに表示される画像、LVパネルに表示される画像、合成画像、のそれぞれを全画面について示したもの。
図14(b):第2の部分に関して、RGBパネルに表示された画像を拡大したもの。
図14(c):第2に部分に関して、サブピクセル化されていないLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
図14(d):第2に部分に関して、サブピクセル化されたLVパネルに表示された画像、およびその結果得られる合成画像を拡大したもの。
図13、図14いずれの場合も、画像のエッジ部分に関して、LVパネルのサブピクセルにより、1画素内の濃淡レベルを細分化することで、結果としてられる合成画像の垂直解像度が改善されていることが確認できた。先の実施の形態1によるシミュレーション結果と比較すると、エッジ強調の度合いが緩和されているが、垂直解像度は、同様に向上している。
以上のように、実施の形態2によれば、LVパネルの画素をサブピクセル構造とするとともに、RGBパネルとLVパネルのサブピクセル構造を互いに直交させる構成を備えている。この結果、従来の8ビットの液晶ドライバで実現していた階調に対し、さらに高階調の表現能力を実現することができる。
また、2枚の液晶パネルのサブピクセル構造において、入力された画像のエッジの存在位置に応じて、LVパネル内のサブピクセルの点灯制御を行うことで、垂直解像度を向上させ、より映像を鮮鋭化することができる。
なお、上述した実施の形態1、2では、LVパネル側の1画素を3つのサブピクセルで構成する場合について説明したが、4つ以上のサブピクセルで構成することも可能であり、さびピクセル数が増えるほど、より高い階調表現が可能となる。
1 RGBパネル、2 LVパネル、10 RGBコントローラ、11 ビット拡張回路、12 遅延回路、13 階調変換回路、14 色バランスコントローラ、20 LVコントローラ、21 グレーコンバータ、22(1)、22(2) 階調変換回路、23(1)、23(2) エッジ検出回路、231 ラインメモリ、232 差分器、233 絶対値演算器、234、235 比較器、236a、236b ラインメモリ、237a、237b 差分器、238a、238b 絶対値演算器、239a、239b 比較器、24(1)、24(2) サブピクセルコントローラ、241 平均演算器、242、243、244 選択器、245a、245b ラインメモリ、246a、246b 加重平均演算器、247a、247b 選択器。

Claims (7)

  1. 前面側LCDパネルと後面側LCDパネルとを2枚重ねることで構成され、バックライト光が前記後面側LCDパネル、前記前面側LCDパネルの順で透過することにより画像表示を行う画像表示装置であって、
    前記前面側LCDパネルの各画素は、並列に配列されたRGB用サブピクセルで構成され、
    前記後面側LCDパネルの各画素は、前記RGB用サブピクセルと直交する方向に配列された複数のLV用サブピクセルで構成され、
    前記画像表示装置は前記RGB用サブピクセルを制御するRGBコントローラと前記複数のLV用サブピクセルを制御するLVコントローラとを備え、前記LVコントローラは、前記RGBコントローラから入力されたRGB画像信号に基づいてグレー画像信号を生成し、前記グレー画像信号の濃淡値に応じて、前記複数のLV用サブピクセルのそれぞれの透過率を個別に制御し、
    前記LVコントローラは、少なくとも1つの差分器と少なくとも2つの比較器を含むエッジ検出回路を備え、
    前記少なくとも1つの差分器は、前記グレー画像信号における注目ラインと前記注目ラインよりも1ライン上のラインとの差分値を計算し、
    前記少なくとも2つの比較器は、前記差分値から、前記複数のLV用サブピクセルのそれぞれのエッジを検出し、エッジ検出信号を生成する
    画像表示装置。
  2. 前記LVコントローラは、並列に配列された前記複数のLV用サブピクセルの長手方向を水平方向とした場合に、前記水平方向に延びるエッジの垂直方向の輝度変化状況に応じて、前記複数のLV用サブピクセルのそれぞれの透過率を個別制御する
    請求項1に記載の画像表示装置。
  3. 前記複数のLV用サブピクセルは、3以上の整数であるN個で構成され、
    前記LVコントローラは、前記透過率を個別制御することで、前記後面側LCDパネルの各画素がサブピクセル化されていない場合の階調表現を1倍とした場合に、N倍の階調表現を行う
    請求項2に記載の画像表示装置。
  4. 前記LVコントローラは、
    LUTを用いて前記グレー画像信号から8ビットの値を出力する階調変換回路と
    記8ビットの値および前記エッジ検出信号から8ビット信号を出力するサブピクセルコントローラとを備える
    請求項1に記載の画像表示装置。
  5. 前記エッジ検出回路は、注目ラインおよび前記注目ラインよりも1ライン上のラインの前記グレー画像信号から第1および第2のエッジ検出信号(S0、S1)を出力する
    請求項4に記載の画像表示装置。
  6. 前記エッジ検出回路は、注目ライン、前記注目ラインよりも1ライン下のライン、および前記注目ラインよりも1ライン上のラインの前記グレー画像信号から第1および第2のエッジ検出信号(SL,SU)を出力する
    請求項4に記載の画像表示装置。
  7. 前面側LCDパネルと後面側LCDパネルとを2枚重ねることで構成され、バックライト光が前記後面側LCDパネル、前記前面側LCDパネルの順で透過することにより画像表示を行う画像表示装置の製造方法であって、
    前記前面側LCDパネルの各画素を、並列に配列されたRGB用サブピクセルで構成し、RGBのそれぞれの色の階調値に応じて対応する前記RGB用サブピクセルの液晶の透過率を個別制御できる回路を備えるようにして、前記前面側LCDパネルを製造する第1ステップと、
    前記後面側LCDパネルの各画素を、前記RGB用サブピクセルと直交する方向に配列された複数のLV用サブピクセルで構成し、前記前面側LCDパネルに備えられた回路から入力されたRGB画像信号に基づいてグレー画像信号を生成し、前記グレー画像信号の濃淡値に応じて前記複数のLV用サブピクセルのそれぞれと対応する前記液晶の透過率を個別制御でき、少なくとも1つの差分器と少なくとも2つの比較器を含む回路を備えるようにして、前記後面側LCDパネルを製造する第2ステップと、
    前記RGB用サブピクセルが並列配置された方向と前記複数のLV用サブピクセルが並列配置された方向が互いに直交するように、前記第1ステップで製造された前記前面側LCDパネルと、前記第2ステップで製造された前記後面側LCDパネルとを貼り合わせる第3ステップと
    を有し、
    前記少なくとも1つの差分器は、前記グレー画像信号における注目ラインと前記注目ラインよりも1ライン上のラインとの差分値を計算し、
    前記少なくとも2つの比較器は、前記差分値から、前記複数のLV用サブピクセルのそれぞれのエッジを検出し、エッジ検出信号を生成する画像表示装置の製造方法。
JP2016061221A 2016-03-25 2016-03-25 画像表示装置および画像表示装置の製造方法 Active JP6884509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016061221A JP6884509B2 (ja) 2016-03-25 2016-03-25 画像表示装置および画像表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016061221A JP6884509B2 (ja) 2016-03-25 2016-03-25 画像表示装置および画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017173668A JP2017173668A (ja) 2017-09-28
JP6884509B2 true JP6884509B2 (ja) 2021-06-09

Family

ID=59971156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016061221A Active JP6884509B2 (ja) 2016-03-25 2016-03-25 画像表示装置および画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP6884509B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114387909B (zh) * 2022-02-21 2023-11-24 北京京东方显示技术有限公司 源驱动装置及其控制方法、显示系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4839672B2 (ja) * 2005-02-03 2011-12-21 株式会社ニコン 表示装置
JP5224230B2 (ja) * 2006-04-18 2013-07-03 Nltテクノロジー株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2017173668A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
CN108322683B (zh) 显示设备和图像处理设备
CN112119449B (zh) 图像处理装置、显示装置和图像处理方法
US9947257B2 (en) Pixel layout and display with varying area and/or luminance capability of same type sub-pixels in different composite pixels
JP5875423B2 (ja) 画像処理装置および画像処理方法
JP6609801B2 (ja) 液晶パネルの駆動方法
JPWO2013035635A1 (ja) 画像表示装置および画像表示方法
CN109243384B (zh) 显示设备及其驱动方法、驱动装置和计算机可读介质
TWI588814B (zh) 像素驅動方法
WO2016063675A1 (ja) 画像処理装置および画像処理方法
CN111684514B (zh) 图像处理装置、显示装置以及图像处理方法
CN110223625B (zh) 显示面板的显示方法及显示装置
KR20170040865A (ko) 표시장치와 그 영상 렌더링 방법
CN113658559A (zh) 显示器驱动装置及驱动方法
TWI660634B (zh) 雙介質顯示面板之驅動方法及應用其之電子裝置及顯示系統
KR20210010453A (ko) 화상 처리 장치, 표시 장치, 및 화상 처리 방법
WO2020189768A1 (ja) 表示装置
JP6884509B2 (ja) 画像表示装置および画像表示装置の製造方法
KR101912339B1 (ko) 화상 표시 장치 및 화상 표시 방법
KR102582660B1 (ko) 표시 장치 및 그 구동 방법
CN115083361B (zh) 液晶显示装置
JP6616628B2 (ja) 画像表示装置および画像表示方法
JP2019105709A (ja) 表示装置
KR102078995B1 (ko) 화상 표시 장치 및 화상 표시 방법
CN107863075B (zh) 显示装置的驱动方法与驱动装置
JP6418935B2 (ja) 画像表示方法及び画像表示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180612

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180704

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210104

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210104

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20210119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210218

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210512

R150 Certificate of patent or registration of utility model

Ref document number: 6884509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250