JP6879620B2 - 積層セラミックキャパシタ及びその実装基板 - Google Patents
積層セラミックキャパシタ及びその実装基板 Download PDFInfo
- Publication number
- JP6879620B2 JP6879620B2 JP2016051337A JP2016051337A JP6879620B2 JP 6879620 B2 JP6879620 B2 JP 6879620B2 JP 2016051337 A JP2016051337 A JP 2016051337A JP 2016051337 A JP2016051337 A JP 2016051337A JP 6879620 B2 JP6879620 B2 JP 6879620B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- mounting surface
- ceramic body
- exposed
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 56
- 239000000919 ceramic Substances 0.000 claims description 111
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000000843 powder Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
Description
本発明は、積層セラミックキャパシタ及びその実装基板に関する。
最近は、電子製品の小型化及び高容量化に伴い、電子製品に用いられる電子部品も小型化及び高容量化が求められている。
このうち、積層セラミックキャパシタの場合、等価直列インダクタンス（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ、以下「ＥＳＬ」）が大きくなると、電子製品の性能が低下する可能性がある。また、適用される電子部品が小型化及び高容量化するほど積層セラミックキャパシタのＥＳＬ増加が電子部品の性能低下に及ぼす影響は相対的に大きくなる。
特に、ＩＣの高性能化に伴い、デカップリングキャパシタの使用が増加している。これにより、外部端子間の距離を減少させて電流の流れの経路を減少させることでキャパシタのインダクタンスを減らすことができる垂直積層型３端子構造のＭＬＣＣである、いわゆる「ＬＩＣＣ（Ｌｏｗ Ｉｎｄｕｃｔａｎｃｅ Ｃｈｉｐ Ｃａｐａｃｉｔｏｒ）」に対するニーズが高まっている。
本発明の目的は、低ＥＳＬの特性を極大化するとともに、容量をさらに増加させることができる積層セラミックキャパシタ及びその実装基板を提供することにある。
本発明の一側面は、外部電極がセラミック本体の実装面に離隔するように配置される垂直積層型３端子構造において、内部電極はセラミック本体の実装面と対向する面に露出するように拡大して形成し、セラミック本体の実装面と対向する面に絶縁層を形成した積層セラミックキャパシタ及びその実装基板を提供する。
本発明の一実施形態によれば、垂直積層型３端子構造であり、ＥＳＬを減らすことができるだけでなく、第１及び第２内部電極が互いに重なる面積を増加させることにより積層セラミックキャパシタの容量をさらに増加させることができるという効果がある。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
なお、本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１ａ及び図１ｂに示されたＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、幅方向は、誘電体層が積層された積層方向と同一の概念で用いられることができる。
積層セラミックキャパシタ
図１ａは本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は図１ａの積層セラミックキャパシタのうちセラミック本体をひっくり返して示す斜視図であり、図３は図１ａの積層セラミックキャパシタにおける内部電極の積層構造を概略的に示す分離斜視図であり、図４（ａ）及び（ｂ）は図１ａの断面図である。
図１ａは本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は図１ａの積層セラミックキャパシタのうちセラミック本体をひっくり返して示す斜視図であり、図３は図１ａの積層セラミックキャパシタにおける内部電極の積層構造を概略的に示す分離斜視図であり、図４（ａ）及び（ｂ）は図１ａの断面図である。
図１ａから図４（ｂ）を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が幅方向に積層されたセラミック本体１１０、複数の第１及び第２内部電極１２１、１２２を含む活性領域、第１から第３外部電極１３１〜１３３、及び絶縁層１５０を含む。
本実施形態の積層セラミックキャパシタ１００は、３つの外部電極を有し、キャパシタ内の積層された内部電極が基板の実装面に対して垂直に配置される、いわゆる３端子垂直積層型キャパシタとみなすことができる。
セラミック本体１１０は、互いに相対する厚さ方向の第１面及び第２面Ｓ１、Ｓ２、第１面Ｓ１と第２面Ｓ２を連結し、互いに相対する長さ方向の第３面及び第４面Ｓ３、Ｓ４、及び互いに相対する幅方向の第５面及び第６面Ｓ５、Ｓ６を有する。
以下、本実施形態において、積層セラミックキャパシタ１００の実装面は、セラミック本体１１０の第１面Ｓ１と定義して説明する。
このようなセラミック本体１１０は、複数の誘電体層１１１を幅方向に積層してから焼成して形成され、その形状に特に制限されないが、図面に示されているように六面体状を有することができる。
また、セラミック本体１１０を形成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層１１１間の境界が走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど一体化されていることができる。
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
なお、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、セラミック添加剤や有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
このようなセラミック本体１１０は、キャパシタの容量形成に寄与する部分として複数の内部電極を有する活性領域、及びマージン部として上記活性領域の幅方向の両側にそれぞれ配置されるカバー層１１２、１１３を含むことができる。
上記活性領域は、誘電体層１１１を介して複数の第１及び第２内部電極１２１、１２２を幅方向に繰り返し積層して形成することができる。
カバー層１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同一の材質及び構成を有することができる。
上記カバー層１１２、１１３は、単一の誘電体層または２つ以上の誘電体層を上記活性領域の幅方向の両側に積層して形成されることができ、基本的に物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割をすることができる。
第１及び第２内部電極１２１、１２２は、互いに異なる極性が印加される電極で、セラミック本体１１０の内部に形成され、誘電体層１１１を介して互いに対向するように配置される。
このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
また、第１及び第２内部電極１２１、１２２は、外部異物の浸透を防止して信頼性を高めるために、セラミック本体１１０の第３面及び第４面Ｓ３、Ｓ４から一定の距離離隔するように配置されることができる。
なお、第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されないが、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金などの貴金属材料、及びニッケル（Ｎｉ）及び銅（Ｃｕ）のうちの一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
上記導電性ペーストの印刷方法は、スクリーン印刷法やグラビア印刷法などを用いることができるが、本発明はこれに限定されない。
このような第１及び第２内部電極１２１、１２２は、隣接する内部電極と重なって容量形成に寄与する第１及び第２本体部１２１ａ、１２２ａ、及び第１及び第２本体部１２１ａ、１２２ａの一部の幅が増加してセラミック本体１１０の実装面側に延長される領域としての第１及び第２リード部１２１ｂ、１２１ｂ'と第３リード部１２２ｂをそれぞれ含む。
第１及び第２本体部１２１ａ、１２２ａは、上端が誘電体層１１１の上面に露出するように延長される。即ち、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の第２面Ｓ２に露出する構造を有する。
このような構造により、第１及び第２内部電極１２１、１２２の互いに重なる面積がさらに増える。よって、積層セラミックキャパシタ１００の容量もさらに増加する。
また、上記のように、第１及び第２本体部１２１ａ、１２２ａの上端が誘電体層１１１の上面に露出すると、脱バインダーの経路が増加して製品の信頼性を向上させることができる。
第１及び第２リード部１２１ｂ、１２１ｂ'と第３リード部１２２ｂの端部はセラミック本体１１０の実装面を通じて外部に露出する。
また、第１から第３リード部１２１ｂ、１２１ｂ'、１２２ｂは、特に制限されないが、容量を高めるために、第１及び第２本体部１２１ａ、１２２ａに比べて厚さ方向に短い長さを有することができる。
本実施形態において、第１及び第２リード部１２１ｂ、１２１ｂ'は、セラミック本体１１０の長さ方向に沿って互いに離隔するように配置され、第１内部電極１２１の第１本体部１２１ａにおいてセラミック本体１１０の実装面である第１面Ｓ１に露出するようにそれぞれ延長されるように形成される。
また、第３リード部１２２ｂは、第１及び第２リード部１２１ｂ、１２１ｂ'の間に配置され、第２内部電極１２２の第２本体部１２２ａにおいてセラミック本体１１０の第１面Ｓ１に露出するように延長されて形成される。
第１及び第２外部電極１３１、１３２は、互いに同一の極性の電気が印加される電極で、セラミック本体１１０の実装面である第１面Ｓ１にセラミック本体１１０の長さ方向に沿って互いに離隔するように配置され、セラミック本体１１０の第１面Ｓ１に露出した第１及び第２リード部１２１ｂ、１２１ｂ'とそれぞれ接触して電気的に接続される。
また、第１及び第２外部電極１３１、１３２は、必要に応じて、固着強度を向上させることができるように、セラミック本体１１０の第１面Ｓ１からセラミック本体１１０の幅方向の第５面及び第６面Ｓ５、Ｓ６の一部まで延長されるように形成されることができる。
なお、図１ｂに示されているように、第１及び第２外部電極１３１'、１３２'は、必要に応じて、固着強度を向上させ、キャパシタを基板に実装するときに電気的連結性をさらに高めるために、セラミック本体１１０の第１面Ｓ１からセラミック本体１１０の長さ方向の第３面及び第４面Ｓ３、Ｓ４の一部までそれぞれ延長されるように形成されることができる。
第３外部電極１３３は、第１及び第２外部電極１３１、１３２と異なる極性の電気が印加される電極である。本実施形態では、例えば、グラウンド端子として活用されることができる。
第３外部電極１３３は、第１及び第２外部電極１３１、１３２の間に配置され、セラミック本体１１０の第１面Ｓ１に露出した第３リード部１２２ｂと接触して電気的に接続される。
また、第３外部電極１３３は、必要に応じて、固着強度を向上させることができるように、セラミック本体１１０の第１面Ｓ１からセラミック本体１１０の幅方向の第５面及び第６面Ｓ５、Ｓ６の一部まで延長されるように形成されることができる。
２端子積層セラミックキャパシタは、セラミック本体の長さ方向に互いに相対する両面に外部電極が配置され、外部電極に交流が印加されるときに電流の経路が長いため電流のループがさらに大きく形成され、誘導磁場の大きさが大きくなってインダクタンスが増加するという問題が発生する。
本実施形態では、セラミック本体１１０の厚さ方向に実装面である第１面Ｓ１に第１から第３外部電極１３１〜１３３を配置することにより、外部電極に交流が印加されるときに電流の経路を短くして電流のループを小さくすることができる。これにより、誘導磁場の大きさが小さくなってキャパシタのインダクタンス（ＥＳＬ）を減少させることができる。
本実施形態では、第１から第３リード部１２１ｂ、１２１ｂ'、１２２ｂは、幅が第１から第３外部電極１３１〜１３３の幅よりそれぞれ狭く形成されることができる。
即ち、このような構造により、第１から第３リード部１２１ｂ、１２１ｂ'、１２２ｂは、セラミック本体１１０の第１面Ｓ１に露出する部分が第１から第３外部電極１３１〜１３３によってそれぞれすべて覆われて、内部電極間の短絡、外部異物による耐湿特性の低下またはショートのような問題を防止することができる。
一方、本実施形態の第１から第３外部電極１３１、１３２、１３３は導電層とめっき層を含むことができる。
例えば、第１から第３外部電極１３１〜１３３は、それぞれの対応する内部電極のリード部と接触して連結される第１から第３導電層１３１ａ、１３２ａ、１３３ａと、第１から第３導電層１３１ａ、１３２ａ、１３３ａを覆うように形成された第１から第３ニッケル（Ｎｉ）めっき層１３１ｂ、１３２ｂ、１３３ｂと、第１から第３ニッケルめっき層１３１ｂ、１３２ｂ、１３３ｂを覆うように形成された第１から第３すず（Ｓｎ）めっき層１３１ｃ、１３２ｃ、１３３ｃと、をそれぞれ含む。
このとき、第１から第３導電層１３１ａ、１３２ａ、１３３ａは、第１及び第２内部電極１２１、１２２と同一の材質の導電性物質で形成されることができる。
しかし、本発明は、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）及びニッケル（Ｎｉ）などの金属粉末で形成されることができ、このような金属粉末にガラスフリットを添加して設けられた導電性ペーストを塗布した後、焼成することにより形成されることができる。
絶縁層１５０は、セラミック本体１１０の実装面と対向する第２面Ｓ２に配置され、第１及び第２内部電極１２１、１２２の第１及び第２本体部１２１ａ、１２２ａにおいてセラミック本体１１０の第２面Ｓ２に露出する部分を覆うことで内部電極間の短絡、外部異物による耐湿特性の低下またはショートのような問題を防止する役割をする。
上記絶縁層１５０は、例えば、エポキシまたはセラミックスラリーなどの絶縁性材料からなることができるが、本発明はこれに限定されない。
また、絶縁層１５０は、製造工程上発生する可能性があるセラミック本体のチッピング（ｃｈｉｐｐｉｎｇ）不良を改善させることができる。
なお、積層セラミックキャパシタを用いるために、ノズルをセラミック本体の上面側に接触してピックアップするようになる。このとき、絶縁層１５０がノズルの接触時の衝撃を減少させることができるため製品の耐久性を向上させることができる。
変形例
図５は本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図６（ａ）及び（ｂ）は図５の積層セラミックキャパシタにおける第１及び第２内部電極の構造をそれぞれ概略的に示す平面図であり、図７（ａ）及び（ｂ）は図５の断面図である。
図５は本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図６（ａ）及び（ｂ）は図５の積層セラミックキャパシタにおける第１及び第２内部電極の構造をそれぞれ概略的に示す平面図であり、図７（ａ）及び（ｂ）は図５の断面図である。
ここで、上述の一実施形態と同一の構造は、重複を避けるためにこれに対する具体的な説明を省略し、上述の実施形態と異なる構造を有する第１内部電極２１の第１及び第２リード部２１ｂ、２１ｂ'、第２内部電極２２の第３リード部２２ｂ、及び第１及び第２絶縁部１４１、１４２について具体的に説明する。
図５から図７（ｂ）を参照すると、本実施形態の積層セラミックキャパシタ１００'は、第１内部電極２１が第１本体部２１ａ、及び第１本体部２１ａにおいてセラミック本体１１０'の第１面Ｓ１に露出するように長さが延長された第１及び第２リード部２１ｂ、２１ｂ'を含み、セラミック本体１１０'の外部に露出した第１及び第２リード部２１ｂ、２１ｂ'の一部が第１及び第２外部電極１３１、１３２によって覆われずにセラミック本体１１０'の第１面Ｓ１にそのまま露出するように形成される。
また、第２内部電極２２は、第２本体部２２ａ、及び第２本体部２２ａにおいてセラミック本体１１０'の第１面Ｓ１に露出するように長さが延長された第３リード部２２ｂを含み、セラミック本体１１０'の外部に露出した第３リード部２２ｂの一部が第３外部電極１３３によって覆われずにセラミック本体１１０'の第１面Ｓ１にそのまま露出するように形成される。
なお、セラミック本体１１０'の第１面Ｓ１には第１から第３外部電極１３１〜１３３によって覆われずにセラミック本体１１０'の第１面Ｓ１にそのまま露出した第１から第３リード部２１ｂ、２１ｂ'、２２ｂの一部を覆うように第１及び第２絶縁部１４１、１４２が配置される。
第１及び第２絶縁部１４１、１４２は、例えば、エポキシまたはセラミックスラリーなどの絶縁性材料からなることができるが、本発明はこれに限定されない。
このとき、第１絶縁部１４１はセラミック本体１１０の第１面Ｓ１において第１及び第３外部電極１３１、１３３の間に配置され、第２絶縁部１４２はセラミック本体１１０の第１面Ｓ１において第２及び第３外部電極１３２、１３３の間に配置される。
第１及び第２絶縁部１４１、１４２は、第１から第３リード部２１ｂ、２１ｂ'、２２ｂの露出した部分をすべて覆うことにより、第１から第３リード部２１ｂ、２１ｂ'、２２ｂの一部がセラミック本体１１０の外部に露出して発生するリード部間の短絡、外部異物による耐湿特性の低下またはショートのような問題を防止する役割をする。
このとき、第１及び第２絶縁部１４１、１４２は、必要に応じて、固着強度を向上させることができるように、セラミック本体１１０'の第１面Ｓ１からセラミック本体１１０の幅方向の第５面及び第６面Ｓ５、Ｓ６の一部まで延長されるように形成されることができる。
図８は本発明のさらに他の実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図９（ａ）及び（ｂ）は図８の積層セラミックキャパシタにおける第１及び第２内部電極の構造をそれぞれ概略的に示す平面図であり、図１０（ａ）及び（ｂ）は図８の断面図である。
ここで、上述の実施形態と同一の構造は、重複を避けるためにこれに対する具体的な説明を省略し、上述の実施形態と異なる構造を有する第１内部電極１２１０の第１及び第２リード部１２１０ｂ、１２１０ｂ'、及び第２内部電極１２２０の第３リード部１２２０ｂについて具体的に説明する。
図８から図１０（ｂ）を参照すると、本実施形態の積層セラミックキャパシタ１０００は、第１内部電極１２１０が第１本体部１２１０ａ、及び第１本体部１２１０ａにおいてセラミック本体１１１０の第１面Ｓ１に露出するように長さがさらに延長された第１及び第２リード部１２１０ｂ、１２１０ｂ'を含み、セラミック本体１１１０の外部に露出した第１及び第２リード部１２１０ｂ、１２１０ｂ'の一部が第１及び第２外部電極１３１、１３２によって覆われずにセラミック本体１１１０の第１面Ｓ１にそのまま露出するように形成される。
また、第２内部電極１２２０は、第２本体部１２２０ａ、及び第２本体部１２２０ａにおいてセラミック本体１１１０の第１面Ｓ１に露出するように長さがさらに延長された第３リード部１２２０ｂを含み、セラミック本体１１１０の外部に露出した第３リード部１２２０ｂの一部が第３外部電極１３３によって覆われずにセラミック本体１１１０の第１面Ｓ１にそのまま露出するように形成される。
なお、セラミック本体１１１０の第１面Ｓ１には第１から第３外部電極１３１〜１３３によって覆われずにセラミック本体１１１０の第１面Ｓ１にそのまま露出した第１から第３リード部１２１０ｂ、１２１０ｂ'、１２２０ｂの一部を覆うように第１及び第２絶縁部１４１、１４２が配置される。
但し、上述の図５から図７（ｂ）の実施形態では、第１及び第２リード部２１ｂ、２１ｂ'の間のギャップＭＷ１が第３リード部２２ｂの長さＥＷ１より大きく形成されて、第１及び第２リード部２１ｂ、２１ｂ'と第３リード部２２ｂが第１及び第２内部電極２１、２２の積層方向に沿って重ならない。
図８から図１０（ｂ）に示された実施形態では、第１及び第２リード部１２１０ｂ、１２１０ｂ'の間のギャップＭＷ２が第３リード部１２２０ｂの長さＥＷ２より小さく形成される。
したがって、第１及び第２リード部１２１０ｂ、１２１０ｂ'の一部と第３リード部１２２０ｂの一部が第１及び第２内部電極１２１０、１２２０の積層方向に沿って互いに重なるようになって、第１及び第２内部電極１２１０、１２２０が互いに重なる全体の重なり面積を増やして積層セラミックキャパシタ１０００の容量をさらに増加させることができる。
積層セラミックキャパシタの実装基板
図１１は図１ａの積層セラミックキャパシタが基板に実装された形状を示す斜視図であり、図１２は図１１の断面図である。
図１１は図１ａの積層セラミックキャパシタが基板に実装された形状を示す斜視図であり、図１２は図１１の断面図である。
図１１及び図１２を参照すると、本実施形態による積層セラミックキャパシタの実装基板２００は、積層セラミックキャパシタ１００が水平になるように実装される基板２１０、及び基板２１０の上面に互いに離隔するように形成された第１から第３電極パッド２２１〜２２３を含む。
このとき、積層セラミックキャパシタ１００は、第１から第３外部電極１３１〜１３３が第１から第３電極パッド２２１〜２２３上にそれぞれ接触するように位置した状態で半田２３０によって基板２１０とそれぞれ電気的に連結されることができる。
図１２において図面符号２２４は接地端子を、図面符号２２５は電源端子を示す。
一方、本実施形態は、図１ａの積層セラミックキャパシタを実装する形態で示して説明しているが、本発明はこれに限定されず、一例として、図１ｂ、図５または図８に示された積層セラミックキャパシタもこれと類似した構造で基板に実装して実装基板を構成することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１００、１００'、１０００ 積層セラミックキャパシタ
１１０、１１０'、１１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ カバー層
１２１、２１、１２１０ 第１内部電極
１２１ａ、２１ａ、１２１０ａ 第１本体部
１２１ｂ、２１ｂ、１２１０ｂ 第１リード部
１２１ｂ'、２１'、１２１０ｂ' 第２リード部
１２２、２２、１２２０ 第２内部電極
１２２ａ、２２ａ、１２２０ａ 第２本体部
１２２ｂ、２２ｂ、１２２０ｂ 第３リード部
１３１〜１３３ 第１から第３外部電極
１４１、１４２ 第１及び第２絶縁部
１５０ 絶縁層
２００ 実装基板
２１０ 基板
２２１〜２２３ 第１から第３電極パッド
２３０ 半田
１１０、１１０'、１１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ カバー層
１２１、２１、１２１０ 第１内部電極
１２１ａ、２１ａ、１２１０ａ 第１本体部
１２１ｂ、２１ｂ、１２１０ｂ 第１リード部
１２１ｂ'、２１'、１２１０ｂ' 第２リード部
１２２、２２、１２２０ 第２内部電極
１２２ａ、２２ａ、１２２０ａ 第２本体部
１２２ｂ、２２ｂ、１２２０ｂ 第３リード部
１３１〜１３３ 第１から第３外部電極
１４１、１４２ 第１及び第２絶縁部
１５０ 絶縁層
２００ 実装基板
２１０ 基板
２２１〜２２３ 第１から第３電極パッド
２３０ 半田
Claims (18)
- 複数の誘電体層が積層され、前記複数の誘電体層を介して交互に配置され、セラミック本体の実装面と対向する面に露出する第１及び第２内部電極を含む活性領域を含むセラミック本体と、
前記第１内部電極において前記セラミック本体の実装面に露出するように延長されて形成され、前記セラミック本体の長さ方向に沿って互いに離隔するように配置される第１及び第２リード部と、
前記第２内部電極において前記セラミック本体の実装面に露出するように延長されて形成され、前記第１及び第２リード部の間に配置される第３リード部と、
前記セラミック本体の実装面に前記セラミック本体の長さ方向に沿って互いに離隔するように配置され、前記第１及び第２リード部とそれぞれ接続される第１及び第２外部電極と、
前記セラミック本体の実装面に前記第１及び第２外部電極の間に配置され、前記第３リード部と接続される第３外部電極と、
前記セラミック本体の実装面と対向する面に配置される絶縁層と、を含み、
前記第１内部電極は前記セラミック本体の実装面と対向する面に露出し、前記セラミック本体の長さ方向の両面及び実装面から離隔する第１本体部を含み、
前記第２内部電極は前記セラミック本体の実装面と対向する面に露出し、前記セラミック本体の長さ方向の両面及び実装面から離隔する第２本体部を含み、
前記第１本体部の一面の全体が前記セラミック本体の実装面と対向する面に露出し、
前記第２本体部の一面の全体が前記セラミック本体の実装面と対向する面に露出し、
前記複数の誘電体層と前記絶縁層が異なる物質で形成され、前記絶縁層が前記セラミック本体の実装面と対向する面の全体をカバーし、エポキシを含む、積層セラミックキャパシタ。 - 前記複数の誘電体層及び内部電極がセラミック本体の幅方向に積層される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１から第３リード部の幅が前記第１から第３外部電極の幅よりそれぞれ狭く形成される、請求項１または２に記載の積層セラミックキャパシタ。
- 前記第１から第３外部電極は、前記第１から第３リード部において前記セラミック本体の実装面に露出する部分をそれぞれすべて覆うように形成される、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１から第３リード部の一部が前記第１から第３外部電極によって覆われずに前記セラミック本体の実装面に露出するように形成され、
前記第１及び第３外部電極の間、及び前記第２及び第３外部電極の間に第１及び第２絶縁部が配置される、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。 - 前記第１及び第２リード部と前記第３リード部が内部電極の積層方向に沿って重ならない、請求項５に記載の積層セラミックキャパシタ。
- 前記第１及び第２リード部の一部と前記第３リード部の一部が内部電極の積層方向に沿って重なる、請求項５に記載の積層セラミックキャパシタ。
- 前記第１及び第２リード部の間のギャップの長さが前記第３リード部の長さより大きい、請求項５から７のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１及び第２リード部の間のギャップの長さが前記第３リード部の長さより小さい、請求項５から７のいずれか一項に記載の積層セラミックキャパシタ。
- 幅方向に両側にそれぞれ配置されたカバー層をさらに含む、請求項１から９のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１から第３外部電極は、前記セラミック本体の実装面において前記セラミック本体の幅方向の両面の一部まで延長される、請求項１から１０のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、前記セラミック本体の実装面において前記セラミック本体の長さ方向の両面の一部までそれぞれ延長される、請求項１から１０のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第１及び第２絶縁部は、前記セラミック本体の実装面において前記セラミック本体の幅方向の両面の一部まで延長される、請求項５に記載の積層セラミックキャパシタ。
- 前記外部電極は、導電層と、前記導電層を覆うニッケルめっき層と、前記ニッケルめっき層を覆うすずめっき層と、を含む、請求項１から１３のいずれか一項に記載の積層セラミックキャパシタ。
- 上部に第１から第３電極パッドを有する基板と、
前記第１から第３電極パッド上に第１から第３外部電極がそれぞれ配置される請求項１に記載の積層セラミックキャパシタと、を含む、積層セラミックキャパシタの実装基板。 - 複数の誘電体層、及び前記複数の誘電体層を介して交互に配置される第１及び第２内部電極を含むセラミック本体と、
前記セラミック本体の実装面に露出し、セラミック本体の長さ方向に沿って互いに離隔するように配置される第１及び第２リード部、及び前記セラミック本体の実装面と対向する面に露出し、前記セラミック本体の長さ方向の両面及び実装面から離隔する第１本体部を含む第１内部電極と、
前記セラミック本体の実装面に露出し、セラミック本体の長さ方向に沿って前記第１及び第２リード部の間に配置される第３リード部、及び前記セラミック本体の実装面と対向する面に露出し、前記セラミック本体の長さ方向の両面及び実装面から離隔する第２本体部を含む第２内部電極と、
前記セラミック本体の実装面に前記セラミック本体の長さ方向に沿って互いに離隔するように配置され、前記第１及び第２リード部とそれぞれ接続される第１及び第２外部電極と、
前記セラミック本体の実装面に前記第１及び第２外部電極の間に配置され、前記第３リード部と接続される第３外部電極と、
前記セラミック本体の実装面と対向する面に配置される絶縁層と、を含み、
前記第１本体部の一面の全体が前記セラミック本体の実装面と対向する面に露出し、
前記第２本体部の一面の全体が前記セラミック本体の実装面と対向する面に露出し、
前記複数の誘電体層と前記絶縁層が異なる物質で形成され、前記絶縁層が前記セラミック本体の実装面と対向する面の全体をカバーし、エポキシを含む、積層セラミックキャパシタ。 - 前記第１及び第３外部電極の間に配置される第１絶縁部、及び前記第２及び第３外部電極の間に配置される第２絶縁部をさらに含む、請求項１６に記載の積層セラミックキャパシタ。
- 前記第１及び第２リード部の間のギャップの長さが前記第３リード部の長さより小さい、請求項１７に記載の積層セラミックキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2015-0120145 | 2015-08-26 | ||
| KR1020150120145A KR101771798B1 (ko) | 2015-08-26 | 2015-08-26 | 적층 세라믹 커패시터 및 그 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017045977A JP2017045977A (ja) | 2017-03-02 |
| JP6879620B2 true JP6879620B2 (ja) | 2021-06-02 |
Family
ID=58104234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016051337A Active JP6879620B2 (ja) | 2015-08-26 | 2016-03-15 | 積層セラミックキャパシタ及びその実装基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10079101B2 (ja) |
| JP (1) | JP6879620B2 (ja) |
| KR (1) | KR101771798B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10096426B2 (en) * | 2015-12-28 | 2018-10-09 | Tdk Corporation | Electronic device |
| JP2017220525A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2017220522A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101832611B1 (ko) * | 2016-06-21 | 2018-02-26 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102595463B1 (ko) * | 2018-02-22 | 2023-10-30 | 삼성전기주식회사 | 전자 부품 |
| JP7405014B2 (ja) * | 2020-06-22 | 2023-12-26 | Tdk株式会社 | 電子部品及び電子部品の製造方法 |
| JP2022183975A (ja) * | 2021-05-31 | 2022-12-13 | 株式会社村田製作所 | 電子部品の製造方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0286109A (ja) * | 1988-09-22 | 1990-03-27 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JPH1050545A (ja) | 1996-07-29 | 1998-02-20 | Kyocera Corp | 積層セラミックコンデンサ |
| JPH10208907A (ja) * | 1997-01-28 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
| US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
| DE10147898A1 (de) | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
| JP2006086359A (ja) * | 2004-09-16 | 2006-03-30 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| KR100920614B1 (ko) | 2007-02-05 | 2009-10-08 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| US7920370B2 (en) | 2007-02-05 | 2011-04-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| KR101025999B1 (ko) * | 2008-12-12 | 2011-03-30 | 삼성전기주식회사 | 회로기판 장치 및 집적회로 장치 |
| US20100188799A1 (en) * | 2009-01-28 | 2010-07-29 | Avx Corporation | Controlled esr low inductance capacitor |
| KR101053410B1 (ko) * | 2009-07-17 | 2011-08-01 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR101412784B1 (ko) | 2011-08-31 | 2014-06-27 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101525645B1 (ko) * | 2011-09-02 | 2015-06-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101761937B1 (ko) * | 2012-03-23 | 2017-07-26 | 삼성전기주식회사 | 전자 부품 및 그 제조 방법 |
| KR102004761B1 (ko) | 2012-09-26 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101412900B1 (ko) * | 2012-11-06 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR101422929B1 (ko) * | 2012-11-07 | 2014-07-23 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| KR20140081360A (ko) | 2012-12-21 | 2014-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판 |
| JP6798766B2 (ja) * | 2013-06-19 | 2020-12-09 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| US9609753B2 (en) * | 2013-07-11 | 2017-03-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board for mounting of the same |
| CN104299785B (zh) | 2013-07-17 | 2017-10-31 | 三星电机株式会社 | 多层陶瓷电容器及具有多层陶瓷电容器的板 |
| KR20140038872A (ko) * | 2013-07-17 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR20140038912A (ko) | 2013-10-01 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US9460855B2 (en) | 2013-10-01 | 2016-10-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
| JP6247188B2 (ja) | 2013-10-31 | 2017-12-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ |
| US10181410B2 (en) * | 2015-02-27 | 2019-01-15 | Qualcomm Incorporated | Integrated circuit package comprising surface capacitor and ground plane |
-
2015
- 2015-08-26 KR KR1020150120145A patent/KR101771798B1/ko active IP Right Grant
-
2016
- 2016-02-26 US US15/054,842 patent/US10079101B2/en active Active
- 2016-03-15 JP JP2016051337A patent/JP6879620B2/ja active Active
-
2018
- 2018-07-09 US US16/030,297 patent/US11094467B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170062133A1 (en) | 2017-03-02 |
| JP2017045977A (ja) | 2017-03-02 |
| US10079101B2 (en) | 2018-09-18 |
| US20180330885A1 (en) | 2018-11-15 |
| KR101771798B1 (ko) | 2017-08-25 |
| US11094467B2 (en) | 2021-08-17 |
| KR20170024749A (ko) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6879620B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR101548774B1 (ko) | 적층 세라믹 커패시터 | |
| JP5955903B2 (ja) | 積層セラミックキャパシタ | |
| US9609753B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| KR101792282B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로기판 | |
| JP7114839B2 (ja) | 積層型キャパシタ及びその実装基板 | |
| KR102076150B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20170087665A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| TWI479521B (zh) | 多層陶瓷電子組件 | |
| KR102089696B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
| KR102613871B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR101813365B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20170110467A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101504002B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| JP5694456B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| US20180019059A1 (en) | Multilayer ceramic capacitor and board having the same | |
| US11657968B2 (en) | Multilayer capacitor and board having the same | |
| KR20150115184A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 | |
| KR102380836B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| US20210082621A1 (en) | Multilayer capacitor | |
| KR102214305B1 (ko) | 적층형 커패시터 | |
| KR20190116138A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102584978B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR102724887B1 (ko) | 커패시터 부품 | |
| JP2022083958A (ja) | 積層型キャパシター及びその実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200722 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200722 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200731 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200804 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20200918 |
|
| C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20200929 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20201222 |
|
| C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210224 |
|
| C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210330 |
|
| C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210426 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6879620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |